TW202038346A - 半導體封裝的製造方法及使用於彼的黏著片 - Google Patents

半導體封裝的製造方法及使用於彼的黏著片 Download PDF

Info

Publication number
TW202038346A
TW202038346A TW108141871A TW108141871A TW202038346A TW 202038346 A TW202038346 A TW 202038346A TW 108141871 A TW108141871 A TW 108141871A TW 108141871 A TW108141871 A TW 108141871A TW 202038346 A TW202038346 A TW 202038346A
Authority
TW
Taiwan
Prior art keywords
adhesive layer
embankment
layer
aforementioned
sheet
Prior art date
Application number
TW108141871A
Other languages
English (en)
Other versions
TWI727506B (zh
Inventor
中村利美
佐藤哲朗
Original Assignee
日商三井金屬鑛業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三井金屬鑛業股份有限公司 filed Critical 日商三井金屬鑛業股份有限公司
Publication of TW202038346A publication Critical patent/TW202038346A/zh
Application granted granted Critical
Publication of TWI727506B publication Critical patent/TWI727506B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

提供一種可有效地抑制在前處理工程等使用的藥液的污染及補強片的非意圖剝離之半導體封裝的製造方法。 此製造方法是包含： 準備黏著片的工程，該黏著片係具備：基材片、及在基材片的至少一方的面具備可溶性黏著層及築堤黏著層； 製作具備再配線層的第1層疊體之工程； 利用黏著片，取得第2支撐基板經由黏著層來結合於第1層疊體的再配線層側的表面的第2層疊體之工程； 從第2層疊體剝離第1支撐基板而取得第3層疊體之工程； 在第3層疊體進行前處理之工程； 在被施以前處理的再配線層的表面安裝半導體晶片之工程； 將安裝有半導體晶片的第3層疊體浸漬於溶液而使黏著層溶解或軟化之工程；及 在黏著層被溶解或軟化的狀態下，從第3層疊體剝離第2支撐基板，而取得半導體封裝之工程。

Description

半導體封裝的製造方法及使用於彼的黏著片
本發明是有關半導體封裝的製造方法及使用於彼的黏著片。
近年來，為了提高印刷配線板的安裝密度來小型化，而廣泛進行印刷配線板的多層化。如此的多層印刷配線板，大多是攜帶用電子機器作為輕量化或小型化之目的被利用。而且，在此多層印刷配線板是被要求層間絕緣層的更進一步的厚度的減低、及作為配線板的更進一步的輕量化。
採用使用無芯疊構(Coreless buildup)法之多層印刷配線板的製造方法，作為滿足如此的要求之技術。所謂無芯疊構法是在所謂的芯材(core)上以被稱為疊構法的手法來交替地層疊(疊構)絕緣層及配線層而多層化之後，除去芯材(core)而僅以疊構層來形成配線板的方法。在無芯疊構法中，提案使用附載體銅箔，而使能夠容易進行支撐體與多層印刷配線板的剝離。例如，在專利文獻1(特開2005-101137號公報)揭示一種半導體元件搭載用封裝基板的製造方法，包含：在附載體銅箔的載體面貼附絕緣樹脂層來作為支撐體，在附載體銅箔的極薄銅層側藉由光阻劑加工、圖案電解銅電鍍、阻劑除去等的工程來形成第一配線導體之後，形成疊構配線層，剝離附載體支撐基板，除去極薄銅層。
尤其隨著電子裝置的更進一步的小型化及省電力化，對於半導體晶片及印刷配線板的高集成化及薄型化的需求變高。作為滿足如此的需求的次世代封裝技術，FO-WLP(Fan-Out Wafer Level Packaging)或PLP(Panel Level Packaging)的採用近年來被檢討。而且，在FO-WLP或PLP中也檢討無芯疊構法的採用。作為如此的工法之一，有在無芯支撐體表面形成配線層及因應所需形成疊構配線層，進一步因應所需在剝離支撐體之後，進行晶片的安裝之被稱為RDL-First(Redistribution Layer-First)法的工法。例如，在專利文獻2(特開2015-35551號公報)揭示一種半導體装置的製造方法，包含：在由玻璃或矽晶圓所成的支撐體的主面之金屬剝離層的形成、在其上之絕緣樹脂層的形成、在其上之包含疊構層的再配線層(Redistribution Layer)的形成、在其上之半導體積體電路的安裝及密封、藉由支撐體的除去之剝離層的露出、藉由剝離層的除去之2次安裝焊墊的露出、及在2次安裝焊墊的表面之焊錫凸塊的形成、以及2次安裝。
受到檢討採用FO-WLP或PLP之近年來的技術動向，而被要求疊構層的薄型化。然而，疊構層為薄的情況，從使用無芯疊構法而製作的附疊構層基材來剝離基材時，有疊構層局部地大彎曲的情形。如此的疊構層的大的彎曲會引起疊構層內部的配線層的斷線或剝離，其結果，使配線層的連接可靠度降低。為了應付如此的問題，提案在多層層疊體層疊補強片來使操縱性提升。例如，在專利文獻3(國際公開第2018/097265號)是揭示經由可溶性黏著層來使補強片層疊於多層層疊體，藉此將多層配線層補強成不使局部地大彎曲，藉此可提升多層配線層的連接可靠度與多層配線層表面的平坦性(共面性)。並且，在專利文獻4(國際公開第2018/097266號)是揭示具有以島狀或條紋狀等的間歇圖案來構成的可溶性黏著層之黏著片。在專利文獻4亦揭示將如此的黏著片貼附於印刷配線板等的被附體而補強之後，在剝離該黏著片時，使剝離液有效地浸透於可溶性黏著層的上述圖案的間隙，而可使促進可溶性黏著層的溶解或軟化。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-101137號公報 [專利文獻2]日本特開2015-35551號公報 [專利文獻3]國際公開第2018/097265號 [專利文獻4]國際公開第2018/097266號
採用以專利文獻4所揭示般的間歇圖案來構成的可溶性黏著層，作為將補強片貼附於再配線層的黏著層，可迅速的剝離該補強片的點為理想。然而，作為如此的構成時，在補強片的剝離工程以前的工程使用的藥液會因為浸透至可溶性黏著層的圖案間而被帶入至其次的工程，產生在該其次的工程使用的藥液被污染等的問題。進一步，可溶性黏著層會藉由在補強片的剝離工程以前的工程使用的藥液而溶解或軟化，在製造製程的途中，補強片恐亦有非意圖剝離之虞。
本發明者們這回取得：在於第1支撐基板上具備再配線層的層疊體貼附作為補強片的第2支撐基板時，藉由使用具備以間歇圖案來設置的可溶性黏著層及包圍可溶性黏著層的周圍的線狀的築堤黏著層之黏著片，在半導體封裝的製造中，可有效地抑制在前處理工程等使用的藥液的污染及補強片的非意圖剝離之見解。
因此，本發明的目的是在於提供一種可有效地抑制在前處理工程等使用的藥液的污染及補強片的非意圖剝離之半導體封裝的製造方法。
若根據本發明之一形態，則提供一種半導體封裝的製造方法，包含： (a)準備黏著片的工程，該黏著片係具備：基材片、在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層、及包圍在前述面中存在前述可溶性黏著層的區域的周圍之線狀的築堤黏著層； (b)製作在第1支撐基板上具備再配線層的第1層疊體之工程； (c)利用前述黏著片，取得第2支撐基板經由前述可溶性黏著層及前述築堤黏著層來結合於前述第1層疊體的前述再配線層側的表面的第2層疊體之工程； (d)從前述第2層疊體剝離前述第1支撐基板，取得前述再配線層之遠離前述第2支撐基板的側的表面露出的第3層疊體之工程； (e)使前述第3層疊體浸漬於乾膜光阻的顯像液及/或剝離液、以及/或者硫酸銅電鍍液，在前述再配線層之遠離前述第2支撐基板的側的表面進行晶片安裝用的前處理之工程； (f)在被施以前述前處理的前述再配線層的表面安裝半導體晶片之工程； (g)將安裝有前述半導體晶片的第3層疊體浸漬於溶液，只使前述可溶性黏著層或前述可溶性黏著層及前述築堤黏著層的雙方溶解或軟化之工程；及 (h)在僅前述可溶性黏著層或前述可溶性黏著層及前述築堤黏著層的雙方被溶解或軟化的狀態下，從前述第3層疊體剝離前述第2支撐基板，而取得半導體封裝之工程。
根據本發明的其他之一形態，提供一種黏著片，具備：基材片、在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層、及包圍在前述面中存在前述可溶性黏著層的區域的周圍之線狀的築堤黏著層，使用在前述方法。
本發明之半導體封裝的製造方法是包括：(a)黏著片的準備、(b)第1層疊體的製作、(c)補強片的層疊、(d)第1支撐基板的剝離、(e)晶片安裝用前處理、(f)晶片安裝、(g)黏著層的溶解或軟化、及(h)補強片的剝離的各工程。
以下，一邊參照圖面，一邊說明有關工程(a)~工程(h)的各者。
(a)黏著片的準備 如圖2A及圖2B所示般，準備黏著片17，該黏著片17是具備：基材片15、在基材片15的至少一方的面以間歇圖案來設置的可溶性黏著層16a、及在該面中包圍可溶性黏著層16a所存在的區域的周圍之線狀的築堤黏著層16b。在以下的說明中，將可溶性黏著層16a及築堤黏著層16b合併稱為「黏著層16」。並且，有關黏著片17的詳細後述。另外，黏著片是存在「接著型黏著片」及「轉印型黏著片」的2個的型式，該「接著型黏著片」是為了使基材片本身經由黏著層來接著於被附體而使用者，該「轉印型黏著片」是使黏著層轉印至被附體或第二基材片而剝離當初的基材片，為了賦予被附體或第二基材片黏著性而使用者。此點，在本發明準備的黏著片17是接著型黏著片及轉印型黏著片的任一者皆可。
(b)第1層疊體的製作 如圖1A(i)所示般，製作在第1支撐基板10上具備再配線層12的第1層疊體14。第1支撐基板10是成為用以形成再配線層12的底部者。第1支撐基板10是亦為所謂的附載體金屬箔的形態，可採用公知的層構成。例如，第1支撐基板10是亦可為依序具備基材、剝離層及金屬層者，例如可理想使用專利文獻3(國際公開第2018/097265號)揭示的層疊片(此層疊片的基材是以樹脂薄膜、玻璃或陶瓷所構成)。此情況，再配線層12被製作於第1支撐基板10的金屬層表面為理想。
在本發明中，所謂再配線層是意思包含絕緣層及被形成於該絕緣層的內部及/或表面的配線層之層。可經由此再配線層來例如電性連接被配置於半導體晶片上的晶片電極與在印刷配線板上以比晶片電極更大的間距配置的端子。再配線層12的形成是只要按照公知的手法來進行即可，未特別加以限定。例如，藉由前述的疊構法，交替地層疊絕緣層及配線層而多層化，可形成再配線層12。
(c)補強片的層疊 如圖1A(ii)所示般，利用黏著片17，取得第2支撐基板18經由可溶性黏著層16a及築堤黏著層16b來結合於第1層疊體14的再配線層12側的表面之第2層疊體20。例如，在第1層疊體14的再配線層12側的表面，利用黏著片17來貼附第2支撐基板18，藉此可取得第2層疊體20。如此一來，再配線層12可藉由第2支撐基板18來補強成不會被局部地大彎曲。亦即，因為第2支撐基板18作為補強片機能，所以可迴避再配線層12的表面及/或內部的配線層的斷線或剝離，提升再配線層12的連接可靠度。又，藉由彎曲被有效地防止乃至抑制，可提升再配線層12表面的平坦性(共面性)。
為了迅速進行後述的第2支撐基板18的剝離工程，可思考採用以間歇圖案設置的可溶性黏著層16a，作為使第2支撐基板18緊貼於再配線層12的黏著層16。藉由如此，可有效地使可溶解可溶性黏著層16a的溶液浸透至間歇圖案的間隙，使促進可溶性黏著層16a的溶解或軟化。另一方面，作為如此的構成時，產生在第2支撐基板18的剝離工程以前使用的藥液所引起的問題。亦即，在本發明的製造方法中，如後述般，在第2支撐基板18的剝離工程以前進行的前處理工程(例如光刻製程)中，使用乾膜光阻(Dry Film Resist)的顯像液或剝離液、硫酸銅電鍍液等的藥液。在此，僅以可溶性黏著層16a來構成黏著層16時，藉由該藥液浸透至可溶性黏著層16a的圖案間而帶入至其次的工程，結果產生在之後的工程使用的藥液被污染的問題。進一步，可溶性黏著層16a會藉由在第2支撐基板18的剝離工程以前的工程使用的藥液而溶解或軟化，在製造製程的途中，第2支撐基板18恐亦有非意圖剝離之虞。為了應付如此的問題，在本發明準備的黏著片17是不僅可溶性黏著層16a，築堤黏著層16b也採用，作為黏著層16。亦即，在本發明的方法中，存在包圍可溶性黏著層16a所存在的區域的周圍之線狀的築堤黏著層16b，作為使再配線層12與第2支撐基板18緊貼的黏著層16之一，因此在第2支撐基板18的剝離工程以前的工程使用的藥液會藉由築堤黏著層16b來堵住。因此，可使藥液到達至可溶性黏著層16a的存在的區域的時間延遲(或依情況不使到達)，可防止乃至抑制藥液浸透至可溶性黏著層16a的圖案的間隙。其結果，可有效地抑制在前處理工程等使用的藥液的污染及補強片的第2支撐基板18的非意圖剝離。
築堤黏著層16b是第2支撐基板18的端部位於0mm以上20mm以下的範圍內的區域為理想，較理想是0mm以上10mm以下，更理想是0mm以上2mm以下。又，築堤黏著層16b是位於從再配線層12的端部到0mm以上20mm以下的範圍內的區域為理想，較理想是10mm以上20mm以下，更理想是15mm以上20mm以下。藉由如此，可在再配線層12及/或第2支撐基板18的端部附近堵住藥液，可使藥液到達至可溶性黏著層16a的存在的區域的時間更加延遲。又，如後述所般，更包含切除築堤黏著層16b所存在的區域的工程時，藉由設為上述構成，可最大限度地擴大使用可能的再配線層12的區域。
跨越築堤黏著層16b的全長，築堤黏著層16b的寬度方向的50%以上100%以下的區域與再配線層12連接為理想，較理想是70%以上100%以下，更理想是90%以上100%以下。藉由如此，可用築堤黏著層16b來充分地包圍可溶性黏著層16a所存在的區域的周圍，可更有效地堵住藥液。另外，在築堤黏著層16b的寬度方向，與再配線層12接觸的區域未滿100%時，築堤黏著層16b的一部分從再配線層12的端部超出的狀態亦可想像。此點，只要築堤黏著層16b的寬度方向的一部分與再配線層12接觸，便可防止乃至抑制藥液從該部分浸入，因此本發明是如此的形態也包含。
當黏著片17為接著型黏著片時，在第1層疊體14的再配線層12側的表面貼附黏著片17，以基材片15本身作為第2支撐基板18使用為理想。另一方面，當黏著片17為轉印型黏著片時，在第1層疊體14與第2支撐基板18的結合之前，在第2支撐基板18或第1層疊體14貼附黏著片17，而將黏著層16轉印至第2支撐基板18或第1層疊體14，且剝離基材片15為理想。轉印方法是未被特別加以限定者，例如可採用滾筒層壓(roll lamination)等的公知的手法。
第2支撐基板18是維氏硬度比第1支撐基板10更低者為理想。藉此，藉由第2支撐基板18本身彎曲，可順利放掉在層疊或剝離時產生的應力，其結果，可有效地防止乃至抑制再配線層12的彎曲。第2支撐基板18的維氏硬度是再配線層12的維氏硬度的2%以上99%以下為理想，較理想是6%以上90%以下，更理想是10%以上85%以下。第2支撐基板18的維氏硬度是50HV以上700HV以下為理想，較理想是150HV以上550HV以下，更理想是170HV以上500HV以下。另外，在本說明書中，維氏硬度是遵照JIS Z 2244-2009記載的「維氏硬度試験」而測定者。
為了參考，在以下舉例表示成為候補的各種材料的維氏硬度HV：藍寶石玻璃(2300HV)，超硬合金(1700HV)，金屬陶瓷(1650HV)，石英(水晶)(1103HV)，SKH56(高速度工具鋼鋼材，高速鋼)(722HV)，強化玻璃(640HV)，SUS440C(不鏽鋼)(615HV)，SUS630(不鏽鋼)(375HV)，鈦合金60種(64合金)(280HV前後)，因科鎳合金(耐熱鎳合金)(150HV以上280HV以下)，S45C(機械構造用碳鋼)(201HV以上269HV以下)，耐鹽酸鎳基合金合金(耐蝕鎳合金)(100HV以上230HV以下)，SUS304(不鏽鋼)(187HV)，SUS430(不鏽鋼)(183HV)，鑄鐵(160HV以上180HV以下)，鈦合金(110HV以上150HV以下)，黃銅(80HV以上150HV以下)，及青銅(50HV以上100HV以下)。
第2支撐基板18的材質是未被特別加以限定，但樹脂、金屬、玻璃或該等的組合為理想。作為樹脂的例子，可舉環氧樹脂、聚醯亞胺樹脂、聚乙烯樹脂及酚樹脂，亦可為由如此的樹脂及纖維補強材所成的聚酯膠片。作為金屬的例子，由上述維氏硬度或彈簧界限值Kb0.1 的觀點來看，可舉不鏽鋼、銅合金(例如青銅、磷青銅、銅鎳合金、銅鈦合金)，但由耐藥品性的觀點來看，不鏽鋼尤其理想。第2支撐基板18的形態是只要可防止乃至抑制再配線層12的彎曲，不限於片狀，亦可為薄膜、板、及箔的其他的形態，理想是片或板的形態。第2支撐基板18是亦可為該等的片、薄膜、板及箔等所層疊者。作為第2支撐基板18的典型例，可舉金屬片、樹脂片(特別是硬質樹脂片)、玻璃片。第2支撐基板18的厚度，由第2支撐基板18的強度保持及第2支撐基板18的操縱容易性的觀點來看，理想是10μm以上1mm以下，較理想是50μm以上800μm以下，更理想是100μm以上600μm以下。當第2支撐基板18為金屬片(例如不鏽鋼片)時，金屬片的與黏著層16緊貼的側的表面的十點平均粗度Rz-jis(遵照JIS B 0601-2001測定)是0.05μm以上500μm以下為理想，較理想是0.5μm以上400μm以下，更理想是1μm以上300μm以下。若為如此的表面粗度，則藉由起因於表面的凹凸之定錨效應(anchor effect)，與黏著層16的緊貼性提高，可想像黏著層16的適度的剝離強度會實現。
(d)第1支撐基板的剝離 如圖1A(iii)所示般，從第2層疊體20剝離第1支撐基板10，取得再配線層12之遠離第2支撐基板18的側的表面露出的第3層疊體22。藉由如此，例如構成第1支撐基板10的基材及剝離層等會從再配線層12剝離除去。此剝離除去是藉由物理性的剝離來進行為理想。物理的剝離法是藉由以手或治工具、機械等來從再配線層12剝下第1支撐基板10而分離的手法。此時，經由黏著層16來緊貼的第2支撐基板18會補強再配線層12，藉此可防止再配線層12局部地大彎曲。亦即，第2支撐基板18是第1支撐基板10被剝離的期間，抗剝下力補強再配線層12，可更有效地防止乃至抑制彎曲。迴避有藉由如此彎曲而引起的情形之再配線層12的內部及/或表面的配線層的斷線或剝離，可提升再配線層12的連接可靠度。又，藉由彎曲有效地被防止乃至抑制，可提升再配線層12表面的平坦性(共面性)。另外，當第1支撐基板10包含金屬層時，在後述的晶片安裝用的前處理工程之前，藉由蝕刻來除去殘留於第3層疊體22的表面的金屬層為理想。金屬層的蝕刻是只要根據快閃蝕刻等的公知的手法來進行即可。
(e)晶片安裝用前處理 如圖1B(iv)所示般，使第3層疊體22浸漬於乾膜光阻的顯像液及/或剝離液、以及/或者硫酸銅電鍍液，在再配線層12的遠離第2支撐基板18的側的表面進行晶片安裝用的前處理。此前處理是例如可以以下般的程序來進行。首先，在再配線層12的遠離第2支撐基板18的側的表面貼附乾膜，進行曝光及顯像，形成乾膜光阻。而且，使第3層疊體22浸漬於硫酸銅電鍍液，在再配線層12的為形成有乾膜光阻的表面形成電解銅電鍍。其次，藉由使第3層疊體22浸漬於剝離液，剝離形成的乾膜光阻。藉由如此，可將用以和被配置於半導體晶片上的晶片電極連接的電極(例如柱狀電極)等形成於再配線層12的遠離第2支撐基板18的側的表面。總之，本工程的前處理是只要包含使第3層疊體22浸漬於乾膜光阻的顯像液及/或剝離液、以及/或者硫酸銅電鍍液的處理即可，只要可將再配線層12的表面形成可安裝半導體晶片的狀態，該處理方法是不被特別加以限定。乾膜光阻的顯像液及剝離液是可採用為了將乾膜光阻顯像乃至除去而使用的公知的溶液。作為理想的乾膜光阻的顯像液的例子，可舉碳酸鈉水溶液，作為理想的乾膜光阻的剝離液的例子，可舉氫氧化鈉、氫氧化鉀、乙醇胺、四甲基氫氧化銨等的水溶液。又，硫酸銅電鍍液是只要至少包含硫酸銅及硫酸的溶液即可。亦可在乾膜光阻的顯像液及剝離液、以及硫酸銅電鍍液中含有公知的添加劑。
(f)晶片安裝 如圖1B(v)所示般，在被施以前處理的再配線層12的表面安裝半導體晶片24。在本發明的製造方法中，藉由在再配線層12的表面經由黏著層16來層疊第2支撐基板18，可在再配線層12的遠離第2支撐基板18的側的表面實現成為有利於半導體晶片24的安裝之良好的表面平坦性(共面性)。亦即，在半導體晶片24的安裝時也是再配線層12藉由第2支撐基板18而不被局部地大彎曲。其結果，可提高半導體晶片24的連接良品率。
作為半導體晶片24的例子，可舉半導體元件、晶片電容器、電阻器等。作為晶片安裝的方式的例子，可舉覆晶安裝方式、黏晶方式等。覆晶安裝方式是進行半導體晶片24的安裝焊墊與再配線層12的配線層的接合之方式。在此安裝焊墊上是亦可形成有柱狀電極(支柱)或焊錫凸塊等，在安裝前亦可在再配線層12的表面貼附密封樹脂膜的NCF(Non-Conductive Film)等。接合是使用焊錫等的低融點金屬來進行為理想，但亦可使用異方性導電薄膜等。黏晶接著方式是對於配線層接著與半導體晶片24的安裝焊墊面相反側的面之方式。此接著是使用包含熱硬化樹脂與熱傳導性的無機填充物的樹脂組成物之糊劑(paste)或薄膜為理想。哪個的方式皆半導體晶片24是如圖1B(v)所示般以密封材26所密封可更提升再配線層12與半導體晶片24的層疊體全體的剛性的點為理想。
(g)黏著層的溶解或軟化 如圖1B(vi)所示般，將安裝有半導體晶片24的第3層疊體22浸漬於溶液，使黏著層16溶解或軟化。黏著層16的溶解或軟化是亦可為只使可溶性黏著層16a溶解或軟化者，或亦可為使可溶性黏著層16a及築堤黏著層16b的雙方溶解或軟化者。亦即，在本工程使用的溶液是只要為至少可溶解可溶性黏著層16a的溶液(以下稱為溶解液)即可。為可只使可溶性黏著層16a溶解或軟化者時，為了確保藥液的浸入路徑，在築堤黏著層16b形成後述的間隙G為理想。藉由將第3層疊體22浸漬於溶解液，可溶性黏著層16a會與溶解液接觸而溶解或軟化。此時，可溶性黏著層16a以間歇圖案所構成，因此溶解液可有效地浸透至可溶性黏著層16a的各個角落，使可溶性黏著層16a的溶解或軟化促進。這可思考因為在將第3層疊體22浸漬於溶解液時，溶解液會有效地浸透至可溶性黏著層16a的圖案的間隙，與各個的黏著性區域的接觸會被促進所致。第3層疊體22是不必一定要使全體浸漬於溶液，亦可只使一部分浸漬於溶液。另一方面，在本發明中作為黏著層16不只是可溶性黏著層16a，築堤黏著層16b也採用。此點，以和可溶性黏著層16a相同或類似的成分(能以相同的溶解液來使溶解或軟化的成分)來構成築堤黏著層16b為理想。藉由如此使第3層疊體22浸漬於溶解液，可使可溶性黏著層16a及築堤黏著層16b的雙方迅速地溶解或軟化。
又，亦可在上述的(f)晶片安裝工程之後，且後述的(h)剝離片的剝離工程之前，追加切除存在築堤黏著層16b的區域之工程。藉由如此，可除去第3層疊體22的經由築堤黏著層16b而緊貼的部分，因此不須使築堤黏著層16b溶解或軟化，可容易從再配線層12剝離第2支撐基板18。並且，在溶解液的浸漬前切除存在築堤黏著層16b的區域的情況，由於溶解液無以築堤黏著層16b來堵住的情形到達存在可溶性黏著層16a的區域，因此可更迅速地進行可溶性黏著層16a的溶解或軟化。存在築堤黏著層16b的區域的切除是亦可使用刀具等的切斷工具來以手動進行，亦可使用切斷機等來機械性地進行。
溶解液是只要配合可溶性黏著層16a的材質來適當選擇具有所望的溶解力的溶液即可，不被特別加以限定。例如，在可溶性黏著層16a包含鹼可溶型樹脂的情況，溶解液是使用鹼性溶液即可。作為如此的鹼性溶液的例子，可舉氫氧化鈉溶液及/或氫氧化鉀溶液。該等的溶液的理想的濃度是0.5重量%以上50重量%以下。若為此範圍內，則鹼性變高，溶解力提升，且即使溶解液使用時的室溫為低的情況，也不易析出氫氧化鈉及/或氫氧化鉀。又，亦可單獨或與上述溶液一起使用水溶液為顯示鹼性的有機物(例如乙醇胺)。另外，如後述般，在可溶性黏著層16a預先添加鹼的情況，亦可使用水或水溶液作為溶解液。
為了可溶性黏著層16a及/或築堤黏著層16b的溶解時間的縮短，亦可在鹼性溶液中添加可溶解丙烯酸樹脂及/或酚醛樹脂的有機溶媒(例如2-丙醇)。此有機溶媒的理想的添加量，相對於鹼性溶液100重量%，為5重量%以上50重量%以下。若為此範圍內，則一面可期望實現溶解時間的縮短，一面作業中的揮散量會減低，因此鹼性物質的濃度管理變容易，安全性也提升。理想的有機溶媒是乙醇，作為乙醇的理想的例子，可舉2-丙醇、甲醇、乙醇及2-丁醇。
亦可在鹼性溶液添加適量的界面活性劑。藉由界面活性劑的添加來提升溶液對於樹脂的浸透性或浸潤性，因此可謀求可溶性黏著層16a及/或築堤黏著層16b的溶解時間的進一步的縮短。界面活性劑的種類是不被特別加以限定，亦可為任何者。例如，作為水溶性的界面活性劑，是陰離子系、陽離子系及非離子系皆可使用。
(h)補強片的剝離 如圖1B(vii)所示般，在僅可溶性黏著層16a或可溶性黏著層16a及築堤黏著層16b的雙方被溶解或軟化的狀態下，從第3層疊體22剝離第2支撐基板18，而取得半導體封裝28。第2支撐基板18是起因於黏著層16的溶解、軟化或切除而可容易地剝離。另外，從第3層疊體22的第2支撐基板18的剝離是亦可為藉由黏著層16的溶解或切除來自動地剝落，或亦可為在藉由黏著層16的溶解或軟化而黏著力有意地降低的狀態下物理性地剝下者。總之，第2支撐基板18是起因於黏著層16的溶解、軟化及/或切除而成為極容易剝離的狀態(或依情況自然剝離)，因此可一面使賦予再配線層12的應力最小化，一面以極短時間進行第2支撐基板18的剝離。藉由如此使施加於再配線層12的應力最小化，可有效地迴避再配線層12的配線的斷線或安裝部的斷線。
黏著片 一面參照圖2A及圖2B，一面如上述般，在本發明的方法使用的黏著片17是具備：基材片15、在基材片15的至少一方的面以間歇圖案設置的可溶性黏著層16a、及包圍在該面中存在可溶性黏著層16a的區域的周圍之線狀的築堤黏著層16b。可溶性黏著層16a及築堤黏著層16b是亦可被設在基材片15的兩面。所謂間歇圖案是意思可溶性黏著層16a間歇性(斷斷續續)存在的形狀，藉由存在可溶性黏著層16a的黏著性區域及不存在可溶性黏著層16a的非黏著性區域所形成。間歇圖案是島狀或條紋狀的圖案為理想，較理想是島狀的圖案。所謂島狀的圖案是意思各個的黏著性區域會藉由存在於其周圍的非黏著性區域(例如空間)所包圍的形狀。作為構成島狀的圖案的各個的黏著性區域的具體的形狀是可舉多角形、圓形等的各種的形狀，亦可為星形多角形之類的直線的輪廓線混入的多角形、曲線的輪廓線混入的奇異形狀。
可溶性黏著層16a為構成島狀的圖案時，各個的黏著性區域的外接圓的直徑是0.1mm以上10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。又，可溶性黏著層16a為構成條紋狀的圖案時，各個的黏著性區域的條紋寬度是0.1mm以上10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。若為如此的範圍內，則一面可充分地確保溶解液浸漬前的可溶性黏著層16a的黏著力，一面可使促進溶解液浸透至可溶性黏著層16a的圖案的間隙而容易藉由溶解剝離等從再配線層12剝離第2支撐基板18。島狀的圖案是點圖案為理想，各個的點的形狀是典型的為圓，但亦可為接近圓的形狀。作為構成點圖案的各個的點的外接圓的直徑定義的點徑是10mm以下為理想，較理想是0.1mm以上5.0mm以下，更理想是0.1mm以上2.0mm以下。藉由如此，可溶性黏著層16a的表面積增加而溶解性提升的結果，剝離性提升。
可溶性黏著層16a是厚度為0.5μm以上50μm以下為理想，較理想是1.0μm以上未滿30μm，更理想是1.0μm以上20μm以下，特別理想是2.0μm以上15μm以下，最理想是3.0μm以上10μm以下。若為上述範圍內的厚度，則溶解液可迅速地浸透至可溶性黏著層16a的圖案的間隙，因此可溶性黏著層16a的溶解或軟化會被促進的同時，可減低間歇圖案之對再配線層12的壓痕。特別是在半導體封裝製造中，經由黏著層16來貼附第2支撐基板18而補強再配線層12後，進行晶片安裝、焊錫回流及壓縮成型時，雖起因於黏著層16的壓痕會殘留於再配線層12，但若可溶性黏著層16a的厚度為7.0μm以下，則有壓痕不易殘留於壓縮成型後的再配線層12的優點。此點，將可溶性黏著層16a設為點圖案時，若點徑為0.7mm以下，且可溶性黏著層16a的厚度為1.0μm以上7.0μm以下，則由於可更有效地實現壓痕的減低與剝離性的雙方，因此特別理想。
黏著性區域的外接圓的中心間的間隔比外接圓的直徑的平均值更大，可在各個的黏著性區域之間確保充分的間隙的點為理想。由如此的觀點來看，黏著性區域的外接圓的中心間的間隔是超過0.1mm，20mm以下為理想，較理想是0.2mm以上10mm以下，更理想是0.3mm以上5.0mm以下，特別理想是0.4mm以上2.0mm以下。藉由設為如此的範圍，溶解液會迅速地浸透至可溶性黏著層16a的圖案的間隙，因此剝離性會提升。
島狀的圖案是亦可全體為以帶來多角形、圓、圓環狀、帶狀或格子狀的圖案的1個或複數個的群集所構成，群集的各個是以3個以上的黏著性區域的集合體所構成。
可溶性黏著層16a當然在室溫呈現黏著性，可接觸於溶解液而溶解或軟化的層。因此，可溶性黏著層16a是包含溶液可溶型樹脂為理想，例如包含酸可溶型樹脂或鹼可溶型樹脂。此溶液可溶型樹脂是可藉由與溶解液的接觸而有效地溶解或軟化，因此可更有效地從再配線層12剝離第2支撐基板18。
理想的溶液可溶型樹脂是鹼可溶型樹脂。鹼可溶型樹脂是包含含有羧基及酚性羥基的至少一方的聚合物特別理想。如此的聚合物是特別容易溶解於鹼性溶液，因此促進可溶性黏著層16a的溶解，可以更短時間從再配線層12剝離第2支撐基板18。作為含有羧基及酚性羥基的至少一方的聚合物的例子，可舉含有羧基的丙烯酸樹脂及含有酚性羥基的酚.酚醛樹脂樹脂(phenol novolac resin)。丙烯酸樹脂系黏著劑是具有羧基，且可藉由使在分子內具有不飽和雙鍵的丙烯酸系單體(例如丙烯酸或甲基丙烯酸)與丙烯酸乙酯或丙烯酸丁酯共聚作用來合成。合成時，藉由調整丙烯酸系單體的種類及比率，可控制可溶性黏著層16a的黏著力及對於鹼性溶液的溶解性。又，可溶性黏著層16a的黏著力及對於鹼性溶液的溶解性的控制是亦可藉由對於含有羧基的丙烯酸樹脂添加引起羧基的架橋反應的樹脂(例如環氧樹脂)來進行。亦即，丙烯酸樹脂中的一部分的羧基會藉由環氧樹脂等的樹脂來架橋，藉此分子量增大，因此耐熱性的反面，黏著力降低，且對於鹼性溶液的溶解性降低。另一方面，使用含有酚性羥基的酚.酚醛樹脂樹脂，作為鹼可溶型樹脂時，此樹脂單獨是可溶性黏著層16a的黏著力弱，因此藉由混入松香等的黏著性賦予劑來賦予適度的黏著性為理想。
亦可在鹼可溶型樹脂預先添加鹼。藉由如此，可使用水或水溶液作為溶解液來使可溶性黏著層16a溶解或軟化。亦即，藉由可溶性黏著層16a接觸於水或水溶液，該水等的液性會藉由預先添加的鹼來變化成鹼性，藉此可使包含鹼可溶型樹脂的可溶性黏著層16a溶解或軟化。在半導體封裝的製造中，估計在洗浄工程等中使用中性或酸性的溶液，因此正常是期望可溶性黏著層16a不會溶解於中性或酸性的溶液。此點，在本發明中，由於築堤黏著層16b有效地防止乃至抑制製造工程的藥液與可溶性黏著層16a的接觸，因此在鹼可溶型樹脂預先添加鹼的形態被容許。
築堤黏著層16b是只要在室溫呈現黏著性者即可，可適當使用公知的材料來構成。築堤黏著層16b是亦可為接觸於溶解液而溶解或軟化者。此情況，築堤黏著層16b的材質是只要准照可溶性黏著層16a者即可，上述的可溶性黏著層16a的理想形態是在築堤黏著層16b也完全適合。
築堤黏著層16b是亦可為藉由與在剝離工程以前的工程使用的藥液的接觸，其一部分會溶解或軟化者，但為了確實地堵住藥液，最好構成為朝向線寬度方向完全不會有溶解的情形。另一方面，使築堤黏著層16b以溶解液來溶解或軟化時，築堤黏著層16b會藉由與溶解液的接觸而迅速地溶解或軟化的程度的線寬為理想。由取得該等的平衡的觀點來看，築堤黏著層16b是線寬為0.5mm以上10.0mm以下為理想，較理想是1.0mm以上5.0mm以下，更理想是1.0mm以上3.0mm以下，特別理想是1.0mm以上2.0mm以下。又，築堤黏著層16b是厚度為0.5μm以上50μm以下為理想，較理想是1.0μm以上，未滿30μm，更理想是1.0μm以上20μm以下，特別理想是2.0μm以上15μm以下，最理想是3.0μm以上10μm以下。特別是從經由可溶性黏著層16a及築堤黏著層16b的雙方來使再配線層12及第2支撐基板18緊貼的觀點來看，築堤黏著層16b的厚度是使與可溶性黏著層16a的厚度一致或近似(例如±10%的範圍內)為理想。
如圖2A所示般，築堤黏著層16b是其一部分缺損，形成用以進行從以築堤黏著層16b所包圍的區域往其外部的排氣之間隙G為理想。藉由如此，可從間隙G將由可溶性黏著層16a產生的氣體等排出至築堤黏著層16b的外部，藉此可防止起因於內部壓力的上昇之築堤黏著層16b的非預期剝離或變形等。區劃間隙G的築堤黏著層16b的兩端的離間距離是1mm以上50mm以下為理想，較理想是1mm以上30mm以下，更理想是1mm以上10mm以下，特別理想是1mm以上5mm以下。被形成於築堤黏著層16b的間隙G的數量是1個以上10個以下為理想，較理想是1個以上6個以下，更理想是1個以上2個以下。藉由如此，可平衡佳地實現往築堤黏著層16b外部的排氣及往築堤黏著層16b內部的藥液的浸入抑制。又，再配線層12的外周長度是築堤黏著層16b的內周長度的80%以上100%以下為理想，較理想是85%以上100%以下，更理想是90%以上100%以下。此點，雖在再配線層12的周圍存在未形成有配線的基材部分作為空白區域，但藉由上述構成，在該基材部分的表面配置築堤黏著層16b，結果可使築堤黏著層16b在再配線層12的端部周邊與上述基材部分緊貼。在此，在築堤黏著層16b存在間隙G時，設為在築堤黏著層16b的內周長度算入間隙G的距離(亦即區劃間隙G的築堤黏著層16b的兩端的離間距離)。例如，有關形成2個間隙G的築堤黏著層16b，不含間隙G的築堤黏著層16b本身的內周長度為2000mm，當間隙G的距離為10mm時，築堤黏著層16b的內周長度是成為2020mm(2000mm+10mm×2)。又，若將間隙G的距離(mm)對於築堤黏著層16b的內周長度(mm)的比率設為間隙率，則由平衡佳地實現往築堤黏著層16b外部的排氣及往築堤黏著層16b內部的藥液的浸入抑制的觀點，間隙率是0.3%以上20%以下為理想，較理想是0.5%以上12%以下，更理想是0.7%以上7%以下。
藉由築堤黏著層16b所包圍的區劃，典型的是縱10mm以上600mm以下及橫10mm以上600mm以下的大小。區劃亦可為矩形狀區域。黏著片17是亦可為具備1個上述矩形狀區域者，或亦可為具備複數個者。
基材片15的形態是不限於一般稱為片者，亦可為薄膜、板、箔等的其他的形態。基材片15是亦可為該等的片、薄膜、板及箔等所層疊者。又，為了調整基材片15與黏著層16之間的接著力，亦可在基材片15的塗佈有黏著層16的表面以研磨處理、脫模劑塗佈、電漿處理等的公知的手法來預先施加表面處理。
若根據本發明的理想的形態，則基材片15是以聚對苯二甲酸乙二酯(PET)及聚乙烯(PE)的至少一方的樹脂所構成為理想，較理想是聚對苯二甲酸乙二酯(PET)。特別是使用黏著片17作為轉印型黏著片時，基材片15是最好具有保持黏著層16的機能及將黏著層16轉印至另外準備的第2支撐基板18的機能，本形態的基材片15是適於如此的用途。作為轉印型黏著片使用時的基材片15的理想的厚度是10μm以上200μm以下，較理想是20μm以上150μm以下，更理想是25μm以上75μm以下。另一方面，使用黏著片17作為接著型黏著片時，基材片15是只要准照第2支撐基板18者即可，上述的第2支撐基板18的理想的形態是在基材片15也完全適合。亦即，黏著片17作為接著型黏著片使用時，基材片15是除了保持黏著層16的機能之外，最好還在半導體封裝的製造工程，作為再配線層12的操縱性提升及防止乃至抑制彎曲的補強片的機能，本形態的基材片15是適於如此的用途。
10:第1支撐基板 12:再配線層 14:第1層疊體 15:基材片 16a:可溶性黏著層 16b:築堤黏著層 17:黏著片 18:第2支撐基板 20:第2層疊體 22:第3層疊體 24:半導體晶片 26:密封材 G:間隙
圖1A是表示本發明的半導體封裝的製造方法之一例的初期的工程的工程流程圖。 圖1B是表示本發明的半導體封裝的製造方法之一例的接續於圖1A所示的工程的工程的工程流程圖。 圖2A是在本發明準備的黏著片之一例的模式俯視圖。 圖2B是表示圖2A所示的黏著片的2B-2B’線剖面的層構成的模式剖面圖。
12:再配線層
16:黏著層
18:第2支撐基板
22:第3層疊體
24:半導體晶片
26:密封材
28:半導體封裝

Claims (19)

  1. 一種半導體封裝的製造方法，其特徵為包含： (a)準備黏著片的工程，該黏著片係具備：基材片、在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層、及包圍在前述面中存在前述可溶性黏著層的區域的周圍之線狀的築堤黏著層； (b)製作在第1支撐基板上具備再配線層的第1層疊體之工程； (c)利用前述黏著片，取得第2支撐基板經由前述可溶性黏著層及前述築堤黏著層來結合於前述第1層疊體的前述再配線層側的表面的第2層疊體之工程； (d)從前述第2層疊體剝離前述第1支撐基板，取得前述再配線層之遠離前述第2支撐基板的側的表面露出的第3層疊體之工程； (e)使前述第3層疊體浸漬於乾膜光阻的顯像液及/或剝離液、以及/或者硫酸銅電鍍液，在前述再配線層之遠離前述第2支撐基板的側的表面進行晶片安裝用的前處理之工程； (f)在被施以前述前處理的前述再配線層的表面安裝半導體晶片之工程； (g)將安裝有前述半導體晶片的第3層疊體浸漬於溶液，只使前述可溶性黏著層或前述可溶性黏著層及前述築堤黏著層的雙方溶解或軟化之工程；及 (h)在僅前述可溶性黏著層或前述可溶性黏著層及前述築堤黏著層的雙方被溶解或軟化的狀態下，從前述第3層疊體剝離前述第2支撐基板，而取得半導體封裝之工程。
  2. 如申請專利範圍第1項之方法，其中，前述黏著片為接著型黏著片，前述工程(c)包含：在前述第1層疊體的前述再配線層側的表面貼附前述黏著片，使用前述基材片本身作為前述第2支撐基板的工程。
  3. 如申請專利範圍第1項之方法，其中，前述黏著片為轉印型黏著片，前述工程(c)包含：在前述第1層疊體與前述第2支撐基板的結合之前，在前述第2支撐基板或前述第1層疊體貼附前述黏著片，將前述可溶性黏著層及前述築堤黏著層轉印至前述第2支撐基板或前述第1層疊體，且剝離前述基材片之工程。
  4. 如申請專利範圍第1項之方法，其中，前述築堤黏著層的一部分缺損，形成用以進行從以前述築堤黏著層所包圍的區域往其外部的排氣之間隙。
  5. 如申請專利範圍第4項之方法，其中，區劃前述間隙的前述築堤黏著層的兩端的離間距離為1mm以上50mm以下。
  6. 如申請專利範圍第4項之方法，其中，前述間隙的數量為1個以上10個以下。
  7. 如申請專利範圍第1項之方法，其中，在前述工程(c)中，前述築堤黏著層係位於離開前述第2支撐基板的端部，0mm以上20mm以下的範圍內的區域。
  8. 如申請專利範圍第1項之方法，其中，在前述工程(c)中，前述築堤黏著層係位於離開前述再配線層的端部，0mm以上20mm以下的範圍內的區域。
  9. 如申請專利範圍第1項之方法，其中，在前述工程(c)中，跨越前述築堤黏著層的全長，前述築堤黏著層的寬度方向的50%以上100%以下的區域係與前述再配線層接觸。
  10. 如申請專利範圍第1項之方法，其中，前述再配線層的外周長度為前述築堤黏著層的內周長度(但存在前述間隙時係設為算入該間隙的距離者)的80%以上100%以下。
  11. 如申請專利範圍第1項之方法，其中，前述築堤黏著層的線寬為0.5mm以上10.0mm以下。
  12. 如申請專利範圍第1項之方法，其中，前述築堤黏著層的厚度為0.5μm以上50μm以下，且前述可溶性黏著層的厚度為0.5μm以上50μm以下。
  13. 如申請專利範圍第1項之方法，其中，藉由前述築堤黏著層所包圍的區劃為縱10mm以上600mm以下及橫10mm以上600mm以下的大小的矩形狀區域，前述黏著片係具備1個或複數個前述矩形狀區域。
  14. 如申請專利範圍第1項之方法，其中，前述可溶性黏著層包含溶液可溶型樹脂。
  15. 如申請專利範圍第14項之方法，其中，前述溶液可溶型樹脂為鹼可溶型樹脂。
  16. 如申請專利範圍第1項之方法，其中，前述間歇圖案為島狀或條紋狀的圖案。
  17. 如申請專利範圍第16項之方法，其中，前述島狀的圖案為點圖案。
  18. 如申請專利範圍第1項之方法，其中，在前述工程(f)之後，且前述工程(h)之前，更包含：切除存在前述築堤黏著層的區域之工程。
  19. 一種黏著片，其特徵為： 具備：基材片、在該基材片的至少一方的面以間歇圖案來設置的可溶性黏著層、及包圍在前述面中存在前述可溶性黏著層的區域的周圍之線狀的築堤黏著層，使用在如申請專利範圍第1至18項中任一項所記載之方法。
TW108141871A 2018-11-21 2019-11-19 半導體封裝的製造方法及使用於彼的黏著片 TWI727506B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-218363 2018-11-21
JP2018218363 2018-11-21

Publications (2)

Publication Number Publication Date
TW202038346A true TW202038346A (zh) 2020-10-16
TWI727506B TWI727506B (zh) 2021-05-11

Family

ID=70773623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141871A TWI727506B (zh) 2018-11-21 2019-11-19 半導體封裝的製造方法及使用於彼的黏著片

Country Status (6)

Country Link
US (1) US11935865B2 (zh)
JP (1) JP7289852B2 (zh)
KR (1) KR102667583B1 (zh)
CN (1) CN113169132B (zh)
TW (1) TWI727506B (zh)
WO (1) WO2020105482A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
CN114864799A (zh) * 2021-02-04 2022-08-05 欣兴电子股份有限公司 封装结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
JP2002206078A (ja) * 2001-01-11 2002-07-26 Keiwa Inc 粘着シート
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
US7259030B2 (en) * 2004-03-29 2007-08-21 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
CA2582000C (en) * 2006-03-10 2011-05-10 Nitto Denko Corporation Pressure-sensitive adhesive tape or sheet
US8507322B2 (en) * 2010-06-24 2013-08-13 Akihiro Chida Semiconductor substrate and method for manufacturing semiconductor device
JP2014090157A (ja) * 2012-10-03 2014-05-15 Nitto Denko Corp 封止シート被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR102493697B1 (ko) 2016-11-28 2023-02-01 미쓰이금속광업주식회사 다층 배선판의 제조 방법
KR20190088465A (ko) 2016-11-28 2019-07-26 미쓰이금속광업주식회사 다층 배선판의 제조 방법
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
CN114864799A (zh) * 2021-02-04 2022-08-05 欣兴电子股份有限公司 封装结构及其制作方法
US11764344B2 (en) 2021-02-04 2023-09-19 Unimicron Technology Corp. Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP7289852B2 (ja) 2023-06-12
CN113169132B (zh) 2024-06-25
CN113169132A (zh) 2021-07-23
WO2020105482A1 (ja) 2020-05-28
US20210327848A1 (en) 2021-10-21
US11935865B2 (en) 2024-03-19
TWI727506B (zh) 2021-05-11
KR102667583B1 (ko) 2024-05-22
KR20210093852A (ko) 2021-07-28
JPWO2020105482A1 (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
TWI829627B (zh) 黏著薄片及其剝離方法
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI700974B (zh) 配線基板的製造方法
JP6514807B2 (ja) 配線基板の製造方法
TWI727506B (zh) 半導體封裝的製造方法及使用於彼的黏著片
WO2018097264A1 (ja) 多層配線板の製造方法
CN109691246B (zh) 多层布线板的制造方法
JP2011228613A (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
TWI711130B (zh) 半導體封裝的製造方法
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2018010931A (ja) 配線基板及びその製造方法
JP2011134960A (ja) 半導体装置、その製造法、半導体素子接続用配線基材、半導体装置搭載配線板及びその製造法
JP2012074576A (ja) 半導体素子搭載用パッケージ基板の製造方法
JP2011142159A (ja) 電子回路素子を含む装置及びその製造法、電子回路素子接続用配線基材並びに電子回路素子を含む装置を搭載する配線板及びその製造法
JP2017112176A (ja) 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法