KR20190088465A - 다층 배선판의 제조 방법 - Google Patents

다층 배선판의 제조 방법 Download PDF

Info

Publication number
KR20190088465A
KR20190088465A KR1020197012599A KR20197012599A KR20190088465A KR 20190088465 A KR20190088465 A KR 20190088465A KR 1020197012599 A KR1020197012599 A KR 1020197012599A KR 20197012599 A KR20197012599 A KR 20197012599A KR 20190088465 A KR20190088465 A KR 20190088465A
Authority
KR
South Korea
Prior art keywords
layer
reinforcing sheet
peeling
adhesive layer
multilayer
Prior art date
Application number
KR1020197012599A
Other languages
English (en)
Inventor
요시노리 마츠우라
데츠로 사토
다케노리 야나이
도시미 나카무라
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190088465A publication Critical patent/KR20190088465A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

배선층 및 절연층을 교대로 형성하여 다층 적층체를 제작하는 공정과, 다층 적층체의 한쪽 면에, 가용성 점착층을 개재시켜, 개구부를 갖는 보강 시트를 적층하는 공정과, 개구부를 통해, 가용성 점착층을 용해 가능한 액체를, 가용성 점착층에 접촉 또는 침투시키고, 그것에 의해 가용성 점착층을 용해 또는 연화시키는 공정과, 보강 시트를 다층 적층체로부터 가용성 점착층의 위치에서 박리하여 다층 배선판을 얻는 공정을 포함하는, 다층 배선판의 제조 방법이 제공된다. 이 방법에 의하면, 다층 배선층을 국부적으로 크게 만곡시키지 않도록 보강할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성과 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다. 또한, 역할을 다한 보강 시트의 박리를, 다층 적층체에 부여하는 응력을 최소화하면서 극히 단시간에 행할 수도 있다.

Description

다층 배선판의 제조 방법
본 발명은 다층 배선판의 제조 방법에 관한 것이다.
근년, 프린트 배선판의 실장 밀도를 높여 소형화하기 위해, 프린트 배선판의 다층화가 널리 행해지고 있다. 이와 같은 다층 프린트 배선판은 많은 휴대용 전자 기기에서, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고, 이 다층 프린트 배선판에는 층간 절연층의 가일층의 두께의 저감 및 배선판으로서의 가일층의 경량화가 요구되고 있다.
이와 같은 요구를 만족시키는 기술로서, 코어리스 빌드업법을 사용한 다층 프린트 배선판의 제조 방법이 채용되고 있다. 코어리스 빌드업법이란, 소위 코어(코어재) 위에 빌드업법이라고 불리는 방법으로 절연층과 배선층을 교대로 적층(빌드업)하여 다층화한 후, 코어(코어재)를 제거하여 빌드업층만으로 배선판을 형성하는 방법이다. 코어리스 빌드업법에 있어서는, 지지체와 다층 프린트 배선판의 박리를 용이하게 행할 수 있도록, 캐리어를 구비한 구리박을 사용하는 것이 제안되어 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2005-101137호 공보)에는, 캐리어를 구비한 구리박의 캐리어면에 절연 수지층을 부착하여 지지체로 하고, 캐리어를 구비한 구리박의 극박 구리층측에 포토레지스트 가공, 패턴 전해 구리 도금, 레지스트 제거 등의 공정에 의해 제1 배선 도체를 형성한 후, 빌드업 배선층을 형성하고, 캐리어를 구비한 지지 기판을 박리하고, 극박 구리층을 제거하는 것을 포함하는, 반도체 소자 탑재용 패키지 기판의 제조 방법이 개시되어 있다.
특히, 전자 디바이스의 가일층의 소형화 및 전력 절약화에 수반하여, 반도체 칩 및 프린트 배선판의 고집적화 및 박형화로의 요구가 높아지고 있다. 이러한 요구를 만족시키는 차세대 패키징 기술로서, FO-WLP(Fan-Out Wafer Level Packaging)나 PLP(Panel Level Packaging)의 채용이 근년 검토되고 있다. 그리고, FO-WLP나 PLP에 있어서도, 코어리스 빌드업법의 채용이 검토되고 있다. 그와 같은 공법의 하나로서, 코어리스 지지체 표면에 배선층 및 필요에 따라 빌드업 배선층을 형성하고, 또한 필요에 따라 지지체를 박리한 후에, 칩의 실장을 행하는, RDL-First(Redistribution Layer-First)법이라고 불리는 공법이 있다.
예를 들어, 특허문헌 2(일본 특허 공개 제2015-35551 공보)에는 유리 또는 실리콘 웨이퍼로 이루어지는 지지체의 주면으로의 금속 박리층의 형성, 그 위로의 절연 수지층의 형성, 그 위로의 빌드업층을 포함하는 재배선층(Redistribution Layer)의 형성, 그 위로의 반도체 집적 회로의 실장 및 밀봉, 지지체의 제거에 의한 박리층의 노출, 박리층의 제거에 의한 2차 실장 패드의 노출, 그리고 2차 실장 패드의 표면으로의 땜납 범프의 형성, 그리고 2차 실장을 포함하는, 반도체 장치의 제조 방법이 개시되어 있다. 특허문헌 3(일본 특허 공개 제2008-251702호 공보)에는 코어리스 지지체 상으로의 제1 전극 패드로서의 매립 배선층의 형성, 그 위로의 제2 전극 패드로서의 매립 배선층의 형성, 코어리스 지지체의 박리 및 그 후의 매립 배선층의 배면으로부터의 칩의 실장을 포함하는, 반도체 장치의 제조 방법이 개시되어 있다. 특허문헌 4(일본 특허 공개 제2015-170767호 공보)에는 코어리스 지지체 상으로의 박리층의 형성, 그 위로의 매립 배선층 및 빌드업층의 형성, 빌드업층의 표면으로의 배선 기판의 실장, 캐리어의 박리 및 반도체 칩의 실장을 포함하는, 회로 기판의 제조 방법이 개시되어 있다. 이 박리층은 자외선의 조사에 기인하여 기체를 생성하는 조성물을 포함하는 것이고, 그것에 의해 배선층에 대미지를 부여하는 일 없이 지지 기판의 박리 및 박리층의 제거를 용이하고 또한 간단하게 행할 수 있는 것으로 되어 있다.
그런데, 특허문헌 5(일본 특허 공개 제2015-76477호 공보)에는 지지체 상으로의 제1 박리층의 형성, 제1 박리층을 덮는 제2 박리층의 형성, 제2 박리층 상으로의 배선 함유 수지층의 형성, 기판으로의 수지층의 접속, 제1 박리층 및 제2 박리층의 제거에 의한 지지체의 박리, 수지층 상으로의 전자 부품의 접속을 포함하는, 전자 장치의 제조 방법이 개시되어 있고, 제1 박리층이 알칼리 가용의 무기 절연 재료로 이루어지고, 제2 박리층이 알칼리 불용의 무기 재료로 이루어지는 것이 개시되어 있다.
일본 특허 공개 제2005-101137호 공보 일본 특허 공개 제2015-35551호 공보 일본 특허 공개 제2008-251702호 공보 일본 특허 공개 제2015-170767호 공보 일본 특허 공개 제2015-76477호 공보
상술한 바와 같은 FO-WLP나 PLP의 채용이 검토되는 근년의 기술 동향을 감안하여, 빌드업층의 박형화가 요구된다. 그러나, 빌드업층이 얇은 경우, 코어리스 빌드업법을 사용하여 제작한 빌드업층 부착 기재로부터, 기재를 박리할 때, 빌드업층이 국부적으로 크게 만곡되는 경우가 있다. 이러한 빌드업층의 큰 만곡은, 빌드업층 내부의 배선층의 단선이나 박리를 야기하고, 그 결과, 배선층의 접속 신뢰성을 저하시킬 수 있다. 이러한 문제에 대처하기 위해, 다층 적층체에 점착 박리층을 통해 보강 시트를 적층시키는 것이 생각된다. 이에 의해, 다층 배선층을 국부적으로 크게 만곡시키지 않도록 보강할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성과 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다. 그러나, 점착 박리층에 의해 다층 적층체에 밀착한 보강 시트의 박리를, 다층 적층체에 과도한 응력을 부여하는 일 없이, 어떻게 효율적으로 행할것인가가 이어지는 과제가 된다.
본 발명자들은, 금번, 다층 배선판의 제조에 있어서, 다층 적층체에 보강 시트를 적층시킴으로써, 다층 배선층을 국부적으로 크게 만곡시키지 않도록 보강할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성과 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다는 지견을 얻었다. 그리고 나서, 보강 시트에 개구부를 형성하고, 또한 보강 시트의 다층 적층체로의 적층에 가용성 점착층을 사용함으로써 역할을 마친 보강 시트의 박리를, 용해 박리 또는 그것에 준한 방법에 의해, 다층 적층체에 부여하는 응력을 최소화하면서 극히 단시간에 행할 수 있다는 지견도 얻었다.
따라서, 본 발명의 제1 목적은, 다층 배선층을 국부적으로 크게 만곡시키지 않도록 보강할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성과 다층 배선층 표면의 평탄성(동일 평면성)을 향상 가능한, 다층 배선판의 제조 방법을 제공하는 데 있다. 또한, 본 발명의 제2 목적은, 역할을 다한 보강 시트의 박리를, 다층 적층체에 부여하는 응력을 최소화하면서 극히 단시간에 행할 수 있는, 다층 배선판의 제조 방법을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 배선층 및 절연층을 교대로 형성하여 다층 적층체를 제작하는 공정과,
상기 다층 적층체의 한쪽 면에, 가용성 점착층을 개재시켜, 개구부를 갖는 보강 시트를 적층하는 공정과,
상기 개구부를 통해, 상기 가용성 점착층을 용해 가능한 액체를, 상기 가용성 점착층에 접촉 또는 침투시키고, 그것에 의해 상기 가용성 점착층을 용해 또는 연화시키는 공정과,
상기 보강 시트를 상기 다층 적층체로부터 상기 가용성 점착층의 위치에서 박리하여 다층 배선판을 얻는 공정
을 포함하는, 다층 배선판의 제조 방법이 제공된다.
도 1은 본 발명의 제조 방법에 있어서, 적층 시트의 준비로부터 보강 시트의 적층까지의 공정을 도시하는 공정 흐름도이다.
도 2는 본 발명의 제조 방법에 있어서, 기재의 박리로부터 전자 소자의 탑재까지의 공정을 도시하는 공정 흐름도이다.
도 3은 본 발명의 제조 방법에 있어서, 보강 시트의 박리로부터 다층 배선판의 완성까지의 공정을 도시하는 공정 흐름도이다.
도 4는 보강 영역과 통액성 영역을 갖는 보강판의 일 형태를 도시하는 모식 상면도이다.
도 5는 통액성 영역에 마련되는 개구부의 일 형태를 도시하는 모식 확대도이다.
도 6은 통액성 영역에 마련되는 개구부의 다른 일 형태를 도시하는 모식 확대도이다.
다층 배선판의 제조 방법
본 발명에 의한 다층 배선판의 제조 방법은, (1) 소망에 의해 사용되는 적층 시트의 준비, (2) 다층 적층체의 제작, (3) 보강 시트의 적층, (4) 소망에 의해 행해지는 기재의 박리, (5) 소망에 의해 행해지는 금속층의 에칭 제거, (6) 소망에 의해 행해지는 제1 배선층의 표면 처리, (7) 소망에 의해 행해지는 전자 소자의 탑재, (8) 가용성 점착층의 용해 또는 연화 및 (9) 보강 시트의 박리의 각 공정을 포함한다.
이하, 도면을 참조하면서, 공정 (1) 내지 (9)의 각각에 대하여 설명한다.
(1) 적층 시트의 준비(임의 공정)
소망에 의해, 도 1의 (a)에 도시된 바와 같이, 다층 배선판을 형성하기 위한 베이스가 되는 적층 시트(10)를 준비한다. 적층 시트(10)는, 기재(12), 박리층(14) 및 금속층(16)을 차례로 구비한다. 적층 시트(10)는, 소위 캐리어를 구비한 동박의 형태여도 된다. 적층 시트(10)의 본 발명의 바람직한 양태에 대해서는 후술하기로 한다.
(2) 다층 적층체의 제작
도 1의 (b) 및 (c)에 도시된 바와 같이, 배선층(18) 및 절연층(20)을 교대로 형성하여 다층 적층체(26)를 제작한다. 도 1의 (b) 및 (c)에 도시하는 배선층(18) 및 절연층(20)으로 구성되는 순차 적층 구조는, 빌드업층 내지 빌드업 배선층이라고 일반적으로 칭해지는 것이지만, 본 발명의 제조 방법에 있어서는, 일반적으로 프린트 배선판에 있어서 채용되는 공지의 빌드업 배선층의 구성만으로 이루어지는 다층 적층체의 형성 방법뿐만 아니라, 미리 형성된 범프가 부착된 다층 적층체의 일부가 되는 적층체를, 절연성 접착제를 통해 적층하는 방법 등도 채용할 수 있고, 특별히 한정되지 않는다.
다층 배선판을 형성하기 위한 베이스가 되는 하지 부재는 특별히 한정되지 않는다. 그와 같은 하지 부재로서 상술한 적층 시트(10)를 사용하는 경우, 다층 적층체(26)가 적층 시트(10)의 금속층(16)의 표면에 제작되는 것이 바람직하다. 이하, 적층 시트(10)를 사용하는 경우에 있어서의 다층 적층체(26)의 바람직한 제조 방법을 설명한다.
이 경우, 먼저, 도 1의 (b)에 도시된 바와 같이, 금속층(16)의 표면에 제1 배선층(18)을 형성한다. 전형적으로는, 제1 배선층(18)의 형성은, 공지의 방법에 따라, 포토레지스트층의 형성, 전기 구리 도금층의 형성, 포토레지스트층의 박리 및 소망에 의해 구리 플래시 에칭을 거쳐서 행해진다. 예를 들어, 이하와 같다. 먼저, 금속층(16)의 표면에 포토레지스트층을 소정의 패턴으로 형성한다. 포토레지스트는 감광성 필름인 것이 바람직하고, 예를 들어 감광성 드라이 필름이다. 포토레지스트층은 노광 및 현상에 의해 소정의 배선 패턴을 부여하면 된다. 금속층(16)의 노출 표면(즉, 포토레지스트층에서 마스킹되어 있지 않은 부분)에 전기 구리 도금층을 형성한다. 전기 구리 도금은 공지의 방법에 의해 행하면 되고, 특별히 한정되지 않는다. 이어서, 포토레지스트층을 박리한다. 그 결과, 전기 구리 도금층이 배선 패턴형으로 남아 제1 배선층(18)을 형성하고, 배선 패턴을 형성하지 않는 부분의 금속층(16)이 노출된다.
금속층(16)이 급전층뿐만 아니라 반사 방지층을 포함하는 경우, 금속층(16)의 급전층에 상당하는 부분을 플래시 에칭에 의해 제거하여 반사 방지층을 노출시켜도 된다. 이렇게 함으로써, 후술하는 제1 배선층(18)의 화상 검사를 하기 쉬워진다. 반사 방지층은, Cr, W, Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로 구성되는 것이 바람직하다. 이들 금속은, 구리 플래시 에칭액에 대해 용해되지 않는다는 성질을 가지므로, 구리 플래시 에칭액에 대해 우수한 내약품성을 나타낼 수 있다.
도 1의 (c)에 도시된 바와 같이, 적층 시트(10)의 제1 배선층(18)이 형성된 면에 절연층(20) 및 제n 배선층(18)(n은 2 이상의 정수)을 교대로 형성하고, 제1 배선층(18)이 매립 배선층의 형태로 내장된, 다층 적층체(26)를 얻는다. 즉, 배선층(18)은 2층 이상이고, 제1 배선층, 제2 배선층, …, 제n 배선층이라고 칭해질 수있다. 절연층(20)은 1층 이상이면 된다. 즉, 본 발명에 있어서의 다층 배선판(40)은 적어도 2층의 배선층(18)[즉, 적어도 제1 배선층(18) 및 제2 배선층(18)]을 적어도 1층의 절연층(20)과 함께 갖는 것이다.
또한, 빌드업 배선층의 최표면에 있어서의 배선층 상에는, 필요에 따라, 솔더레지스트층 및/또는 표면 금속 처리층(예를 들어, OSP(Organic Solderability Preservative) 처리층, Au 도금층, Ni-Au 도금층 등)이 형성되어 있어도 된다.
(3) 보강 시트의 적층
도 1의 (d)에 도시된 바와 같이, 다층 적층체(26)의 한쪽 면[예를 들어, 다층 적층체(26)의 적층 시트(10)와 반대측의 표면]에 가용성 점착층(28)을 통해 보강 시트(30)를 적층한다. 이에 의해, 다층 적층체(26)는 보강 시트(30)에 의해 국부적으로 크게 만곡되지 않도록 보강될 수 있다. 즉, 박리 시나 만곡이 효과적으로 방지 내지 억제된다. 이렇게 하여, 만곡에 의해 야기되는 경우가 있는 빌드업 배선층 내부의 배선층의 단선이나 박리를 회피하여, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다.
보강 시트(30)는 개구부(30a)를 갖는다. 개구부(30a)는 후속의 공정에 있어서, 가용성 점착층(28)에 대한, 용해 가능한 액체(이하, 용해액이라고 함)의 접촉 또는 침투를 허용하고, 그 결과, 용해 박리 또는 그것에 준한 방법에 의한 보강 시트(30)의 박리를 용이하게 한다. 즉, 역할을 다한 보강 시트(30)의 박리를 다층 적층체(26)에 부여하는 응력을 최소화하면서 극히 단시간에 행하는 것을 가능하게 한다. 개구부(30a)의 형상 및 사이즈는 액 투과성을 나타내는 것이라면 특별히 한정되지 않는다. 개구부(30a)는 관통 구멍인 것이 바람직하다. 관통 구멍의 형상의 전형적인 예로서는, 원형(예를 들어, 도 5를 참조), 다각형(삼각형 이상, 예를 들어 도 6에 도시된 바와 같은 사각형) 등의 각종 기하학 형상, 나아가 각종 이차원 그물눈 형상(예를 들어, 보로노이형 그물눈 구조, 들로네형 그물눈 구조, 규칙 그물눈 구조, 불규칙 그물눈 구조 등)에 의해 초래되는 것이어도 된다. 이들의 예는 모두 이차원적인 개구부 내지 관통 구멍이라고 할 수 있다. 또한, 도 6에 도시된 바와 같이, 다각형 등의 각종 기하학 형상이나 각종 이차원 그물눈 형상의 구석부는 둥글게 되어 있어도 된다. 혹은, 개구부(30a)는 액 투과성을 나타내는 삼차원 다공 구조, 예를 들어 다수의 개방 기공을 포함하는 다공질 구조, 또는 삼차원 그물눈 구조여도 된다.
도 4에 도시된 바와 같이, 보강 시트(30)는 보강 영역(30b)과 통액성 영역(30c)을 갖는 것이 바람직하다. 보강 영역(30b)은 개구부(30a)가 존재하지 않는 영역이고, 보강 시트(30)의 적어도 외주를 따라 마련된다. 개구부(30a)를 갖지 않음으로써, 개구부(30a)를 갖는 보강 시트(30)가 취약해지는 것을 방지하고, 보강 시트(30)로서의 기능을 더 효과적으로 확보할 수 있다. 통액성 영역(30c)은, 도 5 및 6에 예시된 바와 같이, 개구부(30a)를 포함하는 영역이고, 보강 영역(30b)에 의해 둘러싸인다. 통액성 영역(30c)은 개구부(30a)를 포함함으로써, 용해액의 접촉 또는 침투를 허용하고, 그것에 의해 보강 시트(30)의 박리를 용이하게 한다. 통액성 영역(30c)은 복수의 개구부(30a)를 갖는 것이어도 되고, 그 경우, 가장 외측에 위치하는(전형적으로는 4코너에 위치하는) 개구부(30a)의 외측 테두리를 연결한 영역이 통액성 영역(30c)을 획정하게 된다. 따라서, 통액성 영역(30c)은 전형적으로는 직사각 형상이다.
보강 시트(30)는 공공률이 3 내지 90％인 것이 바람직하고, 보다 바람직하게는 20 내지 70％, 더욱 바람직하게는 30 내지 60％이다. 또한, 공공률은, 보강 시트(30)의 외형 체적에 대한, 통액성 영역(30c)에 있어서의 총 공공 체적의 비율, 즉, ((통액성 영역(30c)에 있어서의 총 공공 체적)/(보강 시트(30)의 외형 체적))×100에 의해 산출되는 값이다. 단, 보강 시트(30)의 외형 체적이란, 보강 시트(30)에 공공이 없는 것[즉, 개구부(30a)가 완전히 막혀 있음]이라고 가정한 경우에 있어서의 보강 시트(30)의 형상에 대하여 산출되는 가상적인 체적이다. 상기 범위 내이면, 보강 시트(30)의 충분한 강도를 확보하여 다층 적층체(26)를 더 효과적으로 보강하면서도, 용해액의 보강 시트(30)로의 접촉 또는 침투를 효과적으로 촉진할 수 있고, 보강 시트(30)의 박리를 한층 더 용이하게 행할 수 있다.
본 발명의 바람직한 양태에 의하면, 보강 시트(30)[바람직하게는 통액성 영역(30c)]는, 도 5 및 6에 도시된 바와 같이 소정 형상의 복수의 개구부(30a)가 서로 규칙 패턴을 따라 배열된다. 이렇게 함으로써, 용해액을 보강 시트(30)[특히 통액성 영역(30c)]에 불균일 없이 균일하게 접촉 내지 침투시킬 수 있고, 보강 시트(30)의 한층 더 용이한 박리를 가능하게 한다.
상기 규칙 패턴을 따르는 양태에 있어서, 도 5 및 6에 도시된 바와 같은, 서로 가장 근접하는 개구부(30a)끼리의 간격 a(이하, 1차 근접 거리 a라고 함)는 0.025 내지 50㎜가 바람직하고, 보다 바람직하게는 0.1 내지 10㎜, 더욱 바람직하게는 0.2 내지 4.0㎜이다. 또한, 보강 시트(30)의 두께 T(㎜)에 대한 1차 근접 거리 a(㎜)의 비(a/T)가 0.025 내지 1000인 것이 바람직하고, 보다 바람직하게는 0.1 내지 500, 더욱 바람직하게는 0.2 내지 300이다. 상기 적합 범위 내로 함으로써, 보강 시트(30)의 강도 유지와, 용해액의 보강 시트(30)로의 접촉 또는 침투를 촉진할 수 있다.
상기 규칙 패턴을 따르는 양태에 있어서, 도 5 및 도 6에 도시된 바와 같은, 개구부(30a)의 내접원의 직경 r은 0.05 내지 500㎜가 바람직하고, 보다 바람직하게는 0.5 내지 50㎜, 더욱 바람직하게는 1.0 내지 10㎜이다. 또한, 보강 시트(30)의 두께 T(㎜)에 대한 상기 직경 r의 비(r/T)가 0.05 내지 500인 것이 바람직하고, 보다 바람직하게는 0.1 내지 300, 더욱 바람직하게는 1.0 내지 100이다. 상기 적합 범위 내로 함으로써, 용해액의 보강 시트(30)로의 접촉 또는 침투를 촉진할 수 있다.
적층 시트(10)를 사용하는 양태에 있어서는, 보강 시트(30)는 기재(12)보다도 비커스 경도가 낮은 것이면 바람직하다. 이에 의해, 보강 시트(30)를 적층 또는 박리할 때, 보강 시트(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 릴리프시킬 수 있고, 그 결과, 기재(12)를 포함하는 다층 적층체(26)의 만곡을 효과적으로 방지 내지 억제할 수 있다. 보강 시트(30)의 비커스 경도는, 기재(12)의 비커스 경도인 2 내지 99％인 것이 바람직하고, 보다 바람직하게는 6 내지 90％이고, 더욱 바람직하게는 10 내지 85％이다. 바람직하게는, 보강 시트(30)의 비커스 경도가 50 내지 700HV이고, 또한 기재(12)의 비커스 경도가 500 내지 3000HV이고, 보다 바람직하게는 보강 시트(30)의 비커스 경도가 150 내지 550HV이고, 또한 기재(12)의 비커스 경도가 550 내지 2500HV이고, 더욱 바람직하게는 보강 시트(30)의 비커스 경도가 200 내지 500HV이고, 또한 기재(12)의 비커스 경도가 600 내지 2000HV이다. 또한, 본 명세서에 있어서 비커스 경도는 JIS Z 2244-2009에 기재되는 「비커스 경도 시험」에 준거하여 측정되는 것이다.
참고를 위해, 후보가 될 수 있는 각종 재료의 비커스 경도 HV를 이하에 예시한다: 사파이어 유리(2300HV), 초경합금(1700HV), 서멧(1650HV), 석영(수정)(1103HV), SKH56(고속도 공구강 강재, 하이스)(722HV), 강화 유리(640HV), SUS440C(스테인리스강)(615HV), SUS630(스테인리스강)(375HV), 티타늄 합금 60종(64합금)(280HV 전후), 인코넬(내열 니켈 합금)(150 내지 280HV), S45C(기계 구조용 탄소강)(201 내지 269HV), 하스텔로이 합금(내식 니켈 합금)(100 내지 230HV), SUS304(스테인리스강)(187HV), SUS430(스테인리스강)(183HV), 주철(160 내지 180HV), 티타늄 합금(110 내지 150HV), 황동(80 내지 150HV) 및 청동(50 내지 100HV).
보강 시트(30)는, JIS H 3130-2012의 반복 휨식 시험에 준거하여 측정되는, 스프링 한계값 Kb0 .1이 100 내지 1500N/㎟인 것이 바람직하고, 보다 바람직하게는 150 내지 1200N/㎟, 더욱 바람직하게는 200 내지 1000N/㎟이다. 이와 같은 범위 내이면, 보강 시트(30)를 적층 또는 박리할 때, 보강 시트(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 릴리프시킬 수 있고, 그 결과, 다층 적층체(26)의 만곡을 더 효과적으로 방지 내지 억제할 수 있다. 또한, 적층 또는 박리 시에 휜 보강 시트(30)가 그 탄성을 살려 본래의 편평한 형상으로 순시에 복귀될 수 있으므로, 다층 적층체(26)의 평탄성을 더 효과적으로 유지할 수 있다. 또한, 보강 시트(30)의 휨 및 탄성을 활용함으로써, 박리력이 가해지는 보강 시트(30)를 박리 방향[즉, 다층 적층체(26)로부터 멀어지는 방향]으로 가압할 수 있고, 그 결과, 한층 더 원활한 박리가 가능해진다.
참고를 위해, 후보가 될 수 있는 각종 재료에 대한 스프링 한계값 Kb0 .1을 이하의 표 1 및 2에 예시한다.
Figure pct00001
Figure pct00002
보강 시트(30)의 재질은 특별히 한정되지 않지만, 수지, 금속, 유리, 또는 그들의 조합이 바람직하다. 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에틸렌 수지 및 페놀 수지를 들 수 있고, 이와 같은 수지와 섬유 보강재로 이루어지는 프리프레그여도 된다. 금속의 예로서는, 상기 비커스 경도나 스프링 한계값 Kb0 .1의 관점에서, 스테인리스강, 구리 합금(예를 들어, 청동, 인동, 구리 니켈 합금, 구리 티타늄 합금)을 들 수 있지만, 내약품성의 관점에서 스테인리스강이 특히 바람직하다. 보강 시트(30)의 형태는 다층 적층체(26)의 만곡을 방지 내지 억제할 수 있는 한, 시트형으로 한정되지 않고, 필름, 판 및 박의 다른 형태여도 되고, 바람직하게는 시트 또는 판의 형태이다. 보강 시트(30)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 보강 시트(30)의 전형례로서는, 금속 시트, 수지 시트(특히 경질 수지 시트), 유리 시트를 들 수 있다. 보강 시트(30)의 두께는 보강 시트(30)의 강도 유지 및 보강 시트(30)의 핸들링 용이성의 관점에서, 바람직하게는 10㎛ 내지 1㎜이고, 보다 바람직하게는 50 내지 800㎛, 더욱 바람직하게는 100 내지 600㎛이다. 보강 시트(30)가 금속 시트(예를 들어, 스테인리스강 시트)인 경우, 금속 시트에 있어서의, 가용성 점착층(28)이 형성되는 측의 표면의 10점 평균 조도 Rz-jis(JIS B 0601-2001에 준거하여 측정됨)는 0.05 내지 500㎛인 것이 바람직하고, 보다 바람직하게는 0.5 내지 400㎛, 더욱 바람직하게는 1 내지 300㎛이다. 이와 같은 표면 조도이면, 표면의 요철에 기인하는 앵커 효과에 의해, 가용성 점착층(28)과의 밀착성이 높아지고, 가용성 점착층(28)에 있어서의 박리 강도가 향상된다고 생각된다.
가용성 점착층(28)은 보강 시트(30)를 다층 적층체(26)에 원하는 밀착성으로 부착할 수 있고, 또한 이후에 사용하는 용해액과의 접촉에 의해 용해 또는 연화 가능한 층이라면, 그 구성은 특별히 한정되지 않는다. 가용성 점착층(28)은, 예를 들어 점착제층, 점착 박리층, 박리층 등이라고 칭해지는 공지의 층일 수 있다. 가용성 점착층(28)은 점착성을 갖는 것이 전형적이고, 그 때문에, 점착제층 또는 점착 박리층이 전형적이라고 할 수 있다. 무엇보다, 가용성 점착층(28)은 점착성을 갖지 않는 박리층이어도 된다. 또한, 가용성 점착층(28)의 형성 영역은, 본 발명의 효과를 손상시키지 않는 범위에 있어서, 적절히 조정하는 것이 가능하다. 예를 들어, 도 1의 (d)에 도시된 바와 같이 다층 적층체(26)의 표면의 전체 영역을 피복하도록 형성되어 있어도 되고, 혹은 다층 적층체(26)와 보강 시트(30)가 대향하는 영역 중 일부의 영역(도시하지 않음)에만 형성되어 있어도 된다.
가용성 점착층(28)은 용액 가용형 수지를 포함하는 것이 바람직하고, 보다 바람직하게는 산 가용형 수지 또는 알칼리 가용형 수지를 포함한다. 이 용액 가용형 수지(예를 들어, 산 가용형 또는 알칼리 가용형 수지)는 용해액(예를 들어, 산 용액 또는 알칼리 용액)과의 접촉에 의해 효율적으로 용해 또는 연화될 수 있으므로, 후속 공정에 있어서의 보강 시트(30)의 박리를 더 효과적으로 행하는 것이 가능해진다. 또한, 보강 시트(30)의 박리 강도의 제어는, 약품 가용 성분의 함유량 제어, 수지층의 두께 제어에 의해 행할 수 있다. 산 가용형 수지의 예로서는, 산에 가용인 필러인, 실리카, 탄산칼슘, 황산바륨 등을 60wt％ 이상의 고농도로 충전시킨 수지 조성물을 들 수 있다. 이 수지 조성물을 구성하는 수지의 예로서는, 에폭시 수지, 아크릴 수지, 메타크릴 수지, 멜라민 수지, 폴리에스테르 수지, 스티렌부타디엔 공중합체, 아크릴로니트릴 수지, 폴리이미드 수지 등을 들 수 있다. 알칼리 가용형 수지의 예로서는, 메타크릴산 중합체 및 아크릴산 중합체를 들 수 있다. 메타크릴산 중합체의 예로서는, 탄소수가 1 내지 18인 알킬기를 갖는 메타크릴산알킬에스테르 등을 들 수 있다. 또한, 아크릴산 중합체의 예로서는, 탄소수가 1 내지 18인 알킬기를 갖는 아크릴산알킬에스테르를 들 수 있다. 이때, 수지의 강도를 향상시키기 위해, 스티렌 모노머, 스티렌 올리고머 등을 수지 조성물에 함유시켜도 된다. 또한, 이들 수지와 열경화가 가능한, 에폭시 수지를 수지 조성물에 함유시켜도 된다. 또한, 에폭시 수지와의 열경화성을 향상시키기 위해, 아민계 경화제, 페놀계 경화제, 이소시아네이트기 함유 경화제 등을 수지 조성물에 함유시켜도 된다.
적층 시트(10)를 사용하는 양태에 있어서는, 가용성 점착층(28)은 박리층(14)보다도 높은 박리 강도를 초래하는 층인 것이 바람직하다. 또한, 가용성 점착층(28)과 박리층(14)의 박리 강도의 대소 관계를 비교하는 방법으로서는, 후술하는 각각의 박리 강도 절댓값을 비교하는 방법도 있지만, 다층 배선판 제조 공정에 있어서 박리되는 양태에 맞춘 측정에 의한 비교도 유효하다. 구체적으로는, 박리층(14)의 박리 강도는 기재(12)를 빌드업 배선층으로부터 박리할 때 발생하는 내력으로서, 가용성 점착층(28)의 박리 강도는 보강 시트(30)를 다층 적층체(26)로부터 박리할 때 발생하는 내력으로서 측정되는 값을 비교하는 것도 유효하다.
가용성 점착층(28)의 박리 강도는, 박리층(14)의 박리 강도의 1.02 내지 300배인 것이 바람직하고, 보다 바람직하게는 1.05 내지 100배, 더욱 바람직하게는 3.0 내지 50배, 특히 바람직하게는 5.0 내지 30배이다. 예를 들어, 가용성 점착층(28)의 박리 강도는 30 내지 300gf/㎝인 것이 바람직하고, 보다 바람직하게는 40 내지 250gf/㎝, 더욱 바람직하게는 50 내지 175gf/㎝, 특히 바람직하게는 70 내지 150gf/㎝이다. 이와 같은 범위로 함으로써, 박리층(14)에서 기재(12)를 박리할 때, 다층 배선층으로의 응력 집중을 더 효과적으로 방지할 수 있고, 그 결과, 다층 배선층 내의 단선을 더 효과적으로 예방할 수 있다. 또한, 박리층(14)에서 박리할 때, 가용성 점착층(28)의 이상 박리(연쇄적인 박리)를 더 효과적으로 방지할 수 있기 때문에, 박리층(14)에서 박리한 후의 제1 배선층(18)의 표면을 더 확실하게 평탄하게 유지하는 것이 가능해진다. 가용성 점착층(28)의 박리 강도는 상술한 박리층(14)의 박리 강도의 측정 방법과 기본적으로 마찬가지로 하여 측정할 수 있지만, 용해액과의 접촉 전에 측정되는 박리 강도를 가리키는 점에 유의해야 한다. 구체적으로는, 가용성 점착층(28)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 보강 시트(30) 상에 가용성 점착층(28)을 형성하고, 그 위에 두께 18㎛의 동박을 적층하여 형성하여, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 동박을 박리했을 때의 박리 강도(gf/㎝)를 측정한다.
(4) 기재의 박리(임의 공정)
적층 시트(10)를 사용하는 경우, 도 2의 (e)에 도시된 바와 같이, 보강 시트(30)의 적층 후이고, 또한 보강 시트(30)의 박리 전에, 기재(12)를 금속층(16)으로부터 박리층(14)에서 박리하는 것이 바람직하다. 즉, 기재(12), 밀착 금속층(존재하는 경우), 박리 보조층(존재하는 경우) 및 박리층(14)이 박리 제거된다. 이 박리 제거는 물리적인 박리에 의해 행해지는 것이 바람직하다. 물리적 분리법은 손이나 치공구, 기계 등으로 기재(12) 등을 빌드업 배선층으로부터 벗겨냄으로써 분리하는 방법이다. 이때, 가용성 점착층(28)을 통해 밀착한 보강 시트(30)가 다층 적층체(26)를 보강하고 있음으로써, 다층 적층체(26)가 국부적으로 크게 만곡되는 것을 방지할 수 있다. 즉, 보강 시트(30)는 기재(12)가 박리되는 동안, 박리력에 저항하기 위해 다층 적층체(26)를 보강하고, 만곡을 한층 더 효과적으로 방지 내지 억제할 수 있다. 이렇게 하여, 만곡에 의해 야기되는 경우가 있는 빌드업 배선층 내부의 배선층의 단선이나 박리를 회피하여, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다.
특히, 가용성 점착층(28)은 박리층(14)보다도 박리 강도가 높은 경우, 기재(12)를 박리할 때, 가용성 점착층(28)에서의 박리를 더 효과적으로 회피하면서, 박리층(14)에서의 박리를 한층 더 하기 쉬워진다. 따라서, 가용성 점착층(28)을 통해 다층 적층체(26)에 밀착한 보강 시트(30)는 기재(12)의 박리 시에 있어서도 밀착 상태를 한층 더 안정적으로 유지할 수 있다.
(5) 금속층의 에칭 제거(임의 공정)
소망에 의해, 도 2의 (f)에 도시된 바와 같이, 보강 시트(30)의 박리 전에, 금속층(16)을 에칭에 의해 제거한다. 금속층(16)의 에칭은 플래시 에칭 등의 공지의 방법에 기초하여 행하면 된다.
특히, 전술한 바와 같이, 이와 같이 빌드업 배선층을 형성한 후에 칩의 실장을 행하는 프로세스는 RDL-First법이라고 불리는 방법이다. 이 공법에 의하면, 칩의 실장을 행하기 전에 다층 배선층(18)의 외관 검사나 전기 검사를 행할 수 있기 때문에, 각 배선층의 불량 부분을 피해, 양품 부분에만 칩을 실장할 수 있다. 그 결과, RDL-First법은 칩의 낭비를 회피할 수 있는 점에서, 칩의 표면에 배선층을 순차 적층하는 공법인 Chip-First법 등과 비교하면 경제적으로 유리하다. 이렇게 하여, 프린트 배선판의 제조 프로세스(특히 RDL-First법)에 있어서, 칩 실장 전의 배선층에 대한 외관 검사나 전기 검사를 행함으로써, 제품 수율을 향상시킬 수 있다.
(6) 제1 배선층의 표면 처리(임의 공정)
상기 공정 후, 필요에 따라, 제1 배선층(18)의 표면에는, 솔더레지스트층, 표면 금속 처리층[예를 들어, OSP(Organic Solderability Preservative) 처리층, Au 도금층, Ni-Au 도금층 등], 전자 소자 탑재용의 금속 필러 및/또는 땜납 범프 등이 형성되어 있어도 된다.
(7) 전자 소자의 탑재(임의 공정)
소망에 의해, 도 2의 (g)에 도시된 바와 같이, 보강 시트(30)의 적층 후[혹은 금속층(16)의 제거 또는 그 후의 전기 검사 후]이고, 또한 보강 시트(30)의 박리 전에, 다층 적층체(26)의 보강 시트(30)와 반대측의 표면에 전자 소자(32)를 탑재시킨다. 본 발명의 제조 방법에 있어서는, 가용성 점착층(28) 및 보강 시트(30)를 채용함으로써, 전자 소자(32)의 탑재에 유리해지는 우수한 표면 평탄성(동일 평면성)을 다층 적층체(26)의 표면[예를 들어, 제1 배선층(18)을 매립 전극으로서 포함하는 빌드업 배선층의 표면]에 있어서 실현할 수 있다. 즉, 전자 소자(32)의 탑재 시에 있어서도, 다층 적층체(26)는 보강 시트(30)에 의해 국부적으로 크게 만곡되지 않게 된다. 그 결과, 전자 소자 탑재의 접속 수율을 높게 할 수 있다.
전자 소자(32)의 예로서는, 반도체 소자, 칩 콘덴서, 저항체 등을 들 수 있다. 전자 소자 탑재의 방식의 예로서는, 플립 칩 실장 방식, 다이 본딩 방식 등을 들 수 있다. 플립 칩 실장 방식은, 전자 소자(32)의 실장 패드와, 제1 배선층(18)의 접합을 행하는 방식이다. 이 실장 패드 상에는, 도 2의 (g)에 도시된 바와 같이 주상 전극(필러)이나 땜납 범프(34) 등이 형성되어도 되고, 실장 전에 제1 배선층(18)을 포함하는 표면에 밀봉 수지막(36)인 NCF(Non-Conductive Film) 등을 부착해도 된다. 접합은 땜납 등의 저융점 금속을 사용하여 행해지는 것이 바람직하지만, 이방 도전성 필름 등을 사용해도 된다. 다이 본딩 접착 방식은, 제1 배선층(18)에 대하여, 전자 소자(32)의 실장 패드면과 반대측의 면을 접착하는 방식이다. 이 접착에는, 열경화 수지와 열전도성의 무기 필러를 포함하는 수지 조성물인, 페이스트나 필름을 사용하는 것이 바람직하다. 어떤 방식으로 해도, 전자 소자(32)는 도 2의 (g)에 도시된 바와 같이 밀봉재(38)로 밀봉되는 것이 다층 적층체(26)와 전자 소자(32)의 적층체 전체의 강성을 더욱 향상시킬 수 있는 점에서 바람직하다.
(8) 가용성 점착층의 용해 또는 연화
개구부(30a)를 통해 용해액을 가용성 점착층(28)에 접촉 또는 침투시키고, 그것에 의해 가용성 점착층(28)을 용해 또는 연화시킨다. 전술한 바와 같이, 용해액은 가용성 점착층(28)을 용해 가능한 액체를 사용하고 있기 때문에, 가용성 점착층(28)은 용해액과 접촉함으로써 적어도 부분적으로 용해되고, 그것에 의해 가용성 점착층(28)에 용해액이 침투할 수 있다. 그리고 이와 같은 용해액과의 접촉 또는 침투는, 가용성 점착층(28)의 용해 또는 연화를 초래하고, 다층 적층체(26)와 보강 시트(30)의 밀착력을 약화시키거나 또는 무력화한다. 이렇게 하여, 다음 공정에 있어서의 보강 시트(30)의 박리를, 용해 박리 또는 그것에 준한 방법을 사용하여, 매우 용이하게 행할 수 있다. 즉, 역할을 다한 보강 시트(30)의 박리를 다층 적층체(26)에 부여하는 응력을 최소화하면서 매우 단시간에 행할 수 있다.
용해액은, 가용성 점착층(28)을 용해 가능한 액체라면 특별히 한정되지 않고, 각종 조성 내지 액성의 약액을 사용 가능하다. 예를 들어, 가용성 점착층(28)이 산 가용형 수지를 포함하는 경우에는, 용해액은 산 용액을 사용하면 된다. 그와 같은 산 용액의 예로서는, 염산, 질산, 황산 및 불산 등을 들 수 있다. 또한, 가용성 점착층(28)이 알칼리 가용형 수지를 포함하는 경우에는, 용해액은 알칼리 용액을 사용하면 된다. 그와 같은 알칼리 용액의 예로서는, 카르복실산에틸(아세트산에틸 등), NaHCO3 수용액, Na2CO3 수용액, NaOH 수용액 등을 들 수 있다.
(9) 보강 시트의 박리
도 3의 (h) 및 (i)에 도시된 바와 같이, 보강 시트(30)를 다층 적층체(26)로부터 가용성 점착층(28)의 위치에서 박리하여 다층 배선판(40)을 얻는다. 보강 시트(30)는 가용성 점착층(28)의 용해 또는 연화에 기인하여 매우 박리되기 쉬운 상태로 되어 있기(또는 경우에 따라서는 부분적으로 자연 박리되어 있기) 때문에, 손이나 치공구, 기계 등으로 보강 시트(30)를 다층 적층체(26)로부터 가볍게 벗겨냄으로써 매우 용이하게 분리할 수 있다. 따라서, 다층 적층체(26)에 부여하는 응력을 최소화하면서 매우 단시간에 보강 시트(30)의 박리를 행할 수 있다. 이렇게 하여 다층 적층체(26)에 가해지는 응력이 최소화됨으로써, 다층 배선판(40)에 있어서의 배선의 단선이나 실장부의 단선을 효과적으로 회피할 수 있다. 또한, 상기 응력의 저감을 위해 가용성 점착층(28)을 사용하는 것을 생각했다고 해도, 그것만으로는 용제 박리에 많은 시간을 필요로 하는바, 본 발명의 방법에 의하면 개구부(30a)를 활용하여 용해액과의 접촉 또는 침투를 촉진함으로써, 보강 시트(30)의 박리에 요하는 시간의 비약적인 단축화를 실현할 수 있다.
특히, 적층 시트(10)를 사용하는 양태에 있어서, 가용성 점착층(28)이 본래적으로 박리층(14)보다도 높은 박리 강도를 갖는 경우, 가용성 점착층(28)은, 특단의 처치를 하지 않으면, 박리층(14)보다도 박리하기 어렵다고 할 수 있다. 그러나, 본 발명의 방법에 있어서는, 용해액과의 접촉 또는 침투에 의해 가용성 점착층(28)이 용해 또는 연화되고, 다층 적층체(26)와 보강 시트(30)의 밀착력이 약해지거나 또는 무력화되는 결과, 보강 시트(30)의 박리를 용이하게 행할 수 있다.
(10) 기타
기재(12) 및/또는 보강 시트(30)의 적어도 한 변이 빌드업 배선층의 단부로부터 연장 돌출되어 있는 것이 바람직하다. 이렇게 함으로써, 기재 내지 보강 시트를 박리할 때, 단부를 파지하는 것이 가능해져, 박리를 용이하게 할 수 있다는 이점이 있다.
적층 시트
전술한 바와 같이, 본 발명의 방법에 있어서 소망에 의해 사용되는 적층 시트(10)는, 기재(12), 박리층(14) 및 금속층(16)을 차례로 구비한다. 적층 시트(10)는, 소위 캐리어를 구비한 구리박의 형태여도 된다.
기재(12)의 재질은 특별히 한정되지 않고, 유리, 세라믹스, 수지 및 금속의 어느 것이어도 된다. 또한, 기재(12)의 형태도 특별히 한정되지 않고, 시트, 필름, 판 및 박의 어느 것이어도 된다. 또한, 기재(12)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 예를 들어, 기재(12)는 유리판, 세라믹스판, 금속판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것이어도 되고, 금속박이나 수지 필름 등과 같은 강성을 갖지 않는 형태여도 된다. 기재(12)의 바람직한 예로서는, 금속 시트, 유리 시트, 세라믹스판(플레이트), 금속 시트 및 프리프레그의 적층체, 접착제가 도포된 금속 시트, 수지 시트(특히 경질 수지 시트)를 들 수 있다. 기재(12)의 금속의 바람직한 예로서는, 구리, 티타늄, 니켈, 스테인리스강, 알루미늄 등을 들 수 있다. 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄(파인 세라믹스) 등을 들 수 있다. 수지의 바람직한 예로서는, 에폭시 수지, 아라미드 수지, 폴리이미드 수지, 나일론 수지, 액정 폴리머, PEEK 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리에테르술폰 수지, 폴리페닐렌술피드 수지, PTFE 수지, ETFE 수지 등을 들 수 있다. 보다 바람직하게는, 전자 소자를 탑재할 때의 가열에 수반하는 코어리스 지지체의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(바람직하게는 1.0 내지 23ppm/K, 보다 바람직하게는 1.0 내지 15ppm/K, 더욱 바람직하게는 1.0 내지 10ppm/K)의 재료이고, 그와 같은 재료의 예로서는 상술한 바와 같은 각종 수지(특히 폴리이미드 수지, 액정 폴리머 등의 저열팽창 수지), 상술한 바와 같은 각종 수지와 유리 섬유로 형성되는 프리프레그, 유리 및 세라믹스 등을 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 기재(12)는 비커스 경도가 500 내지 3000HV인 것이 바람직하고, 보다 바람직하게는 550 내지 2500HV, 더욱 바람직하게는 600 내지 2000HV이다.
이들 특성을 만족시키는 재료로서, 기재(12)는 수지 필름, 유리 또는 세라믹스로 구성되는 것이 바람직하고, 보다 바람직하게는 유리 또는 세라믹스로 구성되고, 특히 바람직하게는 유리로 구성된다. 예를 들어, 유리 시트이다. 유리를 기재(12)로서 사용한 경우, 경량이고, 열팽창 계수가 낮고, 절연성이 높고, 강직하고 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 기재(12)가 유리인 경우, 전자 소자 탑재 시에 유리한 표면 평탄성(동일 평면성)을 갖고 있는 점, 프린트 배선판 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점 등의 이점이 있다. 기재(12)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 아미노 실리케이트 유리 및 그들의 조합을 들 수 있고, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소 및 산화칼슘이나 산화바륨 등의 알칼리 토금속 산화물을 주성분으로 하고, 붕산을 더 함유하고, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃부터 350℃까지의 넓은 온도 대역에 있어서 열팽창 계수가 3 내지 5ppm/K의 범위에서 낮게 안정되어 있기 때문에, 전자 소자로서 반도체 칩을 탑재했을 때, 유리의 휨을 최소한으로 할 수 있다는 이점이 있다.
기재(12)의 두께는 100 내지 2000㎛가 바람직하고, 보다 바람직하게는 300 내지 1800㎛, 더욱 바람직하게는 400 내지 1100㎛이다. 이와 같은 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 프린트 배선판의 박형화 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
기재(12)의 박리층(14)측(존재하는 경우에는 밀착 금속층측)의 표면은, JIS B 0601-2001에 준거하여 측정되는, 0.1 내지 70㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 0.5 내지 60㎚, 더욱 바람직하게는 1.0 내지 50㎚, 특히 바람직하게는 1.5 내지 40㎚, 가장 바람직하게는 2.0 내지 30㎚이다. 이와 같이 산술 평균 조도가 작을수록, 금속층(16)의 박리층(14)과 반대측의 표면[금속층(16)의 외측 표면]에 있어서 바람직하게 낮은 산술 평균 조도 Ra를 초래할 수 있고, 그것에 의해, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어, 12㎛/12㎛ 내지 1㎛/1㎛)라는 정도까지 고도로 미세화된 배선 패턴을 형성하는 데 적합한 것이 된다.
소망에 의해, 적층 시트(10)는 기재(12)의 박리층(14)측의 표면에 밀착 금속층 및/또는 박리 보조층을 갖고 있어도 되고, 바람직하게는 밀착 금속층 및 박리 보조층을 이 순서로 갖는다.
소망에 의해 마련되는 밀착 금속층은 기재(12)와의 밀착성을 확보하는 점에서, Ti, Cr 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층인 것이 바람직하고, 순금속이어도 되고, 합금이어도 된다. 밀착 금속층을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 밀착 금속층의 성막 후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 밀착 금속층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 밀착 금속층은 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 밀착 금속층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 18 내지 200㎚, 특히 바람직하게는 20 내지 150㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
소망에 의해 마련되는 박리 보조층은 박리층(14)과의 박리 강도를 원하는 값으로 제어하는 점에서, 구리로 구성되는 층인 것이 바람직하다. 박리 보조층을 구성하는 구리는 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 박리 보조층 성막 전후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 무엇보다, 특별히 제한되는 것은 아니지만, 밀착 금속층과 박리 보조층은 대기 개방하지 않고 연속으로 제막되는 쪽이 바람직하다. 박리 보조층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 박리 보조층은 구리 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 박리 보조층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 400㎚, 더욱 바람직하게는 15 내지 300㎚, 특히 바람직하게는 20 내지 200㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
박리층(14)은 기재(12)의 박리를 가능하게 하는 층인 한, 재질은 특별히 한정되지 않는다. 예를 들어, 박리층(14)은, 캐리어를 구비한 동박의 박리층으로서 채용되는 공지의 재료로 구성될 수 있다. 박리층(14)은 유기 박리층 및 무기 박리층의 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn의 적어도 1종류 이상의 금속 산화물, 금속과 비금속의 혼합물, 탄소층 등을 들 수 있다. 이들 중에서도 특히, 박리층(14)은 주로 탄소를 포함하여 이루어지는 층인 것이 박리 용이성이나 막 형성성의 점 등에서 바람직하고, 보다 바람직하게는 주로 탄소 또는 탄화수소로 이루어지는 층이고, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본, 또는 카본-질소 혼합물로 이루어진다. 이 경우, 박리층(14)(즉, 탄소층)은 XPS에 의해 측정되는 탄소 농도가 60원자％ 이상인 것이 바람직하고, 보다 바람직하게는 70원자％ 이상, 더욱 바람직하게는 80원자％ 이상, 특히 바람직하게는 85원자％ 이상이다. 탄소 농도의 상한값은 특별히 한정되지 않고, 100원자％여도 되지만, 98원자％ 이하가 현실적이다. 박리층(14)(특히 탄소층)은 불가피 불순물(예를 들어, 분위기 등의 주위 환경에 유래하는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 박리층(14)(특히 탄소층)에는 금속층(16)의 성막 방법에 기인하여 금속 원자가 혼입될 수 있다. 탄소는 기재(12)와의 상호 확산성 및 반응성이 작고, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 금속층(16)(예를 들어, 동박층)과 접합 계면 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하고, 기재(12)의 박리 제거가 용이한 상태를 유지할 수 있다. 이 박리층(14)도 스퍼터링 등의 기상법에 의해 형성된 층인 것이 아몰퍼스 카본 중의 과도한 불순물을 억제하는 점, 전술한 밀착 금속층 및/또는 박리 보조층의 성막과의 연속 생산성의 점 등에서 바람직하다. 박리층(14)의 두께는 1 내지 20㎚가 바람직하고, 보다 바람직하게는 1 내지 10㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
박리층(14)을 박리할 때의 제1 배선층(18)으로의 응력 집중을 최대한 저감시켜, 박리 공정을 용이한 것으로 하는 점에서, 박리층(14)의 박리 강도는 1 내지 30gf/㎝인 것이 바람직하고, 보다 바람직하게는 3 내지 20gf/㎝, 더욱 바람직하게는 4 내지 15gf/㎝이다. 박리층(14)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 기재(12) 상에 박리층(14)을 형성하고, 그 위에 금속층(16)으로서의 구리층을 형성한 적층 시트를 형성하고, 그 위에 두께 18㎛의 전기 구리 도금층을 형성하고, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 금속층(16)과 일체로 된 전기 구리 도금층을 박리했을 때의 박리 강도(gf/㎝)를 측정한다.
박리층(14)의 박리 강도는 박리층(14)의 두께를 제어하는 것, 박리층(14)의 조성을 선택하는 것 등에 의해 제어할 수 있다.
금속층(16)은 금속으로 구성되는 층이고, 바람직하게는 후술하는 제1 배선층(18)으로의 급전을 가능하게 하는 급전층을 포함한다. 금속층(16) 없이 급전층은 어떤 방법으로 제조된 것이어도 되고, 예를 들어 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 성막법, 화학 기상 성막, 또는 그들의 조합에 의해 형성한 동박이어도 된다. 급전층을 구성하는 바람직한 금속은 구리이고, 그 때문에, 바람직한 급전층은 극박 구리층일 수 있다. 특히 바람직한 급전층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법이나 진공 증착 등의 기상법에 의해 형성된 구리층이고, 가장 바람직하게는 스퍼터링법에 의해 제조된 구리층이다. 또한, 극박 구리층은 무조면화의 구리층인 것이 바람직하지만, 프린트 배선판 제조 시의 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조면화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 이차적인 조면화가 발생한 것이어도 된다. 금속층(16)을 구성하는 급전층(예를 들어, 극박 구리층)의 두께는 특별히 한정되지 않지만, 상술한 바와 같은 파인 피치화에 대응하기 위해서는, 50 내지 3000㎚가 바람직하고, 보다 바람직하게는 70 내지 2500㎚, 더욱 바람직하게는 80 내지 2000㎚, 특히 바람직하게는 90 내지 1500㎚, 특히 보다 바람직하게는 120 내지 1000㎚, 가장 바람직하게는 150 내지 500㎚이다. 이와 같은 범위 내의 두께의 급전층(예를 들어, 극박 구리층)은 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트형이나 롤형에서의 생산성의 관점에서 바람직하다.
금속층(16)의 박리층(14)과 반대측의 표면[금속층(16)의 외측 표면]이, JIS B 0601-2001에 준거하여 측정되는, 1.0 내지 100㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 2.0 내지 40㎚, 더욱 바람직하게는 3.0 내지 35㎚, 특히 바람직하게는 4.0 내지 30㎚, 가장 바람직하게는 5.0 내지 15㎚이다. 이와 같이 산술 평균 조도가 작을수록, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어, 12㎛/12㎛ 내지 1㎛/1㎛)라는 정도까지 고도로 미세화된 배선 패턴을 형성하는 데 적합한 것이 된다. 또한, 이와 같은 평활한 표면의 경우, 산술 평균 조도 Ra의 측정에는, 비접촉식 표면 조도 측정법을 채용하는 것이 바람직하다.
금속층(16)은 2층 이상의 층 구성을 갖고 있어도 된다. 예를 들어, 금속층(16)은 상술한 급전층에 더하여, 급전층의 박리층(14)측의 면에 반사 방지층을 갖고 있어도 된다. 즉, 금속층(16)은 급전층 및 반사 방지층을 포함하는 것이어도 된다. 반사 방지층은 Cr, W, Ta, Ti, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 것이 바람직하다. 반사 방지층은, 적어도 급전층측의 표면이 금속 입자의 집합체인 것이 바람직하다. 반사 방지층은, 전체가 금속 입자의 집합체로 구성되는 층 구조여도 되고, 금속 입자의 집합체로 이루어지는 층과 그 하부에 입자상이 아닌 층을 포함하는 복수층의 구조여도 된다. 반사 방지층의 급전층측의 표면을 구성하는 금속 입자의 집합체는, 그 금속질의 재질 및 입상 형태에 기인하여 바람직한 암색을 나타내고, 그 암색이 구리로 구성되는 배선층과의 사이에서 바람직한 시각적 콘트라스트를 초래하고, 그 결과, 화상 검사[예를 들어, 자동 화상 검사(AOI)]에 있어서의 시인성을 향상시킨다. 즉, 반사 방지층의 표면은 금속 입자의 볼록 형상에 기인하여 광이 난반사하여 검게 시인된다. 또한, 반사 방지층은 박리층(14)과의 적당한 밀착성과 박리성, 급전층과의 밀착성도 우수하고, 포토레지스트층 형성 시에 있어서의 현상액에 대한 내박리성도 우수하다. 이와 같은 콘트라스트 및 시인성 향상의 관점에서, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 500 이하인 것이 바람직하고, 보다 바람직하게는 450 이하, 더욱 바람직하게는 400 이하, 특히 바람직하게는 350 이하, 가장 바람직하게는 300 이하이다. 광택도 Gs(60°)의 하한값은 낮으면 낮을수록 좋기 때문에, 특별히 한정되지 않지만, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 현실적으로는 100 이상이고, 보다 현실적으로는 150 이상이다. 또한, 조면화 입자의 화상 해석에 의한 경면 광택도 Gs(60°)는 JIS Z 8741-1997(경면 광택도-측정 방법)에 준거하여 시판의 광택도계를 사용하여 측정할 수 있다.
또한, 콘트라스트 및 시인성의 향상, 그리고 플래시 에칭의 균일성 향상의 관점에서, 반사 방지층의 급전층측의 표면은 SEM 화상 해석에 의해 결정되는 투영 면적 원 상당 직경이 10 내지 100㎚인 금속 입자의 집합체로 구성되는 것이 바람직하고, 보다 바람직하게는 25 내지 100㎚, 더욱 바람직하게는 65 내지 95㎚이다. 이와 같은 투영 면적 원 상당 직경의 측정은 반사 방지층의 표면을 주사형 전자 현미경에 의해 소정의 배율(예를 들어, 50000배)로 촬영하여, 얻어진 SEM상의 화상 해석에 의해 행할 수 있다. 구체적으로는, 시판의 화상 해석식 입도 분포 소프트웨어(예를 들어, Mountech Co., Ltd.사제, Mac-VIEW)를 사용하여 측정되는 투영 면적 원 상당 직경의 상가 평균값을 채용한다.
반사 방지층은, Cr, W, Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로 구성되고, 바람직하게는 Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로, 보다 바람직하게는 Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로, 가장 바람직하게는 Ti로 구성된다. 이들 금속은 순금속이어도 되고, 합금이어도 된다. 결국, 이들 금속은 본질적으로 산화되지 않은(본질적으로 금속 산화물이 아닌) 것이 Cu와의 시각적 콘트라스트를 향상시키는 바람직한 암색을 나타내기 때문에 바람직하고, 구체적으로는, 반사 방지층의 산소 함유량이 0 내지 15원자％인 것이 바람직하고, 보다 바람직하게는 0 내지 13원자％, 더욱 바람직하게는 1 내지 10원자％이다. 결국 상기 금속은, 구리 플래시 에칭액에 대하여 용해되지 않는다는 성질을 갖고, 그 결과, 구리 플래시 에칭액에 대하여 우수한 내약품성을 나타낼 수 있다. 반사 방지층의 두께는 1 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 20 내지 200㎚, 특히 바람직하게는 30 내지 150㎚이다.

Claims (9)

  1. 배선층 및 절연층을 교대로 형성하여 다층 적층체를 제작하는 공정과,
    상기 다층 적층체의 한쪽 면에, 가용성 점착층을 개재시켜, 개구부를 갖는 보강 시트를 적층하는 공정과,
    상기 개구부를 통해, 상기 가용성 점착층을 용해 가능한 액체를, 상기 가용성 점착층에 접촉 또는 침투시키고, 그것에 의해 상기 가용성 점착층을 용해 또는 연화시키는 공정과,
    상기 보강 시트를 상기 다층 적층체로부터 상기 가용성 점착층의 위치에서 박리하여 다층 배선판을 얻는 공정
    을 포함하는, 다층 배선판의 제조 방법.
  2. 제1항에 있어서, 상기 보강 시트가,
    상기 보강 시트의 적어도 외주를 따라 마련되고, 상기 개구부가 존재하지 않는 보강 영역과,
    상기 보강 영역에 의해 둘러싸이고, 상기 개구부를 포함하는 통액성 영역
    을 갖는, 방법.
  3. 제2항에 있어서, 상기 보강 시트는 3 내지 90％의 공공률을 갖고, 상기 공공률은, 상기 보강 시트의 외형 체적에 대한, 상기 통액성 영역에 있어서의 총 공공 체적의 비율인, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 가용성 점착층이 용액 가용형 수지를 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 가용성 점착층이 산 가용형 수지 또는 알칼리 가용형 수지를 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 보강 시트의 적층 후이고, 또한 상기 보강 시트의 박리 전에, 상기 다층 적층체의 보강 시트와 반대측의 표면에 전자 소자를 탑재시키는 공정을 더 포함하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 다층 적층체가, 기재, 박리층 및 금속층을 이 순서로 구비한 적층 시트의 상기 금속층의 표면에 제작되는, 방법.
  8. 제7항에 있어서, 상기 보강 시트의 적층 후이고, 또한 상기 보강 시트의 박리 전에, 상기 기재를 상기 금속층으로부터 상기 박리층에서 박리하는 공정을 더 포함하는, 방법.
  9. 제7항 또는 제8항에 있어서, 상기 보강 시트의 박리 전에, 상기 금속층을 에칭에 의해 제거하는 공정을 더 포함하는, 방법.
KR1020197012599A 2016-11-28 2017-11-24 다층 배선판의 제조 방법 KR20190088465A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016230539 2016-11-28
JPJP-P-2016-230539 2016-11-28
PCT/JP2017/042288 WO2018097264A1 (ja) 2016-11-28 2017-11-24 多層配線板の製造方法

Publications (1)

Publication Number Publication Date
KR20190088465A true KR20190088465A (ko) 2019-07-26

Family

ID=62195095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012599A KR20190088465A (ko) 2016-11-28 2017-11-24 다층 배선판의 제조 방법

Country Status (6)

Country Link
US (1) US11527415B2 (ko)
JP (1) JP7112962B2 (ko)
KR (1) KR20190088465A (ko)
CN (2) CN109997419A (ko)
TW (1) TW201828788A (ko)
WO (1) WO2018097264A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102163059B1 (ko) * 2018-09-07 2020-10-08 삼성전기주식회사 연결구조체 내장기판
JP7382342B2 (ja) * 2018-11-21 2023-11-16 三井金属鉱業株式会社 半導体パッケージの製造方法
CN113169132B (zh) * 2018-11-21 2024-06-25 三井金属矿业株式会社 半导体封装体的制造方法和其中使用的粘合片
JP7253946B2 (ja) * 2019-03-20 2023-04-07 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电（深圳）有限公司 重布线路结构的制备方法
JP7362378B2 (ja) * 2019-09-12 2023-10-17 株式会社東芝 キャリア及び半導体装置の製造方法
US11923285B2 (en) 2021-01-05 2024-03-05 Advanced Semiconductor Engineering, Inc. Electronic device package and method of manufacturing the same
WO2024154787A1 (ja) * 2023-01-18 2024-07-25 大日本印刷株式会社 配線基板群及びその製造方法並びに配線基板及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2008251702A (ja) 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015076477A (ja) 2013-10-08 2015-04-20 富士通株式会社 電子装置の製造方法及び回路基板
JP2015170767A (ja) 2014-03-07 2015-09-28 富士通株式会社 回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP2005191550A (ja) 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP4835124B2 (ja) 2005-11-29 2011-12-14 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US7802359B2 (en) * 2007-12-27 2010-09-28 Freescale Semiconductor, Inc. Electronic assembly manufacturing method
WO2012035857A1 (ja) * 2010-09-13 2012-03-22 株式会社カネカ 補強板一体型フレキシブルプリント基板、及び補強板一体型フレキシブルプリント基板の製造方法
JP5864180B2 (ja) 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP5225451B2 (ja) * 2011-11-04 2013-07-03 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP5913914B2 (ja) * 2011-11-08 2016-04-27 東京応化工業株式会社 基板処理装置及び基板処理方法
TWI488549B (zh) 2014-03-07 2015-06-11 Azotek Co Ltd 金屬基板及其製作方法
KR102236002B1 (ko) 2014-10-30 2021-04-05 미쓰이금속광업주식회사 캐리어 부착 구리박 및 그것을 이용한 프린트 배선판의 제조 방법
JP2016167487A (ja) * 2015-03-09 2016-09-15 富士通株式会社 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101137A (ja) 2003-09-24 2005-04-14 Hitachi Chem Co Ltd 回路形成用支持基板と、半導体素子搭載用パッケージ基板及びその製造方法
JP2008251702A (ja) 2007-03-29 2008-10-16 Shinko Electric Ind Co Ltd 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015076477A (ja) 2013-10-08 2015-04-20 富士通株式会社 電子装置の製造方法及び回路基板
JP2015170767A (ja) 2014-03-07 2015-09-28 富士通株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
US11527415B2 (en) 2022-12-13
WO2018097264A1 (ja) 2018-05-31
TW201828788A (zh) 2018-08-01
JPWO2018097264A1 (ja) 2019-10-17
CN109997419A (zh) 2019-07-09
US20190378727A1 (en) 2019-12-12
CN116709672A (zh) 2023-09-05
JP7112962B2 (ja) 2022-08-04

Similar Documents

Publication Publication Date Title
KR102493697B1 (ko) 다층 배선판의 제조 방법
KR20190088465A (ko) 다층 배선판의 제조 방법
KR102179806B1 (ko) 다층 배선판의 제조 방법
CN108699673B (zh) 带载体的铜箔、以及带布线层的无芯支撑体和印刷电路板的制造方法
KR102179799B1 (ko) 다층 배선판의 제조 방법
JP6793755B2 (ja) 多層配線板の製造方法
KR102225796B1 (ko) 배선판의 제조 방법
EP4246565A1 (en) Method for producing wiring board
US20240196530A1 (en) Multilayer substrate manufacturing method and wiring substrate