KR102179799B1 - 다층 배선판의 제조 방법 - Google Patents

다층 배선판의 제조 방법 Download PDF

Info

Publication number
KR102179799B1
KR102179799B1 KR1020197005356A KR20197005356A KR102179799B1 KR 102179799 B1 KR102179799 B1 KR 102179799B1 KR 1020197005356 A KR1020197005356 A KR 1020197005356A KR 20197005356 A KR20197005356 A KR 20197005356A KR 102179799 B1 KR102179799 B1 KR 102179799B1
Authority
KR
South Korea
Prior art keywords
layer
peeling
wiring layer
multilayer wiring
peel strength
Prior art date
Application number
KR1020197005356A
Other languages
English (en)
Other versions
KR20190058459A (ko
Inventor
요시노리 마츠우라
다케노리 야나이
도시미 나카무라
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190058459A publication Critical patent/KR20190058459A/ko
Application granted granted Critical
Publication of KR102179799B1 publication Critical patent/KR102179799B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

다층 배선층을 국부적으로 크게 만곡시키는 일 없이 기재를 박리할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성을 향상 가능한, 다층 배선판의 제조 방법이 개시된다. 이 제조 방법은, 기재, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과, 금속층의 표면에 제1 배선층을 형성하는 공정과, 적층 시트의 제1 배선층이 형성된 면에 절연층 및 배선층을 교대로 형성하여, 제1 배선층이 묻힌 배선층의 형태로 내부 장비된, 다층 배선층을 구비하는 적층체를 얻는 공정과, 다층 배선층을 구비하는 적층체의 적층 시트와 반대측의 표면에, 제1 박리층보다 높은 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 보강 시트를 적층하는 공정과, 기재를 금속층으로부터 제1 박리층에서 박리하는 공정과, 보강 시트를 다층 배선층을 구비하는 적층체로부터 제2 박리층에서 박리하여 다층 배선판을 얻는 공정을 포함한다.

Description

다층 배선판의 제조 방법
본 발명은, 다층 배선판의 제조 방법에 관한 것이다.
근년, 프린트 배선판의 실장 밀도를 높여 소형화하기 위해, 프린트 배선판의 다층화가 널리 행해지고 있다. 이러한 다층 프린트 배선판은, 휴대용 전자 기기의 대부분에서, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고 이 다층 프린트 배선판에는, 층간 절연층의 가일층의 두께의 저감 및 배선판으로서의 더 한층의 경량화가 요구되고 있다.
이러한 요구를 만족시키는 기술로서, 코어리스 빌드업법을 사용한 다층 프린트 배선판의 제조 방법이 채용되어 있다. 코어리스 빌드업법이란, 이른바 코어(코어재) 상에 빌드업법이라고 불리는 방법으로 절연층과 배선층을 교대로 적층(빌드업)하여 다층화한 후, 코어(코어재)를 제거하여 빌드업층만으로 배선판을 형성하는 방법이다. 코어리스 빌드업법에 있어서는, 지지체와 다층 프린트 배선판의 박리를 용이하게 행할 수 있도록, 캐리어를 구비하는 구리박을 사용하는 것이 제안되어 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2005-101137호 공보)에는, 캐리어를 구비하는 구리박의 캐리어면에 절연 수지층을 부착하여 지지체로 하고, 캐리어를 구비하는 구리박의 극박 구리층측에 포토레지스트 가공, 패턴 전해 구리 도금, 레지스트 제거 등의 공정에 의해 제1 배선 도체를 형성한 후, 빌드업 배선층을 형성하고, 캐리어를 구비하는 지지 기판을 박리하여, 극박 구리층을 제거하는 것을 포함하는, 반도체 소자 탑재용 패키지 기판의 제조 방법이 개시되어 있다.
특히, 전자 디바이스의 더 한층의 소형화 및 전력 절약화에 수반하여, 반도체 칩 및 프린트 배선판의 고집적화 및 박형화에 대한 요구가 높아지고 있다. 이러한 요구를 만족시키는 차세대 패키징 기술로서, FO-WLP(Fan-Out Wafer Level Packaging)나 FO-PLP(Fan-Out Panel Level Packaging)의 채용이 근년 검토되고 있다. 그리고 FO-WLP나 FO-PLP에 있어서도, 코어리스 빌드업법의 채용이 검토되고 있다. 그러한 공법 중 하나로서, 코어리스 지지체 표면에 배선층 및 필요에 따라서 빌드업 배선층을 형성하고, 또한 필요에 따라서 지지체를 박리한 후에, 칩의 실장을 행하는, RDL-First(Redistribution Layer-First)법이라고 불리는 공법이 있다.
예를 들어, 특허문헌 2(일본 특허 공개 제2015-35551호 공보)에는, 유리 또는 실리콘 웨이퍼로 이루어지는 지지체의 주면으로의 금속 박리층의 형성, 그 위로의 절연 수지층의 형성, 그 위로의 빌드업층을 포함하는 재배선층(Redistribution Layer)의 형성, 그 위로의 반도체 집적 회로의 실장 및 밀봉, 지지체의 제거에 의한 박리층의 노출, 박리층의 제거에 의한 2차 실장 패드의 노출, 및 2차 실장 패드의 표면으로의 땜납 범프의 형성, 그리고 2차 실장을 포함하는 반도체 장치의 제조 방법이 개시되어 있다. 특허문헌 3(일본 특허 공개 제2008-251702호 공보)에는, 코어리스 지지체 상으로의 제1 전극 패드로서의 묻힌 배선층의 형성, 그 위로의 제2 전극 패드로서의 묻힌 배선층의 형성, 코어리스 지지체의 박리 및 그 후의 묻힌 배선층의 배면으로부터의 칩의 실장을 포함하는 반도체 장치의 제조 방법이 개시되어 있다. 특허문헌 4(일본 특허 공개 제2015-170767호 공보)에는, 코어리스 지지체 상으로의 박리층의 형성, 그 위로의 묻힌 배선층 및 빌드업층의 형성, 빌드업층의 표면으로의 배선 기판의 실장, 캐리어의 박리 및 반도체 칩의 실장을 포함하는 회로 기판의 제조 방법이 개시되어 있다. 이 박리층은 자외선의 조사에 기인하여 기체를 생성하는 조성물을 포함하는 것이며, 그것에 의해 배선층에 손상을 미치는 일 없이 지지 기판의 박리 및 박리층의 제거를 용이하면서 간단하게 행할 수 있다고 되어 있다.
또한, 점착성 및 박리성을 양립한 점착 시트도 알려져 있다. 예를 들어, 특허문헌 5(일본 특허 공개 제2014-214208호 공보)에는, 다공성 재료층과 열 발포제 함유 점착제층을 구비한 점착 시트가 개시되어 있고, 다공성 재료층으로서, 섬유계, 종이계, 또는 수지계의 다공질 재료를 사용하는 것, 또한 열 발포제 함유 점착제층으로서, 마이크로 캡슐형 열 발포제와, 용액 중합 또는 유화 중합에 의해 얻어진 아크릴계 폴리머와의 혼합물을 사용하는 것이 기재되어 있다. 특허문헌 6(일본 특허 공개 제2013-237721호 공보)에는, 원료 모노머로서, 아크릴 에멀션계 중합체, 퍼플루오로알킬기 함유 올리고머 및 이온성 화합물을 함유하는, 재박리용 수분산형 아크릴계 점착제 조성물이 개시되어 있고, 아크릴 에멀션계 중합체가, (메트)아크릴산알킬에스테르 및 카르복실기 함유 불포화 모노머로 구성되는 것이 기재되어 있다.
일본 특허 공개 제2005-101137호 공보 일본 특허 공개 제2015-35551호 공보 일본 특허 공개 제2008-251702호 공보 일본 특허 공개 제2015-170767호 공보 일본 특허 공개 제2014-214208호 공보 일본 특허 공개 제2013-237721호 공보
상술한 바와 같은 FO-WLP나 FO-PLP의 채용이 검토되는 근년의 기술 동향을 감안하여, 빌드업층의 박형화가 요구된다. 그러나 빌드업층이 얇은 경우, 코어리스 빌드업법을 사용하여 제작한 빌드업층을 구비하는 기재로부터, 기재를 박리층에서 박리할 때, 빌드업층이 국부적으로 크게 만곡되는 경우가 있다. 이러한 빌드업층의 큰 만곡은, 빌드업층 내부의 배선층의 단선이나 박리를 야기하고, 그 결과, 배선층의 접속 신뢰성을 저하시킬 수 있다.
본 발명자들은, 이번에, 다층 배선판의 제조에 있어서, 박리 가능한 기재를 포함하는 다층 배선층을 구비하는 적층체에, 소정의 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 보강 시트를 적층시킴으로써, 다층 배선층을 국부적으로 크게 만곡시키는 일 없이, 기재 및 보강 시트를 이 순서로 박리할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성을 향상시킬 수 있다는 지견을 얻었다.
따라서 본 발명의 목적은, 다층 배선층을 국부적으로 크게 만곡시키는 일 없이 기재를 박리할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성을 향상 가능한, 다층 배선판의 제조 방법을 제공하는 데 있다.
본 발명의 일 양태에 의하면, 기재, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과,
상기 금속층의 표면에 제1 배선층을 형성하는 공정과,
상기 적층 시트의 상기 제1 배선층이 형성된 면에 절연층 및 배선층을 교대로 형성하여, 상기 제1 배선층이 묻힌 배선층의 형태로 내부에 장비된, 다층 배선층을 구비하는 적층체를 얻는 공정과,
상기 다층 배선층을 구비하는 적층체의 상기 적층 시트와 반대측의 표면에, 상기 제1 박리층보다 높은 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 보강 시트를 적층하는 공정과,
상기 기재를 상기 금속층으로부터 상기 제1 박리층에서 박리하는 공정과,
상기 보강 시트를 상기 다층 배선층을 구비하는 적층체로부터 상기 제2 박리층에서 박리하여 다층 배선판을 얻는 공정
을 포함하는, 다층 배선판의 제조 방법이 제공된다.
도 1은 본 발명의 제조 방법에 있어서, 적층 시트의 준비로부터 보강 시트의 적층까지의 공정을 나타내는 공정 흐름도이다.
도 2는 본 발명의 제조 방법에 있어서, 기재의 박리로부터 전자 소자의 탑재까지의 공정을 나타내는 공정 흐름도이다.
도 3은 본 발명의 제조 방법에 있어서, 보강 시트의 박리로부터 다층 배선판의 완성까지의 공정을 나타내는 공정 흐름도이다.
다층 배선판의 제조 방법
본 발명에 의한 다층 배선판의 제조 방법은, (1) 적층 시트의 준비, (2) 제1 배선층의 형성, (3) 다층 배선층을 구비하는 적층체의 형성, (4) 보강 시트의 적층, (5) 기재의 박리, (6) 요망에 따라 행해지는 금속층의 에칭 제거, (7) 요망에 따라 행해지는 제1 배선층의 표면 처리, (8) 요망에 따라 행해지는 전자 소자의 탑재 및 (9) 보강 시트의 박리의 각 공정을 포함한다. 적층 시트는, 기재, 제1 박리층 및 금속층을 차례로 구비하고 있고, 그 때문에, 박리 가능한 기재를 포함한다고 할 수 있다. 또한, 보강 시트의 적층은, 제1 박리층보다 높은 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 행해진다. 이와 같이, 다층 배선판의 제조에 있어서, 박리 가능한 기재를 포함하는 다층 배선층을 구비하는 적층체에, 제1 박리층보다 높은 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 보강 시트를 적층시킴으로써, 다층 배선층을 국부적으로 크게 만곡시키는 일 없이, 기재 및 보강 시트를 이 순서로 박리할 수 있고, 그것에 의해 다층 배선층의 접속 신뢰성을 향상시킬 수 있다.
이하, 도 1 내지 도 3을 참조하면서, 공정 (1) 내지 (9) 각각에 대해 설명한다.
(1) 적층 시트의 준비
도 1의 (a)에 도시된 바와 같이, 다층 배선판을 형성하기 위한 베이스가 되는 적층 시트(10)를 준비한다. 적층 시트(10)는, 기재(12), 제1 박리층(14) 및 금속층(16)을 차례로 구비한다. 적층 시트(10)는, 소위 캐리어를 구비하는 구리박의 형태여도 된다.
기재(12)의 재질은 특별히 한정되지 않고, 유리, 세라믹스, 수지 및 금속 중 어느 것이어도 된다. 또한, 기재(12)의 형태도 특별히 한정되지 않고, 시트, 필름, 판 및 박 중 어느 것이어도 된다. 또한, 기재(12)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 예를 들어, 기재(12)는 유리판, 세라믹스판, 금속판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것이어도 되고, 금속박이나 수지 필름 등과 같은 강성을 갖지 않는 형태여도 된다. 기재(12)의 바람직한 예로서는, 금속 시트, 유리 시트, 세라믹스판(플레이트), 금속 시트 및 프리프레그의 적층체, 접착제가 도포된 금속 시트, 수지 시트(특히 경질 수지 시트)를 들 수 있다. 기재(12)의 금속의 바람직한 예로서는, 구리, 티타늄, 니켈, 스테인리스강, 알루미늄 등을 들 수 있다. 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄(파인 세라믹스) 등을 들 수 있다. 수지의 바람직한 예로서는, 에폭시 수지, 아라미드 수지, 폴리이미드 수지, 나일론 수지, 액정 폴리머, PEEK 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리에테르술폰 수지, 폴리페닐렌술피드 수지, PTFE 수지, ETFE 수지 등을 들 수 있다. 보다 바람직하게는, 전자 소자를 탑재할 때의 가열에 수반되는 코어리스 지지체의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(바람직하게는 1.0 내지 23ppm/K, 보다 바람직하게는 1.0 내지 15ppm/K, 더욱 바람직하게는 1.0 내지 10ppm/K)인 재료이며, 그러한 재료의 예로서는 상술한 바와 같은 각종 수지(특히 폴리이미드 수지, 액정 폴리머 등의 저열팽창 수지), 상술한 바와 같은 각종 수지와 유리 섬유로 형성되는 프리프레그, 유리 및 세라믹스 등을 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 기재(12)는 비커스 경도가 500 내지 3000HV인 것이 바람직하고, 보다 바람직하게는 550 내지 2500HV, 더욱 바람직하게는 600 내지 2000HV이다.
이들의 특성을 만족시키는 재료로서, 기재(12)는 수지 필름, 유리 또는 세라믹스로 구성되는 것이 바람직하고, 보다 바람직하게는 유리 또는 세라믹스로 구성되고, 특히 바람직하게는 유리로 구성된다. 예를 들어 유리 시트이다. 유리를 기재(12)로서 사용한 경우, 경량이며, 열팽창 계수가 낮고, 절연성이 높고, 강직하고 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 기재(12)가 유리인 경우, 전자 소자 탑재 시에 유리한 표면 평탄성(코플래너리티)를 갖고 있는 점, 프린트 배선판 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내 약품성을 갖고 있는 점 등의 이점이 있다. 기재(12)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 아미노실리케이트 유리 및 그것들의 조합을 들 수 있고, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소 및 산화칼슘이나 산화바륨 등의 알칼리 토금속 산화물을 주성분으로 하고, 또한 붕산을 함유하는, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃부터 350℃까지의 넓은 온도 대역에 있어서 열팽창 계수가 3 내지 5ppm/K의 범위에서 낮게 안정되어 있기 때문에, 전자 소자로서 반도체 칩을 탑재하였을 때, 유리의 휨을 최소한으로 할 수 있다는 이점이 있다.
기재(12)의 두께는 100 내지 2000㎛가 바람직하고, 보다 바람직하게는 300 내지 1800㎛, 더욱 바람직하게는 400 내지 1100㎛이다. 이러한 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 프린트 배선판의 박형화 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
기재(12)의 제1 박리층(14)측(존재하는 경우에는 밀착 금속층측)의 표면은, JIS B 0601-2001에 준거하여 측정되는, 0.1 내지 70㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 0.5 내지 60㎚, 더욱 바람직하게는 1.0 내지 50㎚, 특히 바람직하게는 1.5 내지 40㎚, 가장 바람직하게는 2.0 내지 30㎚이다. 이와 같이 산술 평균 조도가 작을수록, 금속층(16)의 제1 박리층(14)과 반대측의 표면(금속층(16)의 외측 표면)에 있어서 바람직하게 낮은 산술 평균 조도 Ra를 가져올 수 있고, 그것에 의해, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어 12㎛/12㎛ 내지 1㎛/1㎛)와 같은 정도로까지 고도로 미세화된 배선 패턴의 형성을 형성하기에 적합한 것이 된다.
요망에 따라, 적층 시트(10)는, 기재(12)의 제1 박리층(14)측의 표면에 밀착 금속층 및/또는 박리 보조층을 갖고 있어도 되고, 바람직하게는 밀착 금속층 및 박리 보조층을 이 순서로 갖는다.
요망에 따라 형성되는 밀착 금속층은, 기재(12)와의 밀착성을 확보하는 점에서, Ti, Cr 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층인 것이 바람직하고, 순금속이어도 되고, 합금이어도 된다. 밀착 금속층을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 밀착 금속층의 성막 후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 밀착 금속층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 밀착 금속층은, 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 밀착 금속층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 18 내지 200㎚, 특히 바람직하게는 20 내지 150㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
요망에 따라 형성되는 박리 보조층은, 제1 박리층(14)과의 박리 강도를 원하는 값으로 제어한다는 점에서, 구리로 구성되는 층인 것이 바람직하다. 박리 보조층을 구성하는 구리는 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 박리 보조층 성막 전후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 단, 특별히 제한은 되는 것은 아니지만, 밀착 금속층과 박리 보조층은, 대기 개방되는 일 없이 연속으로 제막되는 쪽이 바람직하다. 박리 보조층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 박리 보조층은, 구리 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 박리 보조층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 400㎚, 더욱 바람직하게는 15 내지 300㎚, 특히 바람직하게는 20 내지 200㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
제1 박리층(14)은, 기재(12)의 박리를 가능하게 하는 층인 한, 재질은 특별히 한정되지 않는다. 예를 들어, 제1 박리층(14)은, 캐리어를 구비하는 구리박의 박리층으로서 채용되는 공지의 재료로 구성될 수 있다. 제1 박리층(14)은, 유기 박리층 및 무기 박리층 중 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn 중 적어도 1종 이상의 금속 산화물, 금속과 비금속의 혼합물, 탄소층 등을 들 수 있다. 이들 중에서도 특히, 제1 박리층(14)은 주로 탄소를 포함하여 이루어지는 층인 것이 박리 용이성이나 막 형성성의 점 등에서 바람직하고, 보다 바람직하게는 주로 탄소 또는 탄화수소로 이루어지는 층이고, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본, 또는 카본-질소 혼합물로 이루어진다. 이 경우, 제1 박리층(14)(즉, 탄소층)은 XPS에 의해 측정되는 탄소 농도가 60원자% 이상인 것이 바람직하고, 보다 바람직하게는 70원자% 이상, 더욱 바람직하게는 80원자% 이상, 특히 바람직하게는 85원자% 이상이다. 탄소 농도의 상한값은 특별히 한정되지 않고 100원자%여도 되지만, 98원자% 이하가 현실적이다. 제1 박리층(14)(특히 탄소층)은 불가피 불순물(예를 들어, 분위기 등의 주위 환경에서 유래되는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 제1 박리층(14)(특히 탄소층)에는 금속층(16)의 성막 방법에 기인하여 금속 원자가 혼입될 수 있다. 탄소는 기재(12)와의 상호 확산성 및 반응성이 작아, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 금속층(16)(예를 들어 구리박층)과 접합 계면 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하여, 기재(12)의 박리 제거가 용이한 상태를 유지할 수 있다. 이 제1 박리층(14)도 스퍼터링 등의 기상법에 의해 형성된 층인 것이 아몰퍼스 카본 중의 과도한 불순물을 억제하는 점, 전술한 밀착 금속층 및/또는 박리 보조층의 성막과의 연속 생산성의 점 등에서 바람직하다. 제1 박리층(14)의 두께는 1 내지 20㎚가 바람직하고, 보다 바람직하게는 1 내지 10㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
제1 박리층(14)을 박리할 때의 제1 배선층(18)에 대한 응력 집중을 최대한 저감시켜, 박리 공정을 용이한 것으로 하는 점에서, 제1 박리층(14)의 박리 강도는 1 내지 30gf/㎝인 것이 바람직하고, 보다 바람직하게는 3 내지 20gf/㎝, 더욱 바람직하게는 4 내지 15gf/㎝이다. 제1 박리층(14)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 기재(12) 상에 제1 박리층(14)을 형성하고, 그 위에 금속층(16)으로서의 구리층을 형성한 적층 시트를 형성하고, 그 위에 두께 18㎛의 전기 구리 도금층을 형성하여, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 금속층(16)과 일체로 된 전기 구리 도금층을 박리하였을 때의 박리 강도(gf/㎝)를 측정한다.
제1 박리층(14)의 박리 강도는, 제1 박리층(14)의 두께를 제어하는 것, 제1 박리층(14)의 조성을 선택하는 것 등에 의해, 제어할 수 있다.
금속층(16)은, 금속으로 구성되는 층이며, 바람직하게는 후술하는 제1 배선층(18)으로의 급전을 가능하게 하는 급전층을 포함한다. 금속층(16) 내지 급전층은, 어떠한 방법으로 제조된 것이어도 되고, 예를 들어 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 성막법, 화학 기상 성막, 또는 그것들의 조합에 의해 형성한 구리박이면 된다. 급전층을 구성하는 바람직한 금속은 구리이며, 그 때문에, 바람직한 급전층은 극박 구리층일 수 있다. 특히 바람직한 급전층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법이나 및 진공 증착 등의 기상법에 의해 형성된 구리층이며, 가장 바람직하게는 스퍼터링법에 의해 제조된 구리층이다. 또한, 극박 구리층은, 무조면화의 구리층인 것이 바람직하지만, 프린트 배선판 제조 시의 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조면화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 2차적인 조면화가 발생한 것이어도 된다. 금속층(16)을 구성하는 급전층(예를 들어 극박 구리층)의 두께는 특별히 한정되지 않지만, 상술한 바와 같은 파인 피치화에 대응하기 위해서는, 50 내지 3000㎚가 바람직하고, 보다 바람직하게는 70 내지 2500㎚, 더욱 바람직하게는 80 내지 2000㎚, 특히 바람직하게는 90 내지 1500㎚, 특히 더 바람직하게는 120 내지 1000㎚, 가장 바람직하게는 150 내지 500㎚이다. 이러한 범위 내의 두께의 급전층(예를 들어 극박 구리층)은 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트 형상이나 롤 형상에서의 생산성의 관점에서 바람직하다.
금속층(16)의 제1 박리층(14)과 반대측의 표면(금속층(16)의 외측 표면)이, JIS B 0601-2001에 준거하여 측정되는, 1.0 내지 100㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 2.0 내지 40㎚, 더욱 바람직하게는 3.0 내지 35㎚, 특히 바람직하게는 4.0 내지 30㎚, 가장 바람직하게는 5.0 내지 15㎚이다. 이와 같이 산술 평균 조도가 작을수록, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어 12㎛/12㎛ 내지 1㎛/1㎛)와 같은 정도로까지 고도로 미세화된 배선 패턴의 형성을 형성하기에 적합한 것이 된다. 또한, 이러한 평활한 표면의 경우, 산술 평균 조도 Ra의 측정에는, 비접촉식 표면 조도 측정법을 채용하는 것이 바람직하다.
금속층(16)은 2층 이상의 층 구성을 갖고 있어도 된다. 예를 들어, 금속층(16)은 상술한 급전층 외에도, 급전층의 제1 박리층(14)측의 면에 반사 방지층을 갖고 있어도 된다. 즉, 금속층(16)은 급전층 및 반사 방지층을 포함하는 것이어도 된다. 반사 방지층은 Cr, W, Ta, Ti, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 것이 바람직하다. 반사 방지층은, 적어도 급전층측의 표면이 금속 입자의 집합체인 것이 바람직하다. 반사 방지층은, 전체가 금속 입자의 집합체로 구성되는 층 구조여도 되고, 금속 입자의 집합체로 이루어지는 층과 그 하부에 입자상은 아닌 층을 포함하는 복수 층의 구조여도 된다. 반사 방지층의 급전층측의 표면을 구성하는 금속 입자의 집합체는, 그 금속질의 재질 및 입상 형태에 기인하여 바람직한 암색을 나타내고, 그 암색이 구리로 구성되는 배선층과의 사이에서 바람직한 시각적 콘트라스트를 갖게 하고, 그 결과, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서의 시인성을 향상시킨다. 즉, 반사 방지층의 표면은 금속 입자의 볼록 형상에 기인하여 광이 난반사하여 검게 시인된다. 게다가, 반사 방지층은 제1 박리층(14)과의 적당한 밀착성과 박리성, 급전층과의 밀착성도 우수하고, 포토레지스트층 형성 시에 있어서의 현상액에 대한 내 박리성도 우수하다. 이러한 콘트라스트 및 시인성 향상의 관점에서, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 500 이하인 것이 바람직하고, 보다 바람직하게는 450 이하, 더욱 바람직하게는 400 이하, 특히 바람직하게는 350 이하, 가장 바람직하게는 300 이하이다. 광택도 Gs(60°)의 하한값은 낮으면 낮은 편이 좋기 때문에, 특별히 한정되지 않지만, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 현실적으로는 100 이상이고, 보다 현실적으로는 150 이상이다. 또한, 조면화 입자의 화상 해석에 의한 경면 광택도 Gs(60°)는 JIS Z 8741-1997(경면 광택도-측정 방법)에 준거하여 시판되고 있는 광택도계를 사용하여 측정할 수 있다.
또한, 콘트라스트 및 시인성의 향상, 그리고 플래시 에칭의 균일성 향상의 관점에서, 반사 방지층의 급전층측의 표면은, SEM 화상 해석에 의해 결정되는 투영 면적 원 상당 직경이 10 내지 100㎚인 금속 입자의 집합체로 구성되는 것이 바람직하고, 보다 바람직하게는 25 내지 100㎚, 더욱 바람직하게는 65 내지 95㎚이다. 이러한 투영 면적 원 상당 직경의 측정은, 반사 방지층의 표면을 주사형 전자 현미경에 의해 소정의 배율(예를 들어 50000배)로 촬영하고, 얻어진 SEM 이미지의 화상 해석에 의해 행할 수 있다. 구체적으로는, 시판되고 있는 화상 해석식 입도 분포 소프트웨어(예를 들어, Mountech Co., Ltd.사 제조, Mac-VIEW)를 사용하여 측정되는 투영 면적 원 상당 직경의 상가 평균값을 채용한다.
반사 방지층은, Cr, W, Ta, Ti, Ni 및 Mo로부터 선택되는 적어도 1종의 금속으로 구성되고, 바람직하게는 Ta, Ti, Ni 및 Mo로부터 선택되는 적어도 1종의 금속으로, 보다 바람직하게는 Ti, Ni 및 Mo로부터 선택되는 적어도 1종의 금속으로, 가장 바람직하게는 Ti로 구성된다. 이들 금속은 순금속이어도 되고, 합금이어도 된다. 어쨌든, 이들 금속은 본질적으로 산화되어 있지 않은(본질적으로 금속 산화물은 아닌) 것이 Cu와의 시각적 콘트라스트를 향상시키는 바람직한 암색을 나타내기 때문에 바람직하고, 구체적으로는, 반사 방지층의 산소 함유량이 0 내지 15원자%인 것이 바람직하고, 보다 바람직하게는 0 내지 13원자%, 더욱 바람직하게는 1 내지 10원자%이다. 어쨌든 상기 금속은, 구리 플래시 에칭액에 대해 용해되지 않는다는 성질을 갖고, 그 결과, 구리 플래시 에칭액에 대해 우수한 내 약품성을 나타낼 수 있다. 반사 방지층의 두께는 1 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 20 내지 200㎚, 특히 바람직하게는 30 내지 150㎚이다.
(2) 제1 배선층의 형성
도 1의 (b)에 도시된 바와 같이, 금속층(16)의 표면에 제1 배선층(18)을 형성한다. 전형적으로는, 제1 배선층(18)의 형성은, 공지의 방법에 따라서, 포토레지스트층의 형성, 전기 구리 도금층의 형성, 포토레지스트층의 박리 및 요망에 따라 구리 플래시 에칭을 거쳐서 행해진다. 예를 들어, 이하와 같다. 먼저, 금속층(16)의 표면에 포토레지스트층을 소정의 패턴으로 형성한다. 포토레지스트는 감광성 필름인 것이 바람직하고, 예를 들어 감광성 드라이 필름이다. 포토레지스트층은, 노광 및 현상에 의해 소정의 배선 패턴을 부여하면 된다. 금속층(16)의 노출 표면(즉, 포토레지스트층으로 마스킹되어 있지 않은 부분)에 전기 구리 도금층을 형성한다. 전기 구리 도금은 공지의 방법에 의해 행하면 되고, 특별히 한정되지 않는다. 이어서, 포토레지스트층을 박리한다. 그 결과, 전기 구리 도금층이 배선 패턴 상에 남아 제1 배선층(18)을 형성하고, 배선 패턴을 형성하지 않는 부분의 금속층(16)이 노출된다.
금속층(16)이 급전층뿐만 아니라 반사 방지층을 포함하는 경우, 금속층(16)의 급전층에 상당하는 부분을 플래시 에칭에 의해 제거하여 반사 방지층을 노출시켜도 된다. 이와 같이 함으로써, 후술하는 제1 배선층(18)의 화상 검사가 용이해진다. 이 플래시 에칭액은, 황산/과산화수소 혼합액이나, 과황산나트륨 및 과황산칼륨 중 적어도 어느 1종을 포함하는 액을 사용하는 것이, 전기 구리 도금층의 과도한 에칭을 회피하면서, 노출된 금속층(16)을 확실하게 에칭할 수 있는 점에서 바람직하다. 또한, 반사 방지층을 포함하는 경우, 배선 패턴을 형성하지 않는 부분의 반사 방지층이 플래시 에칭액에 의해 용해되지 않고 잔류하여, 표면에 노출되게 된다. 이때, 반사 방지층을 구성할 수 있는 Cr, W, Ta, Ti, Ni 및 Mo로부터 선택되는 적어도 1종의 금속은, 구리 플래시 에칭액에 대해 용해되지 않는다고 하는 성질을 가지므로, 구리 플래시 에칭액에 대해 우수한 내 약품성을 나타낼 수 있다. 즉, 반사 방지층은, 존재하는 경우, 구리 플래시 에칭에 의해 제거되는 일 없이, 요망에 따라 행해지는 후속의 화상 검사 공정을 위해 노출 상태로 남겨지는 것이 바람직하다.
필요에 따라서, 상기 플래시 에칭 후, 반사 방지층을 노출시킨 상태 그대로, 배선층을 구비하는 코어리스 지지체(구체적으로는 제1 배선층(18))를 화상 검사하는 공정을 행해도 된다. 화상 검사는, 전형적으로는, 광학식 자동 외관 검사(AOI) 장치를 사용하여 광원으로부터 소정의 광을 조사하여, 배선 패턴의 2치화 화상을 취득하고, 이 2치화 화상과 설계 데이터 화상의 패턴 매칭을 시도하여, 양자간에 있어서의 일치/불일치를 평가함으로써 행해진다. 이때, 반사 방지층의 표면이 금속 입자의 집합체로 구성되는 경우, 그 금속질의 재질 및 입상 형태에 기인하여 바람직한 암색을 나타내고, 그 암색이 제1 배선층(18)과의 사이에서 바람직한 시각적 콘트라스트를 갖게 하므로, 화상 검사(예를 들어 자동 화상 검사(AOI))에 있어서의 시인성을 향상시킨다.
(3) 다층 배선층을 구비하는 적층체의 형성
도 1의 (c)에 도시된 바와 같이, 적층 시트(10)의 제1 배선층(18)이 형성된 면에 절연층(20) 및 배선층(22)을 교대로 형성하여, 제1 배선층(18)이 묻힌 배선층의 형태로 내부에 장비된, 다층 배선층을 구비하는 적층체(26)를 얻는다. 배선층(22)은 1층 이상이며, 제1 배선층(18)이라는 표현을 모방하여, 제n 배선층(22)(n은 2 이상의 정수)이라고 칭할 수도 있다. 절연층(20)은 1층 이상이면 된다. 즉, 본 발명에 있어서의 다층 배선판(40)은 적어도 2층의 배선층(즉, 적어도 제1 배선층(18) 및 제2배선층(22))을 적어도 1층의 절연층(20)과 함께 갖는 것이다. 제1 배선층(18), 제n 배선층(22) 및 절연층(20)으로 구성되는 축차 적층 구조는 빌드업층 내지 빌드업 배선층이라고 일반적으로 칭해진다. 본 발명의 제조 방법에 있어서는, 일반적으로 프린트 배선판에 있어서 채용되는 공지의 빌드업 배선층의 구성을 채용하면 되고, 특별히 한정되지 않는다.
또한, 빌드업 배선층의 최표면에 있어서의 배선층 상에는, 필요에 따라서, 솔더레지스트층 및/또는 표면 금속 처리층(예를 들어, OSP(Organic Solderbility Preservative) 처리층, Au 도금층, Ni-Au 도금층 등)이 형성되어 있어도 된다.
(4) 보강 시트의 적층
도 1의 (d)에 도시된 바와 같이, 다층 배선층을 구비하는 적층체(26)의 적층 시트(10)와 반대측의 표면에, 제1 박리층(14)보다 높은 박리 강도를 갖게 하는 제2 박리층(28)을 개재하여 보강 시트(30)를 적층한다. 제2 박리층(28)은 제1 박리층(14)보다 높은 박리 강도를 갖게 하기 때문에, 기재(12)를 박리할 때, 보강 시트(30)와 다층 배선층을 구비하는 적층체(26) 사이(즉, 제2 박리층(28))에서 분리시키는 일 없이, 기재(12)와 금속층(16) 사이(즉, 제1 박리층(14))에서의 선택적인 분리를 행할 수 있다. 따라서, 기재(12)를 박리할 때, 다층 배선층을 구비하는 적층체(26)는 보강 시트(30)에 의해 보강되어 있기 때문에, 국부적으로 크게 만곡되지 않게 된다. 즉, 박리 시의 만곡이 효과적으로 방지 내지 억제되고, 그 결과, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다.
보강 시트(30)는, 기재(12)보다 비커스 경도가 낮은 것인 것이 바람직하다. 이에 의해, 보강 시트(30)를 적층 또는 박리할 때, 보강 시트(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 방출할 수 있고, 그 결과, 기재(12)를 포함하는 다층 배선층을 구비하는 적층체(26)의 만곡을 효과적으로 방지 내지 억제할 수 있다. 보강 시트(30)의 비커스 경도는, 기재(12)의 비커스 경도의 2 내지 99%인 것이 바람직하고, 보다 바람직하게는 6 내지 90%이고, 더욱 바람직하게는 10 내지 85%이다. 바람직하게는, 보강 시트(30)의 비커스 경도가 50 내지 700HV이고, 또한 기재(12)의 비커스 경도가 500 내지 3000HV이고, 보다 바람직하게는, 보강 시트(30)의 비커스 경도가 150 내지 550HV이고, 또한 기재(12)의 비커스 경도가 550 내지 2500HV이고, 더욱 바람직하게는 보강 시트(30)의 비커스 경도가 200 내지 500HV이고, 또한 기재(12)의 비커스 경도가 600 내지 2000HV이다. 또한, 본 명세서에 있어서 비커스 경도는 JIS Z 2244-2009에 기재되는 「비커스 경도 시험」에 준거하여 측정되는 것이다.
참고를 위해, 후보가 될 수 있는 각종 재료의 비커스 경도(HV)를 이하에 예시한다: 사파이어 유리(2300HV), 초경합금(1700HV), 서멧(1650HV), 석영(수정)(1103HV), SKH56(고속도 공구강 강재, 하이스)(722HV), 강화 유리(640HV), SUS440C(스테인리스강)(615HV), SUS630(스테인리스강)(375HV), 티타늄 합금 60종(64합금)(280HV 전후), 인코넬(내열 니켈 합금)(150 내지 280HV), S45C(기계 구조용 탄소강)(201 내지 269HV), 하스텔로이 합금(내식 니켈 합금)(100 내지 230HV), SUS304(스테인리스강)(187HV), SUS430(스테인리스강)(183HV), 주철(160 내지 180HV), 티타늄 합금(110 내지 150HV), 황동(80 내지 150HV) 및 청동(50 내지 100HV).
보강 시트(30)는, JIS H 3130-2012의 반복 휨식 시험에 준거하여 측정되는, 스프링 한계값 Kb0 .1이 100 내지 1500N/㎟인 것이 바람직하고, 보다 바람직하게는 150 내지 1200N/㎟, 더욱 바람직하게는 200 내지 1000N/㎟이다. 이러한 범위 내이면, 보강 시트(30)를 적층 또는 박리할 때, 보강 시트(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 방출할 수 있고, 그 결과, 기재(12)를 포함하는 다층 배선층을 구비하는 적층체(26)의 만곡을 효과적으로 방지 내지 억제할 수 있다. 또한, 적층 또는 박리 시에 휜 보강 시트(30)가 그 탄성을 이용하여 본래의 편평한 형상으로 순시에 되돌아갈 수 있기 때문에, 다층 배선층을 구비하는 적층체(26)의 평탄성을 보다 효과적으로 유지할 수 있다. 게다가, 보강 시트(30)의 휨 및 탄성을 활용함으로써, 박리력이 가해지는 보강 시트(30)를 박리 방향(즉, 다층 배선층을 구비하는 적층체(26)로부터 멀어지는 방향)으로 가압할 수 있고, 그 결과, 한층 더 원활한 박리가 가능해진다.
참고를 위해, 후보가 될 수 있는 각종 재료에 관한 스프링 한계값 Kb0 .1을 이하의 표 1 및 표 2에 예시한다.
Figure 112019018942244-pct00001
Figure 112019018942244-pct00002
보강 시트(30)의 재질은 특별히 한정되지 않지만, 수지, 금속, 유리, 또는 그것들의 조합이 바람직하다. 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에틸렌 수지 및 페놀 수지를 들 수 있고, 이러한 수지와 섬유 보강재로 이루어지는 프리프레그여도 된다. 금속의 예로서는, 상기 비커스 경도나 스프링 한계값 Kb0.1의 관점에서, 스테인리스강, 구리 합금(예를 들어 청동, 인동, 구리 니켈 합금, 구리 티타늄 합금)을 들 수 있지만, 내 약품성의 관점에서 스테인리스강이 특히 바람직하다. 보강 시트(30)의 형태는, 다층 배선층을 구비하는 적층체(26)의 만곡을 방지 내지 억제할 수 있는 한, 시트 형상에 한정되지 않고, 필름, 판 및 박의 다른 형태여도 되고, 바람직하게는 시트 또는 판의 형태이다. 보강 시트(30)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 보강 시트(30)의 전형예로서는, 금속 시트, 수지 시트(특히 경질 수지 시트), 유리 시트를 들 수 있다. 보강 시트(30)의 두께는, 바람직하게는 10㎛ 내지 1㎜이고, 보다 바람직하게는 50 내지 800㎛, 더욱 바람직하게는 100 내지 600㎛이다. 보강 시트(30)가 금속 시트(예를 들어 스테인리스강 시트)인 경우, 금속 시트에 있어서의, 제2 박리층(28)이 형성되는 측의 표면의 10점 평균 조도 Rz-jis(JIS B 0601-2001에 준거하여 측정됨)는 0.05 내지 500㎛인 것이 바람직하고, 보다 바람직하게는 0.5 내지 400㎛, 더욱 바람직하게는 1 내지 300㎛이다. 이러한 표면 조도이면, 표면의 요철에 기인하는 앵커 효과에 의해, 제2 박리층(28)과의 밀착성이 높아져, 제2 박리층(28)에 있어서의 박리 강도가 향상된다고 생각된다.
제2 박리층(28)의 박리 강도는, 제1 박리층(14)의 박리 강도의 1.02 내지 300배인 것이 바람직하고, 보다 바람직하게는 1.05 내지 100배, 더욱 바람직하게는 3.0 내지 50배, 특히 바람직하게는 5.0 내지 30배이다. 예를 들어, 제2 박리층(28)의 박리 강도는, 30 내지 300gf/㎝인 것이 바람직하고, 보다 바람직하게는 40 내지 250gf/㎝, 더욱 바람직하게는 50 내지 175gf/㎝, 특히 바람직하게는 70 내지 150gf/㎝이다. 이러한 범위로 함으로써, 제1 박리층(14)에 의해 기재(12)를 박리할 때, 다층 배선층에 대한 응력 집중을 보다 효과적으로 방지할 수 있고, 그 결과, 다층 배선층 내의 단선을 보다 효과적으로 예방할 수 있다. 또한, 제1 박리층(14)에서 박리할 때, 제2 박리층(28)의 이상 박리(연쇄적인 박리)를 보다 효과적으로 방지할 수 있기 때문에, 제1 박리층(14)에서 박리한 후의 제1 배선층(18)의 표면을 보다 확실하게 평탄하게 유지하는 것이 가능해진다. 제2 박리층(28)의 박리 강도는, 상술한 제1 박리층(14)의 박리 강도의 측정 방법과 기본적으로 마찬가지로 하여 측정할 수 있지만, 자외선 조사, 가열, 용해 등의, 박리 강도를 저감시키는 처리를 행하기 전에 측정되는 박리 강도를 가리키는 점에 유의해야 한다. 구체적으로는, 제2 박리층(28)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 보강 시트(30) 상에 제2 박리층(28)을 형성하고, 그 위에 두께 18㎛의 구리박을 적층하여 형성하여, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 구리박을 박리하였을 때의 박리 강도(gf/㎝)를 측정한다.
제2 박리층(28)은 제1 박리층(14)보다 높은 박리 강도를 갖게 하는 층인 한, 그 구성은 특별히 한정되지 않고, 점착제층, 점착 박리층, 박리층 등이라고 칭해지는 공지의 층일 수 있다(예를 들어 특허문헌 4 내지 6을 참조). 또한, 제2 박리층(28)과 제1 박리층(14)의 박리 강도의 대소 관계를 비교하는 방법으로서는, 상술한 각각의 박리 강도 절댓값을 비교하는 방법도 있지만, 다층 배선판 제조 공정에서 박리되는 양태에 맞춘 측정에 의한 비교도 유효하다. 구체적으로는, 제1 박리층(14)의 박리 강도는, 기재(12)를 빌드업 배선층으로부터 박리할 때에 발생하는 내력으로 하고, 제2 박리층(28)의 박리 강도는, 보강 시트(30)를 다층 배선층을 구비하는 적층체(26)로부터 박리할 때에 발생하는 내력으로 하여 측정되는 값을 비교하는 것도 유효하다. 제2 박리층(28)은 점착성을 갖는 것이 전형적이고, 그 때문에, 점착제층 또는 점착 박리층이 전형적이라고 할 수 있다. 당연히, 제2 박리층(28)은 점착성을 갖지 않는 박리층이어도 된다.
제2 박리층(28)의 바람직한 양태로서, 발포제 혼입 수지층을 들 수 있다. 이 발포제 혼입 수지층은, 박리 전에 열처리 또는 자외선 처리를 행하여 발포시킴으로써 기계적인 박리를 가능하게 하는 층이며, 그 박리 강도의 제어는, 발포제 함유량의 제어, 수지층의 두께 제어에 의해 행할 수 있다. 열처리에 의해 발포시키는 타입의 발포제 혼입 수지층의 예로서는, 특허문헌 5(일본 특허 공개 제2014-214208호 공보)에 개시된 열 발포제 함유 점착제층을 들 수 있다. 또한, 자외선에 의해 발포시키는 타입의 발포제 혼입 수지층의 예로서는, 특허문헌 4(일본 특허 공개 제2015-170767호 공보)에 개시된, 자외선의 조사에 기인하여 기체를 생성하는 조성물을 포함하는 박리층을 들 수 있다.
제2 박리층(28)의 다른 바람직한 양태로서, 산 가용형 또는 알칼리 가용형 수지층을 들 수 있다. 이 산 가용형 또는 알칼리 가용형 수지층은, 약품(예를 들어 산 용액 또는 알칼리 용액)으로 용해시킴으로써 박리를 가능하게 하는 층이며, 그 박리 강도의 제어는, 약품 가용 성분의 함유량 제어, 수지층의 두께 제어에 의해 행할 수 있다.
(5) 기재의 박리
도 2의 (e)에 도시된 바와 같이, 기재(12)를 금속층(16)으로부터 제1 박리층(14)에서 박리한다. 즉, 기재(12), 밀착 금속층(존재하는 경우), 박리 보조층(존재하는 경우), 및 제1 박리층(14)이 박리 제거된다. 이 박리 제거는, 물리적인 박리에 의해 행해지는 것이 바람직하다. 물리적 분리법은, 손이나 치공구, 기계 등으로 기재(12) 등을 빌드업 배선층으로부터 박리함으로써 분리하는 방법이다. 이때, 제2 박리층(28)을 개재하여 밀착된 보강 시트(30)가 다층 배선층을 구비하는 적층체(26)를 보강하고 있음으로써, 다층 배선층을 구비하는 적층체(26)가 국부적으로 크게 만곡되는 것을 방지할 수 있다. 즉, 제2 박리층(28)은 제1 박리층(14)보다 박리 강도가 높기 때문에, 기재(12)를 박리할 때, 제2 박리층(28)에서의 박리를 회피하면서, 제1 박리층(14)에서의 박리를 가능하게 한다. 따라서, 제2 박리층(28)을 개재하여 다층 배선층을 구비하는 적층체(26)에 밀착된 보강 시트(30)는, 기재(12)의 박리 시에 있어서도 밀착 상태를 안정적으로 유지할 수 있다. 그 결과, 보강 시트(30)는, 기재(12)가 박리되는 동안, 박리력에 저항하기 위해 다층 배선층을 구비하는 적층체(26)를 보강하여, 만곡을 효과적으로 방지 내지 억제할 수 있다. 이와 같이 하여, 만곡에 의해 야기되는 경우가 있는 빌드업 배선층 내부의 배선층의 단선이나 박리를 회피하여, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다.
(6) 금속층의 에칭 제거(임의 공정)
요망에 따라, 도 2의 (f)에 도시된 바와 같이, 기재(12)의 박리 후이면서 보강 시트(30)의 박리 전에, 금속층(16)을 에칭에 의해 제거한다. 금속층(16)의 에칭은, 플래시 에칭 등의 공지의 방법에 기초하여 행하면 된다.
특히, 전술한 바와 같이, 이와 같이 빌드업 배선층을 형성한 후에 칩의 실장을 행하는 프로세스는 RDL-First법이라고 불리는 방법이다. 이 공법에 의하면, 칩의 실장을 행하기 전에 다층 배선층(즉, 제1 배선층(18) 및 제n 배선층(22))의 외관 검사나 전기 검사를 행할 수 있기 때문에, 각 배선층의 불량 부분을 피하고, 양품 부분에만 칩을 실장할 수 있다. 그 결과, RDL-First법은 칩의 낭비를 피할 수 있는 점에서, 칩의 표면에 배선층을 축차 적층하는 공법인 Chip-First법 등과 비교하면 경제적으로 유리하다. 이와 같이 하여, 프린트 배선판의 제조 프로세스(특히 RDL-First법)에 있어서, 칩 실장 전의 배선층에 대한 외관 검사나 전기 검사를 행함으로써, 제품 수율을 향상시킬 수 있다.
(7) 제1 배선층의 표면 처리(임의 공정)
상기 공정 후, 필요에 따라서, 제1 배선층(18)의 표면에는, 솔더레지스트층, 표면 금속 처리층(예를 들어, OSP(Organic Solderbility Preservative) 처리층, Au 도금층, Ni-Au 도금층 등), 전자 소자 탑재용 금속 필러 및/또는 땜납 범프 등이 형성되어 있어도 된다.
(8) 전자 소자의 탑재(임의 공정)
요망에 따라, 도 2의 (g)에 도시된 바와 같이, 금속층(16)의 제거 후(혹은 그 후의 전기 검사 후)이면서 보강 시트(30)의 박리 전에, 제1 배선층(18)의 표면에 전자 소자(32)를 탑재시킨다. 본 발명의 제조 방법에 있어서는, 제2 박리층(28) 및 보강 시트(30)를 채용함으로써, 전자 소자(32)의 탑재에 유리해지는 우수한 표면 평탄성(코플래너리티)을, 제1 배선층(18)을 묻힌 전극으로서 포함하는 빌드업 배선층의 표면에서 실현할 수 있다. 그 결과, 전자 소자 탑재의 접속 수율을 높일 수 있다.
전자 소자(32)의 예로서는, 반도체 소자, 칩 콘덴서, 저항체 등을 들 수 있다. 전자 소자 탑재의 방식의 예로서는, 플립 칩 실장 방식, 다이 본딩 방식 등을 들 수 있다. 플립 칩 실장 방식은, 전자 소자(32)의 실장 패드와, 제1 배선층(18)의 접합을 행하는 방식이다. 이 실장 패드 상에는 도 2의 (g)에 도시된 바와 같이 기둥 형상 전극(필러)이나 땜납 범프(34) 등이 형성되어도 되고, 실장 전에 제1 배선층(18)을 포함하는 표면에 밀봉 수지막(36)인 NCF(Non-Conductive Film) 등을 부착해도 된다. 접합은, 땜납 등의 저융점 금속을 사용하여 행해지는 것이 바람직하지만, 이방 도전성 필름 등을 사용해도 된다. 다이 본딩 접착 방식은, 제1 배선층(18)에 대해, 전자 소자(32)의 실장 패드면과 반대측의 면을 접착하는 방식이다. 이 접착에는, 열경화 수지와 열전도성의 무기 필러를 포함하는 수지 조성물인, 페이스트나 필름을 사용하는 것이 바람직하다. 어느 방식으로 해도, 전자 소자(32)는 도 2의 (g)에 도시된 바와 같이 밀봉재(38)로 밀봉되는 것이 바람직하다.
(9) 보강 시트의 박리
도 3의 (h) 및 (i)에 도시된 바와 같이, 보강 시트(30)를 다층 배선층을 구비하는 적층체(26)로부터 제2 박리층(28)에서 박리하여 다층 배선판(40)을 얻는다. 이 분리 공정에 있어서는, 물리적인 분리, 화학적인 분리 등이 채용될 수 있다. 물리적 분리법은, 손이나 치공구, 기계 등으로 보강 시트(30) 등을 빌드업 배선층으로부터 박리함으로써 분리하는 다층 배선판(40)을 얻는 방법이다. 이 경우, 제2 박리층(28)은 제1 박리층(14)보다 높은 박리 강도를 갖고 있는 점에서, 제1 박리층(14)보다 박리되기 어렵다고 할 수 있지만, 전술한 바와 같이, 제2 박리층(28)이 발포제 혼입 수지층인 경우, 박리 전에 열처리 또는 자외선 처리를 행하여 제2 박리층(28) 중의 발포제를 발포시킴으로써, 제2 박리층(28)을 취약화하여, 물리적인 박리를 용이하게 행할 수 있다. 혹은, 제2 박리층(28)이 산 가용형 또는 알칼리 가용형 수지층인 경우, 약품(예를 들어 산 용액 또는 알칼리 용액)으로 제2 박리층(28)을 용해시킴으로써, 물리적인 박리를 용이하게 행할 수 있다. 한편, 화학적 분리법을 채용하는 경우, 보강 시트(30) 및 제2 박리층(28)의 양쪽을 용해하는 에칭액을 사용하여 다층 배선판(40)을 얻을 수 있다.
(10) 기타
기재(12) 및/또는 보강 시트(30)의 적어도 한 변이 빌드업 배선층의 단부로부터 연장 돌출되어 있는 것이 바람직하다. 이와 같이 함으로써, 기재 내지 보강 시트를 박리할 때, 단부를 파지하는 것이 가능해져, 박리를 용이하게 할 수 있다는 이점이 있다.

Claims (12)

  1. 기재, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과,
    상기 금속층의 표면에 제1 배선층을 형성하는 공정과,
    상기 적층 시트의 상기 제1 배선층이 형성된 면에 절연층 및 배선층을 교대로 형성하여, 상기 제1 배선층이 묻힌 배선층의 형태로 내부 장비된, 다층 배선층을 구비하는 적층체를 얻는 공정과,
    상기 다층 배선층을 구비하는 적층체의 상기 적층 시트와 반대측의 표면에, 상기 제1 박리층보다 높은 박리 강도를 갖게 하는 제2 박리층을 사이에 끼고 보강 시트를 적층하는 공정과,
    상기 기재를 상기 금속층으로부터 상기 제1 박리층에서 박리하는 공정과,
    상기 보강 시트를 상기 다층 배선층을 구비하는 적층체로부터 상기 제2 박리층에서 박리하여 다층 배선판을 얻는 공정
    을 포함하는, 다층 배선판의 제조 방법.
  2. 제1항에 있어서,
    상기 기재의 박리 후이며, 또한, 상기 보강 시트의 박리 전에, 상기 금속층을 에칭에 의해 제거하는 공정을 더 포함하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가, 상기 제1 박리층의 박리 강도의 1.02 내지 300배인, 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가, 상기 제1 박리층의 박리 강도의 1.50 내지 100배인, 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가, 상기 제1 박리층의 박리 강도의 3.0 내지 50배인, 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 박리층의 박리 강도가 1 내지 30gf/cm인, 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 박리층의 박리 강도가 3 내지 20gf/㎝인, 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 박리층의 박리 강도가 4 내지 15gf/㎝인, 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가 30 내지 300gf/㎝인, 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가 40 내지 250gf/㎝인, 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 제2 박리층의 박리 강도가 50 내지 175gf/㎝인, 방법.
  12. 제1항에 있어서,
    상기 기재의 박리 후이며, 또한, 상기 보강 시트의 박리 전에, 상기 금속층을 에칭에 의해 제거하는 공정과,
    상기 금속층의 제거 후이며, 또한, 상기 보강 시트의 박리 전에, 상기 제1 배선층의 표면에 전자 소자를 탑재시키는 공정
    을 더 포함하는, 방법.
KR1020197005356A 2016-10-06 2016-10-06 다층 배선판의 제조 방법 KR102179799B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/079854 WO2018066113A1 (ja) 2016-10-06 2016-10-06 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20190058459A KR20190058459A (ko) 2019-05-29
KR102179799B1 true KR102179799B1 (ko) 2020-11-17

Family

ID=61831279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005356A KR102179799B1 (ko) 2016-10-06 2016-10-06 다층 배선판의 제조 방법

Country Status (5)

Country Link
US (1) US20200045830A1 (ko)
JP (1) JP6731060B2 (ko)
KR (1) KR102179799B1 (ko)
CN (1) CN109716871B (ko)
WO (1) WO2018066113A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
CN110534647B (zh) * 2019-08-28 2023-12-26 云谷(固安)科技有限公司 柔性衬底、显示基板和显示面板
US11527462B2 (en) 2019-12-13 2022-12-13 International Business Machines Corporation Circuit substrate with mixed pitch wiring
CN113260170B (zh) * 2021-03-26 2023-04-07 奥特斯科技(重庆)有限公司 制造部件承载件的方法、混合芯和半成品
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004098570A (ja) * 2002-09-11 2004-04-02 Amt Kenkyusho:Kk フィルム状積層体およびフレキシブル回路基板
JP4273895B2 (ja) 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP4835124B2 (ja) * 2005-11-29 2011-12-14 Tdk株式会社 半導体ic内蔵基板及びその製造方法
JP4899603B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR20140054435A (ko) * 2011-09-30 2014-05-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
JP2013237721A (ja) 2012-05-11 2013-11-28 Nitto Denko Corp 再剥離用水分散型アクリル系粘着剤組成物、及び粘着シート
WO2014054811A1 (ja) * 2012-10-04 2014-04-10 Jx日鉱日石金属株式会社 多層プリント配線基板の製造方法及びベース基材
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
JP2015035551A (ja) 2013-08-09 2015-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI633817B (zh) * 2013-11-22 2018-08-21 三井金屬鑛業股份有限公司 Coreless assembly support substrate
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
JP6190500B2 (ja) * 2015-08-06 2017-08-30 Jx金属株式会社 キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
JP6731060B2 (ja) 2020-07-29
US20200045830A1 (en) 2020-02-06
CN109716871A (zh) 2019-05-03
JPWO2018066113A1 (ja) 2019-03-22
CN109716871B (zh) 2023-02-17
KR20190058459A (ko) 2019-05-29
WO2018066113A1 (ja) 2018-04-12

Similar Documents

Publication Publication Date Title
KR102179806B1 (ko) 다층 배선판의 제조 방법
CN109997418B (zh) 多层布线板的制造方法
JP6415760B2 (ja) キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法
KR102179799B1 (ko) 다층 배선판의 제조 방법
JP7112962B2 (ja) 多層配線板の製造方法
KR102657408B1 (ko) 다층 배선판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant