KR102657408B1 - 다층 배선판의 제조 방법 - Google Patents

다층 배선판의 제조 방법 Download PDF

Info

Publication number
KR102657408B1
KR102657408B1 KR1020197012598A KR20197012598A KR102657408B1 KR 102657408 B1 KR102657408 B1 KR 102657408B1 KR 1020197012598 A KR1020197012598 A KR 1020197012598A KR 20197012598 A KR20197012598 A KR 20197012598A KR 102657408 B1 KR102657408 B1 KR 102657408B1
Authority
KR
South Korea
Prior art keywords
layer
peeling
support
multilayer laminate
wiring
Prior art date
Application number
KR1020197012598A
Other languages
English (en)
Other versions
KR20190098952A (ko
Inventor
요시노리 마츠우라
야스히로 세토
도시미 나카무라
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20190098952A publication Critical patent/KR20190098952A/ko
Application granted granted Critical
Publication of KR102657408B1 publication Critical patent/KR102657408B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

다층 적층체의 휨을 저감시키면서 정확한 프로빙으로 전기 검사를 행하는 것이 가능한, 다층 배선판의 제조 방법이 제공된다. 이 방법은, 제1 지지체, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과, 금속층의 표면에, 배선층 및 절연층을 교대로 형성하여 다층 적층체를 얻는 공정이며, 최후에 형성되는 배선층인 제n 배선층이 제n 접속 패드를 포함하는 공정과, 다층 적층체의 적층 시트와 반대측의 표면에, 개구부를 구비한 제2 지지체를, 제2 박리층을 통해, 제n 접속 패드의 적어도 일부가 개구부 내에 위치하도록 접착시켜, 보강된 다층 적층체를 얻는 공정이며, 제2 박리층이 제2 지지체의 피접착면의 전체 영역에 또는 일부의 영역에만 적용되는 공정과, 제1 지지체를 보강된 다층 적층체로부터 제1 박리층의 위치에서 박리하는 공정과, 보강된 다층 적층체의 제n 접속 패드에 도전체를 접촉시켜 전기 검사를 행하는 공정을 포함한다.

Description

다층 배선판의 제조 방법
본 발명은 다층 배선판의 제조 방법에 관한 것이다.
근년, 프린트 배선판의 실장 밀도를 높여 소형화하기 위해, 프린트 배선판의 다층화가 널리 행해지고 있다. 이와 같은 다층 배선판은 많은 휴대용 전자 기기에서, 경량화나 소형화를 목적으로 하여 이용되고 있다. 그리고, 이 다층 배선판에는 층간 절연층의 가일층의 두께의 저감 및 배선판으로서의 가일층의 경량화가 요구되고 있다.
그런데, 얇은 다층 배선판은 강도 저하에 수반하여 핸들링성이 저하될 수 있다. 이 때문에, 얇은 다층 배선판을 전기 검사하기 위해, 다양한 방법이 제안되어 있다. 예를 들어, 특허문헌 1(일본 특허 공개 제2008-39725호 공보)에는, 개구부를 갖는 평면판 지그로 얇은 프린트 배선판을 집은 후, 개구부를 통해 검사 영역의 양면에 검사용 프로브를 맞닿게 하여 전기 검사하는 방법이 개시되어 있다. 또한, 특허문헌 2(일본 특허 공개 제2016-178101호 공보)에는 지지체 위에 접착층 및 고저항 도전층을 차례로 형성하고, 고저항 도전층 위에 빌드업 배선층을 형성한 후, 빌드업 배선층의 표면으로부터 전기 검사를 행하는 방법이 개시되어 있다. 특허문헌 3(일본 특허 공개 제2016-114484호 공보)에는 배선판의 단부를 누름판과 메쉬판으로 끼움 지지하고, 스테이지에 배선판을 배치하여 진공 흡착하고, 그 흡착 상태를 유지한 상태에서 양면으로부터 프로브를 접촉시켜 전기 검사를 행하는 것이 개시되어 있다.
일본 특허 공개 제2008-39725호 공보 일본 특허 공개 제2016-178101호 공보 일본 특허 공개 제2016-114484호 공보 일본 특허 공개 제2014-214208호 공보 일본 특허 공개 제2015-170767호 공보
그러나, 상술한 선행 기술에는 다양한 문제가 있다. 예를 들어, 특허문헌 1에서는 배선판이 얇아지면, 그 자체에 의한 강직성의 유지가 곤란해져 휨이 발생하기 쉬워지고, 이 휨에 기인하여 평면판 지그로 배선판을 집을 때, 평면판 지그의 개구부에 대한 배선판의 정확한 위치 결정이 곤란해질 수 있다. 특허문헌 2에 있어서는, 당해 문헌에 기재된 방법으로 행할 수 있는 전기 검사는 도통 검사(접속 불량의 검출)뿐이고, 절연 검사(배선간 단락의 검출)는 지지체의 박리 및 고저항 도전층의 제거 후가 아니면 실시할 수 없다. 또한, 박리 후의 다층 적층체는 얇은 배선판이 되기 때문에, 휨이 발생하기 쉽고, 여전히 전기 검사가 어렵다. 특허문헌 3에 관해서는, 다층 적층체가 얇은 경우, 누름판으로 누를 때 다층 적층체가 휘어 버려, 프로브를 접촉시키기 위한 정확한 위치 결정이 곤란해질 수 있다.
본 발명자들은 금번, 다층 배선판의 제조에 있어서, 제1 지지체를 미리 포함하는 다층 적층체에, 개구부를 구비한 제2 지지체를 접착시킴으로써, 다층 적층체 표면의 제n 접속 패드에 대한 제2 지지체의 개구부의 위치 결정을 고정밀도로 행할 수 있고, 또한 휨의 저감에 의해 다층 적층체의 양면의 바람직한 평탄성을 확보할 수 있고, 그 결과, 전기 검사를 위한 정확한 프로빙이 가능해진다는 지견을 얻었다.
따라서, 본 발명의 목적은, 다층 적층체의 휨을 저감시키면서 정확한 프로빙으로 전기 검사를 행하는 것이 가능한, 다층 배선판의 제조 방법을 제공하는 데 있다.
본 발명의 일 형태에 의하면, 제1 지지체, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과,
상기 금속층의 표면에, 배선층 및 절연층을 교대로 형성하여 다층 적층체를 얻는 공정이며, 최후에 형성되는 상기 배선층인 제n 배선층이 제n 접속 패드를 포함하는 공정과,
상기 다층 적층체의 상기 적층 시트와 반대측의 표면에, 개구부를 구비한 제2 지지체를, 제2 박리층을 통해, 상기 제n 접속 패드의 적어도 일부가 상기 개구부 내에 위치하도록 접착시켜, 보강된 다층 적층체를 얻는 공정이며, 상기 제2 박리층이 상기 제2 지지체의 피접착면의 전체 영역에 또는 일부의 영역에만 적용되는 공정과,
상기 제1 지지체를 상기 보강된 다층 적층체로부터 상기 제1 박리층의 위치에서 박리하는 공정과,
상기 보강된 다층 적층체의 상기 제n 접속 패드에 도전체를 접촉시켜 전기 검사를 행하는 공정
을 포함하는, 다층 배선판의 제조 방법이 제공된다.
도 1은 본 발명의 제조 방법에 있어서, 적층 시트의 준비로부터 제2 지지체의 접착까지의 공정을 도시하는 공정 흐름도이다.
도 2는 본 발명의 제조 방법에 있어서, 제1 지지체의 박리로부터 전기 검사까지의 공정을 도시하는 공정 흐름도이다.
도 3은 금속층이 반사 방지층 및 급전층을 포함하고, 반사 방지층을 커먼 전극(공통 전극)으로서 남긴 경우에 있어서의, 전기 검사의 일례를 도시하는 모식 단면도이다.
도 4는 제3 지지체를 사용하여 다층 적층체를 더욱 보강하는 양태를 도시하는 모식 단면도이다.
도 5는 플레이트를 사용하여 다층 적층체의 양면으로부터 프로빙을 행하는 양태를 도시하는 모식 단면도이다.
다층 배선판의 제조 방법
본 발명에 의한 다층 배선판의 제조 방법은, (1) 제1 지지체를 포함하는 적층 시트의 준비, (2) 다층 적층체의 제작, (3) 개구부를 구비한 제2 지지체의 접착, (4) 소망에 의해 행해지는 제3 지지체의 접착, (5) 제1 지지체의 박리, (6) 소망에 의해 행해지는 개구부를 갖는 플레이트의 설치, (7) 소망에 의해 행해지는 제3 지지체의 박리, (8) 소망에 의해 행해지는 플레이트의 분리, (9) 전기 검사 및 (10) 소망에 의해 행해지는 제2 지지체의 박리를 포함한다. 또한, 상기 (1) 내지 (10)의 각 공정은 반드시 이 순서로 행해질 필요는 없고, 기술적 정합성을 손상시키지 않는 범위 내에서 임의의 순서로 행해져도 된다. 예를 들어, (9) 전기 검사 공정은, (3) 제2 지지체의 접착 공정 후라면, (5) 제1 지지체의 박리 공정보다도 전에 행해도 된다.
이하, 도면을 참조하면서, 공정 (1) 내지 (10)의 각각에 대하여 설명한다.
(1) 제1 지지체를 포함하는 적층 시트의 준비
도 1의 (a)에 도시된 바와 같이, 다층 배선판을 형성하기 위한 베이스가 되는 적층 시트(10)를 준비한다. 적층 시트(10)는, 제1 지지체(12), 제1 박리층(14) 및 금속층(16)을 차례로 구비한다. 적층 시트(10)는, 소위 캐리어를 구비한 동박의 형태여도 된다. 금속층(16)은 금속으로 구성되는 층이고, 바람직하게는 후술하는 제1 배선층(18f)으로의 급전을 가능하게 하는 급전층을 포함한다. 금속층(16)은 2층 이상의 층 구성을 갖고 있어도 된다. 예를 들어, 금속층(16)은 상술한 급전층에 더하여, 급전층의 제1 박리층(14)측의 면에 반사 방지층을 갖고 있어도 된다. 적층 시트(10)의 본 발명의 바람직한 양태에 대해서는 후술하기로 한다.
(2) 다층 적층체의 제작
도 1의 (b)에 도시된 바와 같이, 금속층(16)의 표면에, 배선층(18) 및 절연층(20)을 교대로 형성하여 다층 적층체(26)를 제작한다. 이때, 최후에 형성되는 배선층(18)인 제n 배선층(18n)이 제n 접속 패드(18np)를 포함한다. 도 1의 (b)에 도시하는 배선층(18) 및 절연층(20)으로 구성되는 순차 적층 구조는, 빌드업층 내지 빌드업 배선층이라고 일반적으로 칭해지는 것이지만, 본 발명의 제조 방법에 있어서는, 일반적으로 프린트 배선판에 있어서 채용되는 공지의 빌드업 배선층의 구성만으로 이루어지는 다층 적층체의 형성 방법뿐만 아니라, 미리 형성된 범프가 부착된 다층 적층체의 일부가 되는 적층체를, 절연성 접착제를 통해 적층하는 방법 등도 채용할 수 있고, 특별히 한정되지 않는다.
후술하는 공정을 포함한 일련의 프로세스를 거쳐서 얻어지는 다층 적층체(26)는 최종적으로 제1 배선층(18f)을 갖게 된다. 제1 배선층(18f)은 제1 접속 패드(18fp)를 포함할 수 있다. 이 제1 배선층(18f)은, (i) 배선층(18) 및 절연층(20)의 교대 적층의 최초의 스텝으로서 금속층(16) 상에 형성되는 것이, 제1 배선층(18f)을 미세 배선으로 하고, 또한 제1 배선층(18f)의 제1 지지체(12)측의 면 평탄성을 확보하는 데 바람직하지만, (ii) 제1 지지체(12)의 박리 후에 형성되어도 된다. 도 1 및 2에 도시되는 양태는 상기 (i)에 기초하는 것이다. 한편, 상기 (ii)의 바람직한 형태에 있어서는, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 금속층(16)을 에칭함으로써, 제1 접속 패드(18fp)를 포함하는 제1 배선층(18f)이 형성되어도 된다. 이 양태는, 금속층(16)의 두께가 배선층(18)과 동일한 두께(예를 들어, 3 내지 50㎛)인 경우에 바람직하게 채용 가능하다. 혹은, 상기 (ii)의 별도의 바람직한 형태에 있어서는, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 금속층(16)의 절연층(20)과 반대측의 면에 제1 접속 패드(18fp)를 포함하는 제1 배선층(18f)이 형성되어도 된다. 이 양태에 있어서의, 제1 배선층의 형성은, 금속층(16) 그 자체를 급전층으로서 사용하는 전기 도금에 의해 행할 수 있다. 이 경우, 제1 배선층(18f) 이외의 영역의 금속층(16)을 에칭 제거한 경우라도, 제1 배선층(18f)과 절연층(20) 사이에 금속층(16)이 남게 된다.
상기 (i)의 바람직한 형태에 있어서는, 금속층(16)의 제1 박리층(14)과 반대측의 면에 최초에 형성되는 배선층(18)이, 제1 접속 패드(18fp)를 포함하는 제1 배선층(18f)일 수 있다. 이 양태는, 절연층(20)의 적층 전에, 금속층(16) 상에 제1 배선층(18f)을 미리 형성하는 것이다. 이 경우, 먼저, 금속층(16)의 표면에 제1 배선층(18f)을 형성한다. 전형적으로는, 제1 배선층(18f)의 형성은, 공지의 방법에 따라, 포토레지스트층의 형성, 전기 구리 도금층의 형성, 포토레지스트층의 박리 및 소망에 의해 구리 플래시 에칭을 거쳐서 행해진다. 예를 들어, 이하와 같다. 먼저, 금속층(16)의 표면에 포토레지스트층을 소정의 패턴으로 형성한다. 포토레지스트는 감광성 필름인 것이 바람직하고, 예를 들어 감광성 드라이 필름이다. 포토레지스트층은 노광 및 현상에 의해 소정의 배선 패턴을 부여하면 된다. 금속층(16)의 노출 표면(즉, 포토레지스트층에서 마스킹되어 있지 않은 부분)에 전기 구리 도금층을 형성한다. 전기 구리 도금은 공지의 방법에 의해 행하면 되고, 특별히 한정되지 않는다. 이어서, 포토레지스트층을 박리한다. 그 결과, 전기 구리 도금층이 배선 패턴형으로 남아 제1 배선층(18f)을 형성하고, 배선 패턴을 형성하지 않는 부분의 금속층(16)이 노출된다.
전술한 (i)의 양태에 있어서, 금속층(16)은 제1 박리층(14f)측으로부터 차례로, 반사 방지층(예를 들어, 티타늄층) 및 급전층(예를 들어, 구리층)을 포함하는 것이어도 된다. 또한, 금속층(16)의 급전층에 상당하는 부분을 플래시 에칭에 의해 제거하여 반사 방지층을 노출시켜도 된다. 이 경우, 도 3에 도시된 바와 같이, 금속층(16)[특히 급전층(16b)]은 제1 배선층(18f)을 형성하기 위한 도금 급전층으로서 기능할 수 있다. 또한, 반사 방지층(16a)만을 제1 배선층(18f)의 형성 시에 남김으로써, 도 3에 도시된 바와 같이 반사 방지층(16a)을 커먼 전극(공통 전극)으로서 사용하고, 두 제1 접속 패드(18fp)에 도전체(38)를 접촉시킴으로써, 예비적인 도통 검사를 행할 수 있다. 반사 방지층은 Cr, W, Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로 구성되는 것이 바람직하고, 특히 바람직하게는 Ti이다. 이들 금속은, 소정의 시트 저항(예를 들어, 0.1 내지 1000Ω/sq)을 갖고, 비아(Via) 등을 통한 도통 검사를 하기 쉬워진다. 또한, 이들 금속은, 구리 플래시 에칭액에 대해 용해되지 않는다는 성질을 가지므로, 구리 플래시 에칭액에 대해 우수한 내약품성을 나타낼 수 있다.
어쨌든, 배선층(18) 및 절연층(20)을 교대로 형성하여 다층 적층체(26)를 얻는다. 절연층(20)은 1층 이상이면 된다. 즉, 본 발명에 있어서의 다층 배선판(40)은 적어도 2층의 배선층(18)을 적어도 1층의 절연층(20)과 함께 갖는 것이다.
또한, 빌드업 배선층의 최표면에 있어서의 제n 배선층(18n) 상에는, 필요에 따라, 솔더레지스트층 및/또는 표면 금속 처리층[예를 들어, OSP(Organic Solderability Preservative] 처리층, Au 도금층, Ni-Au 도금층, Ni-Pd-Au 도금층 등)이 형성되어 있어도 된다.
(3) 개구부를 구비한 제2 지지체의 접착
도 1의 (c)에 도시된 바와 같이, 다층 적층체(26)의 적층 시트(10)와 반대측의 표면에, 개구부(30a)를 구비한 제2 지지체(30)를, 제2 박리층(28)을 통해, 제n 접속 패드(18np)의 적어도 일부가 개구부(30a) 내에 위치하도록 접착시켜, 보강된 다층 적층체(26)를 얻는다. 이에 의해, 다층 적층체(26)는 제2 지지체(30)에 의해 국부적으로 크게 만곡되지 않도록 보강될 수 있다. 즉, 박리 시의 만곡이 효과적으로 방지 내지 억제된다. 이렇게 하여, 만곡에 의해 야기되는 경우가 있는 빌드업 배선층 내부의 배선층의 단선이나 박리를 회피하여, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 다층 배선층 표면의 평탄성(동일 평면성)을 향상시킬 수 있다. 그 결과, 전기 검사 시의 프로빙을 정확하게 행할 수 있다.
특히, 본 발명의 방법에 의하면, 다층 적층체(26)가 미리 제1 지지체(12)를 포함하는, 즉 제1 지지체(12)로 전면적으로 지지되어 있기 때문에, 어느 정도 미리 보강되어 있다고도 할 수 있다. 따라서, 다층 적층체(26)가 극히 얇은 경우라도, 제1 지지체(12)를 수반하여 안정적으로 고정된 다층 적층체(26)에 대하여 제2 지지체(30)를 정확하게 위치 결정하면서 접착시킬 수 있다. 즉, 다층 적층체(26) 표면의 제n 접속 패드(18np)에 대한 제2 지지체(30)의 개구부(30a)의 위치 결정을 고정밀도로 행할 수 있다. 예를 들어, 반도체 탑재기나, 프린트 배선판 공정에 사용되는 각종 위치 결정 장치 등을 사용하여 제2 지지체(30)의 탑재를 고정밀도로 행할 수 있다.
제2 지지체(30)의 개구부(30a)는 제2 지지체(30)를 다층 적층체(26)에 접착시킨 경우에, 제n 접속 패드(18np)의 적어도 일부가 개구부(30a) 내에 위치하는 형상 및 사이즈를 갖고 있으면 된다. 따라서, 제n 접속 패드(18np)의 일부만이 개구부(30a) 내에 위치하는 형태여도 되고, 예를 들어 제n 접속 패드(18np)의 주연부 또는 단부만이 개구부(30a) 내에 위치하는 형태여도 된다. 무엇보다, 제n 접속 패드(18np)의 전부가 개구부(30a) 내에 수용되는 형태가 특히 바람직하다.
제2 지지체(30)는 개구율이 3 내지 90％인 것이 바람직하고, 보다 바람직하게는 20 내지 70％, 더욱 바람직하게는 30 내지 60％이다. 또한, 개구율은 제2 지지체(30)의 외형 체적에 대한, 개구부(30b)의 총 체적의 비율, 즉, ((개구부(30a)의 총 체적)/(제2 지지체(30)의 외형 체적))×100에 의해 산출되는 값이다. 단, 제2 지지체(30)의 외형 체적이란, 제2 지지체(30)에 공극이 없는 것[즉, 개구부(30a)가 완전히 막혀 있음]이라고 가정한 경우에 있어서의 제2 지지체(30)의 형상에 대하여 산출되는 가상적인 체적이다. 상기 범위 내이면, 제n 접속 패드(18np)에 대한 도전체(38)의 접촉을 가능하게 하는 영역을 충분히 확보하면서, 제2 지지체(30)의 충분한 강도를 확보하여 다층 적층체(26)를 더 효과적으로 보강할 수 있다.
제2 지지체(30)는 제1 지지체(12)보다도 비커스 경도가 낮은 것이면 바람직하다. 이에 의해, 제2 지지체(30)를 적층 또는 박리할 때, 제2 지지체(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 릴리프시킬 수 있고, 그 결과, 제1 지지체(12)를 포함하는 다층 적층체(26)의 만곡을 효과적으로 방지 내지 억제할 수 있다. 제2 지지체(30)의 비커스 경도는, 제1 지지체(12)의 비커스 경도의 2 내지 99％인 것이 바람직하고, 보다 바람직하게는 6 내지 90％이고, 더욱 바람직하게는 10 내지 85％이다. 바람직하게는, 제2 지지체(30)의 비커스 경도가 50 내지 700HV이고, 또한 제1 지지체(12)의 비커스 경도가 500 내지 3000HV이고, 보다 바람직하게는 제2 지지체(30)의 비커스 경도가 150 내지 550HV이고, 또한 제1 지지체(12)의 비커스 경도가 550 내지 2500HV이고, 더욱 바람직하게는 제2 지지체(30)의 비커스 경도가 200 내지 500HV이고, 또한 제1 지지체(12)의 비커스 경도가 600 내지 2000HV이다. 또한, 본 명세서에 있어서 비커스 경도는 JIS Z 2244-2009에 기재되는 「비커스 경도 시험」에 준거하여 측정되는 것이다.
참고를 위해, 후보가 될 수 있는 각종 재료의 비커스 경도 HV를 이하에 예시한다: 사파이어 유리(2300HV), 초경합금(1700HV), 서멧(1650HV), 석영(수정)(1103HV), SKH56(고속도 공구강 강재, 하이스)(722HV), 강화 유리(640HV), SUS440C(스테인리스강)(615HV), SUS630(스테인리스강)(375HV), 티타늄 합금 60종(64합금)(280HV 전후), 인코넬(내열 니켈 합금)(150 내지 280HV), S45C(기계 구조용 탄소강)(201 내지 269HV), 하스텔로이 합금(내식 니켈 합금)(100 내지 230HV), SUS304(스테인리스강)(187HV), SUS430(스테인리스강)(183HV), 주철(160 내지 180HV), 티타늄 합금(110 내지 150HV), 황동(80 내지 150HV) 및 청동(50 내지 100HV).
제2 지지체(30)는, JIS H 3130:2012의 반복 휨식 시험에 준거하여 측정되는, 스프링 한계값 Kb0 .1이 100 내지 1500N/㎟인 것이 바람직하고, 보다 바람직하게는 150 내지 1200N/㎟, 더욱 바람직하게는 200 내지 1000N/㎟이다. 이와 같은 범위 내이면, 제2 지지체(30)를 적층 또는 박리할 때, 제2 지지체(30) 자체가 휨으로써, 적층 또는 박리 시에 발생할 수 있는 응력을 잘 릴리프시킬 수 있고, 그 결과, 다층 적층체(26)의 만곡을 더 효과적으로 방지 내지 억제할 수 있다. 또한, 적층 또는 박리 시에 휜 제2 지지체(30)가 그 탄성을 살려 본래의 편평한 형상으로 순시에 복귀될 수 있으므로, 다층 적층체(26)의 평탄성을 더 효과적으로 유지할 수 있다. 또한, 제2 지지체(30)의 휨 및 탄성을 활용함으로써, 박리력이 가해지는 제2 지지체(30)를 박리 방향[즉, 다층 적층체(26)로부터 멀어지는 방향]으로 가압할 수 있고, 그 결과, 한층 더 원활한 박리가 가능해진다.
참고를 위해, 후보가 될 수 있는 각종 재료에 대한 스프링 한계값 Kb0 .1을 이하의 표 1 및 2에 예시한다.
Figure 112019044604350-pct00001
Figure 112019044604350-pct00002
제2 지지체(30)의 재질은 특별히 한정되지 않지만, 수지, 금속, 유리, 또는 그들의 조합이 바람직하다. 수지의 예로서는, 에폭시 수지, 폴리이미드 수지, 폴리에틸렌 수지 및 페놀 수지를 들 수 있고, 이와 같은 수지와 섬유 보강재로 이루어지는 프리프레그여도 된다. 금속의 예로서는, 상기 비커스 경도나 스프링 한계값 Kb0 .1의 관점에서, 스테인리스강, 구리 합금(예를 들어, 청동, 인동, 구리 니켈 합금, 구리 티타늄 합금)을 들 수 있지만, 내약품성의 관점에서 스테인리스강이 특히 바람직하다. 제2 지지체(30)의 형태는 다층 적층체(26)의 만곡을 방지 내지 억제할 수 있는 한, 시트형으로 한정되지 않고, 필름, 판 및 박의 다른 형태여도 되고, 바람직하게는 시트 또는 판의 형태이다. 제2 지지체(30)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 제2 지지체(30)의 전형례로서는, 금속 시트, 수지 시트(특히 경질 수지 시트), 유리 시트를 들 수 있다. 제2 지지체(30)의 두께는 제2 지지체(30)의 강도 유지 및 제2 지지체(30)의 핸들링 용이성의 관점에서, 바람직하게는 10㎛ 내지 1㎜이고, 보다 바람직하게는 50 내지 800㎛, 더욱 바람직하게는 100 내지 600㎛이다. 제2 지지체(30)가 금속 시트(예를 들어, 스테인리스강 시트)인 경우, 금속 시트에 있어서의, 제2 박리층이 형성되는 측의 표면의 10점 평균 조도 Rz-jis(JIS B 0601-2001에 준거하여 측정됨)는 0.05 내지 500㎛인 것이 바람직하고, 보다 바람직하게는 0.5 내지 400㎛, 더욱 바람직하게는 1 내지 300㎛이다. 이와 같은 표면 조도이면, 표면의 요철에 기인하는 앵커 효과에 의해, 제2 박리층과의 밀착성이 높아지고, 제2 박리층에 있어서의 박리 강도가 향상된다고 생각된다.
제2 박리층(28)은, 제2 지지체(30)의 피접착면의 전체 영역에 적용되어도 되고, 제2 지지체(30)의 피접착면의 일부의 영역에만 적용되어도 된다. 즉, 제2 박리층(28)은 어떤 형태로든 제2 지지체(30)를 다층 적층체(26)에 접착할 수 있으면 된다. 따라서, 제2 박리층(28)은 제2 지지체(30)를 다층 적층체(26)에 원하는 접착성으로 접착할 수 있으면, 그 구성은 특별히 한정되지 않는다. 제2 박리층(28)의 두께는 0.1 내지 50㎛인 것이 바람직하고, 보다 바람직하게는 0.5 내지 5㎛이다. 이와 같은 두께이면, 다층 적층체(26)와 제2 지지체(30)의 밀착성을 높게 확보할 수 있다.
제2 박리층(28)은, 예를 들어 점착제층, 점착 박리층, 박리층 등이라고 칭해지는 공지의 층일 수 있다. 제2 박리층(28)은 점착성을 갖는 것이 전형적이고, 그 때문에, 점착제층 또는 점착 박리층이 전형적이라고 할 수 있다. 무엇보다, 제2 박리층(28)은 점착성을 갖지 않는 박리층이어도 된다.
제2 박리층(28)의 바람직한 형태로서, 발포제 포함 수지층을 들 수 있다. 이 발포제 포함 수지층은, 박리 전에 열처리 또는 자외선 처리를 행하여 발포시킴으로써 기계적인 박리를 가능하게 하는 층이고, 그 박리 강도의 제어는, 발포제 함유량의 제어, 수지층의 두께 제어에 의해 행할 수 있다. 열처리에 의해 발포시키는 타입의 발포제 포함 수지층의 예로서는, 특허문헌 4(일본 특허 공개 제2014-214208호 공보)에 개시된 바와 같은 열 발포제 함유 점착제층을 들 수 있다. 또한, 자외선에 의해 발포시키는 타입의 발포제 포함 수지층의 예로서는, 특허문헌 5(일본 특허 공개 제2015-170767호 공보)에 개시된 바와 같은, 자외선의 조사에 기인하여 기체를 생성하는 조성물을 포함하는 박리층을 들 수 있다.
제2 박리층(28)의 다른 바람직한 형태로서, 산 가용형 또는 알칼리 가용형 수지층을 들 수 있다. 이 산 가용형 또는 알칼리 가용형 수지층은, 약품(예를 들어, 산 용액 또는 알칼리 용액)으로 용해시킴으로써 박리를 가능하게 하는 층이고, 그 박리 강도의 제어는, 약품 가용 성분의 함유량 제어, 수지층의 두께 제어에 의해 행할 수 있다. 산 가용형 수지의 예로서는, 산에 가용인 필러인, 실리카, 탄산칼슘, 황산바륨 등을 60wt％ 이상의 고농도로 충전시킨 수지 조성물을 들 수 있다. 이 수지 조성물을 구성하는 수지의 예로서는, 에폭시 수지, 아크릴 수지, 메타크릴 수지, 멜라민 수지, 폴리에스테르 수지, 스티렌부타디엔 공중합체, 아크릴로니트릴 수지, 폴리이미드 수지 등을 들 수 있다. 알칼리 가용형 수지의 예로서는, 메타크릴산 중합체 및 아크릴산 중합체를 들 수 있다. 메타크릴산 중합체의 예로서는, 탄소수가 1 내지 18인 알킬기를 갖는 메타크릴산알킬에스테르 등을 들 수 있다. 또한, 아크릴산 중합체의 예로서는, 탄소수가 1 내지 18인 알킬기를 갖는 아크릴산알킬에스테르를 들 수 있다. 이때, 수지의 강도를 향상시키기 위해, 스티렌 모노머, 스티렌 올리고머 등을 수지 조성물에 함유시켜도 된다. 또한, 이들 수지와 열경화가 가능한, 에폭시 수지를 수지 조성물에 함유시켜도 된다. 또한, 에폭시 수지와의 열경화성을 향상시키기 위해, 아민계 경화제, 페놀계 경화제, 이소시아네이트기 함유 경화제 등을 수지 조성물에 함유시켜도 된다.
제2 박리층(28)의 박리 강도는 제1 박리층(14)의 박리 강도보다도 높은 것이 바람직하다. 바꾸어 말하면, 제2 박리층(28)은 제1 박리층(14)보다도 높은 박리 강도를 초래하는 층인 것이 바람직하다. 또한, 제2 박리층(28)과 제1 박리층(14)의 박리 강도의 대소 관계를 비교하는 방법으로서는, 후술하는 각각의 박리 강도 절댓값을 비교하는 방법도 있지만, 다층 배선판 제조 공정에 있어서 박리되는 양태에 맞춘 측정에 의한 비교도 유효하다. 구체적으로는, 제1 박리층(14)의 박리 강도는 제1 지지체(12)를 빌드업 배선층으로부터 박리할 때 발생하는 내력으로서, 제2 박리층(28)의 박리 강도는 제2 지지체(30)를 다층 적층체(26)로부터 박리할 때 발생하는 내력으로서 측정되는 값을 비교하는 것도 유효하다.
제2 박리층(28)의 박리 강도는, 제1 박리층(14)의 박리 강도의 1.02 내지 300배인 것이 바람직하고, 보다 바람직하게는 1.05 내지 100배, 더욱 바람직하게는 3.0 내지 50배, 특히 바람직하게는 5.0 내지 30배이다. 예를 들어, 제2 박리층(28)의 박리 강도는 30 내지 300gf/㎝인 것이 바람직하고, 보다 바람직하게는 40 내지 250gf/㎝, 더욱 바람직하게는 50 내지 175gf/㎝, 특히 바람직하게는 70 내지 150gf/㎝이다. 이와 같은 범위로 함으로써, 제1 박리층(14)에서 제1 지지체(12)를 박리할 때, 다층 배선층으로의 응력 집중을 더 효과적으로 방지할 수 있고, 그 결과, 다층 배선층 내의 단선을 더 효과적으로 예방할 수 있다. 또한, 제1 박리층(14)에서 박리할 때, 제2 박리층(28)의 이상 박리(연쇄적인 박리)를 더 효과적으로 방지할 수 있기 때문에, 제1 박리층(14)에서 박리한 후의 제1 배선층(18f)의 표면을 더 확실하게 평탄하게 유지하는 것이 가능해진다. 제2 박리층(28)의 박리 강도는 상술한 제1 박리층(14)의 박리 강도의 측정 방법과 기본적으로 마찬가지로 하여 측정할 수 있지만, 자외선 조사, 가열, 용해 등의, 박리 강도를 저감시키는 처리를 행하기 전에 측정되는 박리 강도를 가리키는 점에 유의해야 한다. 구체적으로는, 제2 박리층(28)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 제2 지지체(30) 상에 제2 박리층(28)을 형성하고, 그 위에 두께 18㎛의 동박을 적층하여 형성하여, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 동박을 박리했을 때의 박리 강도(gf/㎝)를 측정한다.
(4) 제3 지지체의 접착(임의 공정)
소망에 의해, 도 4에 도시된 바와 같이, 제1 지지체(12)의 박리 전에, 보강된 다층 적층체(26)의 제2 지지체(30) 상에, 제3 박리층(32)을 통해, 개구부를 갖지 않는 제3 지지체(34)를 접착시켜도 된다. 이와 같이 함으로써, 다음 공정에서 제1 지지체(12)를 박리할 때, 다층 적층체(26)의 변형을 최소한으로 억제할 수 있다. 이 경우, 제3 박리층(32)은 제3 지지체(34)의 피접착면의 전체 영역에 적용되어도 되고, 제3 지지체(34)의 피접착면의 일부의 영역에만 적용되어도 된다.
제3 지지체(34)의 재질은 제2 지지체(30)와 동일해도 된다. 따라서, 제2 지지체(30)에 관하여 전술한 바람직한 양태는 제3 지지체(34)에도 접합하다. 제3 박리층(32)의 재질도 제2 박리층(28)과 동일할 수 있고, 제2 박리층(28)에 관하여 전술한 재질은 제3 박리층(32)에도 적합하다. 무엇보다, 제3 박리층(32)은 가용성 점착제를 포함하지 않는 것이 바람직하다. 즉, 제3 박리층(32)은 기계적인 박리를 가능하게 하는 것이 바람직하다. 제3 박리층(32)의 박리 강도는 제1 박리층(14)의 박리 강도보다도 높고, 또한 제2 박리층(28)의 박리 강도보다도 낮은 것이 바람직하다. 제3 지지체(34)의 두께는 제2 지지체(30)의 두께보다도 얇은 것이, 제3 지지체(34)를 박리하기 쉬운 점에서 바람직하다. 또한, 제3 박리층(32)과 제1 박리층(14) 또는 제2 박리층(28)과의 박리 강도의 대소 관계를 비교하는 방법으로서는, 다층 배선판 제조 공정에 있어서 박리되는 양태에 맞춘 측정에 의한 비교가 유효하다. 구체적으로는, 제1 박리층(14)의 박리 강도는, 제1 지지체(12)를 빌드업 배선층으로부터 박리할 때 발생하는 내력으로서, 제2 박리층(28)의 박리 강도는, 제2 지지체(30)를 다층 적층체(26)로부터 박리할 때 발생하는 내력으로서, 제3 박리층(32)의 박리 강도는, 제3 지지체(34)를 제2 지지체(30)로부터 박리할 때 발생하는 내력으로서 측정되는 값을 비교하면 된다.
(5) 제1 지지체의 박리
도 2의 (d)에 도시된 바와 같이, 제1 지지체(12)를, 보강된 다층 적층체(26)로부터 제1 박리층(14)의 위치에서 박리한다. 이렇게 하여 제1 지지체(12) 및 제1 박리층(14)이 박리 제거된다. 이 박리 제거는 물리적인 박리에 의해 행해지는 것이 바람직하다. 물리적 분리법은 손이나 치공구, 기계 등으로 제1 지지체(12) 등을 빌드업 배선층으로부터 벗겨냄으로써 분리하는 방법이다. 이때, 제2 박리층(28)을 통해 밀착한 제2 지지체(30)가 다층 적층체(26)를 보강하고 있음으로써, 다층 적층체(26)가 국부적으로 크게 만곡되는 것을 방지할 수 있다. 즉, 제2 지지체(30)는 제1 지지체(12)가 박리되는 동안, 박리력에 저항하기 위해 다층 적층체(26)를 보강하고, 만곡을 한층 더 효과적으로 방지 내지 억제할 수 있다. 이렇게 하여, 만곡에 의해 야기되는 경우가 있는 빌드업 배선층 내부의 배선층의 단선이나 박리를 회피하여, 다층 배선층의 접속 신뢰성을 향상시킬 수 있다. 또한, 만곡이 효과적으로 방지 내지 억제됨으로써, 다층 배선층 양면의 평탄성(동일 평면성)을 향상시킬 수 있다. 그 결과, 전기 검사 시의 프로빙을 정확하게 행할 수 있다.
특히, 제2 박리층(28)은 제1 박리층(14)보다도 박리 강도가 높은 경우, 제1 지지체(12)를 박리할 때, 제2 박리층(28)에서의 박리를 더 효과적으로 회피하면서, 제1 박리층(14)에서의 박리를 한층 더 하기 쉬워진다. 따라서, 제2 박리층(28)을 통해 다층 적층체(26)에 밀착한 제2 지지체(30)는 제1 지지체(12)의 박리 시에 있어서도 밀착 상태를 한층 더 안정적으로 유지할 수 있다.
전술한 (i)의 양태, 즉 금속층(16)의 제1 박리층(14)과 반대측의 면에 최초에 형성되는 배선층(18)이 제1 배선층(18f)인 경우에는, 도 2의 (e)에 도시된 바와 같이, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 금속층(16)을 제거하는 것이 바람직하다. 이렇게 함으로써, 제1 배선층(18f)을 노출시킬 수 있다. 금속층(16)의 제거는 플래시 에칭 등의 공지의 에칭 방법에 기초하여 행하면 된다.
전술한 (ii)의 양태, 즉 제1 배선층(18f)이 제1 지지체(12)의 박리 후에 형성되는 경우에는, 전술한 바와 같이, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 금속층(16)을 에칭함으로써, 제1 접속 패드(18fp)를 포함하는 제1 배선층(18f)을 형성해도 된다. 혹은, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 금속층(16)의 절연층(20)과 반대측의 면에 제1 접속 패드(18fp)를 포함하는 제1 배선층(18f)을 형성해도 된다.
상기 공정 후, 필요에 따라, 제1 배선층(18f)의 표면에는, 솔더레지스트층, 표면 금속 처리층[예를 들어, OSP(Organic Solderability Preservative) 처리층, Au 도금층, Ni-Pd-Au 도금층, Ni-Au 도금층 등], 전자 소자 탑재용의 금속 필러 및/또는 땜납 범프 등이 형성되어 있어도 된다.
(6) 개구부를 갖는 플레이트의 설치(임의 공정)
소망에 의해, 도 5에 도시된 바와 같이, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 보강된 다층 적층체(26)의 제1 배선층(18f)측의 면에 플레이트(36)를 설치해도 된다. 이 플레이트(36)는 개구부(36a)를 갖고 있고, 이 개구부(36a) 내에 제1 접속 패드(18fp)의 적어도 일부가 위치하도록 다층 적층체(26)에 설치된다. 플레이트(36)가 있음으로써 다층 적층체(26)의 평탄성을 제1 지지체(12)의 박리 후에 있어서도 안정적으로 유지할 수 있고, 전기 검사에 있어서의 더 확실한 프로빙을 가능하게 한다. 또한, 플레이트(36)의 개구부(36a)를 통해, 도전체(38)를 제1 접속 패드(18fp)에 접촉시킬 수도 있다. 플레이트(36)의 재질은 특별히 한정되지 않지만, 예를 들어 알루미늄, 스테인리스강, 니켈, 구리, 티타늄 및 이들의 합금이나, 유리, 세라믹, 에폭시 수지, 폴리카르보네이트 수지, 테플론(등록 상표) 수지를 들 수 있고, 이들의 적층체여도 된다. 플레이트(36)는 접착제를 통해 다층 적층체(26)에 설치해도 되고, 플레이트(36) 상에 다층 적층체(26)를 단순히 적재해도 된다. 혹은, 플레이트(36)로의 다층 적층체(26)의 설치를 진공 흡착에 의해 행해도 된다.
(7) 제3 지지체의 박리(임의 공정)
도 4에 도시된 바와 같이 제3 지지체(34)를 사용한 경우에는, 제1 지지체(12)의 박리 후이고, 또한 전기 검사 전에, 제3 지지체(34)를 보강된 다층 적층체(26)로부터 제3 박리층(32)의 위치에서 박리한다. 이 박리 공정에 있어서는, 물리적인 분리, 화학적인 분리 등이 채용될 수 있다. 물리적 분리법은, 손이나 치공구, 기계 등으로 제3 지지체(34) 등을 빌드업 배선층으로부터 벗겨냄으로써 분리하는 다층 배선판(40)을 얻는 방법이다. 제3 박리층(32)은 제1 박리층(14)보다도 높은 박리 강도를 갖고 있는 경우, 제1 박리층(14)보다도 박리되기 어렵다고 할 수 있지만, 전술한 바와 같이, 제3 박리층(32)이 발포제 포함 수지층인 경우, 박리 전에 열처리 또는 자외선 처리를 행하여 제3 박리층(32) 중의 발포제를 발포시킴으로써, 제3 박리층(32)을 취약화하고, 물리적인 박리를 용이하게 행할 수 있다.
(8) 플레이트의 분리(임의 공정)
보강된 다층 적층체(26)에 플레이트(36)를 설치한 경우에는, 전기 검사 후, 플레이트(36)를 분리하게 된다. 플레이트(36)의 분리는 공지의 방법에 기초하여 행하면 된다.
(9) 전기 검사
도 2의 (f)에 도시된 바와 같이, 보강된 다층 적층체(26)의 제n 접속 패드(18np)에 도전체(38)를 접촉시켜 전기 검사를 행한다. 필요에 따라, 제1 접속 패드(18fp)에 도전체(38)를 접촉시켜도 된다. 도전체(38)의 전형례로서는, 콘택트 프로브(접촉 단자)를 들 수 있다. 이 전기 검사는, 제1 지지체(12)의 박리 후에 행해도 되고, 제2 지지체(30)의 접착 후인 한에 있어서 제1 지지체(12)의 박리 전에 행해도 된다. 결국, 본 발명의 방법에 의하면, 제1 지지체(12)를 미리 포함하는 다층 적층체(26)에, 개구부(30a)를 구비한 제2 지지체(30)를 접착시킴으로써, 다층 적층체(26) 표면의 제n 접속 패드(18np)에 대한 제2 지지체(30)의 개구부(30a)의 위치 결정을 고정밀도로 행할 수 있고, 또한 휨의 저감에 의해 다층 적층체(26)의 양면의 바람직한 평탄성을 확보할 수 있고, 그 결과, 전기 검사를 위한 정확한 프로빙이 가능해진다. 또한, 후술하는 바와 같이, 전기 검사로서 도통 검사와 절연 검사를 동시에 행할 수도 있다.
제1 지지체(12)의 박리 전의 전기 검사는 금속층(16)을 커먼 전극(공통 전극)으로서 기능시킴으로써 행하는 것이 바람직하다. 예를 들어, 도전체(38)를 제n 접속 패드(18np)의 하나에 접촉시키는 한편, 커먼 전극(공통 전극)으로서의 금속층(16)에서 복수의 제1 접속 패드(18fp) 사이를 전기적으로 단락시킨다. 이렇게 하여, 도전체(38)를 접촉시킨 제n 접속 패드(18np)와 제1 접속 패드(18fp)의 도통을 검사할 수 있다. 이 양태에 있어서는, 금속층(16)의 에칭 후에, 절연 양부 확인을 위해 다시 전기 검사가 행해지는 것이 바람직하다.
제1 지지체(12)의 박리 후의 전기 검사는 제1 지지체(12)의 박리 후에 노출되는 금속층(16)을 에칭한 후에 행하는 것이 바람직하다. 이 경우의 바람직한 검사 방법으로서, 이하의 세 양태를 들 수 있다.
(a) 제1 접속 패드(18fp)가 노출된 면에 도전 시트를 밀착시키는 양태
도전 시트를 복수의 제1 접속 패드(18fp)와 접촉하도록 다층 배선판(40)에 밀착시킨다. 이렇게 하여 도전 시트를 커먼 전극으로서 기능시키는 한편, 제n 접속 패드(18np)에 도전체(38)를 접촉시켜 도통 검사를 행할 수 있다. 도전 시트의 예로서는, 도전 고무 시트, 금속 시트 등을 들 수 있다. 또한, 도전 시트를 제거함으로써, 절연 검사를 행할 수도 있다.
(b) 제n 접속 패드(18np)가 노출된 면에 도전 시트를 밀착시키는 양태
도전 시트를 복수의 제n 접속 패드(18np) 사이와 접촉하도록 다층 배선판(40)에 밀착시킨다. 이렇게 하여 도전 시트를 커먼층으로서 기능시키는 한편, 제1 접속 패드(18fp)에 도전체(38)를 접촉시켜 도통 검사를 행할 수 있다. 도전 시트의 예로서는, 도전 고무 시트, 금속 시트 등을 들 수 있다. 또한, 도전 시트를 제거함으로써, 절연 검사를 행할 수도 있다.
(c) 다층 배선판(40)의 양면으로부터 도전체(38)를 접촉시키는 양태
도 2의 (f)에 도시된 바와 같이, 커먼 전극을 사용하지 않고, 다층 배선판(40)의 양면으로부터 도전체(38)를 접촉시킴으로써, 도통 검사와 절연 검사의 양쪽을 행할 수 있다. 예를 들어, 제1 접속 패드(18fp)와 그것과 도통되어야 할 제n 접속 패드(18np)에 1쌍의 도전체(38)를 각각 접촉시켜 도통 검사를 행하는 한편, 제1 접속 패드(18fp)와 그것과 절연되어야 할 제n 접속 패드(18np)에 1쌍의 도전체(38)를 각각 접촉시켜 절연 검사를 행할 수 있다.
(10) 제2 지지체의 박리
전기 검사 후, 제2 지지체(30)를, 보강된 다층 적층체(26)로부터 제2 박리층(28)의 위치에서 박리하여 다층 배선판(40)을 얻는다. 이 박리 공정에 있어서는, 물리적인 분리, 화학적인 분리 등이 채용될 수 있다. 물리적 분리법은, 손이나 치공구, 기계 등으로 제2 지지체(30) 등을 빌드업 배선층으로부터 벗겨냄으로써 분리하는 다층 배선판(40)을 얻는 방법이다. 제2 박리층(28)은 제1 박리층(14)보다도 높은 박리 강도를 갖고 있는 경우, 제1 박리층(14)보다도 박리되기 어렵다고 할 수 있지만, 전술한 바와 같이, 제2 박리층(28)이 발포제 포함 수지층인 경우, 박리 전에 열처리 또는 자외선 처리를 행하여 제2 박리층(28) 중의 발포제를 발포시킴으로써, 제2 박리층(28)을 취약화하고, 물리적인 박리를 용이하게 행할 수 있다. 혹은, 제2 박리층(28)이 산 가용형 또는 알칼리 가용형 수지층의 경우, 약품(예를 들어, 산 용액 또는 알칼리 용액)으로 제2 박리층(28)을 용해시킴으로써, 물리적인 박리를 용이하게 행할 수 있다. 한편, 화학적 분리법을 채용하는 경우, 제2 지지체(30) 및 제2 박리층(28)의 양쪽을 용해하는 에칭액을 사용하여 다층 배선판(40)을 얻을 수 있다.
(11) 기타
제1 지지체(12), 제2 지지체(30) 및/또는 제3 지지체(34)의 적어도 1변이 빌드업 배선층의 단부로부터 연장 돌출되어 있는 것이 바람직하다. 이렇게 함으로써, 제1 지지체(12), 제2 지지체(30) 또는 제3 지지체(34)를 박리할 때, 단부를 파지하는 것이 가능해지고, 박리를 용이하게 할 수 있다는 이점이 있다.
적층 시트
전술한 바와 같이, 본 발명의 방법에 있어서 사용되는 적층 시트(10)는 제1 지지체(12), 제1 박리층(14) 및 금속층(16)을 차례로 구비한다. 적층 시트(10)는, 소위 캐리어를 구비한 동박의 형태여도 된다.
제1 지지체(12)의 재질은 특별히 한정되지 않고, 유리, 세라믹스, 수지 및 금속의 어느 것이어도 된다. 또한, 제1 지지체(12)의 형태도 특별히 한정되지 않고, 시트, 필름, 판 및 박의 어느 것이어도 된다. 또한, 제1 지지체(12)는 이들 시트, 필름, 판 및 박 등이 적층된 것이어도 된다. 예를 들어, 제1 지지체(12)는 유리판, 세라믹스판, 금속판 등과 같은 강성을 갖는 지지체로서 기능할 수 있는 것이어도 되고, 금속박이나 수지 필름 등과 같은 강성을 갖지 않는 형태여도 된다. 제1 지지체(12)의 바람직한 예로서는, 금속 시트, 유리 시트, 세라믹스판(플레이트), 금속 시트 및 프리프레그의 적층체, 접착제가 도포된 금속 시트, 수지 시트(특히 경질 수지 시트)를 들 수 있다. 제1 지지체(12)의 금속의 바람직한 예로서는, 구리, 티타늄, 니켈, 스테인리스강, 알루미늄 등을 들 수 있다. 세라믹스의 바람직한 예로서는, 알루미나, 지르코니아, 질화규소, 질화알루미늄(파인 세라믹스) 등을 들 수 있다. 수지의 바람직한 예로서는, 에폭시 수지, 아라미드 수지, 폴리이미드 수지, 나일론 수지, 액정 폴리머, PEEK 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리에테르술폰 수지, 폴리페닐렌술피드 수지, PTFE 수지, ETFE 수지 등을 들 수 있다. 보다 바람직하게는, 전자 소자를 탑재할 때의 가열에 수반하는 코어리스 지지체의 휨 방지의 관점에서, 열팽창 계수(CTE)가 25ppm/K 미만(바람직하게는 1.0 내지 23ppm/K, 보다 바람직하게는 1.0 내지 15ppm/K, 더욱 바람직하게는 1.0 내지 10ppm/K)의 재료이고, 그와 같은 재료의 예로서는 상술한 바와 같은 각종 수지(특히 폴리이미드 수지, 액정 폴리머 등의 저열팽창 수지), 상술한 바와 같은 각종 수지와 유리 섬유로 형성되는 프리프레그, 유리 및 세라믹스 등을 들 수 있다. 또한, 핸들링성이나 칩 실장 시의 평탄성 확보의 관점에서, 제1 지지체(12)는 비커스 경도가 500 내지 3000HV인 것이 바람직하고, 보다 바람직하게는 550 내지 2500HV, 더욱 바람직하게는 600 내지 2000HV이다.
이들 특성을 만족시키는 재료로서, 제1 지지체(12)는 수지 필름, 유리 또는 세라믹스로 구성되는 것이 바람직하고, 보다 바람직하게는 유리 또는 세라믹스로 구성되고, 특히 바람직하게는 유리로 구성된다. 예를 들어, 유리 시트이다. 유리를 제1 지지체(12)로서 사용한 경우, 경량이고, 열팽창 계수가 낮고, 절연성이 높고, 강직이고 표면이 평탄하기 때문에, 금속층(16)의 표면을 극도로 평활하게 할 수 있는 등의 이점이 있다. 또한, 제1 지지체(12)가 유리인 경우, 전자 소자 탑재 시에 유리한 표면 평탄성(동일 평면성)을 갖고 있는 점, 프린트 배선판 제조 공정에 있어서의 디스미어나 각종 도금 공정에 있어서 내약품성을 갖고 있는 점 등의 이점이 있다. 제1 지지체(12)를 구성하는 유리의 바람직한 예로서는, 석영 유리, 붕규산 유리, 무알칼리 유리, 소다석회 유리, 아미노 실리케이트 유리 및 그들의 조합을 들 수 있고, 특히 바람직하게는 무알칼리 유리이다. 무알칼리 유리는, 이산화규소, 산화알루미늄, 산화붕소 및 산화칼슘이나 산화바륨 등의 알칼리 토금속 산화물을 주성분으로 하고, 붕산을 더 함유하고, 알칼리 금속을 실질적으로 함유하지 않는 유리이다. 이 무알칼리 유리는, 0℃부터 350℃까지의 넓은 온도 대역에 있어서 열팽창 계수가 3 내지 5ppm/K의 범위에서 낮게 안정되어 있기 때문에, 전자 소자로서 반도체 칩을 탑재했을 때, 유리의 휨을 최소한으로 할 수 있다는 이점이 있다.
제1 지지체(12)의 두께는 100 내지 2000㎛가 바람직하고, 보다 바람직하게는 300 내지 1800㎛, 더욱 바람직하게는 400 내지 1100㎛이다. 이와 같은 범위 내의 두께이면, 핸들링에 지장을 초래하지 않는 적절한 강도를 확보하면서 프린트 배선판의 박형화 및 전자 부품 탑재 시에 발생하는 휨의 저감을 실현할 수 있다.
제1 지지체(12)의 제1 박리층(14)측(존재하는 경우에는 밀착 금속층측)의 표면은, JIS B 0601-2001에 준거하여 측정되는, 0.1 내지 70㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 0.5 내지 60㎚, 더욱 바람직하게는 1.0 내지 50㎚, 특히 바람직하게는 1.5 내지 40㎚, 가장 바람직하게는 2.0 내지 30㎚이다. 이와 같이 산술 평균 조도가 작을수록, 금속층(16)의 제1 박리층(14)과 반대측의 표면[금속층(16)의 외측 표면]에 있어서 바람직하게 낮은 산술 평균 조도 Ra를 초래할 수 있고, 그것에 의해, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어, 12㎛/12㎛ 내지 1㎛/1㎛)라고 하는 정도까지 고도로 미세화된 배선 패턴의 형성을 형성하는 데 적합한 것이 된다.
소망에 의해, 적층 시트(10)는 제1 지지체(12)의 제1 박리층(14)측의 표면에 밀착 금속층 및/또는 박리 보조층을 갖고 있어도 되고, 바람직하게는 밀착 금속층 및 박리 보조층을 이 순서로 갖는다.
소망에 의해 마련되는 밀착 금속층은 제1 지지체(12)와의 밀착성을 확보하는 점에서, Ti, Cr 및 Ni로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 층인 것이 바람직하고, 순금속이어도 되고, 합금이어도 된다. 밀착 금속층을 구성하는 금속은 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 특별히 제한되는 것은 아니지만, 밀착 금속층의 성막 후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 밀착 금속층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 밀착 금속층은 금속 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 밀착 금속층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 18 내지 200㎚, 특히 바람직하게는 20 내지 150㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
소망에 의해 마련되는 박리 보조층은 제1 박리층(14)과의 박리 강도를 원하는 값으로 제어하는 점에서, 구리로 구성되는 층인 것이 바람직하다. 박리 보조층을 구성하는 구리는 원료 성분이나 성막 공정 등에 기인하는 불가피 불순물을 포함하고 있어도 된다. 또한, 박리 보조층 성막 전후에 대기에 폭로되는 경우, 그것에 기인하여 혼입되는 산소의 존재는 허용된다. 무엇보다, 특별히 제한되는 것은 아니지만, 밀착 금속층과 박리 보조층은 대기 개방하지 않고 연속으로 제막되는 쪽이 바람직하다. 박리 보조층은 스퍼터링 등의 기상법에 의해 형성된 층인 것이 바람직하다. 박리 보조층은 구리 타깃을 사용한 마그네트론 스퍼터링법에 의해 형성된 층인 것이 막 두께 분포의 균일성을 향상시킬 수 있는 점에서 특히 바람직하다. 박리 보조층의 두께는 5 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 400㎚, 더욱 바람직하게는 15 내지 300㎚, 특히 바람직하게는 20 내지 200㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
제1 박리층(14)은 제1 지지체(12)의 박리를 가능하게 하는 층인 한, 재질은 특별히 한정되지 않는다. 예를 들어, 제1 박리층(14)은, 캐리어를 구비한 동박의 박리층으로서 채용되는 공지의 재료로 구성될 수 있다. 제1 박리층(14)은 유기 박리층 및 무기 박리층의 어느 것이어도 된다. 유기 박리층에 사용되는 유기 성분의 예로서는, 질소 함유 유기 화합물, 황 함유 유기 화합물, 카르복실산 등을 들 수 있다. 질소 함유 유기 화합물의 예로서는, 트리아졸 화합물, 이미다졸 화합물 등을 들 수 있다. 한편, 무기 박리층에 사용되는 무기 성분의 예로서는, Ni, Mo, Co, Cr, Fe, Ti, W, P, Zn의 적어도 1종류 이상의 금속 산화물, 금속과 비금속의 혼합물, 탄소층 등을 들 수 있다. 이들 중에서도 특히, 제1 박리층(14)은 주로 탄소를 포함하여 이루어지는 층인 것이 박리 용이성이나 막 형성성의 점 등에서 바람직하고, 보다 바람직하게는 주로 탄소 또는 탄화수소로 이루어지는 층이고, 더욱 바람직하게는 경질 탄소막인 아몰퍼스 카본, 또는 카본-질소 혼합물로 이루어진다. 이 경우, 제1 박리층(14)(즉, 탄소층)은 XPS에 의해 측정되는 탄소 농도가 60원자％ 이상인 것이 바람직하고, 보다 바람직하게는 70원자％ 이상, 더욱 바람직하게는 80원자％ 이상, 특히 바람직하게는 85원자％ 이상이다. 탄소 농도의 상한값은 특별히 한정되지 않고, 100원자％여도 되지만, 98원자％ 이하가 현실적이다. 제1 박리층(14)(특히 탄소층)은 불가피 불순물(예를 들어, 분위기 등의 주위 환경에 유래하는 산소, 탄소, 수소 등)을 포함할 수 있다. 또한, 제1 박리층(14)(특히 탄소층)에는 금속층(16)의 성막 방법에 기인하여 금속 원자가 혼입될 수 있다. 탄소는 제1 지지체(12)와의 상호 확산성 및 반응성이 작고, 300℃를 초과하는 온도에서의 프레스 가공 등을 받아도, 금속층(16)(예를 들어, 동박층)과 접합 계면 사이에서의 고온 가열에 의한 금속 결합의 형성을 방지하고, 제1 지지체(12)의 박리 제거가 용이한 상태를 유지할 수 있다. 이 제1 박리층(14)도 스퍼터링 등의 기상법에 의해 형성된 층인 것이 아몰퍼스 카본 중의 과도한 불순물을 억제하는 점, 전술한 밀착 금속층 및/또는 박리 보조층의 성막과의 연속 생산성의 점 등에서 바람직하다. 제1 박리층(14)의 두께는 1 내지 20㎚가 바람직하고, 보다 바람직하게는 1 내지 10㎚이다. 이 두께는, 층 단면을 투과형 전자 현미경의 에너지 분산형 X선 분광 분석기(TEM-EDX)로 분석함으로써 측정되는 값으로 한다.
제1 박리층(14)을 박리할 때의 제1 배선층(18f)으로의 응력 집중을 최대한 저감시켜, 박리 공정을 용이한 것으로 하는 점에서, 제1 박리층(14)의 박리 강도는 1 내지 30gf/㎝인 것이 바람직하고, 보다 바람직하게는 3 내지 20gf/㎝, 더욱 바람직하게는 4 내지 15gf/㎝이다. 제1 박리층(14)의 박리 강도는 이하와 같이 하여 측정되는 것이다. 먼저, 제1 지지체(12) 상에 제1 박리층(14)을 형성하고, 그 위에 금속층(16)으로서의 구리층을 형성한 적층 시트를 형성하고, 그 위에 두께 18㎛의 전기 구리 도금층을 형성하고, 동장 적층판을 형성한다. 그 후, JIS C 6481-1996에 준거하여, 금속층(16)과 일체로 된 전기 구리 도금층을 박리했을 때의 박리 강도(gf/㎝)를 측정한다.
제1 박리층(14)의 박리 강도는 제1 박리층(14)의 두께를 제어하는 것, 제1 박리층(14)의 조성을 선택하는 것 등에 의해 제어할 수 있다.
금속층(16)은 금속으로 구성되는 층이고, 바람직하게는 후술하는 제1 배선층(18f)으로의 급전을 가능하게 하는 급전층을 포함한다. 금속층(16) 없이 급전층은 어떤 방법으로 제조된 것이어도 되고, 예를 들어 무전해 구리 도금법 및 전해 구리 도금법 등의 습식 성막법, 스퍼터링 및 진공 증착 등의 물리 기상 성막법, 화학 기상 성막, 또는 그들의 조합에 의해 형성한 동박이어도 된다. 급전층을 구성하는 바람직한 금속은 구리이고, 그 때문에, 바람직한 급전층은 극박 구리층일 수 있다. 특히 바람직한 급전층은, 극박화에 의한 파인 피치화에 대응하기 쉬운 관점에서, 스퍼터링법이나 진공 증착 등의 기상법에 의해 형성된 구리층이고, 가장 바람직하게는 스퍼터링법에 의해 제조된 구리층이다. 또한, 극박 구리층은 무조면화의 구리층인 것이 바람직하지만, 프린트 배선판 제조 시의 배선 패턴 형성에 지장을 초래하지 않는 한 예비적 조면화나 소프트 에칭 처리나 세정 처리, 산화 환원 처리에 의해 이차적인 조면화가 발생한 것이어도 된다. 금속층(16)을 구성하는 급전층(예를 들어, 극박 구리층)의 두께는 특별히 한정되지 않지만, 상술한 바와 같은 파인 피치화에 대응하기 위해서는, 50 내지 3000㎚가 바람직하고, 보다 바람직하게는 70 내지 2500㎚, 더욱 바람직하게는 80 내지 2000㎚, 특히 바람직하게는 90 내지 1500㎚, 특히 보다 바람직하게는 120 내지 1000㎚, 가장 바람직하게는 150 내지 500㎚이다. 이와 같은 범위 내의 두께의 급전층(예를 들어, 극박 구리층)은 스퍼터링법에 의해 제조되는 것이 성막 두께의 면내 균일성이나, 시트형이나 롤형에서의 생산성의 관점에서 바람직하다.
금속층(16)의 제1 박리층(14)과 반대측의 표면[금속층(16)의 외측 표면]이, JIS B 0601-2001에 준거하여 측정되는, 1.0 내지 100㎚의 산술 평균 조도 Ra를 갖는 것이 바람직하고, 보다 바람직하게는 2.0 내지 40㎚, 더욱 바람직하게는 3.0 내지 35㎚, 특히 바람직하게는 4.0 내지 30㎚, 가장 바람직하게는 5.0 내지 15㎚이다. 이와 같이 산술 평균 조도가 작을수록, 적층 시트(10)를 사용하여 제조되는 프린트 배선판에 있어서, 라인/스페이스(L/S)가 13㎛ 이하/13㎛ 이하(예를 들어, 12㎛/12㎛ 내지 1㎛/1㎛)라는 정도까지 고도로 미세화된 배선 패턴의 형성을 형성하는 데 적합한 것이 된다. 또한, 이와 같은 평활한 표면의 경우, 산술 평균 조도 Ra의 측정에는, 비접촉식 표면 조도 측정법을 채용하는 것이 바람직하다.
금속층(16)은 2층 이상의 층 구성을 갖고 있어도 된다. 예를 들어, 금속층(16)은 상술한 급전층에 더하여, 급전층의 제1 박리층(14)측의 면에 반사 방지층을 갖고 있어도 된다. 즉, 금속층(16)은 급전층 및 반사 방지층을 포함하는 것이어도 된다. 반사 방지층은 Cr, W, Ta, Ti, Ni 및 Mo로 이루어지는 군에서 선택되는 적어도 1종의 금속으로 구성되는 것이 바람직하다. 반사 방지층은, 적어도 급전층측의 표면이 금속 입자의 집합체인 것이 바람직하다. 반사 방지층은, 전체가 금속 입자의 집합체로 구성되는 층 구조여도 되고, 금속 입자의 집합체로 이루어지는 층과 그 하부에 입자상이 아닌 층을 포함하는 복수층의 구조여도 된다. 반사 방지층의 급전층측의 표면을 구성하는 금속 입자의 집합체는, 그 금속질의 재질 및 입상 형태에 기인하여 바람직한 암색을 나타내고, 그 암색이 구리로 구성되는 배선층과의 사이에서 바람직한 시각적 콘트라스트를 초래하고, 그 결과, 화상 검사[예를 들어, 자동 화상 검사(AOI)]에 있어서의 시인성을 향상시킨다. 즉, 반사 방지층의 표면은 금속 입자의 볼록 형상에 기인하여 광이 난반사하여 검게 시인된다. 또한, 반사 방지층은 제1 박리층(14)과의 적당한 밀착성과 박리성, 급전층과의 밀착성도 우수하고, 포토레지스트층 형성 시에 있어서의 현상액에 대한 내박리성도 우수하다. 이와 같은 콘트라스트 및 시인성 향상의 관점에서, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 500 이하인 것이 바람직하고, 보다 바람직하게는 450 이하, 더욱 바람직하게는 400 이하, 특히 바람직하게는 350 이하, 가장 바람직하게는 300 이하이다. 광택도 Gs(60°)의 하한값은 낮으면 낮을수록 좋기 때문에, 특별히 한정되지 않지만, 반사 방지층의 급전층측의 표면의 광택도 Gs(60°)는 현실적으로는 100 이상이고, 보다 현실적으로는 150 이상이다. 또한, 조면화 입자의 화상 해석에 의한 경면 광택도 Gs(60°)는 JIS Z 8741-1997(경면 광택도-측정 방법)에 준거하여 시판의 광택도계를 사용하여 측정할 수 있다.
또한, 콘트라스트 및 시인성의 향상, 그리고 플래시 에칭의 균일성 향상의 관점에서, 반사 방지층의 급전층측의 표면은 SEM 화상 해석에 의해 결정되는 투영 면적 원 상당 직경이 10 내지 100㎚인 금속 입자의 집합체로 구성되는 것이 바람직하고, 보다 바람직하게는 25 내지 100㎚, 더욱 바람직하게는 65 내지 95㎚이다. 이와 같은 투영 면적 원 상당 직경의 측정은 반사 방지층의 표면을 주사형 전자 현미경에 의해 소정의 배율(예를 들어, 50000배)로 촬영하여, 얻어진 SEM상의 화상 해석에 의해 행할 수 있다. 구체적으로는, 시판의 화상 해석식 입도 분포 소프트웨어(예를 들어, Mountech Co., Ltd.사제, Mac-VIEW)를 사용하여 측정되는 투영 면적 원 상당 직경의 상가 평균값을 채용한다.
반사 방지층은, Cr, W, Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로 구성되고, 바람직하게는 Ta, Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로, 보다 바람직하게는 Ti, Ni 및 Mo에서 선택되는 적어도 1종의 금속으로, 가장 바람직하게는 Ti로 구성된다. 이들 금속은 순금속이어도 되고, 합금이어도 된다. 소정의 시트 저항을 갖고, 비아(Via) 등을 통한 도통 검사가 하기 쉬워진다. 결국, 이들 금속은 본질적으로 산화되지 않은(본질적으로 금속 산화물이 아닌) 것이 Cu와의 시각적 콘트라스트를 향상시키는 바람직한 암색을 나타내기 때문에 바람직하고, 구체적으로는, 반사 방지층의 산소 함유량이 0 내지 15원자％인 것이 바람직하고, 보다 바람직하게는 0 내지 13원자％, 더욱 바람직하게는 1 내지 10원자％이다. 결국 상기 금속은, 구리 플래시 에칭액에 대하여 용해되지 않는다는 성질을 갖고, 그 결과, 구리 플래시 에칭액에 대하여 우수한 내약품성을 나타낼 수 있다. 반사 방지층의 두께는 1 내지 500㎚인 것이 바람직하고, 보다 바람직하게는 10 내지 300㎚, 더욱 바람직하게는 20 내지 200㎚, 특히 바람직하게는 30 내지 150㎚이다.

Claims (10)

  1. 제1 지지체, 제1 박리층 및 금속층을 차례로 구비한 적층 시트를 준비하는 공정과,
    상기 금속층의 표면에, 배선층 및 절연층을 교대로 형성하여 다층 적층체를 얻는 공정이며, 최후에 형성되는 상기 배선층인 제n 배선층이 제n 접속 패드를 포함하는 공정과,
    상기 다층 적층체의 상기 적층 시트와 반대측의 표면에, 개구부를 구비한 제2 지지체를, 제2 박리층을 통해, 상기 제n 접속 패드의 적어도 일부가 상기 개구부 내에 위치하도록 접착시켜, 보강된 다층 적층체를 얻는 공정이며, 상기 제2 박리층이 상기 제2 지지체의 피접착면의 전체 영역에 또는 일부의 영역에만 적용되는 공정과,
    상기 제1 지지체를 상기 보강된 다층 적층체로부터 상기 제1 박리층의 위치에서 박리하는 공정과,
    상기 보강된 다층 적층체의 상기 제n 접속 패드에 도전체를 접촉시켜 전기 검사를 행하는 공정을 포함하며,
    상기 제2 박리층의 박리 강도가, 상기 제1 박리층의 박리 강도보다도 높은,다층 배선판의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, JIS H 3130:2012에 준거하여 측정되는, 상기 제2 지지체의 스프링 한계값 Kb0.1이 100 내지 1500N/㎟인, 방법.
  4. 제1항 또는 제3항에 있어서, 상기 금속층의 상기 제1 박리층과 반대측의 면에 최초에 형성되는 상기 배선층이, 제1 접속 패드를 포함하는 제1 배선층인, 방법.
  5. 제1항 또는 제3항에 있어서, 상기 제1 지지체의 박리 후이고, 또한 상기 전기 검사 전에, 상기 금속층을 에칭함으로써, 제1 접속 패드를 포함하는 제1 배선층을 형성하는 공정을 더 포함하는, 방법.
  6. 제1항 또는 제3항에 있어서, 상기 제1 지지체의 박리 후이고, 또한 상기 전기 검사 전에, 상기 금속층의 상기 절연층과 반대측의 면에 제1 접속 패드를 포함하는 제1 배선층을 형성하는 공정을 더 포함하는, 방법.
  7. 제4항에 있어서, 상기 제1 지지체의 박리 후이고, 또한 상기 전기 검사 전에, 상기 보강된 다층 적층체의 상기 제1 배선층측의 면에, 개구부를 갖는 플레이트를, 상기 개구부 내에 상기 제1 접속 패드의 적어도 일부가 위치하도록 설치하는 공정과,
    상기 전기 검사 후, 상기 플레이트를 분리하는 공정
    을 더 포함하는, 방법.
  8. 제4항에 있어서, 상기 전기 검사 공정이, 상기 제1 접속 패드에도 도전체를 접촉시키는 것을 포함하는, 방법.
  9. 제1항 또는 제3항에 있어서, 상기 제1 지지체의 박리 전에, 상기 보강된 다층 적층체의 상기 제2 지지체 위에, 제3 박리층을 통해, 개구부를 갖지 않는 제3 지지체를 접착시키는 공정이며, 상기 제3 박리층이 상기 제3 지지체의 피접착면의 전체 영역에 또는 일부의 영역에만 적용되는 공정과,
    상기 제1 지지체의 박리 후이고, 또한 상기 전기 검사 전에, 상기 제3 지지체를 상기 보강된 다층 적층체로부터 상기 제3 박리층의 위치에서 박리하는 공정
    을 더 포함하는, 방법.
  10. 제1항 또는 제3항에 있어서, 상기 전기 검사 후, 상기 제2 지지체를 상기 보강된 다층 적층체로부터 상기 제2 박리층의 위치에서 박리하여 다층 배선판을 얻는 공정을 더 포함하는, 방법.
KR1020197012598A 2016-12-22 2016-12-22 다층 배선판의 제조 방법 KR102657408B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/088566 WO2018116477A1 (ja) 2016-12-22 2016-12-22 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
KR20190098952A KR20190098952A (ko) 2019-08-23
KR102657408B1 true KR102657408B1 (ko) 2024-04-16

Family

ID=62626046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197012598A KR102657408B1 (ko) 2016-12-22 2016-12-22 다층 배선판의 제조 방법

Country Status (5)

Country Link
US (1) US11071214B2 (ko)
JP (1) JP6793755B2 (ko)
KR (1) KR102657408B1 (ko)
CN (1) CN110024496B (ko)
WO (1) WO2018116477A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
US11374149B2 (en) * 2019-05-09 2022-06-28 Samsung Electronics Co., Ltd. Method of manufacturing display device and source substrate structure
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法
JP6985477B1 (ja) * 2020-09-25 2021-12-22 アオイ電子株式会社 半導体装置および半導体装置の製造方法
KR102597274B1 (ko) * 2021-08-27 2023-11-02 주식회사 티에스이 신호 전송 커넥터

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3983146B2 (ja) 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
WO2005103734A1 (ja) * 2004-04-27 2005-11-03 Jsr Corporation シート状プローブおよびその製造方法並びにその応用
KR100688823B1 (ko) * 2004-07-21 2007-03-02 삼성전기주식회사 고밀도 기판의 제조방법
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4835317B2 (ja) 2006-08-10 2011-12-14 パナソニック株式会社 プリント配線板の電気検査方法
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
US9351409B2 (en) 2013-08-06 2016-05-24 Kinsus Interconnect Technology Corp. Method of manufacturing a thin support package structure
US20150041205A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Thin package structure with enhanced strength
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
JP2016114484A (ja) 2014-12-16 2016-06-23 日本特殊陶業株式会社 配線基板の検査装置、配線基板の製造方法
JP6497149B2 (ja) 2015-03-18 2019-04-10 凸版印刷株式会社 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ

Also Published As

Publication number Publication date
US20190335594A1 (en) 2019-10-31
CN110024496A (zh) 2019-07-16
JPWO2018116477A1 (ja) 2019-10-24
KR20190098952A (ko) 2019-08-23
CN110024496B (zh) 2022-04-29
US11071214B2 (en) 2021-07-20
JP6793755B2 (ja) 2020-12-02
WO2018116477A1 (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
KR102657408B1 (ko) 다층 배선판의 제조 방법
KR102493697B1 (ko) 다층 배선판의 제조 방법
TWI709215B (zh) 附載體之銅箔、以及附配線層之無芯支撐體及印刷配線板之製造方法
JP7112962B2 (ja) 多層配線板の製造方法
KR102179806B1 (ko) 다층 배선판의 제조 방법
KR102426429B1 (ko) 캐리어를 구비한 구리박 및 그 제조 방법, 그리고 배선층을 구비한 코어리스 지지체 및 프린트 배선판의 제조 방법
TW401726B (en) Multiple layer printing circuit board
JP6731060B2 (ja) 多層配線板の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant