CN110024496B - 多层电路板的制造方法 - Google Patents

多层电路板的制造方法 Download PDF

Info

Publication number
CN110024496B
CN110024496B CN201680091253.1A CN201680091253A CN110024496B CN 110024496 B CN110024496 B CN 110024496B CN 201680091253 A CN201680091253 A CN 201680091253A CN 110024496 B CN110024496 B CN 110024496B
Authority
CN
China
Prior art keywords
layer
support
peeling
connection pad
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680091253.1A
Other languages
English (en)
Other versions
CN110024496A (zh
Inventor
松浦宜范
瀬户康博
中村利美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN110024496A publication Critical patent/CN110024496A/zh
Application granted granted Critical
Publication of CN110024496B publication Critical patent/CN110024496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供能够一边降低多层层叠体挠曲一边以准确的探测进行电检查的多层电路板的制造方法。该方法包括如下工序：准备依次具备第1支撑体、第1剥离层和金属层的层叠片的工序；在金属层的表面交替地形成布线层和绝缘层而得到多层层叠体的工序，其中，作为最后形成的布线层的第n布线层包含第n连接焊盘；在多层层叠体的与层叠片相反侧的表面，夹着第2剥离层粘接具备开口部的第2支撑体，以使得第n连接焊盘的至少一部分位于开口部内，得到经增强的多层层叠体的工序，其中，第2剥离层被适用于第2支撑体的被粘接面的全部区域或仅被适用于一部分区域；在第1剥离层的位置将第1支撑体从经增强的多层层叠体剥离的工序；以及，使导电体与经增强的多层层叠体的第n连接焊盘接触来进行电检查的工序。

Description

多层电路板的制造方法
技术领域
本发明涉及多层电路板的制造方法。
背景技术
近年来，为了提高印刷电路板的安装密度而进行小型化，正在广泛进行印刷电路板的多层化。这样的多层电路板在大多便携式电子设备中出于轻量化、小型化的目的而被利用。而且，对该多层电路板要求层间绝缘层的厚度的进一步减小、及作为电路板的进一步的轻量化。
然而，薄的多层电路板操作性会随着强度降低而降低。因此，为了对薄的多层电路板进行电检查而提出了各种方法。例如，专利文献1(日本特开2008-39725号公报)中公开了如下方法：用具有开口部的平面板夹具夹持薄的印刷电路板后，使检查用探针通过开口部与检查区域的两面抵接来进行电检查。另外，专利文献2(日本特开2016-178101号公报)中公开了如下方法：在支撑体上依次形成粘接层和高电阻导电层，在高电阻导电层上形成积层布线层，然后从积层布线层的表面进行电检查。专利文献3(日本特开2016-114484号公报)中公开了如下内容：用压板和网眼板夹持电路板的端部，在工作台上配置电路板进行真空吸附，在保持该吸附状态的状态下从两面使探针抵接来进行电检查。
现有技术文献
专利文献
专利文献1：日本特开2008-39725号公报
专利文献2：日本特开2016-178101号公报
专利文献3：日本特开2016-114484号公报
专利文献4：日本特开2014-214208号公报
专利文献5：日本特开2015-170767号公报
发明内容
然而，上述的现有技术中存在各种问题。例如，专利文献1中，电路板变薄时，难以保持其自身赋予的刚性，容易发生挠曲，由于该挠曲，在用平面板夹具夹持电路板时，可能难以进行电路板相对于平面板夹具的开口部的准确定位。对于专利文献2，利用该文献中记载的方法进行的电检查仅为导通检查(连接不良的检测)，若不是在支撑体的剥离和去除高电阻导电层后则无法实施绝缘检查(布线间短路的检测)。另外，剥离后的多层层叠体成为薄的电路板，因此容易发生挠曲，依然难以进行电检查。关于专利文献3，多层层叠体较薄时，用压板按压时多层层叠体会发生挠曲，用于使探针接触的准确定位可能难以进行。
本发明人等这次得到了如下见解：在制造多层电路板时，通过使具备开口部的第2支撑体粘接于预先包含第1支撑体的多层层叠体，从而能够高精度地进行第2支撑体的开口部相对于多层层叠体表面的第n连接焊盘的定位，且通过降低挠曲而能够确保多层层叠体两面所希望的平坦性，其结果能够进行用于电检查的准确的探测。
因此，本发明的目的在于提供能够一边降低多层层叠体挠曲一边以准确的探测进行电检查的多层电路板的制造方法。
根据本发明的一个方式，提供多层电路板的制造方法，其包括如下工序：
准备依次具备第1支撑体、第1剥离层和金属层的层叠片的工序；
在所述金属层的表面交替地形成布线层和绝缘层而得到多层层叠体的工序，其中，作为最后形成的所述布线层的第n布线层包含第n连接焊盘；
在所述多层层叠体的与所述层叠片相反侧的表面，夹着第2剥离层粘接具备开口部的第2支撑体，以使得所述第n连接焊盘的至少一部分位于所述开口部内，得到经增强的多层层叠体的工序，其中，所述第2剥离层被适用于所述第2支撑体的被粘接面的全部区域或仅被适用于一部分区域；
在所述第1剥离层的位置将所述第1支撑体从所述经增强的多层层叠体剥离的工序；以及，
使导电体与所述经增强的多层层叠体的所述第n连接焊盘接触来进行电检查的工序。
附图说明
图1是示出本发明的制造方法中从层叠片的准备起至第2支撑体的粘接为止的工序的工序流程图。
图2是示出发明的制造方法中从第1支撑体的剥离起至电检查为止的工序的工序流程图。
图3是示出金属层包含防反射层和供电层且将防反射层作为公共电极(共通电极)残留时的、电检查的一个例子的截面示意图。
图4是示出使用第3支撑体使多层层叠体进一步增强的方式的截面示意图。
图5是示出使用板从多层层叠体两面进行探测的方式的截面示意图。
具体实施方式
多层电路板的制造方法
基于本发明的多层电路板的制造方法包括：(1)包含第1支撑体的层叠片的准备、(2)多层层叠体的制作、(3)具备开口部的第2支撑体的粘接、(4)根据期望进行的第3支撑体的粘接、(5)第1支撑体的剥离、(6)根据期望进行的具有开口部的板的安装、(7)根据期望进行的第3支撑体的剥离、(8)根据期望进行的板的卸下、(9)电检查、以及(10)根据期望进行的第2支撑体的剥离。需要说明的是，上述(1)～(10)的各工序无需一定按该顺序进行，在不损害技术的整合性的范围内可以按任意的顺序进行。例如，只要是在(3)第2支撑体的粘接工序之后，(9)电检查工序就可以在(5)第1支撑体的剥离工序之前进行。
以下边参照附图边对工序(1)～(10)分别进行说明。
(1)包含第1支撑体的层叠片的准备
如图1的(a)所示，准备作为用于形成多层电路板的基础的层叠片10。层叠片10依次具备：第1支撑体12、第1剥离层14和金属层16。层叠片10还可以是所谓的带有载体的铜箔的形态。金属层16是由金属构成的层，优选包含能够向后述的第1布线层18f供电的供电层。金属层16可以具有2层以上的层构成。例如，金属层16除了上述的供电层之外还可以在供电层的第1剥离层14侧的面具有防反射层。关于层叠片10的本发明的优选的方式，将在后面进行记述。
(2)多层层叠体的制作
如图1的(b)所示，在金属层16的表面交替地形成布线层18和绝缘层20，从而制作多层层叠体26。此时，作为最后形成的布线层18的第n布线层18n包含第n连接焊盘18np。图1的(b)所示的由布线层18和绝缘层20构成的逐次层叠结构通常被称为积层层或积层布线层，但本发明的制造方法中，不仅可以采用通常印刷电路板中采用的仅由公知的积层布线层的构成形成的多层层叠体的形成方法，还可以采用夹着绝缘性粘接剂层叠带有预先形成的凸块的会成为多层层叠体的一部分的层叠体的方法等，没有特别限定。
经过包括后述的工序在内的一系列的工艺而得到的多层层叠体26最终具有第1布线层18f。第1布线层18f可以包含第1连接焊盘18fp。对于该第1布线层18f，(i)从将第1布线层18f微细布线且确保第1布线层18f的第1支撑体12侧的面的平坦性的方面出发，优选作为布线层18和绝缘层20的交替层叠的最初步骤在金属层16上形成第1布线层18f，但是，(ii)也可以在剥离第1支撑体12后形成。图1和图2所示的方式基于上述(i)。另一方面，在上述(ii)的优选的方式中，也可以在剥离第1支撑体12之后且电检查之前，通过蚀刻金属层16而形成包含第1连接焊盘18fp的第1布线层18f。该方式可以在金属层16的厚度为与布线层18相同的厚度(例如3～50μm)的情况下优选地采用。或者，在上述(ii)的其它优选的方式中，还可以在剥离第1支撑体12之后且电检查之前，在金属层16的与绝缘层20相反侧的面形成包含第1连接焊盘18fp的第1布线层18f。在该方式中的第1布线层的形成可以通过使用金属层16本身作为供电层的电镀来进行。在此情况下，即使在蚀刻去除了第1布线层18f以外的区域的金属层16的情况下，金属层16也会残留在第1布线层18f与绝缘层20之间。
在上述(i)的优选的方式中，在金属层16的与第1剥离层14相反侧的面最初形成的布线层18可以是包含第1连接焊盘18fp的第1布线层18f。该方式是在层叠绝缘层20之前在金属层16上预先形成第1布线层18f的方式。在此情况下，首先，在金属层16的表面形成第1布线层18f。典型的是，第1布线层18f的形成是按照公知的方法经过光致抗蚀层的形成、电镀铜层的形成、光致抗蚀层的剥离、及根据期望的铜闪蚀而进行的。例如，如下所示。首先，在金属层16的表面以规定的图案形成光致抗蚀层。光致抗蚀层优选为感光性薄膜，例如为感光性干膜。对于光致抗蚀层，通过曝光及显影赋予规定的布线图案即可。在金属层16的露出表面(即未被光致抗蚀层掩蔽的部分)形成电镀铜层。对于电镀铜，只要通过公知的方法可进行即可，没有特别限定。接着，将光致抗蚀层剥离。其结果，电镀铜层以布线图案状残留而形成第1布线层18f，未形成布线图案的部分的金属层16露出。
前述的(i)的方式中，金属层16还可以从第1剥离层14f侧起依次包含防反射层(例如钛层)和供电层(例如铜层)。另外，还可以通过闪蚀来去除金属层16的相当于供电层的部分而使防反射层露出。在此情况下，如图3所示，金属层16(特别是供电层16b)可作为用于形成第1布线层18f的镀覆供电层发挥作用。另外，由于在形成第1布线层18f时仅使防反射层16a残留，因而如图3所示，通过使用防反射层16a作为公共电极(共通电极)，使导电体38与2个第1连接焊盘18fp接触，能够进行预导通检查。防反射层优选由选自Cr、W、Ta、Ti、Ni和Mo中的至少1种金属构成，特别优选为Ti。这些金属具有规定的片电阻(例如0.1～1000Ω/sq)，容易进行借助通孔(Via)等的导通检查。另外，由于这些金属具有不溶解于铜闪蚀液这样的性质，因此能够对铜闪蚀液呈现出优异的耐化学试剂性。
无论何种情况，均交替地形成布线层18和绝缘层20，从而得到多层层叠体26。绝缘层20为1层以上即可。即，本发明中的多层电路板40具有至少1层的绝缘层20并且具有至少2层的布线层18。
另外，可以在积层布线层的最表面的第n布线层18n上根据需要形成阻焊层和/或表面金属处理层(例如，OSP(有机可焊性保护层，Organic Solderbility Preservative)处理层、镀Au层、镀Ni-Au层、镀Ni-Pd-Au层等)。
(3)具备开口部的第2支撑体的粘接
如图1的(c)所示，在多层层叠体26的与层叠片10相反侧的表面，夹着第2剥离层28粘接具备开口部30a的第2支撑体30，使得第n连接焊盘18np的至少一部分位于开口部30a内，从而得到经增强的多层层叠体26。这样，多层层叠体26可以通过第2支撑体30以局部不被大幅弯曲的方式增强。即，可有效地防止或抑制剥离时的弯曲。这样，能够避免有时因弯曲而引起的积层布线层内部的布线层的断线、剥离，从而提高多层布线层的连接可靠性。另外，通过有效地防止和/或抑制弯曲，能够提高多层布线层表面的平坦性(共面性)。其结果，能够准确地进行电检查时的探测。
特别是，根据本发明的方法，由于多层层叠体26预先包含第1支撑体12、即被第1支撑体12全面地支撑，因此可以说一定程度上预先得到了增强。因此，即使在多层层叠体26极薄的情况下，第2支撑体30也能够准确地定位并粘接在伴随着第1支撑体12而被稳定地固定的多层层叠体26上。即，能够高精度地进行第2支撑体30的开口部30a相对于多层层叠体26表面的第n连接焊盘18np的定位。例如，可以使用半导体安装机、印刷电路板工序中使用的各种定位装置等来高精度地进行第2支撑体30的安装。
在将第2支撑体30粘接于多层层叠体26时，第2支撑体30的开口部30a只要具有使第n连接焊盘18np的至少一部分位于开口部30a内那样的形状和尺寸即可。因此，可以是仅第n连接焊盘18np的一部分位于开口部30a内的方式，也可以是例如仅第n连接焊盘18np的周缘部或端部位于开口部30a内的方式。当然，特别优选第n连接焊盘18np的全部收纳于开口部30a内的方式。
第2支撑体30开口率优选为3～90％、更优选为20～70％、进一步优选为30～60％。需要说明的是，开口率是开口部30b的总体积相对于第2支撑体30的外形体积的比例，即，是利用((开口部30a的总体积)/(第2支撑体30的外形体积))×100计算出的值。其中，第2支撑体30的外形体积是指：假设第2支撑体30无孔(即开口部30a完全被堵住)的情况下，针对第2支撑体30的形状计算出的假想的体积。若在上述范围内，则能够一边充分地确保可进行导电体38与第n连接焊盘18np的接触的区域，一边确保第2支撑体30的充分的强度而更有效地增强多层层叠体26。
第2支撑体30的维氏硬度优选低于第1支撑体12的维氏硬度。这样，将第2支撑体30层叠或剥离时，通过第2支撑体30自身的柔性而能够顺利地将层叠或剥离时可能产生的应力散逸，其结果，能够更有效地防止或抑制包含第1支撑体12的多层层叠体26的弯曲。第2支撑体30的维氏硬度优选为第1支撑体12的维氏硬度的2～99％、更优选为6～90％、进一步优选为10～85％。优选的是，第2支撑体30的维氏硬度为50～700HV且第1支撑体12的维氏硬度为500～3000HV；更优选的是，第2支撑体30的维氏硬度为150～550HV且第1支撑体12的维氏硬度为550～2500HV；进一步优选的是，第2支撑体30的维氏硬度为200～500HV且第1支撑体12的维氏硬度为600～2000HV。需要说明的是，本说明书中，维氏硬度为依据JIS Z 2244-2009中记载的“维氏硬度试验”测定的值。
为了参考，以下例示出可作为候选的各种材料的维氏硬度HV：蓝宝石玻璃(2300HV)、超硬合金(1700HV)、金属陶瓷(1650HV)、石英(水晶)(1103HV)、SKH56(高速工具钢钢材、high-speed steel)(722HV)、强化玻璃(640HV)、SUS440C(不锈钢)(615HV)、SUS630(不锈钢)(375HV)、钛合金60种(64合金)(280HV左右)、因科镍合金(耐热镍合金)(150～280HV)、S45C(机械结构用碳钢)(201～269HV)、哈斯特洛伊合金(耐腐蚀镍合金)(100～230HV)、SUS304(不锈钢)(187HV)、SUS430(不锈钢)(183HV)、铸铁(160～180HV)、钛合金(110～150HV)、黄铜(80～150HV)、及青铜(50～100HV)。
对于第2支撑体30，依据JIS H 3130：2012的反复挠曲试验测定的弹簧临界值Kb0.1优选为100～1500N/mm2、更优选为150～1200N/mm2、进一步优选为200～1000N/mm2。若在这样的范围内，则将第2支撑体30层叠或剥离时，通过第2支撑体30自身的柔性而能够顺利地将层叠或剥离时可能产生的应力散逸，其结果，能够更有效地防止和/或抑制多层层叠体26的弯曲。另外，在层叠或剥离时挠曲的第2支撑体30能够利用其弹性而瞬时恢复到原本的平板形状，因此能够有效地维持多层层叠体26的平坦性。而且，通过利用第2支撑体30的柔性和弹性，能够使被施加剥离力的第2支撑体30趋向剥离方向(即远离多层层叠体26的方向)，其结果，能够实现更顺利的剥离。
为了参考，将可作为候选的各种材料的弹簧临界值Kb0.1例示于以下的表1及表2。
[表1]
表1
Figure BDA0002078195670000091
[表2]
表2
Figure BDA0002078195670000101
第2支撑体30的材质没有特别限定，优选树脂、金属、玻璃或它们的组合。作为树脂的例子，可列举出环氧树脂、聚酰亚胺树脂、聚乙烯树脂、及酚醛树脂，也可以为由这样的树脂与纤维增强材料形成的预浸料。作为金属的例子，从上述维氏硬度、弹簧临界值Kb0.1的观点出发，可列举出不锈钢、铜合金(例如青铜、磷青铜、铜镍合金、铜钛合金)，从耐化学试剂性的观点出发，特别优选不锈钢。第2支撑体30的形态只要能够防止和/或抑制多层层叠体26的弯曲就不限定于片状，可以是薄膜、板和箔的其它形态，优选为片或板的形态。第2支撑体30还可以是层叠了这些片、薄膜、板和箔等的形态。作为第2支撑体30的典型例子，可列举出金属片、树脂片(特别是硬质树脂片)、玻璃片。从保持第2支撑体30的强度和第2支撑体30的操作容易性的观点出发，第2支撑体30的厚度优选为10μm～1mm、更优选为50～800μm、进一步优选为100～600μm。在第2支撑体30为金属片(例如不锈钢片)时，金属片中要形成第2剥离层一侧的表面的微观不平度十点高度Rz-jis(依据JIS B 0601-2001测定)优选为0.05～500μm、更优选为0.5～400μm、进一步优选为1～300μm。认为若为这样的表面粗糙度，则通过起因于表面的凹凸的锚固效果，会使与第2剥离层的密合性提高、第2剥离层中的剥离强度提高。
第2剥离层28可以被适用于第2支撑体30的被粘接面的全部区域，也可以仅被适用于第2支撑体30的被粘接面的一部分区域。换言之，第2剥离层28无论为何种形态，只要将第2支撑体30粘接于多层层叠体26即可。因此，第2剥离层28只要能够将第2支撑体30以期望的粘接性粘接于多层层叠体26，就对其构成没有特别限定。第2剥离层28的厚度优选为0.1～50μm、更优选为0.5～5μm。若为这样的厚度，则能够较高地确保多层层叠体26与第2支撑体30的密合性。
第2剥离层28例如可以是被称为粘合剂层、粘合剥离层、剥离层等公知的层。典型的是第2剥离层28具有粘合性，因此，可以说粘合剂层或粘合剥离层是典型的。当然，第2剥离层28也可以为不具有粘合性的剥离层。
作为第2剥离层28的优选方式，可列举出带有发泡剂的树脂层。该带有发泡剂的树脂层为在剥离前进行热处理或紫外线处理使其发泡从而可机械剥离的层，其剥离强度的控制可以通发泡剂含量的控制、树脂层的厚度控制来进行。作为通过热处理而发泡的类型的带有发泡剂的树脂层的例子，可列举出专利文献4(日本特开2014-214208号公报)中所公开的含有热发泡剂的粘合剂层。另外，作为通过紫外线使其发泡的类型的带有发泡剂的树脂层的例子，可列举出专利文献5(日本特开2015-170767号公报)中所公开的包含会由于紫外线的照射而生成气体的组合物的剥离层。
作为第2剥离层28的另一优选的方式，可列举出酸可溶型或碱可溶型的树脂层。该酸可溶型或碱可溶型的树脂层是通过利用化学试剂(例如酸溶液或碱溶液)使之溶解从而可剥离的层，其剥离强度的控制可以通过化学试剂可溶成分的含量控制、树脂层的厚度控制来进行。作为酸可溶型树脂的例子，可列举出将作为可溶于酸的填料的二氧化硅、碳酸钙、硫酸钡等以60wt％以上的高浓度填充而得到的树脂组合物。作为构成该树脂组合物的树脂的例子，可列举出：环氧树脂、丙烯酸树脂、甲基丙烯酸树脂、三聚氰胺树脂、聚酯树脂、苯乙烯丁二烯共聚物、丙烯腈树脂、聚酰亚胺树脂等。作为碱可溶型树脂的例子，可列举出甲基丙烯酸聚合物和丙烯酸聚合物。作为甲基丙烯酸聚合物的例子，可列举出具有碳数为1～18的烷基的甲基丙烯酸烷基酯等。另外，作为丙烯酸聚合物的例子，可列举出具有碳数为1～18的烷基的丙烯酸烷基酯。此时，为了提高树脂的强度，还可以在树脂组合物中含有苯乙烯单体、苯乙烯低聚物等。另外，还可以在树脂组合物中含有能够与这些树脂热固化的环氧树脂。进而，为了提高与环氧树脂的热固性，还可以在树脂组合物中含有胺系固化剂、酚系固化剂、含有异氰酸酯基的固化剂等。
第2剥离层28的剥离强度优选高于第1剥离层14的剥离强度。换言之，第2剥离层28优选为赋予高于第1剥离层14的剥离强度的层。需要说明的是，作为比较第2剥离层28与第1剥离层14的剥离强度的大小关系的方法，虽然也有对后述的各剥离强度的绝对值进行比较的方法，但基于与多层电路板制造工序中的剥离方式相应的测定的比较也是有效的。具体而言，比较将第1剥离层14的剥离强度设为将第1支撑体12从积层布线层剥离时产生的耐力、将第2剥离层28的剥离强度设为将第2支撑体30从多层层叠体26剥离时产生耐力而测定的值也是有效的。
第2剥离层28的剥离强度优选为第1剥离层14的剥离强度的1.02～300倍、更优选为1.05～100倍、进一步优选为3.0～50倍、特别优选为5.0～30倍。例如，第2剥离层28的剥离强度优选为30～300gf/cm、更优选为40～250gf/cm、进一步优选为50～175gf/cm、特别优选为70～150gf/cm。通过设为这样的范围，能够更有效地防止用第1剥离层14剥离第1支撑体12时向多层布线层的应力集中，其结果，能够更有效地预防多层布线层内的断线。另外，能够更有效地防止用第1剥离层14剥离时第2剥离层28的异常剥离(连锁的剥离)，因此能够更可靠地将用第1剥离层14剥离后的第1布线层18f的表面保持平坦。第2剥离层28的剥离强度可以与上述第1剥离层14的剥离强度的测定方法基本同样地操作来测定，但应当留意的是，其是指在进行紫外线照射、加热、溶解等减小剥离强度的处理前测定的剥离强度。具体而言，如下地来测定第2剥离层28的剥离强度。首先，在第2支撑体30上形成第2剥离层28，在其上层叠形成厚度18μm的铜箔，从而形成覆铜层叠板。其后，依据JIS C 6481-1996测定剥离铜箔时的剥离强度(gf/cm)。
(4)第3支撑体的粘接(任意工序)
根据期望，如图4所示，可以在剥离第1支撑体12之前，夹着第3剥离层32将不具有开口部的第3支撑体34粘接于经增强的多层层叠体26的第2支撑体30上。通过以此方式进行，在接下来的工序中将第1支撑体12剥离时，能够将多层层叠体26的变形抑制在最小限度。在此情况下，第3剥离层32既可以被适用于第3支撑体34的被粘接面的全部区域，还可以仅被适用于第3支撑体34的被粘接面的一部分区域。
第3支撑体34的材质可以与第2支撑体30相同。因此，涉及第2支撑体30的前述的优选的方式也适用于第3支撑体34。第3剥离层32的材质也可以与第2剥离层28相同，涉及第2剥离层28的前述的材质也适用于第3剥离层32。当然，第3剥离层32优选不包含可溶性粘合剂。即，第3剥离层32优选能够机械地剥离。优选第3剥离层32的剥离强度高于第1剥离层14的剥离强度且低于第2剥离层28的剥离强度。从容易剥离第3支撑体34的方面出发，第3支撑体34的厚度比第2支撑体30的厚度薄是优选的。需要说明的是，作为比较第3剥离层32与第1剥离层14或第2剥离层28的剥离强度的大小关系的方法，基于与在多层电路板制造工序中剥离的方式相应的测定进行比较是有效的。具体而言，比较将第1剥离层14的剥离强度设为将第1支撑体12从积层布线层剥离时产生的耐力、将第2剥离层28的剥离强度设为将第2支撑体30从多层层叠体26剥离时产生耐力、将第3剥离层32的剥离强度设为将第3支撑体34从第2支撑体30剥离时产生耐力而测定的值也是有效的。
(5)第1支撑体的剥离
如图2的(d)所示，在第1剥离层14的位置将第1支撑体12从经增强的多层层叠体26剥离。由此剥离去除第1支撑体12和第1剥离层14。该剥离去除优选通过物理剥离来进行。物理分离法是通过用手、夹具、机械等将第1支撑体12等从积层布线层剥离来进行分离的方法。此时，夹着第2剥离层28而密合的第2支撑体30会增强多层层叠体26，从而能够防止多层层叠体26局部较大弯曲。即，第2支撑体30在剥离第1支撑体12期间为了对抗剥离力而增强多层层叠体26，能够更进一步有效地防止和/或抑制弯曲。这样，能够避免有时因弯曲而引起的积层布线层内部的布线层的断线、剥离，从而提高多层布线层的连接可靠性。另外，通过有效地防止和/或抑制弯曲，从而能够提高多层布线层两面的平坦性(共面性)。其结果，能够准确地进行电检查时的探测。
特别是，在第2剥离层28的剥离强度第1剥离层14的剥离强度高时，将第1支撑体12剥离时，在更有效地避免在第2剥离层28的剥离的同时更容易进行在第1剥离层14的剥离。因此，夹着第2剥离层28密合于多层层叠体26的第2支撑体30即使在剥离第1支撑体12时也能够更进一步稳定地保持密合状态。
在前述的(i)的方式、即在金属层16的与第1剥离层14相反侧的面最初形成的布线层18为第1布线层18f的情况下，如图2的(e)所示，优选在剥离第1支撑体12之后且电检查之前去除金属层16。通过以此方式进行，能够使第1布线层18f露出。金属层16的去除基于闪蚀等公知的蚀刻方法进行即可。
在前述的(ii)的方式、即在剥离第1支撑体12后形成第1布线层18f的情况下，如前所述，可以在剥离第1支撑体12之后且电检查之前，通过蚀刻金属层16形成包含第1连接焊盘18fp的第1布线层18f。或者，可以在剥离第1支撑体12之后且电检查之前，在金属层16的与绝缘层20相反侧的面形成包含第1连接焊盘18fp的第1布线层18f。
上述工序之后，可以根据需要在第1布线层18f的表面形成阻焊层、表面金属处理层(例如，OSP(有机可焊性保护层，Organic Solderbility Preservative)处理层、镀Au层、镀Ni-Pd-Au层、镀Ni-Au层等)、电子元件安装用的金属支柱和/或焊料凸块等。
(6)具有开口部的板的安装(任意工序)
根据期望，如图5所示，可以在剥离第1支撑体12之后且电检查之前，在经增强的多层层叠体26的第1布线层18f侧的面安装板36。该板36具有开口部36a，以第1连接焊盘18fp的至少一部分位于该开口部36a内的方式安装。通过具有板36而在剥离第1支撑体12后也能够稳定地维持多层层叠体26的平坦性，能够实现电检查中的更可靠的探测。另外，还可借助板36的开口部36a使导电体38与第1连接焊盘18fp接触。对于板36的材质没有特别限定，例如可列举出：铝、不锈钢、镍、铜、钛和它们的合金、玻璃、陶瓷、环氧树脂、聚碳酸酯树脂、特氟龙(注册商标)树脂，还可以是它们的层叠体。板36可以接着粘接剂安装于多层层叠体26，也可以仅将多层层叠体26载置于板36上。或者，还可以通过真空吸附来进行多层层叠体26向板36的安装。
(7)第3支撑体的剥离(任意工序)
如图4所示那样使用第3支撑体34时，在剥离第1支撑体12之后且电检查之前，在第3剥离层32的位置将第3支撑体34从经增强的多层层叠体26剥离。在该剥离工序中，可以采用物理分离、化学分离等。物理分离法是通过用手、夹具、机械等将第3支撑体34等从积层布线层剥离而分离得到多层电路板40的方法。在第3剥离层32具有比第1剥离层14高的剥离强度时，可以说比第1剥离层14更难剥离，但如前述那样，在第3剥离层32为带有发泡剂的树脂层的情况，通过在剥离前进行热处理或紫外线处理来使第3剥离层32中的发泡剂发泡，从而能够使第3剥离层32脆弱化，能够容易地进行物理剥离。
(8)板的卸下(任意工序)
在经增强的多层层叠体26上安装板36时，电检查后会卸下板36。板36的卸下基于公知的方法进行即可。
(9)电检查
如图2的(f)所示，使导电体38与经增强的多层层叠体26的第n连接焊盘18np接触来进行电检查。根据需要，还可以使导电体38与第1连接焊盘18fp接触。作为导电体38的典型例子，可列举出接触探针(接触端子)。该电检查可以在剥离第1支撑体12后进行，或只要在粘接第2支撑体30后就可以在剥离第1支撑体12之前进行。无论何种情况，根据本发明的方法，通过将具备开口部30a的第2支撑体30粘接于预先包含第1支撑体12的多层层叠体26，能够高精度地进行第2支撑体30的开口部30a相对于多层层叠体26表面的第n连接焊盘18np的定位，且通过降低挠曲而能够确保多层层叠体26的两面的希望的平坦性，其结果，能够进行用于电检查的准确的探测。另外，如后述那样，还能够同时进行作为电检查的导通检查和绝缘检查。
剥离第1支撑体12之前的电检查优选通过使金属层16作为公共电极(共通电极)发挥作用来进行。例如，使导电体38与1个第n连接焊盘18np接触，另一方面，通过作为公共电极(共通电极)的金属层16使多个第1连接焊盘18fp间电短路。由此，能够对接触导电体38的第n连接焊盘18np与第1连接焊盘18fp的导通进行检查。在该方式中，理想的是在蚀刻金属层16之后再次进行用于确认绝缘优劣的电检查。
剥离第1支撑体12之后的电检查优选在剥离第1支撑体12后对露出的金属层16进行蚀刻，然后进行。作为此时优选的检查方法，可列举出以下的3种方式。
(a)使导电片与第1连接焊盘18fp露出的面密合的方式
以使导电片与多个第1连接焊盘18fp接触的方式密合于多层电路板40。由此将导电片作为公共电极发挥作用，另一方面，使导电体38与第n连接焊盘18np接触来进行导通检查。作为导电片的例子，可列举出导电橡胶片、金属片等。另外，还可以通过卸下导电片进行绝缘检查。
(b)使导电片与第n连接焊盘18np露出的面密合的方式
使导电片以与多个第n连接焊盘18np间接触的方式密合于多层电路板40。由此将导电片作为共通层发挥作用，另一方面，使导电体38与第1连接焊盘18fp接触来进行导通检查。作为导电片的例子，可列举出导电橡胶片、金属片等。另外，还可以通过卸下导电片进行绝缘检查。
(c)从多层电路板40的两面接触导电体38的方式
如图2的(f)所示，通过不使用公共电极而使导电体38从多层电路板40的两面接触，从而能够进行导通检查和绝缘检查这两者。例如可以使1对导电体38分别与第1连接焊盘18fp和应与第1连接焊盘18fp导通的第n连接焊盘18np接触来进行导通检查，另一方面，使1对导电体38分别与第1连接焊盘18fp和应该与第1连接焊盘18fp绝缘的第n连接焊盘18np接触来进行绝缘检查。
(10)第2支撑体的剥离
电检查后，在第2剥离层28的位置将第2支撑体30从经增强的多层层叠体26剥离而得到多层电路板40。在该剥离工序中，可以采用物理分离、化学分离等。物理分离法是通过用手、夹具、机械等将第2支撑体30等从积层布线层剥离来进行分离而得到多层电路板40的方法。第2剥离层28具有比第1剥离层14高的剥离强度时，可以说比第1剥离层14更难剥离，但如前述那样，在第2剥离层28为带有发泡剂的树脂层的情况下，通过在剥离前进行热处理或紫外线处理来使第2剥离层28中的发泡剂发泡，能够使第2剥离层28脆弱化，能够容易地进行物理剥离。或者，在第2剥离层28为酸可溶型或碱可溶型树脂层的情况下，通过用化学试剂(例如酸溶液或碱性溶液)使第2剥离层28溶解，能够容易地进行物理剥离。另一方面，采用化学的分离法的情况下，可以使用将第2支撑体30和第2剥离层28这两者溶解的蚀刻液得到多层电路板40。
(11)其它
优选第1支撑体12、第2支撑体30和/或第3支撑体34的至少一边从积层布线层的端部延伸出。通过以此方式进行，有将第1支撑体12、第2支撑体30或第3支撑体34剥离时能够把持端部、能够使剥离容易的优点。
层叠片
如前所述，本发明的方法中使用的层叠片10依次具备第1支撑体12、第1剥离层14和金属层16。层叠片10还可以是所谓的带有载体的铜箔的形态。
第1支撑体12的材质没有特别限定，可以为玻璃、陶瓷、树脂及金属中的任意者。另外，第1支撑体12的形态也没有特别限定，可以为片、薄膜、板及箔中的任意者。另外，第1支撑体12也可以为这些片、薄膜、板、及箔等层叠而成者。例如，第1支撑体12可以为玻璃板、陶瓷板、金属板等可作为具有刚性的支撑体而起作用的材料，也可以为金属箔、树脂薄膜等不具有刚性的材料。作为第1支撑体12的优选的例子，可列举出金属片、玻璃片、陶瓷板(板)、金属片及预浸料的层叠体、涂布有粘接剂的金属片、树脂片(特别是硬质树脂片)。作为第1支撑体12的金属的优选的例子，可列举出铜、钛、镍、不锈钢、铝等。作为陶瓷的优选的例子，可列举出氧化铝、氧化锆、氮化硅、氮化铝(精细陶瓷)等。作为树脂的优选的例子，可列举出环氧树脂、芳纶树脂、聚酰亚胺树脂、尼龙树脂、液晶聚合物、PEEK树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、聚醚砜树脂、聚亚苯基硫醚树脂、PTFE树脂、ETFE树脂等。从防止无芯支撑体随着安装电子元件时的加热而翘曲的观点出发，更优选为热膨胀系数(CTE)不足25ppm/K(优选为1.0～23ppm/K、更优选为1.0～15ppm/K、进一步优选为1.0～10ppm/K)的材料，作为这样的材料的例子，可列举出如上所述的各种树脂(特别是聚酰亚胺树脂、液晶聚合物等低热膨胀树脂)、如上所述的各种树脂与玻璃纤维形成的预浸料、玻璃及陶瓷等。另外，从处理性、确保芯片安装时的平坦性的观点出发，第1支撑体12的维氏硬度优选为500～3000HV、更优选为550～2500HV、进一步优选为600～2000HV。
作为满足所述特性的材料，第1支撑体12优选由树脂薄膜、玻璃或陶瓷构成，更优选由玻璃或陶瓷构成，特别优选由玻璃构成。例如为玻璃片。使用玻璃作为第1支撑体12的情况下，由于轻量、热膨胀系数低、绝缘性高、刚性且表面平坦，因此具有能够使金属层16的表面极度平滑等优点。另外，在第1支撑体12为玻璃的情况下，具有如下方面的优点：在电子元件安装时具有有利的表面平坦性(共面性)；在印刷电路板制造工序中的除钻污、各种镀覆工序中具有耐化学试剂性；等。作为构成第1支撑体12的玻璃的优选的例子，可列举出石英玻璃、硼硅酸玻璃、无碱玻璃、钠钙玻璃、铝硅酸盐玻璃、及它们的组合，特别优选为无碱玻璃。无碱玻璃是以二氧化硅、氧化铝、氧化硼、及氧化钙、氧化钡等碱土金属氧化物为主要成分、进而含有硼酸的实质上不含碱金属的玻璃。该无碱玻璃在0℃～350℃这样宽的温度范围中热膨胀系数为3～5ppm/K的范围，低且稳定，因此有安装半导体芯片作为电子元件时能够使玻璃的翘曲为最小限的优点。
第1支撑体12的厚度优选为100～2000μm、更优选为300～1800μm、进一步优选为400～1100μm。若为这样的范围内的厚度，则能够确保不给处理带来障碍的适当的强度，并实现印刷电路板的薄型化、以及在电子部件安装时产生的翘曲的减少。
第1支撑体12的第1剥离层14侧(密合金属层存在的情况下为密合金属层侧)的表面优选具有依据JIS B 0601-2001测定的0.1～70nm的算术平均粗糙度Ra，更优选为0.5～60nm、进一步优选为1.0～50nm、特别优选为1.5～40nm、最优选为2.0～30nm。这样算术平均粗糙度越小，金属层16的与第1剥离层14相反侧的表面(金属层16的外侧表面)越能够赋予理想的低算术平均粗糙度Ra，由此，适于在使用层叠片10制造的印刷电路板中形成高度地微细化至线/间隔(L/S)为13μm以下/13μm以下(例如12μm/12μm～1μm/1μm)的程度的布线图案。
根据期望，层叠片10可以在第1支撑体12的第1剥离层14侧的表面具有密合金属层和/或剥离辅助层，优选依次具有密合金属层及剥离辅助层。
对于根据期望设置的密合金属层，从确保与第1支撑体12的密合性的方面出发，优选为由选自由Ti、Cr及Ni组成的组中的至少1种金属构成的层，可以为纯金属，也可以为合金。构成密合金属层的金属可以包含源自原料成分、成膜工序等的不可避免的杂质。另外，虽然没有特别限制，但在密合金属层成膜后暴露于大气的情况下，允许存在起因于大气而混入的氧。密合金属层优选是通过溅射等气相法形成的层。从能够提高膜厚分布的均匀性的方面出发，密合金属层为通过使用了金属靶的磁控溅射法形成的层是特别优选的。密合金属层的厚度优选为5～500nm、更优选为10～300nm、进一步优选为18～200nm、特别优选为20～150nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
对于根据期望设置的剥离辅助层，从将与第1剥离层14的剥离强度控制为期望的值的方面出发，优选为由铜构成的层。构成剥离辅助层的铜可以包含源自原料成分、成膜工序等的不可避免的杂质。另外，在剥离辅助层成膜前后暴露于大气的情况下，允许存在起因于大气而混入的氧。当然，虽然没有特别限制，但理想的是密合金属层和剥离辅助层不进行大气开放而连续地制膜。剥离辅助层优选是通过溅射等气相法形成的层。从能够提高膜厚分布的均匀性的方面出发，剥离辅助层特别优选为通过使用铜靶的磁控溅射法形成的层。剥离辅助层的厚度优选为5～500nm、更优选为10～400nm、进一步优选为15～300nm、特别优选为20～200nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
第1剥离层14只要为能实现第1支撑体12的剥离的层，就对材质没有特别限定。例如，第1剥离层14可以由用作带载体的铜箔的剥离层的公知的材料构成。第1剥离层14可以为有机剥离层及无机剥离层中的任意者。作为有机剥离层中所用的有机成分的例子，可列举出含氮有机化合物、含硫有机化合物、羧酸等。作为含氮有机化合物的例子，可列举出三唑化合物、咪唑化合物等。另一方面，作为无机剥离层中所用的无机成分的例子，可列举出Ni、Mo、Co、Cr、Fe、Ti、W、P、Zn中的至少一种以上的金属氧化物、金属与非金属的混合物、碳层等。这些当中，特别是从剥离容易性、膜形成性的方面等出发，第1剥离层14优选为主要含碳而成的层、更优选为主要由碳或烃形成的层、进一步优选由属于硬质碳膜的非晶碳或碳-氮混合物形成。该情况下，对于第1剥离层14(即碳层)，通过XPS测定的碳浓度优选为60原子％以上、更优选为70原子％以上、进一步优选为80原子％以上、特别优选为85原子％以上。碳浓度的上限值没有特别限定，可以为100原子％，但现实中为98原子％以下。第1剥离层14(特别是碳层)可以包含不可避免的杂质(例如源自气氛等周围环境的氧、碳、氢等)。另外，起因于金属层16的成膜方法，金属原子可混入至第1剥离层14(特别是碳层)中。碳与第1支撑体12的相互扩散性及反应性小，即使经受超过300℃的温度下的压制加工等，也会防止金属层16(例如铜箔层)与接合界面之间的由高温加热导致的金属键的形成，从而能够维持第1支撑体12的剥离去除容易的状态。从抑制非晶碳中的过度的杂质的方面、与前述的密合金属层和/或剥离辅助层的成膜的连续生产性的方面等出发，优选该第1剥离层14也是通过溅射等气相法形成的层。第1剥离层14的厚度优选为1～20nm、更优选为1～10nm。该厚度采用通过用透射型电子显微镜的能量色散型X射线光谱分析器(TEM-EDX)对层截面进行分析而测定的值。
从极力减小剥离第1剥离层14时向第1布线层18f的应力集中、使剥离工序容易的方面出发，第1剥离层14的剥离强度优选为1～30gf/cm、更优选为3～20gf/cm、进一步优选为4～15gf/cm。第1剥离层14的剥离强度通过如下方式测定。首先，形成在第1支撑体12上形成第1剥离层14并在其上形成有作为金属层16的铜层的层叠片，在该层叠片上形成厚度18μm的电镀铜层而形成覆铜层叠板。其后，依据JIS C 6481-1996，测定将与金属层16成为一体的电镀铜层剥离时的剥离强度(gf/cm)。
第1剥离层14的剥离强度可以通过控制第1剥离层14的厚度、选择第1剥离层14的组成等来进行控制。
金属层16为由金属构成的层，优选包含可向后述的第1布线层18f供电的供电层。金属层16和/或供电层可以通过任意方法来制造，例如，可以是通过化学镀铜法及电解镀铜法等湿式成膜法、溅射及真空蒸镀等物理气相成膜法、化学气相成膜或它们的组合而形成的铜箔。构成供电层的优选的金属为铜，由此，优选的供电层可以为极薄铜层。从容易应对极薄化导致的细间距化的观点出发，特别优选的供电层是通过溅射法和/或真空蒸镀等气相法形成的铜层，最优选是通过溅射法制造的铜层。另外，极薄铜层优选为无粗糙化的铜层，但只要不对印刷电路板制造时的布线图案形成带来障碍，也可以是通过预备的粗糙化、软蚀刻处理、清洗处理、氧化还原处理而进行了二次的粗糙化的铜层。构成金属层16的供电层(例如极薄铜层)的厚度没有特别限定，但为了应对如上所述的细间距化，优选为50～3000nm、更优选为70～2500nm、进一步优选为80～2000nm、特别优选为90～1500nm、特别更优选为120～1000nm、最优选为150～500nm。从成膜厚度的面内均匀性、片状、卷状下的生产率的观点出发，这样的范围内的厚度的供电层(例如极薄铜层)优选通过溅射法来制造。
金属层16的与第1剥离层14相反侧的表面(金属层16的外侧表面)优选具有依据JIS B 0601-2001测定的1.0～100nm的算术平均粗糙度Ra，更优选为2.0～40nm、进一步优选为3.0～35nm、特别优选为4.0～30nm、最优选为5.0～15nm。这样算术平均粗糙度越小，越适于在使用层叠片10制造的印刷电路板中形成高度微细化至线/间隔(L/S)为以13μm以下/13μm以下(例如12μm/12μm～1μm/1μm)的程度的布线图案。需要说明的是，为上述平滑的表面的情况下，算术平均粗糙度Ra的测定中优选采用非接触式表面粗糙度测定法。
金属层16可以具有2层以上的层构成。例如，金属层16在上述供电层的基础上，可以在供电层的第1剥离层14侧的面具有防反射层。即，金属层16可以包含供电层及防反射层。防反射层优选由选自由Cr、W、Ta、Ti、Ni及Mo组成的组中的至少1种金属构成。防反射层优选至少供电层侧的表面为金属颗粒的集合体。防反射层可以为整体由金属颗粒的集合体构成的层结构，也可以为包含由金属颗粒的集合体形成的层和位于其下部的非颗粒状的层的多层的结构。构成防反射层的供电层侧的表面的金属颗粒的集合体起因于其金属质的材质及粒状形态而呈理想的暗色，该暗色带来与由铜构成的布线层之间的理想的视觉对比度，其结果，提高图像检查(例如自动图像检查(AOI))的辨识性。即，防反射层的表面由于金属颗粒的凸形状而光发生漫反射，从而被辨识为黑色。而且，防反射层与第1剥离层14的适度的密合性和剥离性、与供电层的密合性也优异、光致抗蚀层形成时对显影液的耐剥离性也优异。从这样的对比度及辨识性提高的观点出发，防反射层的供电层侧的表面的光泽度Gs(60°)优选为500以下、更优选为450以下、进一步优选为400以下、特别优选为350以下、最优选为300以下。光泽度Gs(60°)的下限值越低越好，因此没有特别限定，但防反射层的供电层侧的表面的光泽度Gs(60°)实际上为100以上、更实际上为150以上。需要说明的是，基于粗糙化颗粒的图像解析的镜面光泽度Gs(60°)可以依据JIS Z 8741-1997(镜面光泽度-测定方法)使用市售的光泽度计来测定。
另外，从提高对比度及辨识性、以及提高闪蚀的均匀性的观点出发，防反射层的供电层侧的表面优选由通过SEM图像解析确定的投影面积圆当量直径为10～100nm的金属颗粒的集合体构成、更优选为25～100nm、进一步优选为65～95nm。对于这种投影面积圆当量直径的测定，可以利用扫描型电子显微镜以规定的倍率(例如50000倍)对防反射层的表面进行拍摄，通过所得SEM图像的图像解析来进行。具体而言，采用使用市售的图像解析式粒度分布软件(例如，Mountech Co.，Ltd.制、Mac-VIEW)测定的投影面积圆当量直径的加和平均值。
防反射层由选自Cr、W、Ta、Ti、Ni及Mo中的至少1种金属构成，优选由选自Ta、Ti、Ni及Mo中的至少1种金属、更优选由选自Ti、Ni及Mo中的至少1种金属、最优选由Ti构成。这些金属可以为纯金属，也可以为合金。具有规定的片电阻，容易进行借助通孔(Via)等的导通检查。无论怎样，这些金属本质上未被氧化(本质上不为金属氧化物)会呈现出提高与Cu的视觉对比度的理想的暗色，因此优选。具体而言，防反射层的氧含量优选为0～15原子％、更优选为0～13原子％、进一步优选为1～10原子％。无论怎样，上述金属具有在铜闪蚀液中不会溶解的性质，其结果，能够对铜闪蚀液呈现出优异的耐化学试剂性。防反射层的厚度优选为1～500nm、更优选为10～300nm、进一步优选为20～200nm、特别优选为30～150nm。

Claims (9)

1.一种多层电路板的制造方法，其包括如下工序：
准备依次具备第1支撑体、第1剥离层和金属层的层叠片的工序；
在所述金属层的表面交替地形成布线层和绝缘层而得到多层层叠体的工序，其中，作为最后形成的所述布线层的第n布线层包含第n连接焊盘；
在所述多层层叠体的与所述层叠片相反侧的表面，夹着第2剥离层粘接具备开口部的第2支撑体，以使得所述第n连接焊盘的至少一部分位于所述开口部内，得到经增强的多层层叠体的工序，其中，所述第2剥离层被适用于所述第2支撑体的被粘接面的全部区域或仅被适用于一部分区域；
在所述第1剥离层的位置将所述第1支撑体从所述经增强的多层层叠体剥离的工序；以及，
使导电体与所述经增强的多层层叠体的所述第n连接焊盘接触来进行电检查的工序，
所述第2剥离层的剥离强度高于所述第1剥离层的剥离强度。
2.根据权利要求1所述的方法，其中，依据JIS H 3130：2012测定的所述第2支撑体的弹簧临界值Kb0.1为100～1500N/mm2。
3.根据权利要求1所述的方法，其中，在所述金属层的与所述第1剥离层相反侧的面最初形成的所述布线层是包含第1连接焊盘的第1布线层。
4.根据权利要求1所述的方法，其还包括如下工序：在剥离所述第1支撑体之后且所述电检查之前，通过蚀刻所述金属层而形成包含第1连接焊盘的第1布线层。
5.根据权利要求1所述的方法，其还包括如下工序：在剥离所述第1支撑体之后且所述电检查之前，在所述金属层的与所述绝缘层相反侧的面形成包含第1连接焊盘的第1布线层。
6.根据权利要求3～5中任一项所述的方法，其还包括如下工序：
在剥离所述第1支撑体之后且所述电检查之前，在所述经增强的多层层叠体的所述第1布线层侧的面安装具有开口部的板，以使得所述第1连接焊盘的至少一部分位于所述开口部内的工序；以及，
在所述电检查后，卸下所述板的工序。
7.根据权利要求3～5中任一项所述的方法，其中，所述电检查工序包括使导电体也与所述第1连接焊盘接触的步骤。
8.根据权利要求1或2所述的方法，其还包括如下工序：
在剥离所述第1支撑体之前，夹着第3剥离层使不具有开口部的第3支撑体粘接在所述经增强的多层层叠体的所述第2支撑体上的工序，其中，所述第3剥离层被适用于所述第3支撑体的被粘接面的全部区域或仅被适用于一部分区域；以及，
在剥离所述第1支撑体之后且所述电检查之前，在所述第3剥离层的位置将所述第3支撑体从所述经增强的多层层叠体剥离的工序。
9.根据权利要求1或2所述的方法，其还包括如下工序：在所述电检查之后，在所述第2剥离层的位置将所述第2支撑体从所述经增强的多层层叠体剥离，从而得到多层电路板。
CN201680091253.1A 2016-12-22 2016-12-22 多层电路板的制造方法 Active CN110024496B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/088566 WO2018116477A1 (ja) 2016-12-22 2016-12-22 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
CN110024496A CN110024496A (zh) 2019-07-16
CN110024496B true CN110024496B (zh) 2022-04-29

Family

ID=62626046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091253.1A Active CN110024496B (zh) 2016-12-22 2016-12-22 多层电路板的制造方法

Country Status (5)

Country Link
US (1) US11071214B2 (zh)
JP (1) JP6793755B2 (zh)
KR (1) KR102657408B1 (zh)
CN (1) CN110024496B (zh)
WO (1) WO2018116477A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
TWI691041B (zh) * 2019-01-29 2020-04-11 矽品精密工業股份有限公司 電子封裝件及其封裝基板與製法
US11374149B2 (en) * 2019-05-09 2022-06-28 Samsung Electronics Co., Ltd. Method of manufacturing display device and source substrate structure
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法
JP6985477B1 (ja) * 2020-09-25 2021-12-22 アオイ電子株式会社 半導体装置および半導体装置の製造方法
KR102597274B1 (ko) * 2021-08-27 2023-11-02 주식회사 티에스이 신호 전송 커넥터

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
WO2005103734A1 (ja) * 2004-04-27 2005-11-03 Jsr Corporation シート状プローブおよびその製造方法並びにその応用
IL171378A (en) 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP4835317B2 (ja) 2006-08-10 2011-12-14 パナソニック株式会社 プリント配線板の電気検査方法
JP2014214208A (ja) 2013-04-25 2014-11-17 日東電工株式会社 加熱発泡型再剥離性粘着シート
US20150041205A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Thin package structure with enhanced strength
US9351409B2 (en) * 2013-08-06 2016-05-24 Kinsus Interconnect Technology Corp. Method of manufacturing a thin support package structure
JP6299290B2 (ja) 2014-03-07 2018-03-28 富士通株式会社 回路基板の製造方法
JP2016114484A (ja) 2014-12-16 2016-06-23 日本特殊陶業株式会社 配線基板の検査装置、配線基板の製造方法
JP6497149B2 (ja) 2015-03-18 2019-04-10 凸版印刷株式会社 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR102657408B1 (ko) 2024-04-16
US11071214B2 (en) 2021-07-20
US20190335594A1 (en) 2019-10-31
WO2018116477A1 (ja) 2018-06-28
JPWO2018116477A1 (ja) 2019-10-24
KR20190098952A (ko) 2019-08-23
CN110024496A (zh) 2019-07-16
JP6793755B2 (ja) 2020-12-02

Similar Documents

Publication Publication Date Title
CN110024496B (zh) 多层电路板的制造方法
KR102493697B1 (ko) 다층 배선판의 제조 방법
TWI709215B (zh) 附載體之銅箔、以及附配線層之無芯支撐體及印刷配線板之製造方法
TWI711127B (zh) 附載體之銅箔及其之製造方法、以及附配線層之無芯支撐體及印刷配線板之製造方法
US10840180B2 (en) Production method for multilayer wiring board
US11527415B2 (en) Multilayer circuit board manufacturing method
CN109716871B (zh) 多层布线板的制造方法
CN110447313B (zh) 布线板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant