JP6985477B1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6985477B1
JP6985477B1 JP2020161408A JP2020161408A JP6985477B1 JP 6985477 B1 JP6985477 B1 JP 6985477B1 JP 2020161408 A JP2020161408 A JP 2020161408A JP 2020161408 A JP2020161408 A JP 2020161408A JP 6985477 B1 JP6985477 B1 JP 6985477B1
Authority
JP
Japan
Prior art keywords
conductive portion
conductive
insulating film
semiconductor device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020161408A
Other languages
English (en)
Other versions
JP2022054298A (ja
Inventor
敬史 鈴木
一郎 河野
昭一 児谷
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2020161408A priority Critical patent/JP6985477B1/ja
Priority to KR1020237000050A priority patent/KR20230019926A/ko
Priority to PCT/JP2021/024471 priority patent/WO2022064803A1/ja
Priority to CN202180064367.8A priority patent/CN116235295A/zh
Priority to TW110124476A priority patent/TW202234600A/zh
Application granted granted Critical
Publication of JP6985477B1 publication Critical patent/JP6985477B1/ja
Publication of JP2022054298A publication Critical patent/JP2022054298A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Abstract

【課題】高周波の送受信に適した半導体装置の製造方法を提供する。【解決手段】製造方法は、基板１０の第１面に電解めっきにより第１導電部１５を形成することと、第１導電部及び基板の第１面を覆う第１絶縁膜１７を形成することと、第１絶縁膜の一部に第１導電部の一部を露出させる開口を形成することと、第１導電部を電極として電解めっきを行い開口の内部に導電プラグ１８を形成することと、導電プラグの反対側の端部に電気的に接続する第２導電部（シード層１９、第１配線２１、シード層２３、第２配線２５ａ、２５ｂ、ポスト２７及びピラー２８の少なくとも一部）を形成することと、第２導電部に電気的に接続して半導体素子２９を配置することと、半導体素子及び第２導電部の少なくとも一部を封止材３０により封止することと、第１導電部、第１絶縁膜、導電プラグ、第２導電部、半導体素子及び封止材を一体的に基板から剥離することと、を備える。【選択図】図５

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
アンテナとして使用する配線と半導体素子とを１つのパッケージに納めた半導体装置が提案されている。（特許文献１参照）。
米国特許出願公開第２０１７／０２３６７７６号明細書
特許文献１に開示される製造方法では、半導体チップ（半導体素子）と配線を含む半導体デバイスと、誘電体層の表面にアンテナが形成されているキャリアをそれぞれ形成した後に、半導体デバイスとキャリアとを貼り合わせて半導体装置を製造する。このため、半導体デバイスに含まれる半導体素子と、キャリアに含まれるアンテナとの間の電気的な接合部分に不要な抵抗や容量を生じ易い。従って、高周波の送受信に適した半導体装置を製造することが難しい。
また、特許文献１に開示される半導体装置で、アンテナは、キャリアに含まれる誘電体層の表面に接し、誘電体層から露出して形成されているため、機械的な耐久性が弱いという課題がある。
第１の態様によると、半導体装置の製造方法は、基板の第１面の少なくとも一部に、電解めっきにより第１導電部を形成すること、前記第１導電部、および前記基板の前記第１面のうち前記第１導電部が形成されていない部分の少なくとも一部を覆う、厚さ１００μｍ以上の第１絶縁膜を形成すること、前記第１絶縁膜の一部に、前記第１導電部の一部を露出させる開口を形成すること、前記第１絶縁膜の前記開口の内周面にシード層を形成することなく、前記第１導電部を電極として電解めっきを行い、前記第１絶縁膜の前記開口の内部に、１００μｍ以上の長さの導電プラグを形成すること、前記導電プラグの前記第１導電部とは反対側の端部に電気的に接続する第２導電部を形成すること、前記第２導電部に電気的に接続して、半導体素子を配置すること、前記半導体素子および前記第２導電部の少なくとも一部を封止材により封止すること、前記第１導電部、前記第１絶縁膜、前記導電プラグ、前記第２導電部、前記半導体素子、および前記封止材を一体的に、前記基板から剥離すること、を備え、前記第１導電部は、アンテナを含む。
第２の態様によると、半導体装置は、半導体素子と、アンテナとしての第１導電部と、前記半導体素子と電気的に接続され、配線を含む第２導電部と、前記第１導電部と前記第２導電部とを電気的に接続する導電プラグと、前記第１導電部および前記第２導電部の少なくとも一部、および前記導電プラグを覆っている第１絶縁膜と、を備え、前記第１導電部の前記導電プラグとは反対側の面が前記第１絶縁膜から露出し、前記第１導電部の前記面以外の面は、前記第１絶縁膜で覆われており、前記第１導電部と前記第２導電部との間隔は１００μｍ以上であり、前記導電プラグの長さは１００μｍ以上であり、前記導電プラグは、前記第１絶縁膜の開口の内周面にシード層を形成することなく、前記第１導電部を電極として電解めっきを行うことで、前記第１絶縁膜の前記開口の内部に形成されている。
本発明の製造方法によれば、高周波の導電特性に優れた半導体装置を製造することができる。
本発明の半導体装置によれば、アンテナ部分の機械的に耐久性に優れた半導体装置を実現することができる。
一実施形態による半導体装置の製造方法を説明する図であり、初期の工程を示す図。 一実施形態による半導体装置の製造方法を説明する図であり、図１に続く工程を示す図。 一実施形態による半導体装置の製造方法を説明する図であり、図２に続く工程を示す図。 一実施形態による半導体装置の製造方法を説明する図であり、図３に続く工程を示す図。 一実施形態による半導体装置の製造方法を説明する図であり、図４に続く工程を示す図。 一実施形態の半導体装置を示す図。 第１導電部の形状の各種の例を示す図。
（一実施形態の半導体装置の製造方法）
図６は、一実施形態による半導体装置１００を示す図であり、図１から図５は、半導体装置１００の製造方法を説明するための図である。各図に矢印で示したＸ方向、Ｙ方向、およびＺ方向は、それぞれ各図において同一の方向を示し、その矢印の指し示す方向を＋方向とする。また、Ｘ方向、Ｙ方向、およびＺ方向は、相互に直交する方向である。本明細書では、Ｘ方向の位置をＸ位置、Ｙ方向の位置をＹ位置とも呼ぶ。
（基板）
図１（ａ）は、半導体装置１００を製造するための基板１０の断面図を示す図である。基板１０は、支持基板１１と、支持基板１１の上面（＋Ｚ側の面）に、支持基板１１側から順に形成された第１金属層１２および第２金属層１３を含んでいる。
基板１０の＋Ｚ側の面を、以下では「第１面」Ｓ１とも呼ぶ。
図１（ａ）および以降の各図においては、理解を容易にするために、基板１０の面内方向（Ｘ方向）に対して、基板１０の表面に垂直な方向（Ｚ方向）の長さを拡大して描いている。
なお、図１（ｂ）以降の各図においては、支持基板１１の厚さを一部省略して示している。
支持基板１１は例えばガラスから成り、支持基板１１の厚さは一例として１００〜２０００μｍ程度である。
第１金属層１２は、一例としてチタンを含む層であり、第１金属層１２の厚さは一例として、０．０５〜１．０μｍ程度である。第１金属層１２は、チタンの代わりにＴｉ合金層（例えばＷｔｉ、ＴｉＡｌ）、Ｎｉ、Ｃｒ、Taなどを含むものであっても良い。
第２金属層１３は、一例として銅を含む層であり、第１金属層１２の厚さは一例として、０．１〜３．０μｍ程度である。第２金属層１３は、銅の代わりにＣｕ合金層（例えばＴｉＣｕ、ＴｉＣｕＦｅ）Ｎｉ、Ｃｒ、Taなどを含むものであっても良い。
支持基板１１と第１金属層１２との間に、炭素等を主成分とする不図示の剥離層が形成されていても良い。
上記の条件に適した、第１金属層１２、第２金属層１３が少なくとも形成された支持基板１１が販売されていれば、それを購入して使用することができる。
（第１導電部の形成）
図１（ｂ）は、基板１０の＋Ｚ側の面である第１面Ｓ１の上に、すなわち第２金属層１３の上に、第１導電部１５およびアライメントマーク１６を形成した状態を示している。第１導電部１５およびアライメントマーク１６の形成に際しては、始めに第１面Ｓ１上の、すなわち第２金属層１３上の全面にフォトレジスト１４を形成し、このフォトレジスト１４に第１導電部１５およびアライメントマーク１６の形状に対応する所望の開口部を形成する。そして、基板１０をめっき液に浸し電解銅めっきを行うことで、第２金属層１３が露出する部分（すなわちフォトレジスト１４の開口部）に銅がめっきされ、第１導電部１５およびアライメントマーク１６が形成される。
その後、フォトレジスト１４を除去する。
第１導電部１５は、後述する半導体装置１００において、アンテナとなる部分である。
図１（ｃ）は、第１導電部１５およびアライメントマーク１６が形成された基板１０を＋Ｚ方向から見た上面図を示す図である。図１（ｃ）に示したように、第１導電部１５は、一例としてＸ方向に所定の間隔だけ離れて配置される、Ｙ方向に延びた概ね楕円形の２つの導電部を有するアンテナ部を構成している。
Ｘ方向は、ＸＹ面と一致している第１面Ｓ１の面内の第１方向ということができる。
なお、第１導電部１５は、上述したアンテナ部以外の部分をさらに含んでいても良い。また、アンテナ部は、２つに限らず、Ｘ方向に所定の間隔だけ離れて配置される３つ以上の導電部を有していても良い。
アライメントマーク１６と第１導電部１５とは、同一のリソグラフィー工程において同時に形成された開口に基づいて形成されているので、両者のＸ方向およびＹ方向の位置関係は正確に把握されている。従って、以降の工程においては、アライメントマーク１６のＸ位置およびＹ位置を計測することにより、第１導電部１５のＸ位置およびＹ位置を正確に把握することができる。
（第１絶縁膜の形成）
図２（ａ）は、基板１０上に、第１導電部１５およびアライメントマーク１６を覆うように第１絶縁膜１７を形成した状態を示している。第１絶縁膜１７は、基板１０の第１面Ｓ１のうち、第１導電部１５と第１導電部１６が形成されていない部分の少なくとも一部を覆うように形成される。
第１絶縁膜１７は、一例として第１導電部１５およびアライメントマーク１６を含む支持基板１１上に、ＡＢＦフィルムを貼り付けることにより形成する。第１絶縁膜１７の厚さＴ１は、一例として１００μｍ以上である。第１絶縁膜１７を、液体状の材料を塗布することにより形成しても良い。
（開口の形成）
図２（ｂ）は、第１絶縁膜１７のうちの、第１導電部１５の一部の上方（＋Ｚ方向）に相当する部分に、開口１７ａを形成した状態を示している。開口１７ａは第１絶縁膜１７の所定の箇所にレーザ光等の整形された光を照射して、第１絶縁膜１７の一部を蒸発させることにより形成する。第１導電部１５の一部は、開口１７ａにより露出されている。
開口１７ａの形成に先立って、不図示の位置検出装置を用いて、アライメントマーク１６のＸ位置およびＹ位置を計測する。そして、アライメントマーク１６の位置計測結果に基づいて、第１導電部１５の中の所望の部分に対応する第１絶縁膜１７のＸ位置およびＹ位置に一致させて光を照射して、開口１７ａを形成する。
（導電プラグの形成）
図２（ｂ）に示した開口１７ａの内部に、第１導電部１５を電極として電解めっきを行う。
図２（ｃ）は、開口１７ａの内部に、第１導電部１５を電極とした電解銅めっきにより、銅を主成分とする導電プラグ１８が形成された状態を示している。導電プラグ１８の長さ（Ｚ方向の長さ）は、一例として１００μｍ以上である。なお、導電プラグ１８の長さは、第１絶縁膜１７の厚さＴ１より短くても良い。
なお、開口１７ａの内周面にシード層を形成して導電プラグ１８の電解めっきを行なう場合、開口１７ａの＋Ｚ側の端部の近傍の内周面には、開口１７ａの−Ｚ側の端部の近傍に比べて、めっき液から金属が供給されやすいため、めっきの成膜速度が速くなる。このため、開口１７ａは、その＋Ｚ側の端部の近傍のみが金属で埋まり、−Ｚ側の端部の近傍は空洞となってしまう恐れがある。この結果、十分に低い電気抵抗を有する導電プラグ１８が形成できない恐れがある。
これに対し、一実施形態においては、上述したとおり、開口１７ａの内周面にシード層を形成することなく、第１導電部１５を電極として電解めっきを行うため、開口１７ａには、その−Ｚ側の端部（第１導電部１５に近い側）から、順次金属が埋め込まれていく。従って、一例として１００μｍ以上の厚さを有する第１絶縁膜１７に形成された深い開口１７ａの内部に、空洞のない、十分に低い電気抵抗を有する導電プラグ１８を形成することができる。
また、第１導電部１５の表面にシード層を形成することなく、電解めっきにより形成された第１導電部１５の表面に、電解めっきにより銅を形成して導電プラグ１８としているため、第１導電部１５と導電プラグ１８とを、強固に接合させることができる。さらに、第１導電部１５と導電プラグ１８との間に、シード層を含まないため、第１導電部１５と導電プラグ１８との間に形成される静電容量を小さく抑えることができる。これにより、第１導電部１５と導電プラグ１８との間に流れる高周波電流に対するインピーダンスを小さく抑えることができる。
なお、導電プラグ１８の径は、開口１７ａの径Ｄ１と概ね一致する。従って、導電プラグ１８の電気抵抗を低減するためには、開口１７ａの径Ｄ１は大きい程良いが、一方で、開口１７ａの径Ｄ１が大き過ぎると、第１導電部１５と導電プラグ１８との間に形成される静電容量が増大してしまう。
そこで、一例として、開口１７ａの径Ｄ１は、第１絶縁膜１７の厚さＴ１と同程度とする。また、一例として開口１７ａの径Ｄ１は、１００μｍ以上であっても良い。さらなる一例として、開口１７ａの径Ｄ１は、第１絶縁膜の厚さＴ１の０．５倍以上、かつ４倍以下であっても良い。
ここで、開口１７ａの径Ｄ１とは、開口１７ａが円形であればその直径に相当し、開口１７ａが正方形であれば、その１辺の長さに相当する。また、径Ｄ１は、開口１７ａが概ね楕円形であればその長半径と短半径の和に相当し、概ね長方形であれば、対向しない２つの辺の長さの平均値に相当する。
（第１配線および第２配線の形成）
図２（ｃ）に示した、導電プラグ１８および第１絶縁膜１７の＋Ｚ側の端面、および開口１７ａの内周面の一部に、無電解銅めっき等により導電性のシード層を形成する。
図２（ｄ）は、シード層１９が形成された状態を示す図である。
図３（ａ）は、シード層１９の上（＋Ｚ側）に、第１配線２１が形成された状態を示す図である。第１配線２１の形成に際しては、シード層１９の上（＋Ｚ側）にラミネート等によりドライフィルムレジスト２０を形成し、ドライフィルムレジスト２０の所定部分を露光した後に現像することで、ドライフィルムレジスト２０の所定位置に開口を形成する。そして、シード層１９を電極として、ドライフィルムレジスト２０の開口の内部に銅等の金属を電解めっきすることにより、第１配線２１を形成する。
その後、ドライフィルムレジスト２０をエッチング等により除去するとともに、第１配線２１をエッチングマスクとしてシード層１９をエッチングにより除去する。
図３（ｂ）は、第１配線２１が形成され、ドライフィルムレジスト２０およびシード層１９が除去された状態を示している。
図３（ｃ）は、第１配線２１の上（＋Ｚ側）に、第２絶縁膜２２が形成され、第２絶縁膜２２の一部に開口２２ａが形成された状態を示している。
第１絶縁膜１７および第１配線２１の上（＋Ｚ側）への第２絶縁膜２２の形成は、上述した第１絶縁膜１７と同様に、ＡＢＦフィルムを貼り付けることにより行う。第２絶縁膜１７の厚さは、一例として３０〜５０μｍ程度である。
開口２２ａの形成は、第２絶縁膜２２の所定の箇所にレーザ光等の整形された光を照射することにより、第２絶縁膜２２の一部を蒸発させることにより行う。図３（ｃ）に示したとおり、第１配線２１の一部は、開口２２ａにより露出されている。
図３（ｃ）に示した、第２絶縁膜２２の＋Ｚ側の端面、開口２２ａから露出する第１配線２１の一部、および開口２２ａの内周面に、無電解銅めっき等により導電性のシード層を形成する。
図３（ｄ）は、シード層２３が形成された状態を示す図である。
図４（ａ）は、シード層２３の上（＋Ｚ側）に、第２配線２５ａ、２５ｂが形成された状態を示す図である。以下では、第２配線２５ａ、２５ｂを合わせて第２配線２５とも呼ぶ。第２配線２５は、上述した第１配線２１と同様に、シード層２３の上（＋Ｚ側）に形成したドライフィルムレジスト２４の所定位置に開口を形成し、シード層２３を電極として銅等の金属を電解めっきすることにより形成する。
そして、ドライフィルムレジスト２４をエッチング等により除去する。
図４（ｂ）は、第２配線２５ｂの上（＋Ｚ側）に、ポスト２７が形成された状態を示している。ポスト２７は、上述した第２配線２５と同様に、シード層２３および第２配線２５の上（＋Ｚ側）に形成したドライフィルムレジスト２６の所定位置に開口２６ａを形成し、開口２６ａ内に第２配線２５を電極として銅等の金属を電解めっきすることにより形成する。
その後、ドライフィルムレジスト２６をエッチング等により除去するとともに、第２配線２５をエッチングマスクとしてシード層２３をエッチングにより除去する。
（半導体素子の配置）
図４（ｃ）は、基板１０上に形成された第２配線２５ａに対して、ピラー２８を介して半導体素子２９が接合された状態を示している。半導体素子２９は、ＲＦ集積回路、ＣＰＵ等のロジック回路ＩＣ、またはＤＲＡＭ等のメモリーＩＣ等の、半導体ウエハから切断された半導体集積回路チップである。
半導体素子２９の半導体集積回路が形成された主面（−Ｚ側の面）の一部には、第２配線２５ａへの接合に先立って、ピラー２８および、はんだ（不図示）を形成しておく。半導体素子２９の接合は、各種のフリップチップホンダーを用いて行うことができる。
また、基板１０への接合に先立って、裏面（主面と反対側の面）を研磨し、半導体素子２９を７０μｍから１５０μｍ程度の厚さにしておいても良い。
以上で説明した、シード層１９、第１配線２１、シード層２３、第２配線２５、ポスト２７、およびピラー２８の少なくとも一部を、本明細書では「第２導電部」とも呼ぶ。第２導電部は、導電プラグ１８の第１導電部１５とは反対側（＋Ｚ側）の端部に電気的に接続されている。また、半導体素子２９は、第２導電部に電気的に接続して配置されている。
なお、図４（ｃ）は、第２導電部等が形成された基板１０および半導体素子２９の一部における断面を示しているため、第２配線２５ａと第２配線２５ｂは絶縁されて示されているが、第２配線２５ａと第２配線２５ｂは、一部において電気的に導通していても良い。また、第１導電部１５と第２配線２５ｂについても、一部において電気的に導通していても良い。
（封止材による封止）
半導体素子２９、ピラー２８、第２配線２５、およびポスト２７の少なくとも一部を封止材により封止する。
図５（ａ）は、基板１０上の第２絶縁膜２２上に形成された半導体素子２９、ピラー２８、第２配線２５、およびポスト２７の少なくとも一部が封止材３０により封止された状態を示している。
封止材３０として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用しても良い。封止は、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成しても良い。あるいは、トランスファモールド法によって形成しても良い。封止材３０の厚さは一例として、２００〜７００μｍ程度である。
なお、ピラー２８、第２配線２５、およびポスト２７は、いずれも上述した第２導電部に含まれる。従って、この封止は、換言すれば、半導体素子２９、および第２導電部の少なくとも一部を封止材により封止するものであると言える。
（第３配線の形成）
図５（ｂ）は、封止材３０の上（＋Ｚ側）に、第３配線３１が形成された状態を示す図である。第３配線３１の形成に際しては、封止材３０のうちの、Ｘ位置およびＹ位置がポスト２７の少なくとも一部と一致する部分に、リソグラフィーにより開口３０ａを形成する。そして、封止材３０の上端面と、開口３０ａの内周面、および開口３０ａから露出するポスト２７の上端に不図示のシード層を形成する。
そして、上述した第１配線２１と同様に、不図示のシード層上（＋Ｚ側）に形成した不図示のドライフィルムレジストの所定位置に開口を形成し、シード層を電極として銅等の金属を電解めっきすることにより第３配線３１を形成する。第３配線３１の形成後に、不図示のドライフィルムレジストを除去し、第３配線３１をエッチングマスクとして不図示のシード層をエッチングにより除去する。
図５（ｂ）に示した、第１導電部１５、第１絶縁膜１７、第２絶縁膜２２、導電プラグ１８、第２導電部（１９、２１、２３、２５、２７、２８）、半導体素子２９、封止材３０、および第３配線３１を合わせて、以下では「中間生成体」５０とも呼ぶ。
（基板からの剥離）
中間生成体５０を、一体的に、基板１０から剥離する。図５（ｃ）は、基板１０から剥離された中間生成体５０を示している。
中間生成体５０を基板１０からの剥離する際には、一例として、始めに基板１０を構成する支持基板１１を、中間生成体５０、および中間生成体５０と一体的に形成されている第２金属層１３と第１金属層１２から剥離しても良い。そして、その後、中間生成体５０から第１金属層１２および第２金属層１３を、エッチング等により順次除去しても良い。
基板１０を中間生成体５０から剥離することにより、基板１０の第２金属層１３に密着して形成されていた第１導電部１５が、中間生成体５０の−Ｚ側の端面に露出する。ただし、第１導電部１５のうち、第１絶縁膜１７から露出する部分は、その−Ｚ側の端面、すなわち第１導電部１５の導電プラグ１８側とは反対側の面だけである。そして、第１導電部１５の−Ｚ側の端面以外の面は第１絶縁膜１７で覆われている。
（第３金属層およびはんだボールの形成）
図６は、完成した半導体装置１００の断面を示す図である。
図５（ｃ）に示した中間生成体５０に対して、第１絶縁膜１７から露出している第１導電部１５の−Ｚ側端面に第３金属層３２を形成し、第３配線３１の＋Ｚ側端面の少なくとも一部にはんだボール３３を形成することにより、図６に示した半導体装置１００が完成する。
第３金属層３２は、一例として、第１導電部１５側から順に、ニッケルを主成分とする層、パラジウムを主成分とする層、および金を主成分とする層を、めっきにより積層して形成する。この場合、第３金属層３２の下端部（−Ｚ側の端部）は、耐腐食性の高い金で覆われる。
なお、ニッケルを主成分とする層、またはパラジウムを主成分とする層の少なくとも一方は、形成を省略しても良い。
第３配線３１の＋Ｚ側端面へのはんだボール３３の形成は、第３配線３１の＋Ｚ側端面に、はんだボール３３を配置し、加熱リフローを行うことで形成する。
以上の工程により、図６に示した半導体装置１００が完成する。
なお、以上の説明においては、第１導電部１５、導電プラグ１８、第１配線２１、第２配線２５、および第３配線３１は、いずれも電解銅めっきにより形成するものとしたが、それらのうちの少なくとも一部を、他の金属の電解めっきにより形成しても良い。
ただし、特に第１導電部１５と導電プラグ１８とについては、同じ材料の物質（金属）で形成することにより、それらの結合の強度を一層向上させることができる。
なお、以上の説明においては、第１絶縁膜１７は一種類の材料で形成するものしているが、相互に異なる材料からなる複数の膜を重ねて形成しても良い。複数の膜としては、例えば、相互に線膨張係数の異なる材料の膜を用いても良い。例えば、線膨張係数は相対的に大きいが第１導電部１５等との密着性が高い材料の膜と、線膨張係数が相対的に小さい膜とを、重ねて形成しても良い。この場合、第１導電部１５等との密着性を高めつつ、かつ、第１絶縁膜１７の線膨張係数を全体として小さく抑えることができる。
また、第１配線２１の形成のためのシード層１９の形成は、図２（ｄ）に示したように、導電プラグ１８および第１絶縁膜１７の＋Ｚ側の端面、および開口１７ａの内周面の一部に直接、シード層１９を形成する方法には限られない。例えば、図２（ｃ）に示した状態の、第１絶縁膜１７および導電プラグ１８の上（＋Ｚ側）に、ＡＢＦフィルム等により第３絶縁膜を形成し、第３絶縁膜のうちＸ位置およびＹ位置が導電プラグ１８と一致する部分に開口を形成しても良い。そして、この開口から露出した導電プラグ１８、第３絶縁膜の＋Ｚ側の端面、およびこの開口の内周面にシード層１９を形成しても良い。
なお、アライメントマーク１６は、図１（ｂ）および図１（ｃ）に示したように第１導電部１５の近傍に形成するのではなく、第１導電部１５からＸ方向またはＹ方向に離れた位置に形成しても良い。例えば、基板１０の第１面Ｓ１のうちの、後の工程で第１絶縁膜１７に覆われない周辺部にアライメントマーク１６を形成しても良い。
なお、図１から図５においては、１個の半導体装置１００の製造工程を示しているが、基板１０を半導体装置１００よりも十分に大きな基板とし、基板１０上に半導体装置１００をＸ方向またはＹ方向に複数並べて形成しても良い。この場合には、一体的に形成された複数の中間生成体５０から基板１０を剥離した後に、一体的に形成された複数の中間生成体５０を切断して個片化すると良い。
この場合、アライメントマーク１６は、複数の半導体装置１００のそれぞれに対応してそれぞれ形成しても良い。あるいは、半導体装置１００の配列数よりも少ない数のアライメントマーク１６を配置しても良い。この場合には、アライメントマーク１６は、後の工程で第１絶縁膜１７に覆われない周辺部にアライメントマーク１６を形成しても良い。
なお、以上の説明においては、基板１０の上に、第１配線２１、第２配線２５、および第３配線３１の３層の配線を形成するものとしたが、基板１０の上に形成する配線の層数は、これに限られるものではない。すなわち、配線は１層であっても良く、４層以上であっても良い。４層以上の配線の形成についても、上述した第１配線２１、第２配線２５、または第３配線３１と同様の方法で形成すればよい。
また、半導体装置１００の用途によっては、上述のはんだボール３３の形成、または第３金属層３２の形成の少なくとも一方を省略してもよい。
なお、半導体装置１００においてアンテナとなる部分である第１導電部１５の基板１０の第１面Ｓ１内における形状は、図１（ｃ）に示した略楕円形状を有する２つの部分に限られるわけではなく。他の形状であっても良い。
図７（ａ）から図７（ｃ）は、それぞれ、基板１０の第１面Ｓ１内に形成する第１導電部１５の他の形状の例を表す図である。図７（ａ）に示した例では、第１導電部１５の形状は、略正方形の導電部がＸ方向に２列、Ｙ方向に２列の計４個配置された形状である。
図７（ｂ）に示した例では、第１導電部１５の形状は、略円形の導電部がＸ方向に２列、Ｙ方向に２列の計４個配置された形状である。そして、図７（ｃ）に示した例では、第１導電部１５の形状は、略正方形の導電部がＸ方向に４列、Ｙ方向に４列の計１６個配置された形状である。
（一実施形態の半導体装置の製造方法の効果）
（１）以上の半導体装置の製造方法は、基板１０の第１面Ｓ１の少なくとも一部に、電解めっきにより第１導電部１５を形成すること、第１導電部１５、および基板１０の第１面Ｓ１のうち第１導電部１５が形成されていない部分の少なくとも一部を覆う第１絶縁膜１７を形成すること、第１絶縁膜１７の一部に、第１導電部１５の一部を露出させる開口１７ａを形成すること、第１絶縁膜１７の開口１７ａの内周面にシード層を形成することなく、第１導電部１５を電極として電解めっきを行い、第１絶縁膜１７の開口１７ａの内部に導電プラグ１８を形成すること、を備えている。さらに、導電プラグ１８の第１導電部１５とは反対側の端部に電気的に接続する第２導電部（１９、２１、２３、２５、２７、２８）を形成すること、第２導電部に電気的に接続して、半導体素子２９を配置すること、半導体素子２９および第２導電部の少なくとも一部を封止材３０により封止すること、第１導電部１５、第１絶縁膜１７、導電プラグ１８、第２導電部、半導体素子２９、および封止材３０を一体的に、基板１０から剥離すること、を備えている。
この構成により、第１絶縁膜１７の厚さが厚く、従って開口１７ａの深さが深い場合であっても、開口１７ａの内部に確実に導電プラグ１８を形成することができ、電気抵抗およびインピーダンスの低い導電プラグ１８を製造することができる。従って、高周波の導電特性に優れた半導体装置を製造することができる。
（２）第１絶縁膜１７として、１００μｍ以上の厚さの絶縁膜を形成し、導電プラグ１８として１００μｍ以上の長さのプラグを形成することにより、第１導電部１５と第１配線２１との間隔を、１００μｍ以上の長さとすることができる。これにより、第１導電部１５をアンテナとして使用した場合において、アンテナに対する第１配線２１からの電磁的な悪影響を低減することができるため、高性能な通信用の半導体装置を製造することができる。
（一実施形態の半導体装置）
上述したように、図６は、上述した一実施形態の半導体装置の製造方法により製造された一実施形態の半導体装置１００を示す図である。上述した一実施形態の半導体装置の製造方法において説明した半導体装置１００の構成や特徴は、全て一実施形態の半導体装置１００についても援用されるものであるため、それらについての説明は重複するため省略する。
（一実施形態の半導体装置の効果）
（３）半導体装置１００は、半導体素子２９と、アンテナとしての第１導電部１５と、半導体素子２９と電気的に接続されている第２導電部（１９、２１、２３、２５、２７、２８）と、第１導電部１５と第２導電部とを電気的に接続する導電プラグ１８とを備えている。半導体装置１００は、さらに、第１導電部１５および第２導電部の少なくとも一部、および導電プラグ１８を覆っている第１絶縁膜１７と、を備えている。そして、第１導電部１５の導電プラグ１８とは反対側の面が第１絶縁膜１７から露出し、第１導電部１５の前記導電プラグの導電プラグ１８とは反対側の面以外の面は、第１絶縁膜１７で覆われている。
この構成においては、アンテナとしての第１導電部１５は、その殆どが、第１絶縁膜１７の内部に埋没して設けられているため、外部から異物が第１導電部１５に接触しても、第１導電部１５は剥離または損傷することがない。従って、アンテナ部分の機械的な耐久性に優れた半導体装置を実現することができる。
（４）第１導電部１５と第２導電部（１９、２１、２３、２５、２７、２８）との間隔を１００μｍ以上とし、導電プラグ１８の長さを１００μｍ以上とすることで、アンテナとしての第１導電部１５に対する第２導電部からの電磁的な悪影響を低減することができるため、高性能な通信用の半導体装置を実現することができる。
（５）第１導電部１５の導電プラグ１８とは反対側の面に、金を含む金属の膜が形成されている構成とすることで、アンテナとしての第１導電部１５の耐腐食性を高めた半導体装置を実現することができる。
本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１００：半導体装置、１１：支持基板、１２：第１金属層、１３：第２金属層、１５：第１導電部、１６：アライメントマーク、１７：第１絶縁膜、１７ａ：開口、１８：導電プラグ、２１：第１配線、２５（２５ａ，２５ｂ）：第２配線、２７：ポスト、２８：ピラー、２９：半導体素子、３０：封止材、３２：第３金属層、３３：はんだボール

Claims (8)

  1. 基板の第１面の少なくとも一部に、電解めっきにより第１導電部を形成すること、
    前記第１導電部、および前記基板の前記第１面のうち前記第１導電部が形成されていない部分の少なくとも一部を覆う、厚さ１００μｍ以上の第１絶縁膜を形成すること、
    前記第１絶縁膜の一部に、前記第１導電部の一部を露出させる開口を形成すること、
    前記第１絶縁膜の前記開口の内周面にシード層を形成することなく、前記第１導電部を電極として電解めっきを行い、前記第１絶縁膜の前記開口の内部に、１００μｍ以上の長さの導電プラグを形成すること、
    前記導電プラグの前記第１導電部側とは反対側の端部に電気的に接続する第２導電部を形成すること、
    前記第２導電部に電気的に接続して、半導体素子を配置すること、
    前記半導体素子および前記第２導電部の少なくとも一部を封止材により封止すること、
    前記第１導電部、前記第１絶縁膜、前記導電プラグ、前記第２導電部、前記半導体素子、および前記封止材を一体的に、前記基板から剥離すること、を備え、
    前記第１導電部は、アンテナを含む、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記開口の径は、前記第１絶縁膜の厚さの０．５倍以上、かつ４倍以下である、半導体装置の製造方法。
  3. 請求項１または請求項２に記載の半導体装置の製造方法において、
    前記第１絶縁膜の形成は、相互に線膨張係数の異なる複数の膜を重ねて形成する、半導体装置の製造方法。
  4. 請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法において、
    前記第１導電部、前記第１絶縁膜、前記導電プラグ、前記第２導電部、前記半導体素子、および前記封止材を一体的に前記基板から剥離した後に、前記第１導電部の前記導電プラグとは反対側の面に、金を含む金属をめっきする、半導体装置の製造方法。
  5. 請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法において、
    前記第１導電部は、前記第１面内の少なくとも第１方向に所定の間隔だけ離れて配置される複数の導電部を有するアンテナ部を含む、半導体装置の製造方法。
  6. 半導体素子と、
    アンテナとしての第１導電部と、
    前記半導体素子と電気的に接続される第２導電部と、
    前記第１導電部と前記第２導電部とを電気的に接続する導電プラグと、
    前記第１導電部および前記第２導電部の少なくとも一部、および前記導電プラグを覆っている第１絶縁膜と、
    を備え、
    前記第１導電部の前記導電プラグ側とは反対側の面が前記第１絶縁膜から露出し、
    前記第１導電部の前記面以外の面は、前記第１絶縁膜で覆われており、
    前記第１導電部と前記第２導電部との間隔は１００μｍ以上であり、前記導電プラグの長さは１００μｍ以上であり、
    前記導電プラグは、前記第１絶縁膜の開口の内周面にシード層を形成することなく、前記第１導電部を電極として電解めっきを行うことで、前記第１絶縁膜の前記開口の内部に形成されている、半導体装置。
  7. 請求項６に記載の半導体装置であって、前記第１導電部と前記導電プラグとは、同じ材質の物質である、半導体装置。
  8. 請求項６または請求項７に記載の半導体装置であって、
    前記第１導電部の前記導電プラグとは反対側の面には、金を含む金属の膜が形成されている、半導体装置。
JP2020161408A 2020-09-25 2020-09-25 半導体装置および半導体装置の製造方法 Active JP6985477B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020161408A JP6985477B1 (ja) 2020-09-25 2020-09-25 半導体装置および半導体装置の製造方法
KR1020237000050A KR20230019926A (ko) 2020-09-25 2021-06-29 반도체 장치 및 반도체 장치의 제조 방법
PCT/JP2021/024471 WO2022064803A1 (ja) 2020-09-25 2021-06-29 半導体装置および半導体装置の製造方法
CN202180064367.8A CN116235295A (zh) 2020-09-25 2021-06-29 半导体装置及半导体装置的制造方法
TW110124476A TW202234600A (zh) 2020-09-25 2021-07-02 半導體裝置及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020161408A JP6985477B1 (ja) 2020-09-25 2020-09-25 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6985477B1 true JP6985477B1 (ja) 2021-12-22
JP2022054298A JP2022054298A (ja) 2022-04-06

Family

ID=79193307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020161408A Active JP6985477B1 (ja) 2020-09-25 2020-09-25 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
JP (1) JP6985477B1 (ja)
KR (1) KR20230019926A (ja)
CN (1) CN116235295A (ja)
TW (1) TW202234600A (ja)
WO (1) WO2022064803A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010124005A (ja) * 2010-03-09 2010-06-03 Ibiden Co Ltd 半導体チップモジュール及び半導体チップモジュールの製造方法
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
JP6533089B2 (ja) * 2015-04-21 2019-06-19 京セラ株式会社 配線基板
US11195787B2 (en) 2016-02-17 2021-12-07 Infineon Technologies Ag Semiconductor device including an antenna
US11071214B2 (en) * 2016-12-22 2021-07-20 Mitsui Mining & Smelting Co., Ltd. Method for manufacturing multilayer wiring board
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
KR102565703B1 (ko) * 2018-07-18 2023-08-10 삼성전기주식회사 패키지 기판 및 이를 포함하는 칩 패키지

Also Published As

Publication number Publication date
CN116235295A (zh) 2023-06-06
KR20230019926A (ko) 2023-02-09
TW202234600A (zh) 2022-09-01
JP2022054298A (ja) 2022-04-06
WO2022064803A1 (ja) 2022-03-31

Similar Documents

Publication Publication Date Title
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
TWI451551B (zh) 於多元件封裝中的互連體
TWI390683B (zh) 半導體封裝及其製造方法
KR101730344B1 (ko) 칩 패키지
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
JP2002158312A (ja) ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP2006210745A (ja) 半導体装置及びその製造方法
JP4761662B2 (ja) 回路装置の製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
JPH0917829A (ja) フィルムキャリアおよびそれを用いてなる半導体装置
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP2007073765A (ja) 半導体パッケージ及びその製造方法
KR20160072822A (ko) 전자 모듈 및 전자 모듈의 제조 방법
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
US7745260B2 (en) Method of forming semiconductor package
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
JP5204789B2 (ja) めっきピラーパッケージの形成
JP6985477B1 (ja) 半導体装置および半導体装置の製造方法
CN109686669A (zh) 一种集成电路封装方法及封装结构
JP2003037344A (ja) 回路装置およびその製造方法
JP4748892B2 (ja) 回路装置の製造方法
JP3947499B2 (ja) パッケージの製造方法及びパッケージ用金型

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211020

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150