JP3947499B2 - パッケージの製造方法及びパッケージ用金型 - Google Patents
パッケージの製造方法及びパッケージ用金型 Download PDFInfo
- Publication number
- JP3947499B2 JP3947499B2 JP2003193206A JP2003193206A JP3947499B2 JP 3947499 B2 JP3947499 B2 JP 3947499B2 JP 2003193206 A JP2003193206 A JP 2003193206A JP 2003193206 A JP2003193206 A JP 2003193206A JP 3947499 B2 JP3947499 B2 JP 3947499B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- pin
- package
- mold
- metal plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、いわゆるＭＥＭＳ（Micro Electro Mechanical System）およびマイクロマシン技術などのような微細加工技術を利用してパッケージを製造するための方法に関する。
【０００２】
【従来の技術】
図３１は、先行技術の圧力検出装置１の断面図である。圧力が検出されるべき通路２には、保持部材３上に固定された圧力センサ１０が臨み、保持部材３は、パッケージ本体４に固定される。パッケージ本体４には、リード端子５が固定されており、ボンディングワイヤ６によって、圧力センサ１０とリード端子５とが接続され、蓋７によって、圧力センサ１０が収納された収納空間８が封止される。こうして圧力センサ１０を含むＭＥＭＳストラクチャが、パッケージ９によって保護される。
【０００３】
このような図３１に示される先行技術では、ワイヤボンダで圧力センサ１０とリード端子５とを接続し、したがってパッケージ本体４、リード端子５および蓋７から成るパッケージ９の構成が明らかに大形化する。
【０００４】
図３２は、他の先行技術の圧力検出装置１１の断面図である。検出されるべき圧力は、通路２から圧力センサ１０に作用する。この圧力センサ１０は、保持部材３に取り付られ、装着部１２に固定される。装着部１２とともに配線部１３と、配線部１３に銅メッキによって形成された配線パターン１５とは、パッケージ１４を構成し、収納空間１６は、蓋１７によって封止される。
【０００５】
図３２に示される先行技術では、配線パターン１５の配線長が長く、また配線パターン１５の外側面の断線を防ぐために、配線パターン１５には、半田メッキのコーティングを施す必要があり、製造工程が繁雑になる。
【０００６】
図３１および図３２に示される各先行技術では、封止されるべき圧力センサ１０であるＭＥＭＳストラクチャは、半導体製造技術で用いられるいわゆるDeepRIE(Deep Reactive Ion Etching)などの手法で、サブミクロン以下のダウンサイジングが可能であるにもかかわらず、図３１のパッケージ９および図３２のパッケージ１４のパッケージサイズの小形化が困難であり、その結果、全体の形状が大形化する。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、たとえばＭＥＭＳストラクチャなどの半導体素子を小形で封止することができるようにしたパッケージの製造方法、パッケージおよび半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、合成樹脂製基板の一表面にレーザ光を照射してスルーホールの透孔に対応する細長い溝を形成し、
前記基板の前記一表面に金属メッキを施し、
金属メッキ層を基板から剥離し、溝によって形成された細長いピンを、レーザ光の照射によって切り出し、
前記ピンの基端部を、基材に立設して金型を形成し、
ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であり、
前記金型の前記ピンを含む金型キャビティに、合成樹脂を供給してパッケージを成形して得ることを特徴とするパッケージの製造方法である。
【０００９】
本発明は、実施の形態に従って簡単に述べると、プレスによる微細配線構造を持つ超ファインパターン加工技術を用いて、パッケージ形成時にワイヤボンダの代りとなるスルーホールや取り出し用の微細配線パターンを設け、これを銅メッキ後、選択的研磨またはエッチングによって不必要な銅メッキ部分を排除し、ＭＥＭＳストラクチャをフリップチップ実装できるようにすることで、微小なＭＥＭＳストラクチャでもパッケージングできることを可能とする。
【００１０】
本発明に従えば、たとえばスパッタが施されたポリイミドフィルムなどの合成樹脂製の基板の一表面にレーザ光を選択的に照射して細長いピンを製造するためのスルーホールの透孔に対応する溝を形成し、この一表面に、たとえばＮｉなどの金属メッキを施し、こうして得られた金属メッキ層を基板から剥離してレーザ光の照射によってピンを切り出して得る。こうしてピンの径５〜３０μｍ、たとえば直径２０μｍであって、径に対する長さのアスペクト比３〜８、たとえばアスペクト比５を得ることができる。ピンの断面は、円形であってもよいが、たとえば４角形、６角形、およびそのほかの多角形などの形状であってもよく、前記径というのは、ピンの軸線に垂直な平面内における外形の最大長さをいう。このピンの断面形状は、軸線方向に一様であってもよい。
【００１１】
前記レーザ光は、ピンの切り出しのために、パルス状の高エネルギを有するいわゆるＦＳ（Femto Second）レーザ光が、好ましく用いられる。このＦＳレーザ光は、フェムト秒（１０−１５ｓｅｃ．）のオーダだけ持続するパルス状であり、これによってばりが生じることなく、細長いピンを、正確に切り出すことができ、好ましい。
【００１２】
こうして得られたピンの基端部を、基材に立設して固定し、金型キャビティに、合成樹脂を供給することによって、トランスファ成形または射出成形などの手法で、パッケージ本体を成形する。こうしてピンに対応した透孔が形成される。この透孔に、たとえば金属メッキなどによって導体を形成して充填し、スルーホールを実現することができる。このスルーホールの一端部に、たとえば１〜５ｍｍ２の平面形状を有する半導体チップから成る素子の接続端子を、電気的に接続し、半導体装置を実現することができる。
【００１３】
透孔に金属メッキによって導電材料を堆積、充填してスルーホールを形成する際、透孔内で導電材料が堆積しやすく、透孔の長尺方向両端部に連なる表面では、導電材料のメッキ層の堆積厚さが、薄いという特性がある。またこのメッキ層は、微細な溝内では、厚く堆積して形成され、その溝に連なる外表面上では、メッキ層が薄いという特性がある。本発明では、これらの透孔および溝以外の表面では、金属メッキの際に生じるメッキ層が薄いという特性を利用し、エッチングによって、このような不要な金属メッキ層を、容易に除去することができ、パッケージの製造を容易にすることができる。
【００１４】
半導体チップの面積がたとえば１ｍｍ２以上のサイズを載せるパッケージにおいて、成形によって製作される。従来のＣＣＤパッケージやＣ−ＭＯＳパッケージを作るのとほとんど同じ工法で、少なくともチップ面積１ｍｍ２の微細パッケージを成形できることが、可能となる。たとえば、パッケージＭＥＭＳなどにおいて、従来では後工程がパッケージＭＥＭＳのダウンサイジングに対応できなかったため、実装されるＭＥＭＳストラクチャは小さくすることができなかったが、本発明によって思いきったダウンサイジングが可能となる。
【００１５】
しかも成形体の構成が、配線となる溝やスルーホール、バンプなどが１回の成形で全て行われる。ＣＣＤやＣ−ＭＯＳのダウンサイジング、またはＭＥＭＳストラクチャをフリップチップ実装するパッケージでは、その成形体の構成が、配線となる溝やスルーホールが１回の成形で全て行われることが可能となり、従来の工法のように、レーザで孔を空けたり、セラミックパッケージのように１枚１枚を積み重ねて製作するといった工程が無くなる。
【００１６】
また本発明は、前記基材は、
スタンパに、深さ方向に一様な断面形状を有する有底の取付孔を形成し、
スタンパの他表面に、レーザ光の照射によって、厚み方向外方になるにつれて断面形状が大きくなる拡大孔を形成して、前記取付孔の底に連通して接続して構成され、
ピンを、前記拡大孔から挿入してピンの基端部を、前記取付孔の前記底付近に配置して、固定して製造されることを特徴とする。
【００１７】
また本発明は、前記ピンの基端部は、外方に拡がった係止部を有し、
この係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と基材の拡大孔の内面とを、金属メッキを施して固定することを特徴とする。
【００１８】
また本発明は、スタンパは、
フォトリソグラフィ法によって、フォトレジスト用基板上に前記凸部に対応する透孔を有するフォトレジスト層を形成し、
フォトレジスト層と、前記透孔から露出したフォトレジスト用基板との上に、金属メッキを施して、前記透孔を、メッキ金属によって塞ぐ厚みを有する金属メッキ層を形成し、
この形成された金属メッキ層を、フォトレジスト用基板から剥離して製造することを特徴とする。
【００１９】
また本発明は、基端部に、外方に拡がった係止部が形成された細長いピンと、
一表面に、深さ方向に一様な断面形状を有する取付孔が形成され、他表面に、厚み方向外方になるにつれて断面形状が大きくなるように拡大孔が、前記取付孔の底に連通して形成される基材とを含み、
前記係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と、板体の拡大孔の内面とは、金属メッキによって固定されることを特徴とするパッケージ用金型である。
【００２０】
また本発明は、ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であることを特徴とする。
【００２１】
本発明に従えば、ピンの基端部が立設される基材は、スタンパによって成形した板体の一表面に、レーザ光を照射して深さ方向に一様な断面形状、たとえば直円柱状の有底の取付孔を形成し、この板体の他表面にレーザ光を照射して、厚み方向外方、すなわち前記取付孔の底から板体の前記他表面に近づくにつれて、断面形状が大きくなるたとえば中空円錐台状であって取付孔よりも深い拡大孔を形成して、取付孔の底と拡大孔の底とを連通する。ピンの先端部を拡大孔の側から挿入し、そのピンの基端部を、拡大孔内で有底孔の前記底付近に配置し、たとえば金属メッキなどの手法で固定する。
【００２２】
レーザ光の照射による前記深い拡大孔の形成は、レーザ光の焦点距離からずれるにつれてレーザ光の直径が大きくなるというレーザビームの直径と焦点距離との関係から、前述のようにたとえば中空円錐台の形状となる。本発明では、このようなたとえば中空円錐台状の拡大孔の側から、ピンを挿入し、基材の前記一表面にたとえば浅く形成された中空円柱状の有底取付孔に、ピンが挿通することによって、ピンの軸線と取付孔の軸線と拡大孔の軸線とが、仮想一直線上に存在し、したがって基材の前記一表面が平面であるとき、ピンの軸線を、その基材の前記一表面に垂直に立設することが確実になる。
【００２６】
【発明の実施の形態】
図１は、本発明の実施の一形態の圧力検出装置２１の断面図である。パッケージ本体２２には、配線導体から成るスルーホール２３が形成され、このスルーホール２３の図１における下端部にはバンプ２４が形成され、こうしてパッケージ２５が形成される。このパッケージ２５には、保持部材２６に固定された圧力センサである半導体素子２７が収納される。半導体素子２７は、半導体チップから成り、その平面の面積は、たとえば１〜５ｍｍ２であってもよい。半導体素子２７は、たとえば歪ゲージなどであってもよく、ＭＥＭＳストラクチャと呼ぶことができる。パッケージ本体２２には、基台２８が固定され、この基台２８には、筒体２９が固定される。基台２８および筒体２９に同軸に形成された通路３１には、半導体素子２７が臨み、この通路３１には、検出されるべき圧力が作用する。半導体素子２７に関して通路３１とは反対側でパッケージ本体２２には、常温で大気圧の密閉空間３２が形成され、半導体素子２７の検出されるべき圧力による微小な変形が許容される。
【００２７】
図２は、パッケージ２５ならびに保持部材２６および半導体素子２７を分解して示す断面図である。図３は、保持部材２６および半導体素子２７を示す斜視図である。半導体素子２７が予め固定された保持部材２６は、パッケージ本体２２に形成された凹所３５に嵌め込まれ、半導体素子２７は取付面３６上に配置され、これによって半導体素子２７の接続端子３３は、スルーホール２３の図２における上端部に電気的に接続される接続端子３７に、たとえば導電性ペーストなどを介して電気的に接続される。すなわち接続端子３７には、半導体素子２７の接続端子３３との接続のために、たとえばビットペーストを予め塗布し、その後、接続するようにしてもよい。保持部材２６には、前記通路３１に連通する通路３８が形成される。
【００２８】
図４は、パッケージ２５の平面図である。スルーホール２３の端部４１は、配線パターン４２を介して、前述の接続端子３７に連なる。接続端子３７を含む配線パターン４２は、スルーホール２３と同時に、金属メッキによって形成される。
【００２９】
図５は、パッケージ２５の構成を簡略化して示す斜視図である。スルーホール２３の端部に連なるバンプ２４は、たとえば直径５０μｍ、深さ１０μｍであってもよい。スルーホール２３は、たとえば直径にＤ１＝２０μｍ、長さＬ１＝１００μｍであって、直径Ｄ１に対する長さＬ１のアスペクト比Ａ（＝Ｌ１／Ｄ１）＝５であってもよい。本発明では、このスルーホール２３の径は、５〜３０μｍであり、アスペクト比３〜８であってもよい。バンプ２４は、ＢＧＡ（Ball Grid Array）の機能を有する。スルーホール２３は、６個設けられる。スルーホール、バンプは、エキシマレーザ、ＵＶ（紫外線）−ＹＡＧレーザを用いず、微細加工されたニッケルピン４７を用いて成形によって得られるたとえば直径２０μｍ、アスペクト５のスルーホールや直径５０μｍ深さ１０μｍのバンプを持つ。ＭＥＭＳストラクチャをフリップチップ実装できるパッケージが容易に作れるようになる。その結果、ＭＥＭＳ全体のコスト中半分を占めるパッケージの工程が、少なくともワイヤボンダからフリップチップ実装に変わることで、大幅なコストダウンが期待できる。
【００３０】
スルーホールの前後はたとえば直径５０μｍ、深さ１０μｍのバンプを持つパッケージができ、従来のようにパッケージを作った後に、配線をフォトリソグラフィ法等で作る必要がなくなる。溝の深さを大きくとれるスタンパを用い、アスペクト２の溝深さを持たせることで、配線抵抗である特性インピーダンスを下げ、高周波対応の配線を持ったパッケージが実現される。先行技術のパッケージはＯＮＯＦＦ動作程度にしか使われなかったパッケージの配線信号が、高周波対応になったことで、チップテスター用途で開発が急がれているマイクロマシンリレーなどの高周波対応が必要とされるＭＥＭＳストラクチャ用のパッケージとしても使われることが可能となる。
【００３１】
図６は、パッケージ２５と保持部材２６と半導体素子２７との構成を示す断面図である。前述のように保持部材２６に固定された半導体素子２７は、パッケージ２５の取付面３７に、保持部材２６の凹所３５への嵌め込みによって、固定されて搭載される。
【００３２】
図７は、図６に示されるパッケージ２５に、筒体２９の基端部が固定された基台８を固定する工程を示す断面図である。基台２８の図７における下面は、パッケージ本体２２の上端部に固定され、保持部材２６は基台２８にも固定される。こうして半導体素子２７は、通路３１，３８に臨む。本発明の実施の他の形態では、半導体素子２７が図７の保持部材２６の下面に固定され、この保持部材２６の上面が基台２８の下面に固定され、こうして保持部材２６、半導体素子２７、基台２８および筒体２９が一体的に組立てられ、この組立てられた基台２８の下面が、パッケージ本体２２の上端部に固定され、これによって保持部材２６および半導体素子２７が凹所３５に嵌め込まれて、構成されるようにしてもよい。
【００３３】
図８は、本発明の実施の一形態のパッケージ用金型４４を示す断面図である。この金型４４は、パッケージ本体２２にスルーホール２３のための透孔４５（後述の図２５および図２６参照）とバンプ２４のための凹所４６を形成するために用いられる。金型４４は基本的に、ピン４７と基材とを有し、このピン４７の基端部４９は、基材４８に立設して固定される。基材４８は、平坦面５０と、この平坦面５０から隆起部５１が隆起して形成される。隆起部５１は、短い円柱状である。この隆起部５１には、後述の中空直円柱状の取付孔５３と、この取付孔５３の底に連通する中空円錐台状の拡大孔５４とが同軸に形成される。ピン４７の基端部４９は、拡大孔５４の小径側の端部内で、したがって取付孔５３の底付近に配置され、金属メッキによるメッキ金属５５によって固定される。ピン４７および基材４８、さらにはメッキ金属５５は、たとえばＮｉなどの金属から成る。
【００３４】
図９〜図２３を参照して、金型４４の製造方法を説明する。図９は、金型４４の製造方法の第１ステップにおいて、たとえばエッチャーフレックス（三井化学（株）製商品名）などのスパッタ付ポリイミドフィルムなどの合成樹脂製の基板であるフィルム５６の一表面に、ピン４７に対応する溝５７を形成する第１ステップを説明するための簡略化した斜視図である。フィルム５６の一表面には、エキシマレーザ源５８からエキシマレーザ光６０を照射し、有底の細長い複数の溝５７を形成する。この各溝５７は、ピン４７の径Ｄ１に対応してたとえば幅１０μｍ、深さ１０μｍであり、ピン４７の長さＬ１に対応して長さ１００μｍを有する。フィルム５６の厚みは、たとえば０．５〜１．０ｍｍであってもよい。
【００３５】
第２ステップでは、溝５７が刻設されたフィルム５６の前記一表面に、金属メッキのための下地処理を行う。この下地処理は、たとえばＮｉまたはＣｕなどの金属のスパッタを行うことである。
【００３６】
第３ステップでは、下地処理されたフィルム５６の前記一表面に、Ｎｉのメッキ処理を施す。
【００３７】
図１０は、溝５７が刻設されたフィルム５６の一表面にＮｉメッキ層５９が形成された状態を示す斜視図である。Ｎｉは、溝５７を充填するとともに、フィルム５６の溝５７が形成されていない平坦な残余の面を覆う。
【００３８】
図１１は、第４ステップにおいてフィルム５６からメッキ層５９を剥離した状態を示す図である。フィルム５６の前記溝５７を充填したＮｉ金属は、その平坦部６１と、溝５７に対応する棒状部６２とから成る。
【００３９】
図１２は、第５ステップにおいてメッキ層５９からピン４７を切り出す第５ステップを簡略化して示す斜視図である。レーザ源６３からのＦＳレーザ光６４を、棒状部６２の両側部で平坦部６１に照射し、参照符６４，６５で切断し、細長いピン４７を、メッキ層５９から切り出す。
【００４０】
図１３は、メッキ層５９から切り出されたピン４７の基端部４９を、外方に拡がった係止部６６と成るように塑性変形加工する第６ステップを示す簡略化した斜視図である。係止部６６は、ピン４７の基端部４９でその全周にわたって外方に突出したフランジ状に形成されてもよく、または予め定める外側方に突出し、全周にわたって連続していない構成を有してもよい。係止部６６は、図１２に関連して前述した第５ステップにおいてレーザ光６４を用いて平坦部６１から切り出して形成するようにしてもよい。さらに本発明の実施の他の形態では、図９に関連して前述したフィルム５６の溝５７に、係止部６６に対応する凹所が形成され、この凹所が溝５７よりも外側方に拡がった形状を構成して、金属メッキによる係止部６６を形成するようにしてもよい。
【００４１】
図１４は、第７ステップにおいて準備される基材４８の斜視図である。基材４８は、前述のように平坦面５０から隆起した隆起部５１を有する。
【００４２】
図１５は、図１４に示される基材４８の製造方法を示す断面図である。まず図１５（１）において、フォトマスク１１２を準備し、図１５（２）において平面度および平行度のよいガラス基板１１０の上にフォトレジスト１１１を塗布した後、微細な隆起部５１のパターンが描写されたフォトマスク１１２をガラス基板１１０の上方に配置して、ＵＶ（紫外線）ランプ１１３を用いて露光する。そうすると、フォトレジスト１１１の紫外線照射部分１１１ａが硬化して、パターンが焼き付けられる。
【００４３】
次にフォトレジスト１１１を現像すると、図１５（３）に示すように、紫外線照射部分１１１ａが除去され、パターンに対応した部分が残る。次に図１５（４）において、現像された表面にスパッタまたは無電解メッキ等によってＮｉメッキ膜１１４を形成し、図１５（５）のように厚くし、その後、次に図１５（６）に示すように、Ｎｉメッキ膜１１４をガラス基板１１０から剥離し、残存したフォトレジスト１１１を除去することで、パターンに応じた凸凹形状を有するＮｉメッキ膜１１４が得られ、このＮｉメッキ膜１１４を金型取付用に外観加工を施すと、基材４８となるスタンパが得られる。
【００４４】
図１６は、図１５に示される製造方法によって得られたスタンパを用い、その隆起部５１に取付孔５３および拡大孔５４を形成する第８ステップを示す簡略化した斜視図である。前述の図１５に示される製造方法によって得られた図１４の基材４８に、レーザ源６８からＦＳレーザ光６９を照射し、前述の取付孔５３および拡大孔５４を形成する。この第８ステップはさらに詳細に、図１７〜図１９に示される。
【００４５】
図１７は、前述の図１４に示される基材４８の隆起部５１付近の拡大断面図である。図１７に示されるように、ＦＳレーザ光６９によって取付孔５３を形成する。この取付孔５３は、ピン４７の径Ｄ１とほぼ等しいか、わずかに大きい内径を有し、基端部４９が挿通することができない内径Ｄ１に選ばれる。取付孔５３は、底７１を有する。
【００４６】
図１８は、図１７に示される取付孔５３が形成された基材４８を、その隆起部５１とは反対側の面から大径孔７２と小径孔７３とを形成する構成を説明するための断面図である。これらの大径孔７２と小径孔７３とは、取付孔５３と同一の直線上に各軸線をそれぞれ有する。大径孔７２および小径孔７３は、ＦＳレーザ光６９によって中空円柱状に形成される。
【００４７】
図１９は、図１８によって形成された大径孔７２および小径孔７３を、ＦＳレーザ光６９によってさらに加工し、中空円錐台状の拡大孔５４を形成した状態を示す断面図である。ＦＳレーザ光６９の焦点距離のずれによって大径孔７２と小径孔７３とを含む拡大孔５４が形成される。この拡大孔５４の小径の先端部は、取付孔５３の底７１に連なり、こうして取付孔５３と拡大孔５４とは、共通な一直線上に軸線を有して連なる。取付孔５３および拡大孔５４の各内面には、銅などの金属スパッタによって、金属メッキのための下地処理を行う。
【００４８】
図２０は、ピン４７の先端部を拡大孔５４から挿入してそのピン４７の基端部４９の係止部６６を、拡大孔５４内で取付孔５３の底７１付近に配置する第９ステップを示す断面図である。ピン４７の軸線は、隆起部５１の表面に垂直に保持される。
【００４９】
図２１は、ピン４７の係止部６６が、拡大孔５４内で、取付孔５３の底７１付近に係止した第９ステップの状態で、この係止部６６と拡大孔５４の内面とを、金属メッキを施してメッキ金属７５で固定する第１０ステップを示す断面図である。
【００５０】
下地処理された取付孔５３および拡大孔５４の各内面とともに、ピン４７の基端部４９とその基端部４９の係止部６６には、無電解銅メッキを施し、その後、電解メッキを行って、メッキ金属７５である銅を、これらの取付孔５３および拡大孔５４内に充填し、ピン４７を隆起部５１に固定する。
【００５１】
図２２は、前述の第１０ステップの金属メッキによってピン４７が隆起部５１に立設されて固定された状態を示す断面図である。メッキ金属７５は、拡大孔５４から図２２の下方に部分的に突出している。基材４８の表面にも薄い金属メッキ層７６，７７が形成される。
【００５２】
図２３は、図２２に示されるメッキ金属７５の余分な部分と薄いメッキ層７６，７７を除去する第１１ステップを示す断面図である。薄いメッキ層７６，７７は、たとえば塩化第２鉄などを用いたエッチングによって容易に除去することができる。またメッキ金属７５の拡大孔５４から部分的に突出した余分なメッキ金属は、たとえば研磨などによって除去することができる。こうして金型４４が完成する。
【００５３】
図２４〜図２６は、前述の図２３において完成されたパッケージ用金型４４を用いてパッケージ本体２２をトランスファ成形する方法を説明する。図２４は、金型４４を含むトランスファ成形用の全体の金型装置８１を示す断面図である。パッケージ用金型４４は、たとえばＮｉなどから成る補強部材８２によって基材が保持される。パッケージ用金型４４とともに用いられるもう１つの金型８３は、前述の金型４４とともに金型キャビティ８４を形成する。
【００５４】
金型８３は、パッケージ本体２２の取付面３６を形成する金型面８６および密閉空間３２のための金型凸部８７などを有する。金型面８６には、図４に示される配線パターン４２を形成するための微細な凸部８７が固定される。スタンパ８８は、前述の図１５と同様にして、接続端子３７を備える配線パターン４２に対応した凸部がフォトリソグラフィおよび金属メッキの手法で製造されてもよい。
【００５５】
図２５は、図２４に示される金型装置８１を用いてトランスファ成形する状態を示す断面図である。金型キャビティ８４内には、熱硬化性合成樹脂が成形材料として供給される。熱硬化性合成樹脂に代えて、熱可塑性合成樹脂であってもよい。金型キャビティ８４に充填される成形材料は、たとえば三井化学製商品名エポックスＲであり、１５０℃、成形時間４分で成形処理することができる。
【００５６】
図２６は、成形後のパッケージ本体２２を示す断面図である。パッケージ本体２２には、１回のトランスファ成形によって、スルーホール２３のための透孔４５、バンプ２４のための凹所４６および接続端子３７を含む配線パターン４２がメッキ金属の埋込みによって形成されるためのスタンパ８８を用いた微細な配線パターン用溝が、一挙に形成される。配線パターン４２の溝の幅は、たとえば１０μｍであり、深く形成してアスペクト比をたとえば２またはそれ以上に形成することができる。これによって配線抵抗である特性インピーダンスを小さくし、高周波対応配線を形成することができる。こうしてパッケージ本体２２に微細配線パターンを形成した成形品であるパッケージを、大量に製造することができる。配線パターン４２の幅は、３０μｍ未満である。
【００５７】
本発明では、配線パターン４２のための溝は、成形によってパッケージ本体２２に形成されるので、たとえばＹＡＧレーザによる加工を施す必要がなく、配線パターン用溝の形成が容易であり、またスルーホール２３のための透孔４５とスタンパ８８による配線パターン４２のための溝との誤差によるずれは、前述の単一回の成形でパッケージ本体２２を製造するので、小さくすることができ、高精度のパッケージ本体２２を製造することができ、スルーホール２３と配線パターン４２との接続部分の交差は、問題にならない。溝には、微細な配線パターンと凹凸が逆のパターンを備えた、スタンパを用いて成形される絶縁基板の表面にたとえば１０μｍ幅の微細な配線パターンを形成させる。スルーホールの接続配線を微細化できることが可能となる。スルーホールからの直接配線として、他の基板への微細配線接続が可能となる。
【００５８】
スタンパ８８による配線パターン４２は、微細配線幅であっても、アスペクト比を大きくすることができ、こうしてスルーホール２３および配線パターン４２に、大電流を流すことが可能である。
【００５９】
スタンパ８８に関して、微細な配線パターンと凹凸が逆のパターンを備えたスタンパを用いて、絶縁基板の少なくとも表面にある樹脂に前記微細な配線パターンを転写させることにより、溝幅が３０μｍ以下の溝を含む微細な配線パターンを表面に形成する。この工法を用いることで、パッケージ表面に微細パターンを持った成形品が容易に大量に製作することが可能となる。
【００６０】
スタンパ表面上に加工したピン４７を取付け、この上に成形することで、成形品にスルーホールを構築することが可能となり、従来からレーザ加工に頼らざらなかったスルーホールが、容易に形成可能となった。
【００６１】
配線パターン４２の溝を深く形成し、微細配線幅でもアスペクトが高く作れる工法を用いており、パッケージ表面の配線パターンに大電流を流すことが可能であり、断線しにくい。本件発明者の実験によれば、高周波測定では、幅１０μｍアスペクト２以上の１ｃｍの配線ポテンシャルにおいて、２１ＧＨｚの高周波を流した結果、シュミレーション値１２ｄＢに対し、８ｄＢと４ｄＢ近いロス低減を実証している。
【００６２】
図２７〜図３０は、前述の図２６に示されるパッケージ本体２２に金属メッキを施す工程を説明する。図２７は、パッケージ本体２２の透孔４５を含む全ての表面に無電解銅メッキ処理を施した状態を示す断面図である。無電解銅メッキ処理によって、パッケージ本体２２の全表面に薄い金属メッキ層９１が形成される。
【００６３】
図２８は、図２７に示される金属メッキ層９１を有するパッケージ本体２２の前記金属メッキ層９１を選択的に除去した状態を示す断面図である。パッケージ本体２２の透孔４５およびバンプに対応した凹所４６および配線パターン４２における金属メッキ層９１を残し、そのほかの必要のない部分を、エッチングなどの手法で除去する。
【００６４】
図２９は、スルーホール２３、バンプ２４および配線パターン４２がパッケージ本体２２に形成されたパッケージ２５を示す断面図である。前述の図２８に示される選択的な金属メッキ層９１を有するパッケージ本体２２の電解メッキを施す。こうしてスルーホール２３のための透孔４５、バンプ４４のための凹所４６および配線パターン４２のための溝が、銅であるメッキ金属によって充填される。
【００６５】
図３０は、図２９における金型２５の取付面３６付近の拡大断面図である。配線パターン用溝９３内には、メッキ金属が充填されて、接続端子３７を含む配線パターン４２がスルーホール２３と電気的に接続された状態でスルーホール２３の形成と同時に、形成される。
【００６６】
【発明の効果】
本発明によれば、比較的大きいアスペクト比を有するピンを備えた金型を用いて、半導体チップなどの微細な半導体素子を搭載するためのパッケージを、簡単な製造工程で大量生産することが可能になる。たとえばチップ面積１ｍｍ２の半導体素子のための微細パッケージを成形することができ、ＭＥＭＳストラクチャの半導体素子における思いきったダウンサイジングが可能になる。こうして本発明のパッケージでは、ＣＣＤ（電荷結合素子）およびＣ−ＭＯＳ（相互形金属酸化膜トランジスタ）のダウンサイジングおよびＭＥＭＳストラクチャなどの半導体素子をフリップチップ実装するためのパッケージを、成形によって、スルーホールを容易に成形し、このスルーホールの形成と同時に、半導体素子およびスルーホールに電気的に接続されるべき配線パターンを、１回の成形で行うことが可能であり、パッケージの製造がきわめて容易である。
【００６７】
また本発明では、微細なスルーホールの成形が前述のように容易に可能であり、半導体素子を、スルーホールに直接に接続して微細配線による接続が可能になる。
【００６８】
さらに本発明では、ＭＥＭＳストラクチャの半導体素子をフリップチップ実装することができ、このようなスルーホールの実現が容易になるので、図３１に関連して前述したワイヤボンディングが存在せず、フリップチップ実装による大幅なコストダウンが可能となり、しかも図３２に関連して前述した比較的長い配線パターンを用いる代りに本発明ではスルーホールが用いられるので、配線抵抗である特性インピーダンスを下げ、インダクタンス成分をなくし、高周波対応の配線構造が実現される。
【００６９】
さらに本発明では、スルーホールの端部には、たとえば直径５０μｍ、深さ１０μｍのバンプを備えるパッケージを、スルーホールの形成と同時に形成することができ、製造工程が簡略化される。
【００７０】
また本発明によれば、前述のようにパッケージ内における信号が、高周波対応にすることができ、高周波ノイズの発生を抑制することができ、したがっていわゆるチップテスタなどに備えられるマイクロマシンリレーなどの高周波対応が必要とされるＭＥＭＳストラクチャ用のパッケージとして、本発明が好適に実施される。
【図面の簡単な説明】
【図１】本発明の実施の一形態の圧力検出装置２１の断面図である。
【図２】パッケージ２５ならびに保持部材２６および半導体素子２７を分解して示す断面図である。
【図３】保持部材２６および半導体素子２７を示す斜視図である。
【図４】パッケージ２５の平面図である。
【図５】パッケージ２５の構成を簡略化して示す斜視図である。
【図６】パッケージ２５と保持部材２６と半導体素子２７との構成を示す断面図である。
【図７】図６に示されるパッケージ２５に、筒体２９の基端部が固定された基台８を固定する工程を示す断面図である。
【図８】本発明の実施の一形態のパッケージ用金型４４を示す断面図である。
【図９】金型４４の製造方法の第１ステップにおいてスパッタが施されたポリイミドフィルムなどの合成樹脂製のフィルム５６の一表面に、ピン４７に対応する溝５７を形成する第１ステップを説明するための簡略化した斜視図である。
【図１０】溝５７が刻設されたフィルム５６の一表面にＮｉメッキ層５９が形成された状態を示す斜視図である。
【図１１】第４ステップにおいてフィルム５６からメッキ層５９を剥離した状態を示す図である。
【図１２】第５ステップにおいてメッキ層５９からピン４７を切り出す第５ステップを簡略化して示す斜視図である。
【図１３】メッキ層５９から切り出されたピン４７の基端部４９を、外方に拡がった係止部６６と成るように塑性変形加工する第６ステップを示す簡略化した斜視図である。
【図１４】第７ステップにおいて準備される基材４８の斜視図である。
【図１５】図１４に示される基材４８の製造方法を示す断面図である。
【図１６】図１５に示される製造方法によって得られたスタンパを用い、その隆起部５１に取付孔５３および拡大孔５４を形成する第８ステップを示す簡略化した斜視図である。
【図１７】図１４に示される基材４８の隆起部５１付近の拡大断面図である。
【図１８】図１７に示される取付孔５３が形成された基材４８を、その隆起部５１とは反対側の面から大径孔７２と小径孔７３とを形成する構成を説明するための断面図である。
【図１９】図１８によって形成された大径孔７２および小径孔７３を、ＦＳレーザ光６９によってさらに加工し、中空円錐台状の拡大孔５４を形成した状態を示す断面図である。
【図２０】ピン４７の先端部を拡大孔５４から挿入してそのピン４７の基端部４９の係止部６６を、拡大孔５４内で取付孔５３の底７１付近に配置する第９ステップを示す断面図である。
【図２１】ピン４７の係止部６６が、拡大孔５４内で、取付孔５３の底７１付近に係止した第９ステップの状態で、この係止部６６と拡大孔５４の内面とを、金属メッキを施してメッキ金属７５で固定する第１０ステップを示す断面図である。
【図２２】第１０ステップの金属メッキによってピン４７が隆起部５１に立設されて固定された状態を示す断面図である。
【図２３】図２２に示されるメッキ金属７５の余分な部分と薄いメッキ層７６，７７を除去する第１１ステップを示す断面図である。
【図２４】金型４４を含むトランスファ成形用の全体の金型装置８１を示す断面図である。
【図２５】図２４に示される金型装置８１を用いてトランスファ成形する状態を示す断面図である。
【図２６】成形後のパッケージ本体２２を示す断面図である。
【図２７】パッケージ本体２２の透孔４５を含む全ての表面に無電解銅メッキ処理を施した状態を示す断面図である。
【図２８】図２７に示される金属メッキ層９１を有するパッケージ本体２２の前記金属メッキ層９１を選択的に除去した状態を示す断面図である。
【図２９】スルーホール２３、バンプ２４および配線パターン４２がパッケージ本体２２に形成されたパッケージ２５を示す断面図である。
【図３０】図２９における金型２５の取付面３６付近の拡大断面図である。
【図３１】先行技術の圧力検出装置１の断面図である。
【図３２】他の先行技術の圧力検出装置１１の断面図である。
【符号の説明】
２１ 圧力検出装置
２２ パッケージ本体
２３ スルーホール
２４ バンプ
２５ パッケージ
２６ 保持部材
２７ 半導体素子
３５，４６ 凹所
３６ 取付面
３７ 接続端子
４２ 配線パターン
４４ パッケージ用金型
４５ 透孔
４７ ピン
４８ 基材
４９ 基端部
５３ 取付孔
５４ 拡大孔
６６ 係止部
７１ 底
８１ 金型装置
８４ 金型キャビティ
８８ スタンパ
９３ 配線パターン用溝
【発明の属する技術分野】
本発明は、いわゆるＭＥＭＳ（Micro Electro Mechanical System）およびマイクロマシン技術などのような微細加工技術を利用してパッケージを製造するための方法に関する。
【０００２】
【従来の技術】
図３１は、先行技術の圧力検出装置１の断面図である。圧力が検出されるべき通路２には、保持部材３上に固定された圧力センサ１０が臨み、保持部材３は、パッケージ本体４に固定される。パッケージ本体４には、リード端子５が固定されており、ボンディングワイヤ６によって、圧力センサ１０とリード端子５とが接続され、蓋７によって、圧力センサ１０が収納された収納空間８が封止される。こうして圧力センサ１０を含むＭＥＭＳストラクチャが、パッケージ９によって保護される。
【０００３】
このような図３１に示される先行技術では、ワイヤボンダで圧力センサ１０とリード端子５とを接続し、したがってパッケージ本体４、リード端子５および蓋７から成るパッケージ９の構成が明らかに大形化する。
【０００４】
図３２は、他の先行技術の圧力検出装置１１の断面図である。検出されるべき圧力は、通路２から圧力センサ１０に作用する。この圧力センサ１０は、保持部材３に取り付られ、装着部１２に固定される。装着部１２とともに配線部１３と、配線部１３に銅メッキによって形成された配線パターン１５とは、パッケージ１４を構成し、収納空間１６は、蓋１７によって封止される。
【０００５】
図３２に示される先行技術では、配線パターン１５の配線長が長く、また配線パターン１５の外側面の断線を防ぐために、配線パターン１５には、半田メッキのコーティングを施す必要があり、製造工程が繁雑になる。
【０００６】
図３１および図３２に示される各先行技術では、封止されるべき圧力センサ１０であるＭＥＭＳストラクチャは、半導体製造技術で用いられるいわゆるDeepRIE(Deep Reactive Ion Etching)などの手法で、サブミクロン以下のダウンサイジングが可能であるにもかかわらず、図３１のパッケージ９および図３２のパッケージ１４のパッケージサイズの小形化が困難であり、その結果、全体の形状が大形化する。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、たとえばＭＥＭＳストラクチャなどの半導体素子を小形で封止することができるようにしたパッケージの製造方法、パッケージおよび半導体装置を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、合成樹脂製基板の一表面にレーザ光を照射してスルーホールの透孔に対応する細長い溝を形成し、
前記基板の前記一表面に金属メッキを施し、
金属メッキ層を基板から剥離し、溝によって形成された細長いピンを、レーザ光の照射によって切り出し、
前記ピンの基端部を、基材に立設して金型を形成し、
ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であり、
前記金型の前記ピンを含む金型キャビティに、合成樹脂を供給してパッケージを成形して得ることを特徴とするパッケージの製造方法である。
【０００９】
本発明は、実施の形態に従って簡単に述べると、プレスによる微細配線構造を持つ超ファインパターン加工技術を用いて、パッケージ形成時にワイヤボンダの代りとなるスルーホールや取り出し用の微細配線パターンを設け、これを銅メッキ後、選択的研磨またはエッチングによって不必要な銅メッキ部分を排除し、ＭＥＭＳストラクチャをフリップチップ実装できるようにすることで、微小なＭＥＭＳストラクチャでもパッケージングできることを可能とする。
【００１０】
本発明に従えば、たとえばスパッタが施されたポリイミドフィルムなどの合成樹脂製の基板の一表面にレーザ光を選択的に照射して細長いピンを製造するためのスルーホールの透孔に対応する溝を形成し、この一表面に、たとえばＮｉなどの金属メッキを施し、こうして得られた金属メッキ層を基板から剥離してレーザ光の照射によってピンを切り出して得る。こうしてピンの径５〜３０μｍ、たとえば直径２０μｍであって、径に対する長さのアスペクト比３〜８、たとえばアスペクト比５を得ることができる。ピンの断面は、円形であってもよいが、たとえば４角形、６角形、およびそのほかの多角形などの形状であってもよく、前記径というのは、ピンの軸線に垂直な平面内における外形の最大長さをいう。このピンの断面形状は、軸線方向に一様であってもよい。
【００１１】
前記レーザ光は、ピンの切り出しのために、パルス状の高エネルギを有するいわゆるＦＳ（Femto Second）レーザ光が、好ましく用いられる。このＦＳレーザ光は、フェムト秒（１０−１５ｓｅｃ．）のオーダだけ持続するパルス状であり、これによってばりが生じることなく、細長いピンを、正確に切り出すことができ、好ましい。
【００１２】
こうして得られたピンの基端部を、基材に立設して固定し、金型キャビティに、合成樹脂を供給することによって、トランスファ成形または射出成形などの手法で、パッケージ本体を成形する。こうしてピンに対応した透孔が形成される。この透孔に、たとえば金属メッキなどによって導体を形成して充填し、スルーホールを実現することができる。このスルーホールの一端部に、たとえば１〜５ｍｍ２の平面形状を有する半導体チップから成る素子の接続端子を、電気的に接続し、半導体装置を実現することができる。
【００１３】
透孔に金属メッキによって導電材料を堆積、充填してスルーホールを形成する際、透孔内で導電材料が堆積しやすく、透孔の長尺方向両端部に連なる表面では、導電材料のメッキ層の堆積厚さが、薄いという特性がある。またこのメッキ層は、微細な溝内では、厚く堆積して形成され、その溝に連なる外表面上では、メッキ層が薄いという特性がある。本発明では、これらの透孔および溝以外の表面では、金属メッキの際に生じるメッキ層が薄いという特性を利用し、エッチングによって、このような不要な金属メッキ層を、容易に除去することができ、パッケージの製造を容易にすることができる。
【００１４】
半導体チップの面積がたとえば１ｍｍ２以上のサイズを載せるパッケージにおいて、成形によって製作される。従来のＣＣＤパッケージやＣ−ＭＯＳパッケージを作るのとほとんど同じ工法で、少なくともチップ面積１ｍｍ２の微細パッケージを成形できることが、可能となる。たとえば、パッケージＭＥＭＳなどにおいて、従来では後工程がパッケージＭＥＭＳのダウンサイジングに対応できなかったため、実装されるＭＥＭＳストラクチャは小さくすることができなかったが、本発明によって思いきったダウンサイジングが可能となる。
【００１５】
しかも成形体の構成が、配線となる溝やスルーホール、バンプなどが１回の成形で全て行われる。ＣＣＤやＣ−ＭＯＳのダウンサイジング、またはＭＥＭＳストラクチャをフリップチップ実装するパッケージでは、その成形体の構成が、配線となる溝やスルーホールが１回の成形で全て行われることが可能となり、従来の工法のように、レーザで孔を空けたり、セラミックパッケージのように１枚１枚を積み重ねて製作するといった工程が無くなる。
【００１６】
また本発明は、前記基材は、
スタンパに、深さ方向に一様な断面形状を有する有底の取付孔を形成し、
スタンパの他表面に、レーザ光の照射によって、厚み方向外方になるにつれて断面形状が大きくなる拡大孔を形成して、前記取付孔の底に連通して接続して構成され、
ピンを、前記拡大孔から挿入してピンの基端部を、前記取付孔の前記底付近に配置して、固定して製造されることを特徴とする。
【００１７】
また本発明は、前記ピンの基端部は、外方に拡がった係止部を有し、
この係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と基材の拡大孔の内面とを、金属メッキを施して固定することを特徴とする。
【００１８】
また本発明は、スタンパは、
フォトリソグラフィ法によって、フォトレジスト用基板上に前記凸部に対応する透孔を有するフォトレジスト層を形成し、
フォトレジスト層と、前記透孔から露出したフォトレジスト用基板との上に、金属メッキを施して、前記透孔を、メッキ金属によって塞ぐ厚みを有する金属メッキ層を形成し、
この形成された金属メッキ層を、フォトレジスト用基板から剥離して製造することを特徴とする。
【００１９】
また本発明は、基端部に、外方に拡がった係止部が形成された細長いピンと、
一表面に、深さ方向に一様な断面形状を有する取付孔が形成され、他表面に、厚み方向外方になるにつれて断面形状が大きくなるように拡大孔が、前記取付孔の底に連通して形成される基材とを含み、
前記係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と、板体の拡大孔の内面とは、金属メッキによって固定されることを特徴とするパッケージ用金型である。
【００２０】
また本発明は、ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であることを特徴とする。
【００２１】
本発明に従えば、ピンの基端部が立設される基材は、スタンパによって成形した板体の一表面に、レーザ光を照射して深さ方向に一様な断面形状、たとえば直円柱状の有底の取付孔を形成し、この板体の他表面にレーザ光を照射して、厚み方向外方、すなわち前記取付孔の底から板体の前記他表面に近づくにつれて、断面形状が大きくなるたとえば中空円錐台状であって取付孔よりも深い拡大孔を形成して、取付孔の底と拡大孔の底とを連通する。ピンの先端部を拡大孔の側から挿入し、そのピンの基端部を、拡大孔内で有底孔の前記底付近に配置し、たとえば金属メッキなどの手法で固定する。
【００２２】
レーザ光の照射による前記深い拡大孔の形成は、レーザ光の焦点距離からずれるにつれてレーザ光の直径が大きくなるというレーザビームの直径と焦点距離との関係から、前述のようにたとえば中空円錐台の形状となる。本発明では、このようなたとえば中空円錐台状の拡大孔の側から、ピンを挿入し、基材の前記一表面にたとえば浅く形成された中空円柱状の有底取付孔に、ピンが挿通することによって、ピンの軸線と取付孔の軸線と拡大孔の軸線とが、仮想一直線上に存在し、したがって基材の前記一表面が平面であるとき、ピンの軸線を、その基材の前記一表面に垂直に立設することが確実になる。
【００２６】
【発明の実施の形態】
図１は、本発明の実施の一形態の圧力検出装置２１の断面図である。パッケージ本体２２には、配線導体から成るスルーホール２３が形成され、このスルーホール２３の図１における下端部にはバンプ２４が形成され、こうしてパッケージ２５が形成される。このパッケージ２５には、保持部材２６に固定された圧力センサである半導体素子２７が収納される。半導体素子２７は、半導体チップから成り、その平面の面積は、たとえば１〜５ｍｍ２であってもよい。半導体素子２７は、たとえば歪ゲージなどであってもよく、ＭＥＭＳストラクチャと呼ぶことができる。パッケージ本体２２には、基台２８が固定され、この基台２８には、筒体２９が固定される。基台２８および筒体２９に同軸に形成された通路３１には、半導体素子２７が臨み、この通路３１には、検出されるべき圧力が作用する。半導体素子２７に関して通路３１とは反対側でパッケージ本体２２には、常温で大気圧の密閉空間３２が形成され、半導体素子２７の検出されるべき圧力による微小な変形が許容される。
【００２７】
図２は、パッケージ２５ならびに保持部材２６および半導体素子２７を分解して示す断面図である。図３は、保持部材２６および半導体素子２７を示す斜視図である。半導体素子２７が予め固定された保持部材２６は、パッケージ本体２２に形成された凹所３５に嵌め込まれ、半導体素子２７は取付面３６上に配置され、これによって半導体素子２７の接続端子３３は、スルーホール２３の図２における上端部に電気的に接続される接続端子３７に、たとえば導電性ペーストなどを介して電気的に接続される。すなわち接続端子３７には、半導体素子２７の接続端子３３との接続のために、たとえばビットペーストを予め塗布し、その後、接続するようにしてもよい。保持部材２６には、前記通路３１に連通する通路３８が形成される。
【００２８】
図４は、パッケージ２５の平面図である。スルーホール２３の端部４１は、配線パターン４２を介して、前述の接続端子３７に連なる。接続端子３７を含む配線パターン４２は、スルーホール２３と同時に、金属メッキによって形成される。
【００２９】
図５は、パッケージ２５の構成を簡略化して示す斜視図である。スルーホール２３の端部に連なるバンプ２４は、たとえば直径５０μｍ、深さ１０μｍであってもよい。スルーホール２３は、たとえば直径にＤ１＝２０μｍ、長さＬ１＝１００μｍであって、直径Ｄ１に対する長さＬ１のアスペクト比Ａ（＝Ｌ１／Ｄ１）＝５であってもよい。本発明では、このスルーホール２３の径は、５〜３０μｍであり、アスペクト比３〜８であってもよい。バンプ２４は、ＢＧＡ（Ball Grid Array）の機能を有する。スルーホール２３は、６個設けられる。スルーホール、バンプは、エキシマレーザ、ＵＶ（紫外線）−ＹＡＧレーザを用いず、微細加工されたニッケルピン４７を用いて成形によって得られるたとえば直径２０μｍ、アスペクト５のスルーホールや直径５０μｍ深さ１０μｍのバンプを持つ。ＭＥＭＳストラクチャをフリップチップ実装できるパッケージが容易に作れるようになる。その結果、ＭＥＭＳ全体のコスト中半分を占めるパッケージの工程が、少なくともワイヤボンダからフリップチップ実装に変わることで、大幅なコストダウンが期待できる。
【００３０】
スルーホールの前後はたとえば直径５０μｍ、深さ１０μｍのバンプを持つパッケージができ、従来のようにパッケージを作った後に、配線をフォトリソグラフィ法等で作る必要がなくなる。溝の深さを大きくとれるスタンパを用い、アスペクト２の溝深さを持たせることで、配線抵抗である特性インピーダンスを下げ、高周波対応の配線を持ったパッケージが実現される。先行技術のパッケージはＯＮＯＦＦ動作程度にしか使われなかったパッケージの配線信号が、高周波対応になったことで、チップテスター用途で開発が急がれているマイクロマシンリレーなどの高周波対応が必要とされるＭＥＭＳストラクチャ用のパッケージとしても使われることが可能となる。
【００３１】
図６は、パッケージ２５と保持部材２６と半導体素子２７との構成を示す断面図である。前述のように保持部材２６に固定された半導体素子２７は、パッケージ２５の取付面３７に、保持部材２６の凹所３５への嵌め込みによって、固定されて搭載される。
【００３２】
図７は、図６に示されるパッケージ２５に、筒体２９の基端部が固定された基台８を固定する工程を示す断面図である。基台２８の図７における下面は、パッケージ本体２２の上端部に固定され、保持部材２６は基台２８にも固定される。こうして半導体素子２７は、通路３１，３８に臨む。本発明の実施の他の形態では、半導体素子２７が図７の保持部材２６の下面に固定され、この保持部材２６の上面が基台２８の下面に固定され、こうして保持部材２６、半導体素子２７、基台２８および筒体２９が一体的に組立てられ、この組立てられた基台２８の下面が、パッケージ本体２２の上端部に固定され、これによって保持部材２６および半導体素子２７が凹所３５に嵌め込まれて、構成されるようにしてもよい。
【００３３】
図８は、本発明の実施の一形態のパッケージ用金型４４を示す断面図である。この金型４４は、パッケージ本体２２にスルーホール２３のための透孔４５（後述の図２５および図２６参照）とバンプ２４のための凹所４６を形成するために用いられる。金型４４は基本的に、ピン４７と基材とを有し、このピン４７の基端部４９は、基材４８に立設して固定される。基材４８は、平坦面５０と、この平坦面５０から隆起部５１が隆起して形成される。隆起部５１は、短い円柱状である。この隆起部５１には、後述の中空直円柱状の取付孔５３と、この取付孔５３の底に連通する中空円錐台状の拡大孔５４とが同軸に形成される。ピン４７の基端部４９は、拡大孔５４の小径側の端部内で、したがって取付孔５３の底付近に配置され、金属メッキによるメッキ金属５５によって固定される。ピン４７および基材４８、さらにはメッキ金属５５は、たとえばＮｉなどの金属から成る。
【００３４】
図９〜図２３を参照して、金型４４の製造方法を説明する。図９は、金型４４の製造方法の第１ステップにおいて、たとえばエッチャーフレックス（三井化学（株）製商品名）などのスパッタ付ポリイミドフィルムなどの合成樹脂製の基板であるフィルム５６の一表面に、ピン４７に対応する溝５７を形成する第１ステップを説明するための簡略化した斜視図である。フィルム５６の一表面には、エキシマレーザ源５８からエキシマレーザ光６０を照射し、有底の細長い複数の溝５７を形成する。この各溝５７は、ピン４７の径Ｄ１に対応してたとえば幅１０μｍ、深さ１０μｍであり、ピン４７の長さＬ１に対応して長さ１００μｍを有する。フィルム５６の厚みは、たとえば０．５〜１．０ｍｍであってもよい。
【００３５】
第２ステップでは、溝５７が刻設されたフィルム５６の前記一表面に、金属メッキのための下地処理を行う。この下地処理は、たとえばＮｉまたはＣｕなどの金属のスパッタを行うことである。
【００３６】
第３ステップでは、下地処理されたフィルム５６の前記一表面に、Ｎｉのメッキ処理を施す。
【００３７】
図１０は、溝５７が刻設されたフィルム５６の一表面にＮｉメッキ層５９が形成された状態を示す斜視図である。Ｎｉは、溝５７を充填するとともに、フィルム５６の溝５７が形成されていない平坦な残余の面を覆う。
【００３８】
図１１は、第４ステップにおいてフィルム５６からメッキ層５９を剥離した状態を示す図である。フィルム５６の前記溝５７を充填したＮｉ金属は、その平坦部６１と、溝５７に対応する棒状部６２とから成る。
【００３９】
図１２は、第５ステップにおいてメッキ層５９からピン４７を切り出す第５ステップを簡略化して示す斜視図である。レーザ源６３からのＦＳレーザ光６４を、棒状部６２の両側部で平坦部６１に照射し、参照符６４，６５で切断し、細長いピン４７を、メッキ層５９から切り出す。
【００４０】
図１３は、メッキ層５９から切り出されたピン４７の基端部４９を、外方に拡がった係止部６６と成るように塑性変形加工する第６ステップを示す簡略化した斜視図である。係止部６６は、ピン４７の基端部４９でその全周にわたって外方に突出したフランジ状に形成されてもよく、または予め定める外側方に突出し、全周にわたって連続していない構成を有してもよい。係止部６６は、図１２に関連して前述した第５ステップにおいてレーザ光６４を用いて平坦部６１から切り出して形成するようにしてもよい。さらに本発明の実施の他の形態では、図９に関連して前述したフィルム５６の溝５７に、係止部６６に対応する凹所が形成され、この凹所が溝５７よりも外側方に拡がった形状を構成して、金属メッキによる係止部６６を形成するようにしてもよい。
【００４１】
図１４は、第７ステップにおいて準備される基材４８の斜視図である。基材４８は、前述のように平坦面５０から隆起した隆起部５１を有する。
【００４２】
図１５は、図１４に示される基材４８の製造方法を示す断面図である。まず図１５（１）において、フォトマスク１１２を準備し、図１５（２）において平面度および平行度のよいガラス基板１１０の上にフォトレジスト１１１を塗布した後、微細な隆起部５１のパターンが描写されたフォトマスク１１２をガラス基板１１０の上方に配置して、ＵＶ（紫外線）ランプ１１３を用いて露光する。そうすると、フォトレジスト１１１の紫外線照射部分１１１ａが硬化して、パターンが焼き付けられる。
【００４３】
次にフォトレジスト１１１を現像すると、図１５（３）に示すように、紫外線照射部分１１１ａが除去され、パターンに対応した部分が残る。次に図１５（４）において、現像された表面にスパッタまたは無電解メッキ等によってＮｉメッキ膜１１４を形成し、図１５（５）のように厚くし、その後、次に図１５（６）に示すように、Ｎｉメッキ膜１１４をガラス基板１１０から剥離し、残存したフォトレジスト１１１を除去することで、パターンに応じた凸凹形状を有するＮｉメッキ膜１１４が得られ、このＮｉメッキ膜１１４を金型取付用に外観加工を施すと、基材４８となるスタンパが得られる。
【００４４】
図１６は、図１５に示される製造方法によって得られたスタンパを用い、その隆起部５１に取付孔５３および拡大孔５４を形成する第８ステップを示す簡略化した斜視図である。前述の図１５に示される製造方法によって得られた図１４の基材４８に、レーザ源６８からＦＳレーザ光６９を照射し、前述の取付孔５３および拡大孔５４を形成する。この第８ステップはさらに詳細に、図１７〜図１９に示される。
【００４５】
図１７は、前述の図１４に示される基材４８の隆起部５１付近の拡大断面図である。図１７に示されるように、ＦＳレーザ光６９によって取付孔５３を形成する。この取付孔５３は、ピン４７の径Ｄ１とほぼ等しいか、わずかに大きい内径を有し、基端部４９が挿通することができない内径Ｄ１に選ばれる。取付孔５３は、底７１を有する。
【００４６】
図１８は、図１７に示される取付孔５３が形成された基材４８を、その隆起部５１とは反対側の面から大径孔７２と小径孔７３とを形成する構成を説明するための断面図である。これらの大径孔７２と小径孔７３とは、取付孔５３と同一の直線上に各軸線をそれぞれ有する。大径孔７２および小径孔７３は、ＦＳレーザ光６９によって中空円柱状に形成される。
【００４７】
図１９は、図１８によって形成された大径孔７２および小径孔７３を、ＦＳレーザ光６９によってさらに加工し、中空円錐台状の拡大孔５４を形成した状態を示す断面図である。ＦＳレーザ光６９の焦点距離のずれによって大径孔７２と小径孔７３とを含む拡大孔５４が形成される。この拡大孔５４の小径の先端部は、取付孔５３の底７１に連なり、こうして取付孔５３と拡大孔５４とは、共通な一直線上に軸線を有して連なる。取付孔５３および拡大孔５４の各内面には、銅などの金属スパッタによって、金属メッキのための下地処理を行う。
【００４８】
図２０は、ピン４７の先端部を拡大孔５４から挿入してそのピン４７の基端部４９の係止部６６を、拡大孔５４内で取付孔５３の底７１付近に配置する第９ステップを示す断面図である。ピン４７の軸線は、隆起部５１の表面に垂直に保持される。
【００４９】
図２１は、ピン４７の係止部６６が、拡大孔５４内で、取付孔５３の底７１付近に係止した第９ステップの状態で、この係止部６６と拡大孔５４の内面とを、金属メッキを施してメッキ金属７５で固定する第１０ステップを示す断面図である。
【００５０】
下地処理された取付孔５３および拡大孔５４の各内面とともに、ピン４７の基端部４９とその基端部４９の係止部６６には、無電解銅メッキを施し、その後、電解メッキを行って、メッキ金属７５である銅を、これらの取付孔５３および拡大孔５４内に充填し、ピン４７を隆起部５１に固定する。
【００５１】
図２２は、前述の第１０ステップの金属メッキによってピン４７が隆起部５１に立設されて固定された状態を示す断面図である。メッキ金属７５は、拡大孔５４から図２２の下方に部分的に突出している。基材４８の表面にも薄い金属メッキ層７６，７７が形成される。
【００５２】
図２３は、図２２に示されるメッキ金属７５の余分な部分と薄いメッキ層７６，７７を除去する第１１ステップを示す断面図である。薄いメッキ層７６，７７は、たとえば塩化第２鉄などを用いたエッチングによって容易に除去することができる。またメッキ金属７５の拡大孔５４から部分的に突出した余分なメッキ金属は、たとえば研磨などによって除去することができる。こうして金型４４が完成する。
【００５３】
図２４〜図２６は、前述の図２３において完成されたパッケージ用金型４４を用いてパッケージ本体２２をトランスファ成形する方法を説明する。図２４は、金型４４を含むトランスファ成形用の全体の金型装置８１を示す断面図である。パッケージ用金型４４は、たとえばＮｉなどから成る補強部材８２によって基材が保持される。パッケージ用金型４４とともに用いられるもう１つの金型８３は、前述の金型４４とともに金型キャビティ８４を形成する。
【００５４】
金型８３は、パッケージ本体２２の取付面３６を形成する金型面８６および密閉空間３２のための金型凸部８７などを有する。金型面８６には、図４に示される配線パターン４２を形成するための微細な凸部８７が固定される。スタンパ８８は、前述の図１５と同様にして、接続端子３７を備える配線パターン４２に対応した凸部がフォトリソグラフィおよび金属メッキの手法で製造されてもよい。
【００５５】
図２５は、図２４に示される金型装置８１を用いてトランスファ成形する状態を示す断面図である。金型キャビティ８４内には、熱硬化性合成樹脂が成形材料として供給される。熱硬化性合成樹脂に代えて、熱可塑性合成樹脂であってもよい。金型キャビティ８４に充填される成形材料は、たとえば三井化学製商品名エポックスＲであり、１５０℃、成形時間４分で成形処理することができる。
【００５６】
図２６は、成形後のパッケージ本体２２を示す断面図である。パッケージ本体２２には、１回のトランスファ成形によって、スルーホール２３のための透孔４５、バンプ２４のための凹所４６および接続端子３７を含む配線パターン４２がメッキ金属の埋込みによって形成されるためのスタンパ８８を用いた微細な配線パターン用溝が、一挙に形成される。配線パターン４２の溝の幅は、たとえば１０μｍであり、深く形成してアスペクト比をたとえば２またはそれ以上に形成することができる。これによって配線抵抗である特性インピーダンスを小さくし、高周波対応配線を形成することができる。こうしてパッケージ本体２２に微細配線パターンを形成した成形品であるパッケージを、大量に製造することができる。配線パターン４２の幅は、３０μｍ未満である。
【００５７】
本発明では、配線パターン４２のための溝は、成形によってパッケージ本体２２に形成されるので、たとえばＹＡＧレーザによる加工を施す必要がなく、配線パターン用溝の形成が容易であり、またスルーホール２３のための透孔４５とスタンパ８８による配線パターン４２のための溝との誤差によるずれは、前述の単一回の成形でパッケージ本体２２を製造するので、小さくすることができ、高精度のパッケージ本体２２を製造することができ、スルーホール２３と配線パターン４２との接続部分の交差は、問題にならない。溝には、微細な配線パターンと凹凸が逆のパターンを備えた、スタンパを用いて成形される絶縁基板の表面にたとえば１０μｍ幅の微細な配線パターンを形成させる。スルーホールの接続配線を微細化できることが可能となる。スルーホールからの直接配線として、他の基板への微細配線接続が可能となる。
【００５８】
スタンパ８８による配線パターン４２は、微細配線幅であっても、アスペクト比を大きくすることができ、こうしてスルーホール２３および配線パターン４２に、大電流を流すことが可能である。
【００５９】
スタンパ８８に関して、微細な配線パターンと凹凸が逆のパターンを備えたスタンパを用いて、絶縁基板の少なくとも表面にある樹脂に前記微細な配線パターンを転写させることにより、溝幅が３０μｍ以下の溝を含む微細な配線パターンを表面に形成する。この工法を用いることで、パッケージ表面に微細パターンを持った成形品が容易に大量に製作することが可能となる。
【００６０】
スタンパ表面上に加工したピン４７を取付け、この上に成形することで、成形品にスルーホールを構築することが可能となり、従来からレーザ加工に頼らざらなかったスルーホールが、容易に形成可能となった。
【００６１】
配線パターン４２の溝を深く形成し、微細配線幅でもアスペクトが高く作れる工法を用いており、パッケージ表面の配線パターンに大電流を流すことが可能であり、断線しにくい。本件発明者の実験によれば、高周波測定では、幅１０μｍアスペクト２以上の１ｃｍの配線ポテンシャルにおいて、２１ＧＨｚの高周波を流した結果、シュミレーション値１２ｄＢに対し、８ｄＢと４ｄＢ近いロス低減を実証している。
【００６２】
図２７〜図３０は、前述の図２６に示されるパッケージ本体２２に金属メッキを施す工程を説明する。図２７は、パッケージ本体２２の透孔４５を含む全ての表面に無電解銅メッキ処理を施した状態を示す断面図である。無電解銅メッキ処理によって、パッケージ本体２２の全表面に薄い金属メッキ層９１が形成される。
【００６３】
図２８は、図２７に示される金属メッキ層９１を有するパッケージ本体２２の前記金属メッキ層９１を選択的に除去した状態を示す断面図である。パッケージ本体２２の透孔４５およびバンプに対応した凹所４６および配線パターン４２における金属メッキ層９１を残し、そのほかの必要のない部分を、エッチングなどの手法で除去する。
【００６４】
図２９は、スルーホール２３、バンプ２４および配線パターン４２がパッケージ本体２２に形成されたパッケージ２５を示す断面図である。前述の図２８に示される選択的な金属メッキ層９１を有するパッケージ本体２２の電解メッキを施す。こうしてスルーホール２３のための透孔４５、バンプ４４のための凹所４６および配線パターン４２のための溝が、銅であるメッキ金属によって充填される。
【００６５】
図３０は、図２９における金型２５の取付面３６付近の拡大断面図である。配線パターン用溝９３内には、メッキ金属が充填されて、接続端子３７を含む配線パターン４２がスルーホール２３と電気的に接続された状態でスルーホール２３の形成と同時に、形成される。
【００６６】
【発明の効果】
本発明によれば、比較的大きいアスペクト比を有するピンを備えた金型を用いて、半導体チップなどの微細な半導体素子を搭載するためのパッケージを、簡単な製造工程で大量生産することが可能になる。たとえばチップ面積１ｍｍ２の半導体素子のための微細パッケージを成形することができ、ＭＥＭＳストラクチャの半導体素子における思いきったダウンサイジングが可能になる。こうして本発明のパッケージでは、ＣＣＤ（電荷結合素子）およびＣ−ＭＯＳ（相互形金属酸化膜トランジスタ）のダウンサイジングおよびＭＥＭＳストラクチャなどの半導体素子をフリップチップ実装するためのパッケージを、成形によって、スルーホールを容易に成形し、このスルーホールの形成と同時に、半導体素子およびスルーホールに電気的に接続されるべき配線パターンを、１回の成形で行うことが可能であり、パッケージの製造がきわめて容易である。
【００６７】
また本発明では、微細なスルーホールの成形が前述のように容易に可能であり、半導体素子を、スルーホールに直接に接続して微細配線による接続が可能になる。
【００６８】
さらに本発明では、ＭＥＭＳストラクチャの半導体素子をフリップチップ実装することができ、このようなスルーホールの実現が容易になるので、図３１に関連して前述したワイヤボンディングが存在せず、フリップチップ実装による大幅なコストダウンが可能となり、しかも図３２に関連して前述した比較的長い配線パターンを用いる代りに本発明ではスルーホールが用いられるので、配線抵抗である特性インピーダンスを下げ、インダクタンス成分をなくし、高周波対応の配線構造が実現される。
【００６９】
さらに本発明では、スルーホールの端部には、たとえば直径５０μｍ、深さ１０μｍのバンプを備えるパッケージを、スルーホールの形成と同時に形成することができ、製造工程が簡略化される。
【００７０】
また本発明によれば、前述のようにパッケージ内における信号が、高周波対応にすることができ、高周波ノイズの発生を抑制することができ、したがっていわゆるチップテスタなどに備えられるマイクロマシンリレーなどの高周波対応が必要とされるＭＥＭＳストラクチャ用のパッケージとして、本発明が好適に実施される。
【図面の簡単な説明】
【図１】本発明の実施の一形態の圧力検出装置２１の断面図である。
【図２】パッケージ２５ならびに保持部材２６および半導体素子２７を分解して示す断面図である。
【図３】保持部材２６および半導体素子２７を示す斜視図である。
【図４】パッケージ２５の平面図である。
【図５】パッケージ２５の構成を簡略化して示す斜視図である。
【図６】パッケージ２５と保持部材２６と半導体素子２７との構成を示す断面図である。
【図７】図６に示されるパッケージ２５に、筒体２９の基端部が固定された基台８を固定する工程を示す断面図である。
【図８】本発明の実施の一形態のパッケージ用金型４４を示す断面図である。
【図９】金型４４の製造方法の第１ステップにおいてスパッタが施されたポリイミドフィルムなどの合成樹脂製のフィルム５６の一表面に、ピン４７に対応する溝５７を形成する第１ステップを説明するための簡略化した斜視図である。
【図１０】溝５７が刻設されたフィルム５６の一表面にＮｉメッキ層５９が形成された状態を示す斜視図である。
【図１１】第４ステップにおいてフィルム５６からメッキ層５９を剥離した状態を示す図である。
【図１２】第５ステップにおいてメッキ層５９からピン４７を切り出す第５ステップを簡略化して示す斜視図である。
【図１３】メッキ層５９から切り出されたピン４７の基端部４９を、外方に拡がった係止部６６と成るように塑性変形加工する第６ステップを示す簡略化した斜視図である。
【図１４】第７ステップにおいて準備される基材４８の斜視図である。
【図１５】図１４に示される基材４８の製造方法を示す断面図である。
【図１６】図１５に示される製造方法によって得られたスタンパを用い、その隆起部５１に取付孔５３および拡大孔５４を形成する第８ステップを示す簡略化した斜視図である。
【図１７】図１４に示される基材４８の隆起部５１付近の拡大断面図である。
【図１８】図１７に示される取付孔５３が形成された基材４８を、その隆起部５１とは反対側の面から大径孔７２と小径孔７３とを形成する構成を説明するための断面図である。
【図１９】図１８によって形成された大径孔７２および小径孔７３を、ＦＳレーザ光６９によってさらに加工し、中空円錐台状の拡大孔５４を形成した状態を示す断面図である。
【図２０】ピン４７の先端部を拡大孔５４から挿入してそのピン４７の基端部４９の係止部６６を、拡大孔５４内で取付孔５３の底７１付近に配置する第９ステップを示す断面図である。
【図２１】ピン４７の係止部６６が、拡大孔５４内で、取付孔５３の底７１付近に係止した第９ステップの状態で、この係止部６６と拡大孔５４の内面とを、金属メッキを施してメッキ金属７５で固定する第１０ステップを示す断面図である。
【図２２】第１０ステップの金属メッキによってピン４７が隆起部５１に立設されて固定された状態を示す断面図である。
【図２３】図２２に示されるメッキ金属７５の余分な部分と薄いメッキ層７６，７７を除去する第１１ステップを示す断面図である。
【図２４】金型４４を含むトランスファ成形用の全体の金型装置８１を示す断面図である。
【図２５】図２４に示される金型装置８１を用いてトランスファ成形する状態を示す断面図である。
【図２６】成形後のパッケージ本体２２を示す断面図である。
【図２７】パッケージ本体２２の透孔４５を含む全ての表面に無電解銅メッキ処理を施した状態を示す断面図である。
【図２８】図２７に示される金属メッキ層９１を有するパッケージ本体２２の前記金属メッキ層９１を選択的に除去した状態を示す断面図である。
【図２９】スルーホール２３、バンプ２４および配線パターン４２がパッケージ本体２２に形成されたパッケージ２５を示す断面図である。
【図３０】図２９における金型２５の取付面３６付近の拡大断面図である。
【図３１】先行技術の圧力検出装置１の断面図である。
【図３２】他の先行技術の圧力検出装置１１の断面図である。
【符号の説明】
２１ 圧力検出装置
２２ パッケージ本体
２３ スルーホール
２４ バンプ
２５ パッケージ
２６ 保持部材
２７ 半導体素子
３５，４６ 凹所
３６ 取付面
３７ 接続端子
４２ 配線パターン
４４ パッケージ用金型
４５ 透孔
４７ ピン
４８ 基材
４９ 基端部
５３ 取付孔
５４ 拡大孔
６６ 係止部
７１ 底
８１ 金型装置
８４ 金型キャビティ
８８ スタンパ
９３ 配線パターン用溝
Claims (6)
- 合成樹脂製基板の一表面にレーザ光を照射してスルーホールの透孔に対応する細長い溝を形成し、
前記基板の前記一表面に金属メッキを施し、
金属メッキ層を基板から剥離し、溝によって形成された細長いピンを、レーザ光の照射によって切り出し、
前記ピンの基端部を、基材に立設して金型を形成し、
ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であり、
前記金型の前記ピンを含む金型キャビティに、合成樹脂を供給してパッケージを成形して得ることを特徴とするパッケージの製造方法。 - 前記基材は、
スタンパに、深さ方向に一様な断面形状を有する有底の取付孔を形成し、
スタンパの他表面に、レーザ光の照射によって、厚み方向外方になるにつれて断面形状が大きくなる拡大孔を形成して、前記取付孔の底に連通して接続して構成され、
ピンを、前記拡大孔から挿入してピンの基端部を、前記取付孔の前記底付近に配置して、固定して製造されることを特徴とする請求項１記載のパッケージの製造方法。 - 前記ピンの基端部は、外方に拡がった係止部を有し、
この係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と基材の拡大孔の内面とを、金属メッキを施して固定することを特徴とする請求項１または２記載のパッケージの製造方法。 - スタンパは、
フォトリソグラフィ法によって、フォトレジスト用基板上に前記凸部に対応する透孔を有するフォトレジスト層を形成し、
フォトレジスト層と、前記透孔から露出したフォトレジスト用基板との上に、金属メッキを施して、前記透孔を、メッキ金属によって塞ぐ厚みを有する金属メッキ層を形成し、
この形成された金属メッキ層を、フォトレジスト用基板から剥離して製造することを特徴とする請求項１〜３のうちの１つに記載のパッケージの製造方法。 - 基端部に、外方に拡がった係止部が形成された細長いピンと、
一表面に、深さ方向に一様な断面形状を有する取付孔が形成され、他表面に、厚み方向外方になるにつれて断面形状が大きくなるように拡大孔が、前記取付孔の底に連通して形成される基材とを含み、
前記係止部が、前記拡大孔内で、前記取付孔の前記底付近に係止し、
前記ピンの基端部の係止部と、板体の拡大孔の内面とは、金属メッキによって固定されることを特徴とするパッケージ用金型。 - ピンの径５〜３０μｍ、径に対する長さのアスペクト比３〜８であることを特徴とする請求項５記載のパッケージ用金型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193206A JP3947499B2 (ja) | 2003-07-07 | 2003-07-07 | パッケージの製造方法及びパッケージ用金型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193206A JP3947499B2 (ja) | 2003-07-07 | 2003-07-07 | パッケージの製造方法及びパッケージ用金型 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005032778A JP2005032778A (ja) | 2005-02-03 |
| JP3947499B2 true JP3947499B2 (ja) | 2007-07-18 |
Family
ID=34204754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003193206A Expired - Fee Related JP3947499B2 (ja) | 2003-07-07 | 2003-07-07 | パッケージの製造方法及びパッケージ用金型 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3947499B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4534803B2 (ja) * | 2005-03-09 | 2010-09-01 | パナソニック株式会社 | 樹脂パッケージの製造方法 |
-
2003
- 2003-07-07 JP JP2003193206A patent/JP3947499B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005032778A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100639738B1 (ko) | 회로 장치의 제조 방법 | |
| US8415789B2 (en) | Three-dimensionally integrated semicondutor device and method for manufacturing the same | |
| US6025995A (en) | Integrated circuit module and method | |
| TWI546927B (zh) | 用於半導體封裝件的重構技術 | |
| US20060138638A1 (en) | Substrate for semiconductor devices and semiconductor device | |
| TWI676409B (zh) | 用於製造電子模組的方法及電子模組 | |
| KR20020075188A (ko) | 회로 장치의 제조 방법 | |
| US6687989B1 (en) | Method for fabricating interconnect having support members for preventing component flexure | |
| TW201424497A (zh) | 電路板及其製作方法 | |
| JP2000077477A (ja) | 半導体装置及びその製造方法並びにこれに用いる金属基板 | |
| JPH10163406A (ja) | 半導体パッケージングのためのカラム・グリッド・アレーおよび方法 | |
| KR20030019082A (ko) | 회로 장치의 제조 방법 | |
| JP4352365B2 (ja) | 集積回路パッケージの製造方法および集積回路パッケージ | |
| JP2003155591A (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
| KR101117617B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3947499B2 (ja) | パッケージの製造方法及びパッケージ用金型 | |
| US5936845A (en) | IC package and IC probe card with organic substrate | |
| US6562545B1 (en) | Method of making a socket assembly for use with a solder ball | |
| CN115799074A (zh) | 一种嵌入式封装结构的制作方法 | |
| WO2022064803A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004228193A (ja) | 高ｑヘリカルコイルチップおよびその製造方法 | |
| CN113990763A (zh) | 一种基于电铸技术的芯片封装结构及其封装方法 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP4260676B2 (ja) | パッケージの製造方法 | |
| JP3947500B2 (ja) | パッケージの製造方法及びパッケージ用金型 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |