JP2004228193A - 高ｑヘリカルコイルチップおよびその製造方法 - Google Patents
高ｑヘリカルコイルチップおよびその製造方法 Download PDFInfo
- Publication number
- JP2004228193A JP2004228193A JP2003012046A JP2003012046A JP2004228193A JP 2004228193 A JP2004228193 A JP 2004228193A JP 2003012046 A JP2003012046 A JP 2003012046A JP 2003012046 A JP2003012046 A JP 2003012046A JP 2004228193 A JP2004228193 A JP 2004228193A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- lower surfaces
- cut
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 71
- 238000007747 plating Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 144
- 239000011162 core material Substances 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 claims description 24
- 230000001070 adhesive effect Effects 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 8
- 229910010165 TiCu Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- -1 vinylbenzyl Chemical group 0.000 description 13
- 239000002390 adhesive tape Substances 0.000 description 10
- 239000004809 Teflon Substances 0.000 description 9
- 229920006362 Teflon® Polymers 0.000 description 9
- 238000004804 winding Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 230000004308 accommodation Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005187 foaming Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000003578 releasing effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49016—Antenna or wave energy "plumbing" making
- Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49071—Electromagnet, transformer or inductor by winding or coiling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49194—Assembling elongated conductors, e.g., splicing, etc.
- Y10T29/49201—Assembling elongated conductors, e.g., splicing, etc. with overlapping orienting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】より小型化することが可能であって、且つ高インダクタンスおよび高Ｑを満たし得る構造のコイルチップおよびその製造方法を提供する。
【解決手段】低誘電損失を特性として有する材料を芯材とし、前記芯材の周囲にメッキ法により形成されたコイルが巻き回されており、前記芯材と前記コイルとの間に、メッキ時におけるシードとして作用する層を有するコイル構造とする。
【選択図】 図１
【解決手段】低誘電損失を特性として有する材料を芯材とし、前記芯材の周囲にメッキ法により形成されたコイルが巻き回されており、前記芯材と前記コイルとの間に、メッキ時におけるシードとして作用する層を有するコイル構造とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術の分野】
本発明は、携帯電話、ＰＤＡ等の小型且つ軽量の電子機器に主として用いられる高周波用のコイルチップに関する。より詳細には、携帯電話における各種モジュール等へ搭載される小型、低背、軽量化が為された、高Ｑ特性を有するヘリカルコイルチップおよびその製造方法に関する。
【０００２】
【従来技術】
【特許文献１】特開平１１−２８３８３４
【特許文献２】特開平１１−２０４３６２
【特許文献３】特開２０００−２５２１２７
【特許文献４】特開平１０−２４１９４３
【０００３】
【従来技術】
携帯電話等の移動体通信機器は、近年小型化、軽量化が急激に進められている。従って、これらに用いられるチップ及び各種モジュールに搭載される高周波用コイルチップについても、高Ｑ特性を満たすと同時に小型化、低背、および軽量化が求められている。現在、その小型化は、具体的には、コイルチップの長さで１ｍｍ以下に、コイル径（あるいは幅）で０．５ｍｍ以下となるサイズにまでおよんでいる。
【０００４】
従来、これらコイルチップは、例えば
【特許文献３】に示されるように、より大きなコイル部品と同様に、ボビンに直接巻線を行う方法によって製造されていた。しかし、当該製造方法によってこれ以上の小型化に対応することは、現状では困難視されており、新たな製造技術の確立が望まれている。現在、より小型のコイルチップを供給し得る技術として、非巻線方式である、例えば
【特許文献２】に示されるレーザ切削工法、あるいは
【特許文献１】に示される薄膜形成技術を用いたもの等が考えられ、その実用化が進められている。
【０００５】
レーザ切削工法によるものは、巻き線となる材料を芯材の覆い膜として形成し、これをレーザによって細線化するものであるが、レーザ照射の影響を考慮することを要するため、芯材が制限される恐れがある。また、レーザ切削後の加工面には面荒れ等が存在する恐れがあり、線間隔がより狭められた場合にこの面荒れにより線間隔が不均一となる恐れもある。従って、当該工法は、将来的により小型のコイルチップを作成しようとする場合に、解決されるべき課題を多く有していると考えられる。
【０００６】
【発明が解決しようとする課題】
現在最も実用化が進んでいると思われる薄膜形成技術を用いた製造方法としては、絶縁層に形成したビアホールを介して数層のコイルパターンを接続するものがある。しかしながら、当該方法においては、コイルチップがより小型化し、その上に形成される線の幅がより細くなった場合に、これに対応した微少径且つ深さのあるビアホールを確実に埋めることは困難となると思われる。また、当該方法においては、巻線をその最外周に配置することは事実上不可能であり、高Ｑを満たすコイルを作成する上で、構造上不利である。
【０００７】
通常、異なるコイル断面積を持つコイルチップのインダクタンスを同一の値としようとする場合、コイル断面積が大きいほどコイル巻き数は少なくてすむ。従って、チップの最外周にコイルを形成することにより、同じ大きさ且つ同じコイル巻き数を有するチップであっても、大きなＬを得ることが可能となる。コイル断面積が小さくなった場合には、コイル巻き数を増加させてＬ値を維持する必要がある。しかし、コイル巻き数の増加は、コイル自体の直流抵抗値の増加及び孤立感のリーク電流の増加等生じさせ、Ｑ値の低下を招いてしまう。
【０００８】
また、コイル巻き数の増加は、コイルの芯材として用いられる誘電体に起因するところの誘電損失の影響を、より大きなものとする。この誘電損失は、当該コイルチップに流される信号の周波数が大きくなるほど顕著なものとなる。従って、前述の如く、上記形成法により得られたコイルチップは、その最外周に巻き線を形成することが困難であり、より高い周波数への対応は困難視されている。
【０００９】
また、コイルチップを小型化した場合、超高周波への対応を考慮すると、例えば端子電極間の電気容量が無視できなくなる。この場合、高Ｑを得るためには、対抗する電極を無くして電極間の電気容量を下げ、コイルのインダクタンスと当該電極間の電気容量との共振周波数を使用周波数よりも高く設定することが必要となる。インダクタンスが大きく且つ使用周波数が高いほど電極間容量の影響は大きく、通常の端子電極が対向するチップコイルにおいては、電気容量の低減は困難であった。
【００１０】
本発明は、以上の状況に鑑みて為されたものであり、将来的にもより小型化することが可能であって、且つ高インダクタンスおよび高Ｑを満たし得るコイルチップの製造に対応し得る製造方法、また当該製造方法に適した構造のコイルチップを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るヘリカルコイルチップは、低誘電損失を特性として有する材料をコイルの芯材として用い、半導体製造技術に代表される薄膜形成技術による一括形成法にて、芯材の最外周囲にコイル導体を巻き回すこととしている。さらに、端子電極はコイル形成面上に形成され、個々の電極同士が対向しない配置とされている。
【００１２】
すなわち、本発明に係るコイルチップ製造方法は、ヘリカルコイルチップの製造方法であって、基板の上下面上に、薄膜形成加工手段により所定間隔を空けて複数の配線を並列に形成し、基板を配線の延在方向と垂直な方向に切断し、切断後の基板各々における切断面上に、薄膜形成加工手段により、基板の上下面上に並列された複数の配線各々を接続する更なる配線を、切断後の基板各々に対して同時に形成することを特徴としている。
【００１３】
なお、上述の製造方法においては、基板を切断した後、基板を接合して基板の切断面がその上下面となる集合基板基板を形成することとし、更なる配線の形成は集合基板の上下面に対して為されることが好ましい。あるいは、上記製造方法においては、基板は、低誘電損失を特性として有する材料からなり、更なる配線形成後に、切断後の基板における配線あるいは更なる配線の形成面の内、何れか一つの面上に端子電極が形成されることが好ましい。
【００１４】
また、上記課題を解決するために、本発明に係るヘリカルコイルチップは、基板の上下面に並列して形成された複数の配線各々を、前基板を配線の延在方向と垂直な方向に切断して得られる切断面に対して更なる複数の配線を形成して接続することにより形成されるヘリカルコイルを有することを特徴としている。なお、当該ヘリカルコイルチップにおいては、基板は、低誘電損失を特性として有する材料からなり、配線の形成面あるいは更なる配線の形成面の内、何れか一つの面上に端子電極を有することが好ましい。
【００１５】
さらに、上記課題を解決するために、本発明に係るコイルチップの製造方法は、ヘリカルコイルチップの製造方法であって、基板の上下面上に、所定間隔をあけて平行に延在する複数の配線を形成し、その際、基板の上下面における配線は同一方向に延在するように配置される工程と、基板を、配線の延在方向とは垂直な方向に、配線が所定長さとなるように切断する工程と、切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築し、その際、切断された基板において、その切断面は前記基板の上面および下面に向かうように配列される工程と、集合基板の上下面上に、基板の厚さと基板の上下面上に形成された配線の厚さとを加えた値に略等しい値の長さを有し且つ所定間隔を空けて平行に延在する複数の配線を形成し、複数の配線各々は、集合基板を厚さ方向に貫通する基板の上下面に形成された配線の端部を結ぶものである工程とからなることを特徴としている。
【００１６】
なお、上述の製造方法においては、基板の上下面上に配線を形成する工程および集合基板の上下面上に配線を形成する工程は、各々、配線上に保護用の膜の形成を行う工程を含むことが好ましい。あるいは、上述の製造方法においては、集合基板の上下面に複数の配線を形成する工程は、集合基板の上下面何れか一方の面に対して、ヘリカルコイルチップにおける端子電極を形成する構成を含むことが好ましい。
【００１７】
さらに、切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築する工程は、複数の補助材を、基板の厚さと基板の上下面上に形成された配線の厚さとを加えた値より所定値だけ大きな値の一定幅を有する間隔を設けて複数枚並設する工程と、切断された基板各々を、その切断面が補助材の並設方向とは垂直な方向に向かうようにして、間隔にはめ込む工程と、接着剤を用いて、切断された基板各々および複数の補助材を接着し、一体化する工程と、一体化された切断された基板各々および複数の補助材に対して、複数の補助材の並設方向とは垂直となる二面を研磨する工程とを含むことが好ましい。
【００１８】
また、上述の製造方法においては、切断された基板の各々を、接着剤および補助材を用いて集合基板として再構築する工程は、基板の切断面を所定方向に向け、且つ切断された基板の各々と複数の補助材の各々とを所定方向とは垂直な方向に交互に並置する工程と、並置された切断された基板各々および複数の補助材を接着剤にて一体化する工程と、一体化された切断された基板各々および複数の補助材について、切断された基板各々について基板の上下面上に形成された配線の端面が露出するように、所定方向に向かう二面を研磨する工程とを含むことが好ましい。
【００１９】
さらに、上記課題を解決するために、本発明においては、ヘリカルコイルチップを製造する際に、前記ヘリカルチップの母材として用いられる集合基板を用いることが好ましい。その際、この集合基板は、略所定間隔を空けて略平行に配置されて集合基板の上下面にその上下面を露出させ、所定方向に延在する低誘電損失を特性として有する芯材と、芯材に密着し、芯材の延在方向とは垂直な方向に集合基板を貫通し、集合基板の上下面にその端部を露出させる複数の配線と、複数の配線および前記芯材各々の間を埋める基体部とからなることが好ましい。
【００２０】
上記課題を解決するために、本発明に係るコイルチップは、低誘電損失を特性として有する材料を芯材とするヘリカルコイルチップであって、芯材の周囲にメッキ法により形成されたコイルが巻き回されており、芯材とコイルとの間に、メッキ時におけるシードとして作用する層を有することを特徴としている。
ここで、コイルはＣｕを主材料とし、シードはＣｒＣｕあるいはＴｉＣｕを主材料とすることが好ましい。
【００２１】
本発明は、半導体製造技術等に代表される薄膜形成技術と、厚膜形成に適したメッキ法とを組み合わせて、芯材の外周に断面積の大きなコイルを巻き回したコイルチップを提供するものである。従って、本発明によるコイルチップは、芯材とコイル配線との間にメッキ法を容易とするためのいわゆるシード材が常に存在することとなる。これにより、直流抵抗成分の低減が容易になり、高Ｑを有するコイルと提供することが可能となる。
【００２２】
【実施例】
図１に、本発明に係るヘリカルコイルチップ部品（ヘリカルコイルチップ１）の概略構成を示す。誘電損失低減のために、芯材３として、低誘電率を有するテフロン（登録商標）およびビニルベンジルを用いている。また、巻き線５は、真空中にて芯材上にシード層であるＣｒＣｕを形成し、フォト工程を経てパターニングを行った後、メッキ法にて当該シード上に配線を形成している。従って、これら配線は、いわゆる多層構造（本実施例においては２層構造）となっている。
【００２３】
また、両端部の端子電極７上には、当該チップ部品の実装時のためにハンダを用いる際に、ハンダと端子電極との濡れ性を改善するためにＮｉ層あるいはＮｉ合金層が設けられている。なお、実際には、図に示すチップ部品の最外周には保護膜として、有機絶縁膜等の低誘電損失材料、例えばビニルベンジルからなる層が形成されているが、ここでは、本部品の構成の理解を容易とするために、この保護膜を省略して、当該チップ部品を示してある。
【００２４】
次に、図２Ａ〜Ｅを参照として、当該ヘリカルコイルの製造方法について述べる。まず、スパッタリング法によって、略平板状のテフロン（登録商標）、ビニルベンジル等の低誘電損失を特性として有する基板１３の両面に、巻線のシードとなるＣｒＣｕ薄膜を成膜する。続いて、ＣｒＣｕ薄膜上面にドライフィルムを貼り付け、当該フィルムに対して、巻線の一部を形成する配線パターンを形成すべく露光、現像等の処理が為される。
【００２５】
その後、メッキ法によってＣｒＣｕ薄膜上にＣｕの厚膜を成長させる。更に、ドライフィルムを除去し、ミリング、ウエットエッチング等の手法により下地膜の除去が行われる。当該処理を施すことにより、コイル配線の一部１５（以下、単に配線と述べる。）が形成される。なお、必要に応じてこの露光、現像、およびＣｕ膜成長の過程を繰り返して配線の厚みを増加することとしても良い。
【００２６】
配線形成後、さらにその上部および配線間にカバー層１９としてエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜を形成する。以上の工程を経ることにより、図２Ａに示す状態の加工基材が得られる。次に、図２Ｂに示す様に、配線の延在方向に対して所定長さとなるように、当該延在方向対して垂直な方向にこの加工基材を切断する。切断後の略棒状の加工基材１４を図２Ｃに示す様に９０゜回転させる。
【００２７】
次に、回転後の棒状の加工基材１４を組み合わせ、後述する手順を経てこれらの集合体を単一の集合基板として再構成する。なお、集合基板上における棒状の加工基材１４は、図２Ｃに示す状態で、互いの位置関係が固定、保持されている。
【００２８】
次に、集合基板両面に配線のシード層であるＣｒＣｕ薄膜をスパッタリング法によって成膜し、ドライフィルムを貼り付け、配線パターンの露光、現像および不要位置での薄膜の除去等の処理が再度施される。これら処理により、芯材３となるテフロン（登録商標）、ビニルベンジル等の低誘電損失体の両側にその端部のみを晒している各配線１５に対して、その端部をそれぞれ接続する配線のシード層が形成される。さらに、これら配線は、ドライフィルムを用いてパターン形成後、メッキ法によって厚膜化し、ドライフィルムの除去を行い、更にミリング、ウエットエッチング等の手法により下地膜の除去を行い、コイルにおける残りの部分の配線１６とされる。
【００２９】
厚膜化終了後における棒状の加工基材各々の位置関係を図２Ｄに示す。図２Ｅに示す様に、これら配線上および配線間にカバー層２０としてエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜を形成した後、コイル端部にＮｉおよびハンダの積層構造からなる端子電極７の形成を行い、各々をコイルチップ１として切断、分離する。
【００３０】
次に、集合基板の作成方法について述べる。まず、図３Ａに示す様にガラス基板３０上に紫外線照射によって剥離する粘着テープ３１を貼り、その上にエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜材料からなる板材３２を貼り付ける。次に、図３Ｂに示す様に、これら板材および粘着テープに対して、収容溝３３を形成する。当該収容溝の形成により、ビニルベンジル板は、複数の補助材３２ａとして分割される。
【００３１】
後述するように、この収容溝３３には前述の棒状に切断された加工基材１４が、各々、切断面すなわちまだ配線が形成されていない面１４ａがこの板材３２ａ（複数の補助材各々）の上下面（補助材の並設方向と垂直となる方向）を向くようにして収容される。このため、収容溝３３の幅は、棒状の加工基材１４における配線１５およびカバー層１９が形成された後の、当該カバー層１９における表面間の間隔より所定量、本実施例においては具体的に５〜２０μｍ広い幅とされている。
【００３２】
図３Ｂに示したガラス基板とは別個に、図３Ｃに示す様な、上下面に貫通する平行な溝４１を複数有した厚板４０を用意する。図に示す様に、この厚板４０の上面に、平行溝４１以外の部分を覆うように、熱を加えることによって剥離を促す熱発泡粘着テープ４２を貼り付ける。図３Ｂに示した溝加工後のガラス基板を、この厚板上面に対して板材が正対し、且つ厚板の溝に対して収容溝が略９０°の向きに配置されるようにその方向を調整して厚板上面に接着する（図３Ｄ）。
接着後、ガラス基板３０の裏面より紫外線を照射してガラス基板３０および粘着テープ３１を剥離し、厚板４０上の熱発泡粘着テープ４２に対して、複数の補助材３２ａとしての板材がその間隔を制御されて接着されている状態とする（図３Ｅ）。
【００３３】
続いて、図３Ｆに示す様に、複数の板材３２ａの間に、棒状に切断された加工基材１４を挿入し、これらも熱発泡粘着テープ４２に対して接着する。その際、加工基材において未だに成膜されていない２面（切断面１４ａ）が、厚板の厚さ方向（図中上下方向）に向くようにする。なお、棒状に切断された加工基材１４は、切断時に与えられた応力等によって撓み等を有している。収容溝３３の幅を棒状の加工基材の幅より５〜２０μｍ広く設定することにより、この収容作業を容易に行うことが可能となる。
【００３４】
さらに、複数の板材３２ａと棒状の加工基材１４とを一体化すべく、これら加工基材等における熱発泡粘着テープ４２が存在しない部分、すなわち厚板４０における平行溝４１に対応する部分に対して、接着剤４３を塗布する。接着剤４３塗布後、これらの位置関係を一定に保って一体化を図るために、図３Ｇに示す様に、治具によって接着剤の塗布部分を押さえることとする。押さえ治具は、溝部挿入治具４５と塗布部押さえ治具５０とから構成される。
【００３５】
溝部挿入治具４５は、厚板４０の平行溝４１に挿入可能であって、加工基材１４等全てに接触する長さと、その頂部が同一平面内に存在する上端面とを有する複数の凸部分４６を有している。なお、これら凸部分４６、特にその上端面は、後述するように接着剤と接触するため、接着剤との離形作用の高い離型材（フッ素系の樹脂等）をコーティングしておくことが望ましい。塗布部押さえ治具５０は、図３Ｈに示す様に、溝部挿入治具４５の凸部分４６の上端面と共に加工基材１４等を挟持、固定するため、これら凸部分４６と同じ長さ、および同一平面内に存在する端面を有する複数の対応凸部５１を有している。これら対応凸部５１についても、前述の凸部４６と同様に接着剤と接触することから離型材をコーティングしておくことが望ましい。
【００３６】
これら治具によって加工基材１４等を挟持、固定した状態で加熱し、接着剤４３の硬化を図る。この加熱処理によって、熱発泡粘着テープ４２は粘着性を失い、加工基材１４等の厚板４０からの離脱を容易にする。このようにして、接着剤４３によって部分的に結合された、図３Ｉに示す状態となった加工基材１４および板材３２ａをさらに接着剤中に浸漬し、再度前述の押さえ治具４５、５０を用いてこれを挟持して加熱してこの接着剤の硬化を図る。以上の工程を経ることによって、複数の板材３２ａおよび棒状に切断された複数の加工基材１４は、集合板１０として一体化される。
【００３７】
この集合板１０の四隅の形状を整えた後、図３Ｊに示す様に、基準外枠５３に設けられた特定の寸法からなる凹部５５に挿入し、この外枠５３を介して集合板１０を研磨装置に固定し、その両面を研磨する。研磨終了後において集合板表面に観察される配線等の状態に関し、部分的に拡大したその概略を図３Ｋに示す。
集合基板表面には、板材、板材間に挟まれた芯材である基板３、基板両側に整列する配線１５の端部が観察され、さらに板材と基板との間および配線、および板材間に充填された接着剤層が観察される。ここで、接着剤およびカバー層１９等からなる補助材３２ａは、集合基板１０における、配線１５および芯材３を除く基体部を形成する。
【００３８】
この状態の集合体に対して、前述の如くＣｒＣｕ薄膜の形成、パターニング等の処理が施され、集合体表面に露出していた基板３両側の配線１５が、各々新たに形成された配線１６によって接続される。当該処理が集合体の両面に施されることによって、ＣｒＣｕおよびＣｕの二層からなる配線５がビニルベンジル基板の周囲を巻き回された状態となり、テフロン（登録商標）、ビニルベンジル等を芯材３とする極微少なヘリカルコイルが形成されることとなる。
【００３９】
なお、図３Ｊに示した集合体表面に観察される基板および配線端部は、実際には、その延在方向とは垂直な方向に曲がりを有しているため、通常の一括露光を行うことはできない。このため、本実施例においては、露光時に、個々のあるいは数個のコイルに対応して配線端分を画像的に解析し、その露光位置を決定して以降の露光処理を行う、いわゆるダイ・バイ・ダイ露光を行う方法を採用している。
【００４０】
本実施例においては、集合体に対する配線の露光はダイ・バイ・ダイ露光によることとしたが、Ｎｉ、ハンダ等の端子電極形成時は通常の露光処理によることとしている。これは端子電極の大きさが配線端部に比べて大きいこと、また、求められる位置精度が配線端部の場合と比較して粗いことによる。このように端子電極形成を通常の露光処理を用いることによって、当該コイルの生産性を高めることができる。
【００４１】
以上の製造方法を用いることにより、図１に示すヘリカルコイルが製造される。当該方法によれば、より小型のコイルチップを製造することも容易であり、かつ、芯材の最外周にコイルを配置することが可能であることから、高インダクタンスおよび高Ｑのコイルチップを提供することが可能となる。また、当該方法により、端子電極をコイルチップ上の一側面に、容易に形成することができる。端子電極を当該配置とすることにより、これら電極が形成する容量を低減した高Ｑヘリカルコイルを、より低コストで製造することが可能となる。
【００４２】
なお、本実施例においては、芯材としてテフロン（登録商標）、ビニルベンジル等を用いた場合について述べているが、本発明はこれに限定されず、テトラフルオロエチレン樹脂等のフッ素樹脂、ガラス繊維含有の樹脂材料等、いわゆる低誘電損失の材料を用いることが可能である。また、配線の下地膜、すなわちシードとしてＣｒＣｕを用いているが、ＴｉＣｕ等、種々の材料を用いることが可能である。
同様に端子用の材料に関してもＮｉとハンダとの２層構造に限定されない。本実施例においては、これらシード、あるいは端子用材料はスパッタリングにより形成されているが、本発明はこれに限定されず、蒸着法、ＣＶＤ法等、種々の手法によってこれらを形成することが可能である。
【００４３】
なお、本実施例においては、集合基板作成時に、研磨工程において研磨部位によって研磨速度が大きく異なることが無いように、配線以外の部分が全て同一の、例えばビニルベンジルからなる構成とすることが好ましい。しかし、本発明はこれに限定されず、同程度の研磨速度が得られるものであれば、種々の低誘電損失の材料、接着剤等を用いることが可能である。さらには、所望の低誘電損失等の特性を有するものであれば、テフロン（登録商標）あるいはビニルベンジルに限られず、種々の材料を用いることが可能である。
【００４４】
また、保護膜に関しても、前述の如く芯材と同一の材料を用いることが好ましいが、芯材補とは誘電損失の影響がないことから、通常のエポキシ等からなる接着剤を用いることとしても良い。また、ＣｒＣｕのスパッタリングからパターニング終了に至るまでの工程の順序は、上述の順序に限定されず、現像終了後にＣｒＣｕ膜等を形成し、エッチングを行う等、必要に応じてその順序を変更することが望ましい。
【００４５】
【本発明の効果】
本発明に係るヘリカルコイルチップの製造方法においては、薄膜−一括形成工法を用いてコイル形成面全面に膜形成等を行っている。従って、低コストにもかかわらず高Ｑヘリカルコイルを容易に製造することが可能となる。
【００４６】
また、本発明によれば、端子電極をコイル形成面上に形成することが可能であり、端子電極間の容量を大幅にて期限することが可能となることから、高い周波数領域においても高Ｑを保ち得るコイルチップを実現することが可能となる。また、端子電極を、コイル形成時同時形成する、あるいは若干の工程追加により容易に形成することが可能となり、コイルチップの製造コストの低減が果たされる。
【００４７】
また、本発明によれば、芯となる材料の最外周にコイル形成することが可能である。従って、同一サイズの他のコイルチップと比較した場合、誘電損失が少なく且つより高いＱ値を有する小型コイルを得ることが可能となる。
【００４８】
また、本発明によれば、基板切断後に当初基板の上下面に形成された配線を接続する際に、これら切断後の基板を集め、接続用の配線を形成するための集合基板を形成することとしている。この接続用の配線形成に関しても、集合基板を用いることで、薄膜−一括形成工法によりコイル形成面全面に膜形成を行うことが可能となる。従って、コイルチップ製造に要するコストについて、その更なる低減が可能となる。
【００４９】
更に、本発明においては、集合基板の作製に際して、予め所定のコイル幅に切断された基板を略一定の間隔にて並設することが可能となるように、補助材を用いることとしている。当該補助材の使用により、集合基板を容易に製造することが可能となる。
【００５０】
更に、本発明においては、集合基板の作製に際して、切断後の基板を一体化後にその上下面の研磨を行うこととしている。従って、薄膜−一括形成工法の使用が容易であり、効率よく膜形成等を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係るヘリカルコイルチップの概略構成を示す図である。
【図２Ａ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｂ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｃ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｄ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｅ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図３Ａ】集合基板の作成手順を示す図である。
【図３Ｂ】集合基板の作成手順を示す図である。
【図３Ｃ】集合基板の作成手順を示す図である。
【図３Ｄ】集合基板の作成手順を示す図である。
【図３Ｅ】集合基板の作成手順を示す図である。
【図３Ｆ】集合基板の作成手順を示す図である。
【図３Ｇ】集合基板の作成手順を示す図である。
【図３Ｈ】集合基板の作成手順を示す図である。
【図３Ｉ】集合基板の作成手順を示す図である。
【図３Ｊ】集合基板の作成手順を示す図である。
【図３Ｋ】集合基板の表面状態を示す拡大図である。
【符号の説明】
１：ヘリカルコイル
３：芯材
５：巻き線
７：端子電極
１０：集合板
１３：基板
１４：棒状の加工基材
１５、１６：コイル配線
１９、２０：カバー層
３０：ガラス基板
３１：粘着テープ
３２：板材
３２ａ：補助材
３３：収容溝
４０：厚板
４１：平行溝
４２：熱発泡粘着テープ
４５：溝部挿入治具
４６：凸部分
５０：塗布部押さえ治具
５１：対応凸部
５３：基準外枠
５５：凹部
【発明の属する技術の分野】
本発明は、携帯電話、ＰＤＡ等の小型且つ軽量の電子機器に主として用いられる高周波用のコイルチップに関する。より詳細には、携帯電話における各種モジュール等へ搭載される小型、低背、軽量化が為された、高Ｑ特性を有するヘリカルコイルチップおよびその製造方法に関する。
【０００２】
【従来技術】
【特許文献１】特開平１１−２８３８３４
【特許文献２】特開平１１−２０４３６２
【特許文献３】特開２０００−２５２１２７
【特許文献４】特開平１０−２４１９４３
【０００３】
【従来技術】
携帯電話等の移動体通信機器は、近年小型化、軽量化が急激に進められている。従って、これらに用いられるチップ及び各種モジュールに搭載される高周波用コイルチップについても、高Ｑ特性を満たすと同時に小型化、低背、および軽量化が求められている。現在、その小型化は、具体的には、コイルチップの長さで１ｍｍ以下に、コイル径（あるいは幅）で０．５ｍｍ以下となるサイズにまでおよんでいる。
【０００４】
従来、これらコイルチップは、例えば
【特許文献３】に示されるように、より大きなコイル部品と同様に、ボビンに直接巻線を行う方法によって製造されていた。しかし、当該製造方法によってこれ以上の小型化に対応することは、現状では困難視されており、新たな製造技術の確立が望まれている。現在、より小型のコイルチップを供給し得る技術として、非巻線方式である、例えば
【特許文献２】に示されるレーザ切削工法、あるいは
【特許文献１】に示される薄膜形成技術を用いたもの等が考えられ、その実用化が進められている。
【０００５】
レーザ切削工法によるものは、巻き線となる材料を芯材の覆い膜として形成し、これをレーザによって細線化するものであるが、レーザ照射の影響を考慮することを要するため、芯材が制限される恐れがある。また、レーザ切削後の加工面には面荒れ等が存在する恐れがあり、線間隔がより狭められた場合にこの面荒れにより線間隔が不均一となる恐れもある。従って、当該工法は、将来的により小型のコイルチップを作成しようとする場合に、解決されるべき課題を多く有していると考えられる。
【０００６】
【発明が解決しようとする課題】
現在最も実用化が進んでいると思われる薄膜形成技術を用いた製造方法としては、絶縁層に形成したビアホールを介して数層のコイルパターンを接続するものがある。しかしながら、当該方法においては、コイルチップがより小型化し、その上に形成される線の幅がより細くなった場合に、これに対応した微少径且つ深さのあるビアホールを確実に埋めることは困難となると思われる。また、当該方法においては、巻線をその最外周に配置することは事実上不可能であり、高Ｑを満たすコイルを作成する上で、構造上不利である。
【０００７】
通常、異なるコイル断面積を持つコイルチップのインダクタンスを同一の値としようとする場合、コイル断面積が大きいほどコイル巻き数は少なくてすむ。従って、チップの最外周にコイルを形成することにより、同じ大きさ且つ同じコイル巻き数を有するチップであっても、大きなＬを得ることが可能となる。コイル断面積が小さくなった場合には、コイル巻き数を増加させてＬ値を維持する必要がある。しかし、コイル巻き数の増加は、コイル自体の直流抵抗値の増加及び孤立感のリーク電流の増加等生じさせ、Ｑ値の低下を招いてしまう。
【０００８】
また、コイル巻き数の増加は、コイルの芯材として用いられる誘電体に起因するところの誘電損失の影響を、より大きなものとする。この誘電損失は、当該コイルチップに流される信号の周波数が大きくなるほど顕著なものとなる。従って、前述の如く、上記形成法により得られたコイルチップは、その最外周に巻き線を形成することが困難であり、より高い周波数への対応は困難視されている。
【０００９】
また、コイルチップを小型化した場合、超高周波への対応を考慮すると、例えば端子電極間の電気容量が無視できなくなる。この場合、高Ｑを得るためには、対抗する電極を無くして電極間の電気容量を下げ、コイルのインダクタンスと当該電極間の電気容量との共振周波数を使用周波数よりも高く設定することが必要となる。インダクタンスが大きく且つ使用周波数が高いほど電極間容量の影響は大きく、通常の端子電極が対向するチップコイルにおいては、電気容量の低減は困難であった。
【００１０】
本発明は、以上の状況に鑑みて為されたものであり、将来的にもより小型化することが可能であって、且つ高インダクタンスおよび高Ｑを満たし得るコイルチップの製造に対応し得る製造方法、また当該製造方法に適した構造のコイルチップを提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係るヘリカルコイルチップは、低誘電損失を特性として有する材料をコイルの芯材として用い、半導体製造技術に代表される薄膜形成技術による一括形成法にて、芯材の最外周囲にコイル導体を巻き回すこととしている。さらに、端子電極はコイル形成面上に形成され、個々の電極同士が対向しない配置とされている。
【００１２】
すなわち、本発明に係るコイルチップ製造方法は、ヘリカルコイルチップの製造方法であって、基板の上下面上に、薄膜形成加工手段により所定間隔を空けて複数の配線を並列に形成し、基板を配線の延在方向と垂直な方向に切断し、切断後の基板各々における切断面上に、薄膜形成加工手段により、基板の上下面上に並列された複数の配線各々を接続する更なる配線を、切断後の基板各々に対して同時に形成することを特徴としている。
【００１３】
なお、上述の製造方法においては、基板を切断した後、基板を接合して基板の切断面がその上下面となる集合基板基板を形成することとし、更なる配線の形成は集合基板の上下面に対して為されることが好ましい。あるいは、上記製造方法においては、基板は、低誘電損失を特性として有する材料からなり、更なる配線形成後に、切断後の基板における配線あるいは更なる配線の形成面の内、何れか一つの面上に端子電極が形成されることが好ましい。
【００１４】
また、上記課題を解決するために、本発明に係るヘリカルコイルチップは、基板の上下面に並列して形成された複数の配線各々を、前基板を配線の延在方向と垂直な方向に切断して得られる切断面に対して更なる複数の配線を形成して接続することにより形成されるヘリカルコイルを有することを特徴としている。なお、当該ヘリカルコイルチップにおいては、基板は、低誘電損失を特性として有する材料からなり、配線の形成面あるいは更なる配線の形成面の内、何れか一つの面上に端子電極を有することが好ましい。
【００１５】
さらに、上記課題を解決するために、本発明に係るコイルチップの製造方法は、ヘリカルコイルチップの製造方法であって、基板の上下面上に、所定間隔をあけて平行に延在する複数の配線を形成し、その際、基板の上下面における配線は同一方向に延在するように配置される工程と、基板を、配線の延在方向とは垂直な方向に、配線が所定長さとなるように切断する工程と、切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築し、その際、切断された基板において、その切断面は前記基板の上面および下面に向かうように配列される工程と、集合基板の上下面上に、基板の厚さと基板の上下面上に形成された配線の厚さとを加えた値に略等しい値の長さを有し且つ所定間隔を空けて平行に延在する複数の配線を形成し、複数の配線各々は、集合基板を厚さ方向に貫通する基板の上下面に形成された配線の端部を結ぶものである工程とからなることを特徴としている。
【００１６】
なお、上述の製造方法においては、基板の上下面上に配線を形成する工程および集合基板の上下面上に配線を形成する工程は、各々、配線上に保護用の膜の形成を行う工程を含むことが好ましい。あるいは、上述の製造方法においては、集合基板の上下面に複数の配線を形成する工程は、集合基板の上下面何れか一方の面に対して、ヘリカルコイルチップにおける端子電極を形成する構成を含むことが好ましい。
【００１７】
さらに、切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築する工程は、複数の補助材を、基板の厚さと基板の上下面上に形成された配線の厚さとを加えた値より所定値だけ大きな値の一定幅を有する間隔を設けて複数枚並設する工程と、切断された基板各々を、その切断面が補助材の並設方向とは垂直な方向に向かうようにして、間隔にはめ込む工程と、接着剤を用いて、切断された基板各々および複数の補助材を接着し、一体化する工程と、一体化された切断された基板各々および複数の補助材に対して、複数の補助材の並設方向とは垂直となる二面を研磨する工程とを含むことが好ましい。
【００１８】
また、上述の製造方法においては、切断された基板の各々を、接着剤および補助材を用いて集合基板として再構築する工程は、基板の切断面を所定方向に向け、且つ切断された基板の各々と複数の補助材の各々とを所定方向とは垂直な方向に交互に並置する工程と、並置された切断された基板各々および複数の補助材を接着剤にて一体化する工程と、一体化された切断された基板各々および複数の補助材について、切断された基板各々について基板の上下面上に形成された配線の端面が露出するように、所定方向に向かう二面を研磨する工程とを含むことが好ましい。
【００１９】
さらに、上記課題を解決するために、本発明においては、ヘリカルコイルチップを製造する際に、前記ヘリカルチップの母材として用いられる集合基板を用いることが好ましい。その際、この集合基板は、略所定間隔を空けて略平行に配置されて集合基板の上下面にその上下面を露出させ、所定方向に延在する低誘電損失を特性として有する芯材と、芯材に密着し、芯材の延在方向とは垂直な方向に集合基板を貫通し、集合基板の上下面にその端部を露出させる複数の配線と、複数の配線および前記芯材各々の間を埋める基体部とからなることが好ましい。
【００２０】
上記課題を解決するために、本発明に係るコイルチップは、低誘電損失を特性として有する材料を芯材とするヘリカルコイルチップであって、芯材の周囲にメッキ法により形成されたコイルが巻き回されており、芯材とコイルとの間に、メッキ時におけるシードとして作用する層を有することを特徴としている。
ここで、コイルはＣｕを主材料とし、シードはＣｒＣｕあるいはＴｉＣｕを主材料とすることが好ましい。
【００２１】
本発明は、半導体製造技術等に代表される薄膜形成技術と、厚膜形成に適したメッキ法とを組み合わせて、芯材の外周に断面積の大きなコイルを巻き回したコイルチップを提供するものである。従って、本発明によるコイルチップは、芯材とコイル配線との間にメッキ法を容易とするためのいわゆるシード材が常に存在することとなる。これにより、直流抵抗成分の低減が容易になり、高Ｑを有するコイルと提供することが可能となる。
【００２２】
【実施例】
図１に、本発明に係るヘリカルコイルチップ部品（ヘリカルコイルチップ１）の概略構成を示す。誘電損失低減のために、芯材３として、低誘電率を有するテフロン（登録商標）およびビニルベンジルを用いている。また、巻き線５は、真空中にて芯材上にシード層であるＣｒＣｕを形成し、フォト工程を経てパターニングを行った後、メッキ法にて当該シード上に配線を形成している。従って、これら配線は、いわゆる多層構造（本実施例においては２層構造）となっている。
【００２３】
また、両端部の端子電極７上には、当該チップ部品の実装時のためにハンダを用いる際に、ハンダと端子電極との濡れ性を改善するためにＮｉ層あるいはＮｉ合金層が設けられている。なお、実際には、図に示すチップ部品の最外周には保護膜として、有機絶縁膜等の低誘電損失材料、例えばビニルベンジルからなる層が形成されているが、ここでは、本部品の構成の理解を容易とするために、この保護膜を省略して、当該チップ部品を示してある。
【００２４】
次に、図２Ａ〜Ｅを参照として、当該ヘリカルコイルの製造方法について述べる。まず、スパッタリング法によって、略平板状のテフロン（登録商標）、ビニルベンジル等の低誘電損失を特性として有する基板１３の両面に、巻線のシードとなるＣｒＣｕ薄膜を成膜する。続いて、ＣｒＣｕ薄膜上面にドライフィルムを貼り付け、当該フィルムに対して、巻線の一部を形成する配線パターンを形成すべく露光、現像等の処理が為される。
【００２５】
その後、メッキ法によってＣｒＣｕ薄膜上にＣｕの厚膜を成長させる。更に、ドライフィルムを除去し、ミリング、ウエットエッチング等の手法により下地膜の除去が行われる。当該処理を施すことにより、コイル配線の一部１５（以下、単に配線と述べる。）が形成される。なお、必要に応じてこの露光、現像、およびＣｕ膜成長の過程を繰り返して配線の厚みを増加することとしても良い。
【００２６】
配線形成後、さらにその上部および配線間にカバー層１９としてエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜を形成する。以上の工程を経ることにより、図２Ａに示す状態の加工基材が得られる。次に、図２Ｂに示す様に、配線の延在方向に対して所定長さとなるように、当該延在方向対して垂直な方向にこの加工基材を切断する。切断後の略棒状の加工基材１４を図２Ｃに示す様に９０゜回転させる。
【００２７】
次に、回転後の棒状の加工基材１４を組み合わせ、後述する手順を経てこれらの集合体を単一の集合基板として再構成する。なお、集合基板上における棒状の加工基材１４は、図２Ｃに示す状態で、互いの位置関係が固定、保持されている。
【００２８】
次に、集合基板両面に配線のシード層であるＣｒＣｕ薄膜をスパッタリング法によって成膜し、ドライフィルムを貼り付け、配線パターンの露光、現像および不要位置での薄膜の除去等の処理が再度施される。これら処理により、芯材３となるテフロン（登録商標）、ビニルベンジル等の低誘電損失体の両側にその端部のみを晒している各配線１５に対して、その端部をそれぞれ接続する配線のシード層が形成される。さらに、これら配線は、ドライフィルムを用いてパターン形成後、メッキ法によって厚膜化し、ドライフィルムの除去を行い、更にミリング、ウエットエッチング等の手法により下地膜の除去を行い、コイルにおける残りの部分の配線１６とされる。
【００２９】
厚膜化終了後における棒状の加工基材各々の位置関係を図２Ｄに示す。図２Ｅに示す様に、これら配線上および配線間にカバー層２０としてエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜を形成した後、コイル端部にＮｉおよびハンダの積層構造からなる端子電極７の形成を行い、各々をコイルチップ１として切断、分離する。
【００３０】
次に、集合基板の作成方法について述べる。まず、図３Ａに示す様にガラス基板３０上に紫外線照射によって剥離する粘着テープ３１を貼り、その上にエポキシ、テフロン（登録商標）、ビニルベンジル等の保護膜材料からなる板材３２を貼り付ける。次に、図３Ｂに示す様に、これら板材および粘着テープに対して、収容溝３３を形成する。当該収容溝の形成により、ビニルベンジル板は、複数の補助材３２ａとして分割される。
【００３１】
後述するように、この収容溝３３には前述の棒状に切断された加工基材１４が、各々、切断面すなわちまだ配線が形成されていない面１４ａがこの板材３２ａ（複数の補助材各々）の上下面（補助材の並設方向と垂直となる方向）を向くようにして収容される。このため、収容溝３３の幅は、棒状の加工基材１４における配線１５およびカバー層１９が形成された後の、当該カバー層１９における表面間の間隔より所定量、本実施例においては具体的に５〜２０μｍ広い幅とされている。
【００３２】
図３Ｂに示したガラス基板とは別個に、図３Ｃに示す様な、上下面に貫通する平行な溝４１を複数有した厚板４０を用意する。図に示す様に、この厚板４０の上面に、平行溝４１以外の部分を覆うように、熱を加えることによって剥離を促す熱発泡粘着テープ４２を貼り付ける。図３Ｂに示した溝加工後のガラス基板を、この厚板上面に対して板材が正対し、且つ厚板の溝に対して収容溝が略９０°の向きに配置されるようにその方向を調整して厚板上面に接着する（図３Ｄ）。
接着後、ガラス基板３０の裏面より紫外線を照射してガラス基板３０および粘着テープ３１を剥離し、厚板４０上の熱発泡粘着テープ４２に対して、複数の補助材３２ａとしての板材がその間隔を制御されて接着されている状態とする（図３Ｅ）。
【００３３】
続いて、図３Ｆに示す様に、複数の板材３２ａの間に、棒状に切断された加工基材１４を挿入し、これらも熱発泡粘着テープ４２に対して接着する。その際、加工基材において未だに成膜されていない２面（切断面１４ａ）が、厚板の厚さ方向（図中上下方向）に向くようにする。なお、棒状に切断された加工基材１４は、切断時に与えられた応力等によって撓み等を有している。収容溝３３の幅を棒状の加工基材の幅より５〜２０μｍ広く設定することにより、この収容作業を容易に行うことが可能となる。
【００３４】
さらに、複数の板材３２ａと棒状の加工基材１４とを一体化すべく、これら加工基材等における熱発泡粘着テープ４２が存在しない部分、すなわち厚板４０における平行溝４１に対応する部分に対して、接着剤４３を塗布する。接着剤４３塗布後、これらの位置関係を一定に保って一体化を図るために、図３Ｇに示す様に、治具によって接着剤の塗布部分を押さえることとする。押さえ治具は、溝部挿入治具４５と塗布部押さえ治具５０とから構成される。
【００３５】
溝部挿入治具４５は、厚板４０の平行溝４１に挿入可能であって、加工基材１４等全てに接触する長さと、その頂部が同一平面内に存在する上端面とを有する複数の凸部分４６を有している。なお、これら凸部分４６、特にその上端面は、後述するように接着剤と接触するため、接着剤との離形作用の高い離型材（フッ素系の樹脂等）をコーティングしておくことが望ましい。塗布部押さえ治具５０は、図３Ｈに示す様に、溝部挿入治具４５の凸部分４６の上端面と共に加工基材１４等を挟持、固定するため、これら凸部分４６と同じ長さ、および同一平面内に存在する端面を有する複数の対応凸部５１を有している。これら対応凸部５１についても、前述の凸部４６と同様に接着剤と接触することから離型材をコーティングしておくことが望ましい。
【００３６】
これら治具によって加工基材１４等を挟持、固定した状態で加熱し、接着剤４３の硬化を図る。この加熱処理によって、熱発泡粘着テープ４２は粘着性を失い、加工基材１４等の厚板４０からの離脱を容易にする。このようにして、接着剤４３によって部分的に結合された、図３Ｉに示す状態となった加工基材１４および板材３２ａをさらに接着剤中に浸漬し、再度前述の押さえ治具４５、５０を用いてこれを挟持して加熱してこの接着剤の硬化を図る。以上の工程を経ることによって、複数の板材３２ａおよび棒状に切断された複数の加工基材１４は、集合板１０として一体化される。
【００３７】
この集合板１０の四隅の形状を整えた後、図３Ｊに示す様に、基準外枠５３に設けられた特定の寸法からなる凹部５５に挿入し、この外枠５３を介して集合板１０を研磨装置に固定し、その両面を研磨する。研磨終了後において集合板表面に観察される配線等の状態に関し、部分的に拡大したその概略を図３Ｋに示す。
集合基板表面には、板材、板材間に挟まれた芯材である基板３、基板両側に整列する配線１５の端部が観察され、さらに板材と基板との間および配線、および板材間に充填された接着剤層が観察される。ここで、接着剤およびカバー層１９等からなる補助材３２ａは、集合基板１０における、配線１５および芯材３を除く基体部を形成する。
【００３８】
この状態の集合体に対して、前述の如くＣｒＣｕ薄膜の形成、パターニング等の処理が施され、集合体表面に露出していた基板３両側の配線１５が、各々新たに形成された配線１６によって接続される。当該処理が集合体の両面に施されることによって、ＣｒＣｕおよびＣｕの二層からなる配線５がビニルベンジル基板の周囲を巻き回された状態となり、テフロン（登録商標）、ビニルベンジル等を芯材３とする極微少なヘリカルコイルが形成されることとなる。
【００３９】
なお、図３Ｊに示した集合体表面に観察される基板および配線端部は、実際には、その延在方向とは垂直な方向に曲がりを有しているため、通常の一括露光を行うことはできない。このため、本実施例においては、露光時に、個々のあるいは数個のコイルに対応して配線端分を画像的に解析し、その露光位置を決定して以降の露光処理を行う、いわゆるダイ・バイ・ダイ露光を行う方法を採用している。
【００４０】
本実施例においては、集合体に対する配線の露光はダイ・バイ・ダイ露光によることとしたが、Ｎｉ、ハンダ等の端子電極形成時は通常の露光処理によることとしている。これは端子電極の大きさが配線端部に比べて大きいこと、また、求められる位置精度が配線端部の場合と比較して粗いことによる。このように端子電極形成を通常の露光処理を用いることによって、当該コイルの生産性を高めることができる。
【００４１】
以上の製造方法を用いることにより、図１に示すヘリカルコイルが製造される。当該方法によれば、より小型のコイルチップを製造することも容易であり、かつ、芯材の最外周にコイルを配置することが可能であることから、高インダクタンスおよび高Ｑのコイルチップを提供することが可能となる。また、当該方法により、端子電極をコイルチップ上の一側面に、容易に形成することができる。端子電極を当該配置とすることにより、これら電極が形成する容量を低減した高Ｑヘリカルコイルを、より低コストで製造することが可能となる。
【００４２】
なお、本実施例においては、芯材としてテフロン（登録商標）、ビニルベンジル等を用いた場合について述べているが、本発明はこれに限定されず、テトラフルオロエチレン樹脂等のフッ素樹脂、ガラス繊維含有の樹脂材料等、いわゆる低誘電損失の材料を用いることが可能である。また、配線の下地膜、すなわちシードとしてＣｒＣｕを用いているが、ＴｉＣｕ等、種々の材料を用いることが可能である。
同様に端子用の材料に関してもＮｉとハンダとの２層構造に限定されない。本実施例においては、これらシード、あるいは端子用材料はスパッタリングにより形成されているが、本発明はこれに限定されず、蒸着法、ＣＶＤ法等、種々の手法によってこれらを形成することが可能である。
【００４３】
なお、本実施例においては、集合基板作成時に、研磨工程において研磨部位によって研磨速度が大きく異なることが無いように、配線以外の部分が全て同一の、例えばビニルベンジルからなる構成とすることが好ましい。しかし、本発明はこれに限定されず、同程度の研磨速度が得られるものであれば、種々の低誘電損失の材料、接着剤等を用いることが可能である。さらには、所望の低誘電損失等の特性を有するものであれば、テフロン（登録商標）あるいはビニルベンジルに限られず、種々の材料を用いることが可能である。
【００４４】
また、保護膜に関しても、前述の如く芯材と同一の材料を用いることが好ましいが、芯材補とは誘電損失の影響がないことから、通常のエポキシ等からなる接着剤を用いることとしても良い。また、ＣｒＣｕのスパッタリングからパターニング終了に至るまでの工程の順序は、上述の順序に限定されず、現像終了後にＣｒＣｕ膜等を形成し、エッチングを行う等、必要に応じてその順序を変更することが望ましい。
【００４５】
【本発明の効果】
本発明に係るヘリカルコイルチップの製造方法においては、薄膜−一括形成工法を用いてコイル形成面全面に膜形成等を行っている。従って、低コストにもかかわらず高Ｑヘリカルコイルを容易に製造することが可能となる。
【００４６】
また、本発明によれば、端子電極をコイル形成面上に形成することが可能であり、端子電極間の容量を大幅にて期限することが可能となることから、高い周波数領域においても高Ｑを保ち得るコイルチップを実現することが可能となる。また、端子電極を、コイル形成時同時形成する、あるいは若干の工程追加により容易に形成することが可能となり、コイルチップの製造コストの低減が果たされる。
【００４７】
また、本発明によれば、芯となる材料の最外周にコイル形成することが可能である。従って、同一サイズの他のコイルチップと比較した場合、誘電損失が少なく且つより高いＱ値を有する小型コイルを得ることが可能となる。
【００４８】
また、本発明によれば、基板切断後に当初基板の上下面に形成された配線を接続する際に、これら切断後の基板を集め、接続用の配線を形成するための集合基板を形成することとしている。この接続用の配線形成に関しても、集合基板を用いることで、薄膜−一括形成工法によりコイル形成面全面に膜形成を行うことが可能となる。従って、コイルチップ製造に要するコストについて、その更なる低減が可能となる。
【００４９】
更に、本発明においては、集合基板の作製に際して、予め所定のコイル幅に切断された基板を略一定の間隔にて並設することが可能となるように、補助材を用いることとしている。当該補助材の使用により、集合基板を容易に製造することが可能となる。
【００５０】
更に、本発明においては、集合基板の作製に際して、切断後の基板を一体化後にその上下面の研磨を行うこととしている。従って、薄膜−一括形成工法の使用が容易であり、効率よく膜形成等を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係るヘリカルコイルチップの概略構成を示す図である。
【図２Ａ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｂ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｃ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｄ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図２Ｅ】図１に示すヘリカルコイルチップの製造手順を示す図である。
【図３Ａ】集合基板の作成手順を示す図である。
【図３Ｂ】集合基板の作成手順を示す図である。
【図３Ｃ】集合基板の作成手順を示す図である。
【図３Ｄ】集合基板の作成手順を示す図である。
【図３Ｅ】集合基板の作成手順を示す図である。
【図３Ｆ】集合基板の作成手順を示す図である。
【図３Ｇ】集合基板の作成手順を示す図である。
【図３Ｈ】集合基板の作成手順を示す図である。
【図３Ｉ】集合基板の作成手順を示す図である。
【図３Ｊ】集合基板の作成手順を示す図である。
【図３Ｋ】集合基板の表面状態を示す拡大図である。
【符号の説明】
１：ヘリカルコイル
３：芯材
５：巻き線
７：端子電極
１０：集合板
１３：基板
１４：棒状の加工基材
１５、１６：コイル配線
１９、２０：カバー層
３０：ガラス基板
３１：粘着テープ
３２：板材
３２ａ：補助材
３３：収容溝
４０：厚板
４１：平行溝
４２：熱発泡粘着テープ
４５：溝部挿入治具
４６：凸部分
５０：塗布部押さえ治具
５１：対応凸部
５３：基準外枠
５５：凹部
Claims (13)
- ヘリカルコイルチップの製造方法であって、
基板の上下面上に、薄膜形成加工手段により所定間隔を空けて複数の配線を並列に形成し、
前記基板を前記配線の延在方向とは異なる方向に切断し、
切断後の前記基板各々における切断面上に、薄膜形成加工手段により、前記基板の上下面上に並列された前記複数の配線各々を接続する更なる配線を、前記切断後の基板各々に対して同時に形成することを特徴とするヘリカルコイルチップの製造方法。 - 前記基板を切断した後、前記基板を接合して前記基板の切断面がその上下面となる集合基板を形成することとし、前記更なる配線の形成は前記集合基板の上下面に対して為されることを特徴とする請求項１記載の製造方法。
- 前記基板は、低誘電損失を特性として有する材料からなり、前記更なる配線形成後に、前記切断後の基板における前記配線あるいは前記更なる配線の形成面の内、何れか一つの面上に端子電極が形成されることを特徴とする請求項１または２記載の製造方法。
- 基板の上下面に並列して形成された複数の配線各々を、前記基板を前記配線の延在方向とは異なる方向に切断して得られる切断面に対して更なる複数の配線を形成して接続することにより形成されるヘリカルコイルを有することを特徴とするヘリカルコイルチップ。
- 前記基板は、低誘電損失を特性として有する材料からなり、前記配線の形成面あるいは前記更なる配線の形成面の内、何れか一つの面上に端子電極を有することを特徴とする請求項４記載のヘリカルコイルチップ。
- ヘリカルコイルチップの製造方法であって、
基板の上下面上に、所定間隔をあけて平行に延在する複数の配線を形成し、その際、前記基板の上下面における前記配線は同一方向に延在するように配置される工程と、
前記基板を、前記配線の延在方向とは異なる方向に、前記配線が所定長さとなるように切断する工程と、
前記切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築し、その際、前記切断された基板において、その切断面は前記集合基板の上面および下面に向かうように配列される工程と、
前記集合基板の上下面上に、前記基板の厚さと前記基板の上下面上に形成された前記配線の厚さとを加えた値に略等しい値の長さを有し且つ前記所定間隔を空けて平行に延在する複数の配線を形成し、前記複数の配線各々は、前記集合基板を厚さ方向に貫通する前記基板の上下面に形成された前記配線の端部を結ぶものである工程とからなることを特徴とするヘリカルコイルチップの製造方法。 - 前記基板の上下面上に配線を形成する工程および前記集合基板の上下面上に配線を形成する工程は、各々、前記配線上に保護用の膜の形成を行う工程を含むことを特徴とする請求項６記載の製造方法。
- 前記集合基板の上下面に前記複数の配線を形成する工程は、前記集合基板の上下面何れか一方の面に対して、前記ヘリカルコイルチップにおける端子電極を形成する構成を含むことを特徴とする請求項６記載の製造方法。
- 前記切断された基板の各々を、接着剤および複数の補助材を用いて集合基板として再構築する工程は、
前記複数の補助材を、前記基板の厚さと前記基板の上下面上に形成された前記配線の厚さとを加えた値より所定値だけ大きな値の一定幅を有する間隔を設けて複数枚並設する工程と、
前記切断された基板各々を、その切断面が前記補助材の並設方向とは垂直な方向に向かうようにして、前記間隔にはめ込む工程と、
前記接着剤を用いて、前記切断された基板各々および前記複数の補助材を接着し、一体化する工程と、
一体化された前記切断された基板各々および前記複数の補助材に対して、前記複数の補助材の並設方向とは垂直となる二面を研磨する工程とを含むことを特徴とする請求項６記載の方法。 - 前記切断された基板の各々を、接着剤および補助材を用いて集合基板として再構築する工程は、
前記基板の切断面を所定方向に向け、且つ前記切断された基板の各々と前記複数の補助材の各々とを前記所定方向とは垂直な方向に交互に並置する工程と、
並置された前記切断された基板各々および前記複数の補助材を前記接着剤にて一体化する工程と、
前記一体化された前記切断された基板各々および前記複数の補助材について、前記切断された基板各々について前記基板の上下面上に形成された前記配線の端面が露出するように、前記所定方向に向かう二面を研磨する工程とを含むことを特徴とする請求項６記載の方法。 - ヘリカルコイルチップを製造する際に、前記ヘリカルチップの母材として用いられる集合基板であって、
略所定間隔を空けて略平行に配置されて前記集合基板の上下面にその上下面を露出させ、所定方向に延在する低誘電損失を特性として有する芯材と、
前記芯材に密着し、前記芯材の延在方向とは異なる方向に前記集合基板を貫通し、前記集合基板の上下面にその端部を露出させる複数の配線と、
前記複数の配線および前記芯材各々の間を埋める基体部とからなることを特徴とする集合基板。 - 低誘電損失を特性として有する材料を芯材とするヘリカルコイルチップであって、前記芯材の周囲にメッキ法により形成されたコイルが巻き回されており、前記芯材と前記コイルとの間に、メッキ時におけるシードとして作用する層を有することを特徴とするヘリカルコイルチップ。
- 前記コイルはＣｕを主材料とし、前記シードはＣｒＣｕあるいはＴｉＣｕを主材料とすることを特徴とする請求項１１記載のヘリカルコイルチップ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012046A JP4354187B2 (ja) | 2003-01-21 | 2003-01-21 | 高ｑヘリカルコイルチップおよびその製造方法 |
| CNB2004100393219A CN100477029C (zh) | 2003-01-21 | 2004-01-19 | 高q值螺旋线圈芯片及其生产方法 |
| US10/759,196 US7040014B2 (en) | 2003-01-21 | 2004-01-20 | Method of producing a helical coil chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003012046A JP4354187B2 (ja) | 2003-01-21 | 2003-01-21 | 高ｑヘリカルコイルチップおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228193A true JP2004228193A (ja) | 2004-08-12 |
| JP4354187B2 JP4354187B2 (ja) | 2009-10-28 |
Family
ID=32732775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003012046A Expired - Fee Related JP4354187B2 (ja) | 2003-01-21 | 2003-01-21 | 高ｑヘリカルコイルチップおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7040014B2 (ja) |
| JP (1) | JP4354187B2 (ja) |
| CN (1) | CN100477029C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007245321A (ja) * | 2006-03-20 | 2007-09-27 | Towa Corp | アブレイシブウォータージェットの基板切断装置 |
| CN108933039A (zh) * | 2018-06-06 | 2018-12-04 | 镇江市鑫泰绝缘材料有限公司 | 一种可调式变压器绝缘撑条理料装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4844045B2 (ja) * | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | 電子部品及びその製造方法 |
| US8405482B2 (en) | 2011-02-23 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including inductors |
| US10026540B2 (en) * | 2014-04-02 | 2018-07-17 | Vishay Dale Electronics, Llc | Magnetic components and methods for making same |
| CN108649146B (zh) * | 2018-06-15 | 2020-12-22 | 信利半导体有限公司 | 一种柔性显示器件的制备方法 |
| JP7287185B2 (ja) * | 2019-04-05 | 2023-06-06 | 株式会社村田製作所 | 電子部品、電子部品実装基板及び電子部品の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103321A (ja) | 1982-12-03 | 1984-06-14 | Murata Mfg Co Ltd | コイルの製造方法 |
| US5503286A (en) | 1994-06-28 | 1996-04-02 | International Business Machines Corporation | Electroplated solder terminal |
| US6144280A (en) * | 1996-11-29 | 2000-11-07 | Taiyo Yuden Co., Ltd. | Wire wound electronic component and method of manufacturing the same |
| JPH10241943A (ja) | 1997-02-27 | 1998-09-11 | Tokin Corp | チップコイル及びその製造方法 |
| JPH11204362A (ja) | 1998-01-07 | 1999-07-30 | Techno System Kk | チップインダクタの製造方法及びチップインダクタ製造装置 |
| JPH11283834A (ja) | 1998-03-27 | 1999-10-15 | Hokuriku Electric Ind Co Ltd | チップコイルとその製造方法 |
| WO1999063557A1 (fr) * | 1998-05-29 | 1999-12-09 | Nissha Printing Co., Ltd. | Bobine annulaire imprimee et procede de fabrication correspondant |
| JP2000252127A (ja) | 1999-02-25 | 2000-09-14 | Tokin Corp | 巻き線型磁性薄膜インダクタ |
-
2003
- 2003-01-21 JP JP2003012046A patent/JP4354187B2/ja not_active Expired - Fee Related
-
2004
- 2004-01-19 CN CNB2004100393219A patent/CN100477029C/zh not_active Expired - Fee Related
- 2004-01-20 US US10/759,196 patent/US7040014B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007245321A (ja) * | 2006-03-20 | 2007-09-27 | Towa Corp | アブレイシブウォータージェットの基板切断装置 |
| CN108933039A (zh) * | 2018-06-06 | 2018-12-04 | 镇江市鑫泰绝缘材料有限公司 | 一种可调式变压器绝缘撑条理料装置 |
| CN108933039B (zh) * | 2018-06-06 | 2020-11-10 | 镇江市鑫泰绝缘材料有限公司 | 一种可调式变压器绝缘撑条理料装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1518018A (zh) | 2004-08-04 |
| US7040014B2 (en) | 2006-05-09 |
| US20040145443A1 (en) | 2004-07-29 |
| CN100477029C (zh) | 2009-04-08 |
| JP4354187B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7214565B2 (en) | Manufacturing method of an electronic part built-in substrate | |
| TWI247373B (en) | Semiconductor package having semiconductor constructing body and method of manufacturing the same | |
| JP6357714B2 (ja) | 組込形フィルタを備えた多層電子構造体、および多層電子構造体の製造方法 | |
| KR100891269B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP6296331B2 (ja) | ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法 | |
| US7999632B2 (en) | Branching filter and method for manufacturing the same | |
| US20080055873A1 (en) | Electronic part module and method of making the same | |
| JP2015201620A (ja) | 埋め込みチップを作製する方法 | |
| TWI266375B (en) | Semiconductor device and manufacture method thereof | |
| JP4354187B2 (ja) | 高ｑヘリカルコイルチップおよびその製造方法 | |
| JP2004071899A (ja) | 回路装置およびその製造方法 | |
| KR100662686B1 (ko) | 회로 장치 및 그 제조 방법 | |
| JP2019029638A (ja) | インダクタ及びその製造方法 | |
| US11869844B2 (en) | Semiconductor device | |
| JP7405938B2 (ja) | 埋め込みインダクタンス構造及びその製造方法 | |
| JP2004207276A (ja) | 回路装置およびその製造方法 | |
| JP4508396B2 (ja) | チップ型半導体装置及びその製造方法 | |
| JP2006525660A (ja) | ケース型熱管理素子およびその製造方法 | |
| US8108993B2 (en) | Method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
| US10818426B2 (en) | Inductor | |
| JP2002076237A (ja) | 半導体装置及びその製造方法 | |
| JP7367722B2 (ja) | コイル部品およびその製造方法 | |
| JP2002033437A (ja) | 半導体装置及びその製造方法 | |
| JP4097486B2 (ja) | 回路装置の製造方法 | |
| JP2002100725A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080709 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |