JP2000252127A

JP2000252127A - 巻き線型磁性薄膜インダクタ

Info

Publication number: JP2000252127A
Application number: JP11049034A
Authority: JP
Inventors: Moriharu Ri; 衛東李; Hidekuni Sugawara; 英州菅原; Takeshi Yano; 健矢野
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1999-02-25
Filing date: 1999-02-25
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】サイズが小さく、Ｑ値が高く（５０以上）、
かつ温度特性が安定である薄膜巻き線インダクタトその
製造方法とを提供すること。【解決手段】巻き線型磁性薄膜インダクタ２１，２３
は、基板２の少なくとも一面にＱが上がる磁芯薄膜３，
５を形成し、それを細かく切り離し、巻線を施して巻き
線インダクタを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜磁性体を用い
た巻き線薄膜インダクタ、及びチップキャパシタを用い
たＬＣ磁気デバイス、特にＬＣバンドパスフィルタに関
するものである。

【０００２】

【従来の技術】現在、バンドパスフィルタは、Ｑ値が数
百と高いＳＡＷ（表面弾性波）フィルタ、及びＱ値が数
十から数百の誘電体フィルタが主流である。これらフィ
ルタは適用周波数帯域が数百ＭＨｚから数ＧＨｚの周波
数帯域で効果的であり、Ｑ値が高いために、周波数のバ
ンド幅の狭い、立ち上がりの鋭い透過周波数帯域を得る
ことができる。

【０００３】反面、不得手な領域は、数１０ＭＨｚの低
周波数帯域であり、広い透過周波数帯域幅を得ること
と、トランスバーサルタイプでは挿入損失が大きいこ
と、更に弾性表面波フィルタの特徴として表面波の波長
がＧＨｚ帯の高周波に比較して一桁長いため、本質的に
小型化が困難である。

【０００４】更に形状は、使用される周波数帯域にも依
るが、ＳＡＷフィルタが３．８ｍｍ×３．８ｍｍ×２〜
３ｍｍ厚み程度の小型で薄いＳＭＤパッケージが可能な
のに対して、焼結で作製する誘電体フィルタはその本質
的な特性から３〜４ｍｍ程度の厚みが必要である。

【０００５】次に、素子の作製方法は、ＳＡＷフイルタ
の場合、誘電体セラミックスの上に半導体と同じ技術
で，アルミニウム（Ａｌ）の櫛状電極を配置し、その表
面状態の保護と、弾性表面波の伝搬を阻害しないため
に、金属又はセラミック製のカバーガ必要である。誘電
体フィルタは、セラミックス共振器と、Ｌ，Ｃチップ素
子からなり、ガラエポ（ガラス強化−エポキシ樹脂）基
板上に実装配置されている。

【０００６】コイルの巻き線は巻き線治具を用いて自動
巻き線し、その後導線を電極に半田付けしてインダクタ
を構成した後、チップキャパシタと一緒に実装技術を用
いてバンドパスフィルタを組み立てている。

【０００７】従来、ＬＣ素子を用いてバンドパスフィル
タを構成する場合、その電気回路の構成上集中定数回路
が設計されていた。そこに使われるイングクタは動作周
波数帯域で高Ｑ値５０〜１００が要求され、現在は主
に、数ｍｍのフェライトに巻き線を施したバルクタイ
プ、フエライトの中にコイルを埋め込んだ２０１２、１
６０８（チップ素子の規格名、以下同じ）系の積層チッ
プ素子、更に磁性体を使わない空心コイルが主であっ
た。これらのインダクタは数十ＭＨｚから数百ＭＨｚの
高周波帯域で用いられるが、Ｌ値が大きいと共振周波数
が低くなり最大Ｑ値を得る周波数帯も低く、Ｌ値が小さ
いと共振周波数及び最大Ｑ値を有する周波数は高いとい
う特徴があった。

【０００８】特に、空心コイルはＧＨｚに近い周波数帯
では高Ｑ値を示すが、１００ＭＨｚ前後の周波数帯域で
は高Ｑは得られない。

【０００９】次に、キャパシタは主にＳＭＤ部品である
チップキャパシタ素子が使われ、その厚みは、１６０８
タイプは０．８ｍｍ厚み、１００５タイプは０．５ｍｍ
厚み、０６０３タイプは０．３ｍｍ厚みである。これら
のチップキャパシタは効率が数１００と高く、全数選別
によりキャパシタンス特性は目標規格に入れることがで
きる。

【００１０】

【発明が解決しようとする課題】しかしながら、これま
でのＬＣバンドパススフィルタは、上述したように、イ
ンダクタに種々の問題があった。つまり、インダクタは
駆動周波数が数百ＭＨｚから数ＧＨｚ帯では有効なＱ値
が得られず、ＳＡＷフイルタとか誘電体フィルタに比較
すると、挿入損失を小さくするとか、帯域幅を狭くする
という点でかなわなかった。

【００１１】更に、高周波化による小型化が進むにも関
わらず、インダクタ形状が大きいため、回路自体の厚み
が薄くならず、デバイス形状も数ｍｍ角に収める程度に
は、小さくならなかった。

【００１２】更に、チップＬ，Ｃ素子点数が多くなる
と、価格も低コストが期待できず、面積も広くなり、他
素子との競争力がない。それ故、以上の問題点から最近
のＳＭＤ部品に集中定数タイプのＬＣバンドパスフィル
タが多く使われることはなかった。

【００１３】そこで、本発明の技術的課題は、サイズが
小さく、Ｑ値が高く（５０以上）、かつ温度特性が安定
である薄膜巻き線インダクタトその製造方法とを提供す
ることにある。

【００１４】

【課題を解決するための手段】本発明によれば、基板の
少なくとも一面にＱが高い磁芯薄膜を形成し、巻線を施
して巻き線インダクタを構成することを特徴とする巻き
線型磁性薄膜インダクタが得られる。

【００１５】また、本発明によれば、前記巻き線型磁性
薄膜インダクタにおいて、前記磁芯薄膜は、分断されて
いることを特徴とする巻き線型磁性薄膜インダクタが得
られる。

【００１６】また、本発明によれば、基板上に磁芯膜を
形成し、それを少なくとも２枚重ね合わせ、その集合体
に巻き線を施してなることを特徴とする巻き線型磁性薄
膜インダクタが得られる。

【００１７】また、本発明によれば、前記巻き線型磁性
薄膜インダクタにおいて、前記磁芯薄膜は細かく切り離
されていることを特徴とする巻き線型磁性薄膜インダク
タが得られる。

【００１８】また、本発明によれば、前記いずれかにの
巻き線型磁性薄膜インダクタにおいて、前記基板は、ポ
リイミド、ガラス、及びシリコンの内の少なくとも一種
からなることを特徴とする巻き線型磁性薄膜インダクタ
が得られる。

【００１９】また、本発明によれば、基板上に磁芯薄膜
を形成し、それを少なくとも２枚重ね合わせ、その集合
体に巻き線を施すことを特徴とする巻き線型磁性薄膜イ
ンダクタの製造方法が得られる。

【００２０】また、本発明によれば、前記巻き線型磁性
薄膜インダクタの製造方法において、前記磁芯薄膜は、
細かく分断されており、前記基板は、ポリイミド、ガラ
ス、及びシリコンの内の少なくとも一種からなることを
特徴とする巻き線型磁性薄膜インダクタの製造方法が得
られる。

【００２１】また、本発明によれば、基板面表裏に形成
された磁芯薄膜を有し、前記磁芯薄膜は、磁化容易方向
又は磁化困難軸方向に１００μｍから５００μｍ幅に２
〜５０μｍのスペースを開けて分断されていることを特
徴とする薄膜巻き線インダクタ用薄膜磁芯材料が得られ
る。

【００２２】また、本発明によれば、前記薄膜巻き線イ
ンダクタ用薄膜磁芯材料において、前記基板は、ポリイ
ミド、ガラス、及びシリコンの内の少なくとも一種から
なることを特徴とする薄膜巻き線インダクタ用薄膜磁芯
材料が得られる。

【００２３】さらに、本発明によれば、前記いずれかの
薄膜巻き線インダクタ用薄膜磁芯材料に巻き線を施して
なることを特徴とする巻き線型磁性薄膜インダクタが得
られる。

【００２４】

【発明の実施の形態】まず、本発明の原理について図１
を参照して説明する。

【００２５】図１は巻線コイルの電気抵抗周波数特性と
巻線間スペースとの関係を示す図である。

【００２６】インダクタのＱ値Ｑ_Iは空芯コイルのイン
ダクタンスＬ_C、磁芯に起因するインダクタンスＬ_M，
空芯コイルの抵抗Ｒ_C、磁芯の抵抗Ｒ_Mの間，次の数１
乃至３式で表される関係がある。

【００２７】

【数１】

【００２８】

【数２】

【００２９】

【数３】

【００３０】上記数１式により、Ｑ_Iを増大するために
は、Ｒ_CとＲ_Mを減少する事が必要である。軟磁性薄膜
材料については、磁性体の損失は主に磁気スピンの才差
運動に起因するdamping 損失（Ｒ_SP）と高周波電流に起
因する渦電流損失（Ｒｅ）二種類がある。すなわち、次
の数４式が成り立つ。

【００３１】

【数４】

【００３２】Ｒ_spの損失のメカニズムについてはまだ不
明であるが、Ｒ２_eについては材料の抵抗率に関係があ
る。従来の軟磁性材料は電気抵抗率が低く（フェライト
系を除く）、高周波における渦電流損失が大きい。本発
明では、より電気抵抗率の高軟磁性材料を応用し、軟磁
性体を磁性膜層／絶縁層の複合多様化構造とすることに
より、渦電流損失を大幅に抑えることができる。

【００３３】一方、コイルの抵抗（Ｒｃ）を減少するた
め、以下の検討を行った。

【００３４】コイルの抵抗は、直流抵抗だけではなく、
高周波電流によるスキンエフェクト（skin effect ）の
影響も存在する。

【００３５】しかし、図１に示すように、コイル巻き線
の間のスペースが０．０１９ｍｍの場合は、空心コイル
における抵抗の測定結果（Ｒ_C）は直流抵抗（Ｒ_dc）と
skineffect により渦電流損失（Ｒ_skin）の影響を考慮
して理論計算結果に比べてかなり大きいことが実験から
判明した。次に、巻き線間のスペースを増加すると、コ
イルの測定抵抗値とskin effect を考慮した渦電流損失
の計算結果は一致する傾向であることが実験で検証され
た。この結果から、巻き線の間に高周波における近接効
果による損失（Ｒ_near）が存在し、コイル抵抗Ｒ_Cの増
加に関わっていることが推測される。

【００３６】

【数５】

【００３７】数式５からＲｃを減少するためには、Ｒ_dc
とＲ_skinを減少する、即ち巻き線線径の増加はーつの方
法である。しかし、インダクタのサイズとインダクタン
ス値（巻き線のターン数に依存）の制限があるので、線
径に制限がある。Ｒ_nearについては、巻き線スペースの
増加に伴い減少するが、これと同時に、漏れ磁束の増加
により、Ｌｃも減少する。従って、高いＱ値のインダク
タを実現するため、最適な巻き線スペースが必要である
ことが分かった。

【００３８】次に、薄膜巻き線インダクタのＱ値を向上
させるため、磁芯材料のＱ値と導体コイルのＱ値との関
係について説明する。インダクタのＱ_I値を磁性体のＱ
_M値と導体コイルのＱ_Cで表すと、以下の数６式のよう
になる。

【００３９】

【数６】

【００４０】ここで、ｋ（＝Ｌ_M／Ｌ_C）は材料に起因
するインダクタンスＬ_Mと空芯導体コイルのインダクタ
ンスＬ_Cの比である。図２は式６による計算結果の一例
を示す。空芯コイルと磁性材料のＱ値はそれぞれＱ_C＝
２０Ｑ_M＝１００と仮定すれば、インダクタのＱ値はｋ
の増加に伴い増大する。即ち、インダクタのＱ_I値が高
くなるためには、材料に起因するインダクタンスＬ_Mは
大きい必要がある。これまでに試作した巻き線薄膜イン
ダクタはガラス基板の上に片面で磁性薄膜を成膜してい
るのでインダクタンス値が小さく、インダクタのサイズ
に対して磁性材料の効果が足りなかった。この為、イン
ダクタのＱ値は３５〜４０程度しか得られなかった。イ
ンダクタのＱ値が５０以上のなるためには、磁芯薄膜に
起因するＬ_Mは空芯コイルのイダクタンスの３倍程度が
必要である。

【００４１】以上の検討により、Ｑ値増加する対策とし
ては、（ａ）磁性体の量を表しているｋ（＝Ｌ_M／
Ｌ_C）値を増加すること、（ｂ）巻き線間スペースを最
適にすることが必要である。

【００４２】これらの対策により、本発明では、Ｑ値が
５０以上の巻き線薄膜インダクタを実現した。

【００４３】次に、本発明の実施の形態による巻き線型
薄膜磁芯インダクタについて説明する。

【００４４】（第１の実施の形態）第１の実施の形態で
は、片面成膜した試料を用いた巻線インダクタの構成例
について説明する。

【００４５】図３（ａ）に示すように、これまでの薄膜
インダクタ１０は、矩形の基板２の片面に磁性層からな
る磁芯薄膜３を成膜した磁芯部１の試料１個を用いて、
図３（ｂ）に示すように、巻き線４を施し、インダクタ
を作製している。しかし、このようなインダクタ１０の
Ｑ値は４０程度に留まった。

【００４６】上記数６式から分かるように、磁性材料の
影響を大きくするため、図４に示すように、片面に磁性
層からなる磁芯薄膜３を成膜し、細かく切り離したガラ
ス基板２からなる磁芯部１を、２個併せて巻き線４を施
すことで高インダクタンス値を有する巻線インダクタ２
０を作製した。

【００４７】このように作製したインダクタのＱ_I値
は、磁芯材料のサイズ、巻き線４の線径、スペース、巻
き線４のタン数などとの関係について調べた結果、この
方法では、インダクタンスは２倍以上になって，インダ
クタのＱ_I値の向上に効果はあるが、Ｑ_Iの最大値は４
５に留まり、目標特性であるＱ＞５０を達成することは
できなかった。

【００４８】一方、この方法では、２個の磁芯薄膜３を
用いているため、基板２も２個あるので、インダクタの
サイズも大きくなった。

【００４９】（第２の実施の形態）次に、本発明の第２
の実施の形態として，基板両面成膜した試料を用いた巻
き線インダクタの構成例について説明する。

【００５０】第１の実施の形態の結果に基づいて、イン
ダクタのサイズも考慮し、高さを押さえるために、図５
（ａ）に示すように、ガラス基板２の両面上に磁芯膜３
を形成した。次に巻き線４を施して図５（ｃ）に示すイ
ンダクタ２１を作製した。

【００５１】一方、基板２の両面に成膜する際、高透磁
率を得るための最適な磁区構造と渦電流を抑えるため
に、両面の薄膜３を図５（ａ）の状態から更に２列に分
けて、図５（ｂ）に示すように、分割磁芯薄膜５、５と
して、磁芯部を形成した。このような試料を用いて、図
５（ｄ）に示すように、巻き線４の間に適度のスペース
を空けて、巻き線薄膜インダクタ２２を作製した。この
ように試作したインダクタは、後で説明するように、Ｑ
値は４０ＭＨｚの付近では５０以上の値が本発明の第２
の実施の形態で得られた。

【００５２】（第３の実施の形態）次に、第３の実施の
形態では、多数枚の薄膜試料を用いた巻き線インダクタ
の構成例に付いて説明する。

【００５３】インダクタの高さを押さえることを目的と
して、薄い（０．１ｍｍ）ポリイミド基板の上に薄い磁
芯膜を形成し、それを細かく切り離し、図６（ａ）に示
すように、ポリイミド基板６に磁芯薄膜３を備えた磁芯
部７を、図６（ｂ）に示すように多数枚積層し、それに
巻き線４を施すことで巻き線インダクタ２３を作製し
た。

【００５４】（第４の実施の形態）本発明の第４の実施
の形態においては、巻き線間のスペースの最適化につい
て検討を行った。

【００５５】今まで試作した巻き線コイルは，巻き線間
のスペースを極力少なくした密巻きコイルである。銅損
の測定結果と計算結果の検討により、高周波領域では表
皮効果だけではなく、近接効果の影響も存在する。

【００５６】これまでの結果から、図１のようにコイル
導体間スペースが狭くなると損失が増加する事が分かっ
た。この検討に基づいて、コイル導体間のスペースを最
適化することでインダクタＱ値の向上を図ることが可能
である。

【００５７】以上のような本発明の実施の形態による薄
膜インダクタにおいて、得られた特性について説明す
る。

【００５８】（ｉ）まず、周波数特性について説明する基板両面成膜した磁芯材料を用いて作製したインダクタ
の周波数特性については、ＨＰ高周波インピータンスア
ナライザーを用いて測定を行った。

【００５９】図７は測定結果の一例を示す図である。図
７から、インダクタのＱ値は、２０ＭＨｚから７０ＭＨ
ｚの周波数範囲では、５０以上である事を確認できた。

【００６０】（ｉｉ）次に、耐熱特性について説明する図５で示したインダクタの詳しい構造は，図８に示す通
りである。ガラス基板１１上の表裏両面に磁性薄膜１
２，１２，…が形成されている。また，ガラス基板１１
の片面の両端部には、外部接続のための導体パッド１３
が形成されている。巻線の両端部４ａはこの導体パッド
１３に夫々半田付けされる。導体パッド１３は、また、
外部との接続にも供される。

【００６１】尚、磁性薄膜は幅方向に分割無しの一枚
と、２枚に分割のしたものを用意した。分割した理由
は、この様な構造を取った方が磁気ドメインがそろい、
損失が低下するという経験的な事実による。この構造に
おいて、基本間題として懸念されたことは、磁性体の耐
熱性の問題であった。つまり、フィルタのマザボードへ
の半田付け、フィルタ基板へのインダクタの半田付け、
インダクタ巻線の半田付けの３段階に対して、半田温度
に差を付けるとすれば、インダク夕巻線の半田付け温度
は、かなり高いものになると予測され、この問題の調査
が不可欠と判断された。

【００６２】実験は、ホットプレートを所定の温度に設
定しておき、この上にインダクタを載せて３０秒放置し
た後に放冷し、常温に戻った状態で特性測定を行う、と
いう繰り返しを行った。各サンプルに対して、低い温度
から順次高い温度に昇温するため、実際にかかった熱
は、それより低い温度でさらされた熱の積算されたもの
である。３個のサンプルについての測定結果は、下記表
１の通りであった。

【００６３】

【表１】

【００６４】上記表１より、本発明で作製したサンプル
については、短時間であれば、３００℃以上に耐えるこ
とが判明し、耐熱性としては問題が無いことが分かる。
この実験の結果では、温度を上げることによるインダク
タンス値のドリフトの現象が見られる。特性安定化のた
めに、高温で強制エージングを加えて特性の安定化を計
ることが必要であると言える。

【００６５】（iii)次に、温度特性について説明する −２０℃〜８０℃の温度範囲において、インダクタンス
値およびＱ値の温度変化を測定した。実際には、フィル
タに用いられることを前提として、積層チップコンデン
サと並列接続した状態での共振周波数と損失カーブにつ
いて測定した。等価回路に基づいて、測定結果からイン
ダクタのインダクタンスとＱ値を求めた。積層チップコ
ンデンサはほぽ零温度係数のものを選択したので、この
周波数温度係数は，ほぼインダクタンスの変化に等しい
と見られる。

【００６６】図９はその測定結果を示す図である。ここ
に、共振周波数とＱ値の変化は室温の値に基準としてま
とめたものである。

【００６７】図１０はフェライトチップインダクタの測
定例である。二つの図に比べて、薄膜巻線インダクタの
温度係数が小さいことが明らかに成っている。

【００６８】以上、説明したように、本発明の実施の形
態では、Ｑ値が５０より大きく、サイズが小さく、耐熱
性もよく、温度特性も安定した巻き線型薄膜インダクタ
を作製した。このインダクタは、フエライトチップイン
ダクタに比較して、温度特性に優れ、レーザトリミング
によって微調節が可能であり、電子デバイスの小型化に
非常に有効な素子である。

【００６９】

【実施例】図５（ａ）、（ｂ）のように、基板２の両面
に磁芯薄膜３又は分割磁芯薄膜５を成膜した磁芯材料
に、図５（ｃ）、（ｄ）のように基板ごと巻線４を施し
た薄膜巻線インダクタ２１、２２の磁性厚みと磁性長
さ、表裏の磁性列の合計、巻線ターン数を変えた際の、
インダクタのＬ値とＱ値の測定結果を下記表２に示す。
各面の磁性列は１〜４列に分割されている。下記表２よ
り、基板２の表裏１列のみの磁芯薄膜を備えた実施例１
以外は、Ｑ＞５０が得られた。

【００７０】

【表２】

【００７１】

【発明の効果】以上説明したように、本発明では、高Ｑ
値のインダクタを得るため、磁芯に用いた薄膜磁性体と
その磁芯の成膜された基板を一緒に巻き線を施して、薄
膜磁芯インダクタのＱ値向上させることができる。

【００７２】また、本発明によれば、この薄膜磁性体に
巻き線を施すことによって，磁芯を挿入するコイルのＱ
値が大きくでき，コイルの巻き線は自動巻き線機を使い
低コストにでき，さらに、薄膜磁性体はレーザートリミ
ングが可能で特性の微調整ができる巻き線型磁性薄膜イ
ンダクタを提供することができる。

【００７３】また、本発明では、ガラス基板の表裏両面
に薄膜磁芯を形成し、それを細かく切り離して、その後
巻き線を施すことで、サイズが小さく、Ｑ値が高く（５
０以上）、かつ温度特性が安定である巻線型磁性薄膜イ
ンダクタとその製造方法とを提供することができる。

【図面の簡単な説明】

【図１】巻線コイルの電気抵抗周波数特性と巻線間スペ
ースとの関係を示す図である。

【図２】磁性薄膜を用いて巻線インダクタのＱ値と空芯
コイルＬ値、磁性体に起因するＬ値の依存関係を示す図
である。

【図３】磁性薄膜を用いて巻製インダクタの作製を示す
図である。

【図４】磁性薄膜２個を用いた巻線インダクタの作製例
を示す図である。

【図５】基板両面成膜した磁性材料を用いた巻き線イン
ダクタの作製例を示す図である。

【図６】多枚磁性薄膜を用いた巻線インダクタの作製例
を示す図である。

【図７】巻線薄インダクタのＬ，ＲとＱの周波数特性を
示す図である。

【図８】基板な両面成膜した磁芯材料を用いた薄膜巻線
インダクタの構成を示す図である。

【図９】巻き線薄膜インダクタのＱ値と共振周波数の温
度特性を示す図である。

【図１０】フェライトチップインダクタＱ値と共振周波
数の温度特性を示す図である。

【符号の説明】

１磁芯部２，１１基板３，１２磁芯薄膜４巻き線４ａ巻き線の端部５分割磁芯薄膜６基板７磁芯部８多層磁芯材料１０，２０，２１，２２，２３インダクタ１３導体パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者矢野健宮城県仙台市太白区郡山六丁目７番１号株式会社トーキン内Ｆターム(参考） 5E070 AA01 AA19 AB01 AB06 AB09 BA20 EA01 EA06 EB02

Claims

【特許請求の範囲】

【請求項１】基板の少なくとも一面にＱの大きな磁芯
薄膜を形成し、巻線を施して巻き線インダクタを構成す
ることを特徴とする巻き線型磁性薄膜インダクタ。
【請求項２】請求項１記載の巻き線型磁性薄膜インダ
クタにおいて、前記磁芯薄膜は、分断されていることを
特徴とする巻き線型磁性薄膜インダクタ。
【請求項３】基板上に磁芯膜を形成し、それを少なく
とも２枚重ね合わせ、その集合体に巻き線を施してなる
ことを特徴とする巻き線型磁性薄膜インダクタ。
【請求項４】請求項３記載の巻き線型磁性薄膜インダ
クタにおいて、前記磁芯薄膜は細かく切り離されている
ことを特徴とする巻き線型磁性薄膜インダクタ。
【請求項５】請求項３又は４記載の巻き線型磁性薄膜
インダクタにおいて、前記基板は、ポリイミド、ガラ
ス、及びシリコンの内の少なくとも一種からなることを
特徴とする巻き線型磁性薄膜インダクタ。
【請求項６】基板上に磁芯薄膜を形成し、それを少な
くとも２枚重ね合わせ、その集合体に巻き線を施すこと
を特徴とする巻き線型磁性薄膜インダクタの製造方法。
【請求項７】請求項６記載の巻き線型磁性薄膜インダ
クタの製造方法において、前記磁芯薄膜は、細かく分断
されており、前記基板は、ポリイミド、ガラス、及びシ
リコンの内の少なくとも一種からなることを特徴とする
巻き線型磁性薄膜インダクタの製造方法。
【請求項８】基板面表裏に形成された磁芯薄膜を有
し、前記磁芯薄膜は、磁化容易方向又は磁化困難軸方向
に１００μｍから５００μｍ幅に２〜５０μｍのスペー
スを開けて分断されていることを特徴とする薄膜巻き線
インダクタ用薄膜磁芯材料。
【請求項９】請求項８記載の薄膜巻き線インダクタ用
薄膜磁芯材料において、前記基板は、ポリイミド、ガラ
ス、及びシリコンの内の少なくとも一種からなることを
特徴とする薄膜巻き線インダクタ用薄膜磁芯材料。
【請求項１０】請求項８又は９記載の薄膜巻き線イン
ダクタ用薄膜磁芯材料に巻き線を施してなることを特徴
とする巻き線型磁性薄膜インダクタ。