JPH08107018A - 薄膜インダクタ - Google Patents

Abstract

(57)【要約】 【目的】 これまでのチップ部品とは異なり，回路基板
の中にコイル形成することで，より高密度で小型な回路
基板を作製し，高周波化に対応するとともに，平面コイ
ルにおいて線間の浮遊容量を増加させずに大きなインダ
クタンスを得ることができる薄膜インダクタとを提供す
ること。 【構成】 薄膜インダクタ１は，第１の直径２を有する
１ターンコイルの半分からなる第１の半ターンコイル３
を，円弧方向に連続的に反転させながら端部を互いに接
続して形成した前記第１の直径よりも大きな第２の直径
４を有する第１の集合１ターンコイル６を備えている。
また，第２の直径４に対する第１の直径２の比の値が少
くとも２である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，表面実装技術（以下，
ＳＭＴと呼ぶ）を更に高密度にしたマルチチップモジュ
ール（以下，ＭＣＭと呼ぶ）の回路基板内に使用する薄
膜インダクタに関するものである。

【０００２】

【従来の技術】従来，１００ＭＨｚ〜５ＧＨｚの高周波
帯域で使用されるチップ素子の高周波コイルとしては，
例えば，アルミナボビン巻線コイル，あるいは低誘電率
基板上に直接形成した平面コイル等がよく知られてい
る。これらコイルの軽薄短小化を目視したこれまでの実
装では，部品の小型化が先行し，ＳＭＴ実装技術との連
携により飛躍的に実装技術が進歩してきた。

【０００３】しかし従来の実装技術の延長線では部品の
小型化やその組立技術に限界が見え始めてきている。ま
た，一方では，コイルの高速化や多機能化要求が次々に
出されている。

【０００４】

【発明が解決しようとする課題】そこで，従来のチップ
部品の問題点を挙げると，例えば，アルミナボビン巻線
コイルでは大きさ及び巻数に限界があり，厚みの薄い小
型チップ化及び巻線工程上インダクタンスの精度確保に
問題がある。

【０００５】一方，低誘電率基板上に直接形成するコイ
ルでは，導体厚みを厚くできないとか，複雑なコイルの
場合多層化などにより作製方法が難しくインダクタンス
の精度が得られ難い等，種々の制約が多かった。更に
又，この種のコイルでは，回路基板の浮遊容量により共
振周波数が低下するとか，特に，空心コイルチップ部品
の場合，アンテナとなって回りの磁気的電気的ノイズを
容易に拾い易く，逆にノイズの発生源となる事もある。

【０００６】より具体的に説明すると，低誘電率基板上
に直接形成する平面コイル等に関しては，１ターンコイ
ルのインダクタンスは，その直径にもよるが，コイルの
大きさに比較して小さなインダクタンス値を示す。その
為，大きなインダクタンスを得る為にはラセン状にして
磁束密度を大きくする必要があった。

【０００７】しかしながら，このラセン状コイルでは，
コイル線間隔が狭く，その為線間の浮遊容量が大きく，
この浮遊容量に起因して共鳴周波数が低下するという問
題があった。即ち，線間の幅を広くすると磁束が漏れて
インダクタンスが得られず，線間の幅を狭くすると線間
浮遊容量により共鳴周波数が低下するというトレードオ
フを生じた。このようにチップ部品は回路設計上色々と
支障が出始めている。

【０００８】そこで，本発明の一技術的課題は，これま
でのチップ部品とは異なり，回路基板の中にコイル形成
することで，より高密度で小型な回路基板を作製し，高
周波化に対応した薄膜インダクタを提供することにあ
る。

【０００９】また，本発明のもう一つの技術的課題は，
平面コイルにおいて線間の浮遊容量を増加させずに大き
なインダクタンスを得ることができる薄膜インダクタを
提供することにある。

【００１０】

【課題を解決するための手段】本発明者等は，上記チッ
プ部品の小型化，精度確保の問題を解決し，また回路基
板に直接成膜する際の作製工程及び作製速度を改善し，
インダクタンスの精度向上の為，半ターンコイルを連続
的に接続した集合１ターンコイルからなる薄膜インダク
タにより，コイルの低浮遊容量化を計って，高共鳴周波
数と高インダクタンスの両立を図り本発明を成すに至っ
たものである。

【００１１】本発明によれば，第１の直径を有する１タ
ーンコイルの半分からなる第１の半ターンコイルを，円
弧方向に連続的に反転させながら端部を互いに接続して
形成した前記第１の直径よりも大きな第２の直径を有す
る第１の集合１ターンコイルを備え，前記第２の直径に
対する前記第１の直径の比の値が少くとも２であること
を特徴とする薄膜インダクタが得られる。

【００１２】また，本発明によれば，前記薄膜インダク
タにおいて，前記第１の集合１ターンコイルは，両端に
夫々通電用の端子を備え，前記第１の集合１ターンコイ
ルは，前記両方の端子を含めて同一平面内に形成されて
いることを特徴とする薄膜インダクタが得られる。

【００１３】また，本発明によれば，前記薄膜インダク
タにおいて，前記第１の集合１ターンコイルの中に内部
半ターンコイルを含む前記第２の直径よりも大きな第３
の直径を有する第２の集合１ターンコイルを少なくとも
１つ配置して，前記第１の半ターンコイルの磁束を調整
するように構成したことを特徴とする薄膜インダクタが
得られる。

【００１４】さらに，本発明によれば，前記薄膜インダ
クタにおいて，前記第１の集合１ターンコイルは，低誘
電率の樹脂薄膜／Ｃｕからなるか又は低熱膨張率のＣｕ
／インバー／Ｃｕからなる多層薄膜基板の内部に形成さ
れていることを特徴とする薄膜インダクタが得られる。

【００１５】ここで，寸法比で本発明を定義すると，
（集合１ターンコイルの直径／半ターンコイルの直径）
の直径比は２以上がコイル作製上必要である。その限定
理由は，２以下の場合においては，上記構成を成すこと
が難しく，さらに高共鳴周波数と高インダクタンスとい
う効果が少ないからである。

【００１６】

【作用】本発明においては，上記第１の集合１ターンコ
イルにより大きなインダクタンスを得ることができると
ともに，コイルを構成する導線が互いに平行に配置され
ていないので，線間容量が発生せず，低浮遊容量のコイ
ルが得られる。

【００１７】

【実施例】以下，本発明の実施例について図面を参照し
て説明する。

【００１８】図１は本発明の第１実施例に係る薄膜イン
ダクタの概略平面図である。図１に示すように，薄膜イ
ンダクタ１は，第１の直径２を有する半ターンコイル３
を第２の直径４の円弧上５に反転しながら端部を夫々接
続して略第２の直径４を有する第１の集合１ターンコイ
ル６を形成している。この第１の集合１ターンコイル６
の両端には，外方に引き出された端子部７，７が夫々形
成されている。

【００１９】本発明の第１実施例に係る薄膜インダクタ
は，このような構成であるので，直径の小さな半ターン
コイル３がインダクタンスを生じ，それを集積すること
で大きなインダクタンスを得ることができる。更に，本
発明の第１実施例に係る薄膜インダクタは，スパイラル
コイルとは異なり，導線が互いに平行に配置されていな
いので，線間容量が発生しにくい構造となっている。そ
の結果，共鳴周波数が高く，低浮遊容量のコイルを作製
することができる。

【００２０】図２は本発明の第２実施例に係る薄膜イン
ダクタの概略平面図である。図２に示すように，薄膜イ
ンダクタ１０は，第１の直径１１を有する半ターンコイ
ル１２を，第１の直径１１よりも大きな第２の直径１３
を有する円弧１４上に反転しながら接続して略第２の直
径１３を有する第１の集合１ターンコイル１５を形成し
ている。第１の集合１ターンコイル１５の内部に，第１
の集合１ターンコイル１５と中心を等しくするとともに
第２の直径１３よりも小さな第３の直径１６を有する円
弧上１７に，第２の集合１ターンコイル１８が形成され
ている。第２の集合１ターンコイル１８は外方に突出し
た第１の内部半ターンコイル１９と，内側に，窪んだ第
２の内部半ターンコイル２０とを備えている。図示の例
では，第１の内部半ターンコイル１９は，半円弧状を有
し，第２の内部半ターンコイル２０は半楕円形状を有し
ている。

【００２１】第１の集合１ターンコイル１５と第２の集
合１ターンコイル１８との共通した一つの中心に対し
て，等角度位置にある一端は，接続部２１を介して互い
に電気的に接続されるとともに，同じく等角度位置にあ
る他端は夫々外方に延在する端子部２２，２２が夫々形
成されている。

【００２２】半ターンコイルの磁束を調整するために，
図２のように第１の集合１ターンコイル１５の中に更に
小さな半ターンコイルからなる小さな第２の集合１ター
ンコイル１８をスパイラル巻き又は無誘導巻きに配置す
ることで，磁束を効果的に活用することができる。ま
た，夫々の集合１ターンコイルは，直径の大きな第１の
集合１ターンコイル１５とそれを構成する半ターンコイ
ル１２の直径比が２以上から成るように形成している。

【００２３】図３は，図２に示した薄膜インダクタを薄
膜基板上に形成した一例を示す図である。図３に示すよ
うに，薄膜インダクタ１０は，低誘電率の樹脂薄膜／Ｃ
ｕからなるか，又は表面に樹脂薄膜を形成した低熱膨張
率のＣｕ／インバー／Ｃｕからなる薄膜基板２４の上に
形成される。この薄膜基板２４には，厚み方向に貫通し
たビアホール２５とスルーホール２６とが形成されてお
り，薄膜インダルタ１０を流れる電流は，端子部２２を
介してビアホール２５に接続され，このビアホール２５
を通して他の導電層に接続される。

【００２４】図４は，図３の薄膜基板を積層した多層薄
膜基板の一例を示す分解組立斜視図である。図４に示す
ように，薄膜インダクタ１０は，数層および数十層から
成る多層薄膜基板２４の間に挿入し，ビアホール２５
を，他の導電パターン２７に接続し熱プレス等により接
着することで基板２４内に実装される。

【００２５】次に，本発明の実施例による薄膜インダク
タの原理について図５乃至図８を参照して具体的に説明
する。集合１ターンコイルはこれまでの１ターンコイル
を半ターンコイルの集合で形成しているものであり，１
ターンコイルと半ターンコイルの双方の特長を有してい
る。その結果，高共鳴周波数と，高インダクタンスを合
わせ持っている。

【００２６】図５は本発明に第３実施例に係る薄膜イン
ダクタ５５を示している。この薄膜インダクタ５５は，
８０μｍ線幅の空心コイルである。外側の集合１ターン
コイル（第１の集合１ターンコイル）５６はコイル直径
７５０μｍであり，１５０μｍ直径の第１の半ターンコ
イル５７から形成され，内側の集合１ターンコイル（第
２の集合１ターンコイル）５８はコイル直径２２０μｍ
であり，１５０μｍ直径の半ターンコイル５９から形成
されている。この薄膜インダクタ５５は，集合１ターン
コイル５６，５８の組み合わせでスパイラル方向に巻か
れている。集合１ターンコイル５６と集合１ターンコイ
ル５８の一端部は，多層薄膜基板の裏面側にて接続され
ている。

【００２７】図６は，比較のための従来の１ターンコイ
ルの概略平面図である。図６に示すコイル５０の寸法
は，線幅が１００μｍでコイル直径が７５０μｍであ
る。また，図７は本発明の第４実施例に係る薄膜インダ
クタの概略平面図で，図６と同一線幅，同一コイル直径
で，１５０μｍ直径の半ターンコイル５２からなる集合
１ターンコイル５３を形成している。この３種類のイン
ダクタについて，インダクタンスの周波数特性をネット
ワークアナライザーを用いて測定した。

【００２８】図８にその結果を示した。この結果に見ら
れるように，図６に示した１ターンコイル５０では１０
ＭＨｚ〜数ＧＨｚまでインダクタンスの周波数特性は，
曲線６０に示されるようにコンスタントである。それに
対して，図７に示される集合１ターンコイル５２のみの
薄膜インダクタ５１は半ターンコイル５２，５２の集合
により，曲線６１に示されるようにインダクタンスが大
幅に増加しており，集合１ターンコイルの特長が現れて
いる。図５に示した外側の集合１ターンコイル５６に，
内側の集合１ターンコイル５７を加えた薄膜インダクタ
５５は，磁束が有効に活用される為，曲線６２に示すよ
うにインダクタンスの値が，図６に示すように外側の集
合１ターンコイル５３だけよりも大きくなる。

【００２９】このように，本発明の実施例に係る集合１
ターンコイル５５は同一面積で大きなインダクタンスを
確保でき，通常の１ターンコイルに比較してメリットが
大きい。

【００３０】尚，上記実施例では，空心コイルの特性に
ついて，３種類のコイルの特性を比較検討し，ＧＨｚ帯
域の周波数領域で使用することを述べた。本実施例の応
用する分野はコイル内の浮遊容量の低いことが求められ
る分野であり，主に基板上又は基板内の電気回路内で用
いることが効果的である。その際，インダクターの動作
周波数帯域は高周波化され発熱が多くなるので，基板に
は低誘電率で，低熱膨張性が要求される。

【００３１】更に，コイル作製の際，本発明は基本的に
は１ターンコイルであり，同一平面内にコイルが形成さ
れているので，端子が同一平面内にあり，コイル作成が
容易な為，歩留りが高く，インダクタンスの精度も高い
という利点を持っている。その為，連続的なプリント配
線を作製する際は容易に空心コイルを形成することがで
きる。

【００３２】

【発明の効果】以上の説明から，本発明に係る集合１タ
ーンコイルを用いた薄膜インダクタによれば，共鳴周波
数を低下させずに，インダクタンスを増加させることが
でき，その結果，今後のコイルの高周波化に対応できる
ので，その意義は大きい。

【図面の簡単な説明】

【図１】本発明の第１実施例に係る薄膜インダクタの概
略平面図である。

【図２】本発明の第２実施例に係る薄膜インダクタの概
略平面図である。

【図３】図２の薄膜インダクタが作製される多層薄膜基
板の概略図である。

【図４】図３の薄膜インダクタが多層基板内で他の層と
接続している様子を示す概略図である。

【図５】比較のために線幅１００μｍで作製した従来の
１ターンコイルの概略図である。

【図６】線幅１００μｍで作製した集合１ターンコイル
の模式図である。

【図７】本発明の第３実施例に係る薄膜インダクタの概
略平面図で，線幅８０μｍで作製した外側の集合１ター
ンコイルと内側の集合１ターンコイルから成るスパイラ
ル巻きにより形成されている。

【図８】図５，図６，及び図７に示したインダクタのイ
ンダクタンスの周波数特性を示す図である。

【符号の説明】

１ 薄膜インダクタ ２，１１ 第１の直径 ３ 半ターンコイル ４，１３ 第２の直径 ５，１４，１７ 円弧 ６，１５，５６ 第１の集合１ターンコイル ７，２２ 端子部 １０ 薄膜インダクタ １２，５７，５９ 半ターンコイル １６ 第３の直径 １８，５８ 第２の集合１ターンコイル １９ 第１の内部半ターンコイル ２０ 第２の内部半ターンコイル ２１ 接続部 ２４ 薄膜基板 ２５ ビアホール ２６ スルーホール ２７ 導電パターン ５５ 薄膜インダクタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の直径を有する１ターンコイルの半
   分からなる第１の半ターンコイルを，円弧方向に連続的
   に反転させながら端部を互いに接続して形成した前記第
   １の直径よりも大きな第２の直径を有する第１の集合１
   ターンコイルを備え，前記第２の直径に対する前記第１
   の直径の比の値が少くとも２であることを特徴とする薄
   膜インダクタ。
2. 【請求項２】 請求項１記載の薄膜インダクタにおい
   て，前記第１の集合１ターンコイルは，両端に夫々通電
   用の端子を備え，前記第１の集合１ターンコイルは，前
   記両方の端子を含めて同一平面内に形成されていること
   を特徴とする薄膜インダクタ。
3. 【請求項３】 請求項２記載の薄膜インダクタにおい
   て，前記第１の集合１ターンコイルの中に内部半ターン
   コイルを含む前記第２の直径よりも大きな第３の直径を
   有する第２の集合１ターンコイルを少なくとも１つ配置
   して，前記第１の半ターンコイルの磁束を調整するよう
   に構成したことを特徴とする薄膜インダクタ。
4. 【請求項４】 請求項３記載の薄膜インダクタにおい
   て，前記第１の集合１ターンコイルは，低誘電率の樹脂
   薄膜／Ｃｕからなるか又は低熱膨張率のＣｕ／インバー
   ／Ｃｕからなる多層薄膜基板の内部に形成されているこ
   とを特徴とする薄膜インダクタ。