JP2008072121A - 高ｑインダクタを備えた集積受動デバイス - Google Patents
高ｑインダクタを備えた集積受動デバイス Download PDFInfo
- Publication number
- JP2008072121A JP2008072121A JP2007237420A JP2007237420A JP2008072121A JP 2008072121 A JP2008072121 A JP 2008072121A JP 2007237420 A JP2007237420 A JP 2007237420A JP 2007237420 A JP2007237420 A JP 2007237420A JP 2008072121 A JP2008072121 A JP 2008072121A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- inductor
- body portion
- inductor body
- geometric shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 182
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 230000009977 dual effect Effects 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 7
- 239000007767 bonding agent Substances 0.000 claims 3
- 239000000853 adhesive Substances 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 38
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000013011 mating Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
【課題】インダクタの一部分がベースＩＰＤ基板上に構築され、インダクタの嵌め合わせ部分がカバー（第２の）基板上に構築されるフリップ接合２重基板インダクタを提供すること。
【解決手段】カバー基板は、次にベース基板に反転して接合され、したがって、インダクタの２つの部分を嵌め合わせる。この手法を使用して、２層のインダクタが複層基板を使用せずに構築可能である。２つの２層基板を使用することにより、４層のフリップ接合２重基板インダクタが形成される。
【選択図】図１
【解決手段】カバー基板は、次にベース基板に反転して接合され、したがって、インダクタの２つの部分を嵌め合わせる。この手法を使用して、２層のインダクタが複層基板を使用せずに構築可能である。２つの２層基板を使用することにより、４層のフリップ接合２重基板インダクタが形成される。
【選択図】図１
Description
本発明は集積受動デバイス（ＩＰＤ）に関し、より具体的には、改良された集積インダクタに関する。
（本項に含まれる技術的な資料の一部は、従来技術ではない場合がある。）
最新技術の無線周波数（ＲＦ）電気回路は、大量のインダクタを使用する。これらの回路の多くは、ハンド・ヘルドの無線製品に使用される。したがって、受動デバイスおよび受動デバイス回路の小型化がＲＦデバイス技術においては重要な目標となる。
最新技術の無線周波数（ＲＦ）電気回路は、大量のインダクタを使用する。これらの回路の多くは、ハンド・ヘルドの無線製品に使用される。したがって、受動デバイスおよび受動デバイス回路の小型化がＲＦデバイス技術においては重要な目標となる。
受動デバイス技術の最近の進歩により、インダクタ、キャパシタ、および抵抗器が単一のコンパクトな基板上に集積化された集積受動デバイス（ＩＰＤ）が製造されている。ＩＰＤ基板は大きく、好ましくはシリコン製であるが、場合によってはセラミック製である。ＩＰＤ構造およびその製造に関してのより詳細を２００５年１月６日出願の米国出願第１１／０３０，７５４号の中に見ることが可能であり、同出願は参照することにより本明細書に組み込まれる。
これらのＩＰＤにおけるインダクタ構成要素の設計は通常、２つの目標、高Ｑとコンパクトなスペースとを有する。一般的には、インダクタ・デバイスは、十分な長さに沿って隣り合って延びている導体が必要である。ＲＦ電流はこの隣り合った導体を同じ方向に流れ、それにより、磁束線が同じ位相になる。この結果、大きな相互インダクタンスが生じる。直線的な導体、すなわち細長いランナの組が原理的にはこの目標を達成させるが、従来のＩＰＤでは線形スペースを取り過ぎてしまう。らせん形状のランナ、および入れ子の正方形または長方形のランナにより、よりコンパクトなスペースにおいては所望の成果が得られる。
もう１つのゴール、高Ｑは、低電力損失で高い性能（インダクタンス値）を追求することである。いくつかの因子がＱ因子に影響を及ぼす。インダクタンス値は（とりわけ）ランナの長さおよび間隔によって決まる。電力損失は、一次的に金属の伝導率によって決まる。伝導率は、ランナの幅および厚みによって決まる。したがって、いくつかのパラメータが高Ｑインダクタのための設計面の配慮すべき事柄になる。
最新技術の集積受動デバイスでは、設計目標の一部が矛盾している。例えば、小さく、コンパクトなＩＰＤに関しては、相互接続部を縮小させることが望ましい。これにより、インダクタ・ランナの抵抗は上がり、インダクタのＱは下がってしまう。これをオフセットするために、ランナの伝導率は、アルミニウム、標準的な金属から銅に切り替えることによって高められることができる。他の提案は、アルミニウムのランナを銅ストライク層で被覆することである。
さらに他の提案は、インダクタの長さを延長することである。名目上、インダクタの長さを延長することは、表面積を拡大する必要があるように思われるであろう。しかし、インダクタの設計は２次元に限定されないということが認識されている。したがって、３次元ＩＰＤのデバイス、すなわち、複数層上に形成されるデバイスが開発されている。複層インダクタは、所与の表面積に対して複層インダクタ値を生成する。例えば、Ｙｉｎら、「Ｄｏｕｂｌｅ−Ｌｅｖｅｌ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒｓ Ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｖｉａ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｏｎ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ」、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣＳ、第４０巻、第３号、２００４年５月を参照されたい。本論文には、積層の複層インダクタの様々な構造的パラメータが説明されており、本明細書に参照することにより組み込まれる。
２層インダクタの所定値により、追加層、例えば４層が次の段階であるように思われるであろう。しかし、ＩＰＤ基板内では追加される各複数層は、コストを増大させてしまう。これは特に、複数層がインダクタ素子にのみ働く場合である。
米国出願第１１／０３０，７５４号
Ｙｉｎら、「Ｄｏｕｂｌｅ−Ｌｅｖｅｌ Ｓｐｉｒａｌ Ｉｎｄｕｃｔｏｒｓ Ｗｉｔｈ Ｍｕｌｔｉｐｌｅ Ｖｉａ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｏｎ ＧａＡｓ Ｓｕｂｓｔｒａｔｅｓ」、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＭＡＧＮＥＴＩＣＳ、第４０巻、第３号、２００４年５月
Ｉ．Ｊ．Ｂａｈｌ、「Ｈｉｇｈ ｃｕｒｒｅｎｔ ｈａｎｄｌｉｎｇ ｃａｐａｃｉｔｙ ｍｕｌｔｉｌａｙｅｒ ｉｎｄｕｃｔｏｒｓ ｆｏｒ ＲＦ ａｎｄ ｍｉｃｒｏｗａｖｅ ｃｉｒｃｕｉｔｓ」、Ｉｎｔ．Ｊ．ＲＦ Ｍｉｃｒｏｗａｖｅ Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ Ｅｎｇ．、第１０巻、１３９〜１４６頁、２０００
米国特許第６，０７５，６９１号
米国特許第６，００５，１９７号
３次元ＩＰＤについてのより効果的な設計がＩＰＤ技術の継続的な進歩を可能にするであろう。
本発明者らは、ＩＰＤのデバイスのための３次元インダクタを構築するための新規手法を開発した。その手法は、ベース（第１の）ＩＰＤ基板上にインダクタの一部分を構築することと、カバー（第２の）基板上にインダクタの嵌め合わせ部分を構築することとを含む。カバー基板は、次に、ベース基板に対して反転して接合され、したがって、インダクタの２つの部分を嵌め合わせる。この手法を使用して、２層インダクタが複層基板を使用することなく構築可能である。２つの２層基板を使用することにより、４層デバイスが形成される。
この新規手法の重要性は、この構造が異なる基板を２つの部分で使用されることを可能にするということである。したがって、シリコンのＩＰＤ基板がインダクタの第１の部分に使用されてよく、例えばガリウム砒素基板がインダクタの第２の部分として使用されてよい。他の構成要素が必要な要求に応じて基板上に形成されてよく、すなわち、高性能の構成要素がガリウム砒素基板上に追加されてよく、要求がそれほど厳しくない構成要素がシリコン基板上に配置されてよい。
インダクタ本体の一部分を有する２つの各基板がフリップチップ・アセンブリでよく知られている技術を使用して一緒に接合される本発明のインダクタ構築物は、フリップ接合２重基板インダクタと称される。
図１は、ベース基板１１およびカバー基板２１の上面図であり、それぞれがインダクタ構造体の半分を備えている。示されている実施形態では、素子１２および２２を含むインダクタ本体は、２７０度より大きい弧のパターンをしている。インダクタ本体は、金属導体、典型的には、アルミニウム、銅、または他の適切な導電材料を備える。ベース基板上のインダクタ本体１２への相互接続ランナが１３で示されている。２つの半インダクタ本体を接続する嵌め合わせ相互接続部が１５および２５で示されている。選択的である中間相互接続部が１６および２６で示されている。積層の複層インダクタにおける中間相互接続部の使用は、先に参照したＹｉｎらに論じられている。２つの基板は、図２の立面図に示されている。
基板１１がより大きな基板の一部分として示されている。典型的には、ベース基板およびカバー基板の一方または両方は、基板上に追加回路を備えるものである。追加回路は、キャパシタおよび抵抗器などの他のＩＰＤ素子、ならびにトランジスタなどの能動デバイスを含んでよい。
示す方法でインダクタを形成することにより、一方の半インダクタ（または部分）が、例えばシリコンなどの材料からなる基板上に形成されることを可能にする一方、もう一方の半インダクタが、例えばガリウム砒素などの異なる材料からなる基板上に形成されることを可能にするということに本発明の重要な一態様がある。いずれかの基板、または両方の基板は、例えばセラミックなどの他の材料で形成されてもよい。しかし、上で参照した特許出願で指摘されるように、好ましい基板の材料はシリコンである。より最近の研究では、インダクタ基板の材料としてガリウム砒素の有利点が示されている。例えば、Ｉ．Ｊ．Ｂａｈｌ、「Ｈｉｇｈ ｃｕｒｒｅｎｔ ｈａｎｄｌｉｎｇ ｃａｐａｃｉｔｙ ｍｕｌｔｉｌａｙｅｒ ｉｎｄｕｃｔｏｒｓ ｆｏｒ ＲＦ ａｎｄ ｍｉｃｒｏｗａｖｅ ｃｉｒｃｕｉｔｓ」、Ｉｎｔ．Ｊ．ＲＦ Ｍｉｃｒｏｗａｖｅ Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ Ｅｎｇ．、第１０巻、１３９〜１４６頁、２０００を参照されたい。基板として様々な材料を使用することにより、回路の設計に他の特質が加えられる。高Ｑの構成要素が、場合によって、ガリウム砒素の基板上に形成可能であり、一方、要求がそれほど厳しくない素子がシリコン基板上に形成可能である。基板の異なる特性を使用することにより、様々な有用な回路設計の選択が可能になる。
図１および２のインダクタの幾何学的パターンは円の弧であり、この場合に、２７０度より大きな弧である。上で指摘したように、直線状の金属ランナが積層のインダクタには使用可能であるが、導体の長さを面積効率の良い方法で延長するために、ランナは、典型的に、幾何学的形状で形成される。らせん形状が一般的である。積層の複層インダクタには、正方形または長方形の形状が使用されている（上記、Ｙｉｎらを参照のこと）。多種多様な蛇行形状がインダクタ本体について提案されている。これらの任意のものが、本明細書で説明される本発明を実現する際には使用可能である。幾何学的形状という用語は、本明細書では、少なくとも１つの曲線または角を有する２次元の形状として定義される。
図３〜７には、本発明のフリップ接合２重基板インダクタの形成に有用な工程を示す。完成したインダクタが図８に示されている。
図３〜７には、本発明のフリップ接合２重基板インダクタの形成に有用な工程を示す。完成したインダクタが図８に示されている。
図３を参照すると、嵌め合わせ基板１１、２１は、基板表面上に酸化物を成長させ、または全体的に付着させることにより、例えば二酸化ケイ素などの絶縁層３１、３２で被覆される。典型的には、同一の酸化物が両方の基板上に使用されるものである。しかし、基板が異なった材料からなる場合には、それぞれの基板上には異なった絶縁材料が有益である場合がある。
図４では、金属４１、４２からなるパターン層が基板上に形成される。材料およびパターン設計については上に論じている。金属層は、任意の適切なプロセスによって付着可能である。好ましい方法は、金属層を全体的に付着させ、次に、その層を例えばフォトリソグラフィのマスクなどの所望のパターンのマスクでマスキングし、露光された部分をエッチングで取り除くことである。これにより、ベース基板上にインダクタ本体４１の一部分、およびカバー基板上にインダクタ本体４２の一部分が残存する。インダクタのこの部分は、カバー基板を反転させてベース基板を覆うことによって（または、逆も同様に）接合される嵌め合わせ部分の半分として意図される。したがって、インダクタ本体部分４１およびインダクタ本体部分４２は、相互の鏡像である。
好ましいフリップ接合２重基板インダクタの構造は、カバー基板上のインダクタ本体がベース基板上のインダクタ本体の完全な鏡像である場合のものである。これは、本質的には、図に示す形状である。上側および下側のランナは、その全長に沿って結合の場を備えるので効率的である。しかし、部分的な結合によっても、有用なおよび所望の成果は達成されるであろうことが、当業者には認識されるであろう。これは、インダクタ本体部分のそれぞれのパターンは完全に一致している必要が無いということを意味する。しかし、少なくとも部分的には一致していることが好ましい。本発明の目標を実現するためには、インダクタ本体部分の一方の少なくとも３０％、好ましくは５０％、および理想的には１００％が嵌め合わせ基板上のインダクタ本体部分と一致している場合に十分である。幾何学的形状部間の少なくとも部分的な一致は、一方の幾何学的形状部の範囲が、上から見た場合に、他方の幾何学的形状部の範囲の真上を覆う場合の関係として定義される。この定義により、インダクタ本体の長さに沿ってだけでなく、厚み寸法に沿っても完全ではない一致が可能になる。したがって、一方のインダクタ本体部分のランナは、他方のインダクタ本体部分のランナに比べて幅が広い場合がある。したがって、一致の因子は範囲の一致因子である。一方のインダクタ本体部分の範囲の少なくとも３０％は、他方のインダクタ本体部分の対応範囲の真上を覆わなくてはならない。
部分的な一致があるそれらの場合には、一方のインダクタ本体部分の幾何学的形状部は、嵌め合わせインダクタ本体部分の幾何学的形状部の少なくとも部分的な鏡像となるであろう。
図５は、例えば二酸化ケイ素層などの誘電体層５１および５５が金属インダクタ本体４１および４２の上に形成され、電気的接点として金属層４１および４２を露出して、電極窓５３および５７が層５１および５５の中を通って形成される。窓５３は窓５７と位置を合わせられ、それにより、金属パターン４１および電極窓５３は、金属パターン４２および電極窓５７の鏡像を形成する。広く知られている技術が窓を形成するために使用可能である。また、任意の種々の適切な材料が誘電体層に選択されてもよい。インダクタ設計または他のＩＰＤの適合工程が薄い誘電体層を必要とする場合には、例えば、この層がキャパシタの誘電体としてＩＰＤ上の他の場所でも使用される場合には、この層は、０．１ミクロン未満、または０．５ミクロン未満の厚みを有する二酸化ケイ素であってよい。例えば０．５〜５ミクロンのより厚い二酸化ケイ素の層が使用されてもよい。例えばポリイミドの有機誘電体が使用される場合には、層の厚みは、通常、より厚く、例えば１〜１０ミクロンである。
図６に示すように、電気的接点６１および６２が電極窓内および電極窓上に形成される。これらははんだバンプの接点を含み、バンプ下地金属（ＵＢＭ）を含む場合がある。接点の種類は、インダクタ本体の材料によって決まる。インダクタ本体が銅であり、接点６１および６２が銅である場合には、はんだバンプは銅の接点に直接に接合することができる。しかし、接点がアルミニウムの場合には、特殊なＵＢＭが典型的に使用される。当業界における通常の実施法は、ＵＢＭの被覆剤をアルミニウムの接点パッドに適用し、はんだバンプまたはパッドをその被覆剤に適用することである。ＵＢＭ技術で使用される金属または複数の金属は、アルミニウムと十分に接着すること、典型的なスズはんだ形成により濡れ性があること、および非常に導電性があることが必要である。これらの要求に合う構成物が、クロムと銅との合成物である。まず、クロムがアルミニウムに接着するように付着され、銅がはんだ濡れ性のある表面を形成するようにクロムの上に適用される。ＵＢＭ層は従来の方法でスパッタリングされる。
図７は、カバー基板２１上のＵＢＭ６２に適用されるはんだバンプ７２を示している。代替としては、はんだバンプは、ベース基板上のＵＢＭ６１に、または、ある場合には、両方の基板上のＵＢＭに適用可能である。はんだバンプは、典型的に、はんだペーストのプロセスを使用して適用される。
ベース基板およびカバー基板の両方が本質的に完成すると、図８に示すように、２つの基板は、一方の基板を他方の基板の表面に反転して接合すること、はんだバンプ７２をベース基板１１上のＵＢＭに正確に合わせること、および２つの基板を一緒に接着するためはんだバンプをリフローすることにより、一緒に組み立てられる。その結果、２層のフリップ接合２重基板インダクタになる。この複層のインダクタは、いずれの複層基板も使用せずに形成されるということが理解されよう。
誘電体層５１および５５の厚み、ＵＢＭ６１および６２の厚み、ならびにリフロー後のはんだバンプ７１の直径の組合せにより、インダクタ本体の２つの部分４１および４２間の間隔が決定される。この間隔は、典型的には、インダクタ性能の重大な設計パラメータではなく、基板を反転して一緒に接合するために使用される素子の幾何学的配置に関しては、かなりの寛容域が許容される。全体的には、インダクタ本体４１および４２間の間隔は、１〜１００ミクロンの範囲であってよい。
先に述べたように、フリップ接合２重基板インダクタは３層以上を備えることが可能である。多種多様の選択肢が、説明したばかりの基本的構成要素を使用して、追加層および追加インダクタの長さを設計するために利用可能である。図９は、３層のフリップ接合２重基板インダクタを示している。第３の層は、追加インダクタ本体９１、追加層間誘電体９２、ならびにインダクタ本体４２および９１を電気的に相互接続する導体プラグ９３の形態で、カバー基板２１に追加される。層の素子９１、９２および９３は、図４〜６について説明された同一の手法を使用して、図３に示す工程の後に形成されるということが当業者には理解されるであろう。
図１０は４層の一実施形態を示し、ここでは１つの層がベース基板に追加される。追加インダクタ本体は９６で示され、追加層間誘電体は９４で示され、インダクタ本体９６をインダクタ本体４１と接続する導電性プラグは９５で示される。
任意の所望の数の層が、ベース基板またはカバー基板のいずれにも構築可能である。同一の基板上に備わっているインダクタ本体、例えば図９の９１と４２、または図１０の９６と４１とは一致している。２つの基板が一緒に接合された後には、すべてのインダクタ本体は互いに一致している。
前述のように、フリップ接合２重基板インダクタのいずれかの基板または両方の基板は、他のＩＰＤの構成要素を備えることが可能である。これらは、典型的に、上述したものと適合した工程によって形成される薄膜デバイスである。これらの受動素子を形成する薄膜技術は十分に開発されており、詳細な薄膜プロセスについて本明細書であらためて述べる必要はない。例えば、２０００年６月１３日発行の米国特許第６，０７５，６９１号、および１９９９年１２月２１発行の米国特許第６，００５，１９７号を参照されたい。この両出願は、参照することにより本明細書に組み込まれる。
上述のように、ベース基板表面およびカバー基板表面は、はんだバンプを使用して一緒に接着される。しかし、他の導電手段が２つの基板を一緒に接着させるのに効率的であると見出されてもよい。
２つの基板が一緒に接着される場合には、一方の基板上のインダクタ本体が他方の基板上の鏡像インダクタ本体と嵌め合うことがこの構造には必要であることは明らかである。この文脈においての「嵌め合うこと」は、２つのインダクタ本体が互いに隣接することを意味する。
ベース基板およびカバー基板という用語が上に使用されているが、これらの用語は限定することとして解釈されるべきではない。基板は完全に相互交換可能であることが、この説明により明白である。
本明細書において、はんだバンプと称することは、はんだバンプ、はんだボール、はんだマイクロバンプ、はんだペースト法、ＢＧＡ法などを含む様々なはんだ接着およびはんだ接着技術と関連することを意図する。
フリップ接合２重基板インダクタを組み込んだＩＰＤが図１１に概略的に示されている。この場合も、図は正確な縮尺ではない。この図は、集積受動素子または相互接続された受動素子の組合せが総称的に示されている概略的なＩＰＤである。基板１１１は、成長した酸化層１１２を備える。抵抗器は、抵抗器本体１１３、ならびに接点１１４および１１５を備える。キャパシタは、下層キャパシタ・プレート１１６、上層キャパシタ・プレート１１８、および下層キャパシタ・プレート接点１１７を備える。フリップ接合２重基板インダクタ１２１は、金属ランナ１１９を備える。反転接合２層基板１２１は、本実施形態のベース基板１１、およびカバー基板１２２を備える。
先に述べたように、本明細書で説明する概念は、いずれの基板、ベース基板またはカバー基板に適用する。これは、図１１の文脈において、ベース基板１１およびカバー基板１２２の一方または両方が追加インダクタ素子を備えることが可能であることを意味する。
ＩＰＤ技術の特徴は、複数の構成要素からなる素子が同一の金属レベルから形成可能であることである。例えば抵抗器接点１１４、１１５とキャパシタ・プレート接点１１７とは、同一のプロセス工程を使用して形成可能である。上層キャパシタ・プレート１１８とインダクタのらせん形状部１１９（接点は図示せず）の１つとは、同一の工程を使用して形成可能である。この構造体は、ポリイミド層１２０で保護される。
薄膜受動素子は、様々な薄膜技術によって形成可能である。これらの技術は十分に開発されており、詳細を本明細書であらためて述べる必要はない。２０００年６月１３日発行の米国特許第６，０７５，６９１、および１９９９年１２月２１日発行の米国特許第６，００５，１９７を参照されたい。後者の特許では、本明細書で説明される応用例に容易に適合することが可能であろうＰＣＢ用の複層構造について説明されている。薄膜受動デバイスを規定する便宜的な方法は、基板上に付着された１つまたは複数の層、典型的には複数の層を使用して基板上に形成される受動デバイスである。加えて、前述のように、２つ以上の構成要素からなる１つまたは複数の素子が、同一のプロセス工程を使用して形成可能である。
ＩＰＤのデバイスは、ＩＰＤがＲＦフィルタとして機能することができる携帯トランシーバ用の応用例を有する。典型的なフィルタ回路の一例が図１２に示されている。このフィルタ回路の基本構成要素は、囲み部１３９の中に示されている。この囲み部は、キャパシタ（Ｃ）１２７および１３１ａ、ならびに１２９でアースに接続される反転接続２重基板インダクタ（Ｌ）１２８を含む。図１２には、キャパシタ１３６および１３１ｂを備える他のＬＣ単位、ならびにフリップ接合２重基板インダクタ１３３の２つの繰り返し単位が示されている。このＬＣの組合せを繰り返し単位の中で使用して、帯域通過を狭くし、フィルタの帯域外ＲＦの阻止作用を高めることができる。
本発明の様々なさらなる変更が当業者には思い当たるであろう。当技術分野を進歩させてきた原理およびそれらの均等物に基本的に依存する本明細書の特定の教示から逸脱したすべてのものは、説明し、主張したように、本発明の範囲内で適切にみなされる。
本発明の様々なさらなる変更が当業者には思い当たるであろう。当技術分野を進歩させてきた原理およびそれらの均等物に基本的に依存する本明細書の特定の教示から逸脱したすべてのものは、説明し、主張したように、本発明の範囲内で適切にみなされる。
Claims (21)
- ａ．ベース基板のベース基板表面上に第１のインダクタ本体部分を形成する工程であって、前記第１のインダクタ本体部分が第１の幾何学的形状部を有する、工程と、
ｂ．前記第１のインダクタ本体部分上に第１の誘電体層を形成する工程と、
ｃ．カバー基板のカバー基板表面上に第２のインダクタ本体部分を形成する工程であって、前記カバー基板上の前記第２のインダクタ本体部分が前記第１の幾何学的形状部の少なくとも部分的な鏡像である幾何学的形状部を有する、工程と、
ｄ．前記第２のインダクタ本体部分上に誘電体層を形成する工程と、
ｅ．前記第１のインダクタ本体部分と前記第２のインダクタ本体部分とを電気的に相互接続する電気的に導電性の接着剤を使用して前記ベース基板表面を前記カバー基板表面に接着する工程と、
を含むフリップ接合２重基板インダクタを形成する方法。 - 前記ベース基板がシリコンである、請求項１に記載の方法。
- 前記カバー基板がシリコンである、請求項２に記載の方法。
- 前記カバー基板がガリウム砒素である、請求項２に記載の方法。
- 前記ベース基板および前記カバー基板が異なる材料からなる、請求項１に記載の方法。
- 前記ベース基板表面を前記カバー基板表面に接着する前記工程が接着材料としてはんだを使用する、請求項１に記載の方法。
- 前記ベース基板表面を前記カバー基板表面に接着する前記工程が一方または両方の基板に、はんだバンプを適用する工程を含む、請求項６に記載の方法。
- 前記幾何学的形状部が弧または角を有し、前記カバー基板上の前記幾何学的形状部が前記ベース基板上の前記幾何学的形状部の少なくとも３０％の鏡像である、請求項１に記載の方法。
- 前記ベース基板上に第３のインダクタ本体部分を形成する工程をさらに含み、前記第３のインダクタ本体部分が前記第１のインダクタ本体部分と少なくとも部分的に一致している幾何学的形状部を有する、請求項１に記載の方法。
- 前記カバー基板上に第４のインダクタ本体部分を形成する工程をさらに含み、前記第４のインダクタ本体部分が前記第２のインダクタ本体部分と少なくとも部分的に一致している幾何学的形状部を有する、請求項９に記載の方法。
- ａ．ベース基板と、
ｂ．前記ベース基板のベース基板表面上に形成され、第１の幾何学的形状部を有する第１のインダクタ本体部分と、
ｃ．前記第１のインダクタ本体部分上に形成される第１の誘電体層と、
ｄ．カバー基板と、
ｅ．前記カバー基板のカバー基板表面上に形成される第２のインダクタ本体部分であって、前記カバー基板上の前記第２のインダクタ本体部分が前記第１の幾何学的形状部の少なくとも部分的な鏡像である幾何学的形状部を有する、第２のインダクタ本体部分と、
ｆ．前記第２のインダクタ本体部分上に形成される誘電体層と、
を備え、
前記ベース基板の前記ベース基板表面が、前記第１のインダクタ本体部分と前記第２のインダクタ本体部分とを電気的に相互接続する電気的に導電性の接合剤により前記カバー基板の前記カバー基板表面に接合されることを特徴とする、
フリップ接合２重基板インダクタ。 - 前記ベース基板がシリコンである、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記カバー基板がシリコンである、請求項１２に記載のフリップ接合２重基板インダクタ。
- 前記カバー基板がガリウム砒素である、請求項１２に記載のフリップ接合２重基板インダクタ。
- 前記カバー基板上の前記幾何学的形状部の範囲の少なくとも５０％が前記ベース基板上の前記幾何学的形状部の真上を覆う、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記ベース基板および前記カバー基板が異なる材料からなる、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記電気的に導電性の接合剤がはんだバンプを含む、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記幾何学的形状部が弧または角を有し、前記カバー基板上の前記幾何学的形状部が前記ベース基板上の前記幾何学的形状部の少なくとも３０％の鏡像である、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記ベース基板上に形成される第３のインダクタ本体部分をさらに含み、前記第３のインダクタ本体部分が前記第１のインダクタ本体部分と一致する幾何学的形状部を有する、請求項１１に記載のフリップ接合２重基板インダクタ。
- 前記カバー基板上に第４のインダクタ本体部分をさらに含み、前記第４のインダクタ本体部分が前記第２のインダクタ本体部分と一致する幾何学的形状部を有する、請求項１９に記載のフリップ接合２重基板インダクタ。
- ベース基板、前記基板上に少なくとも１つの薄膜キャパシタ、および前記基板上に複数のフリップ接合２重基板インダクタを備えた集積受動デバイス（ＩＰＤ）であって、前記フリップ接合２重基板インダクタが、
ａ．前記ベース基板のベース基板表面上に形成され、第１の幾何学的形状部を有する第１のインダクタ本体部分と、
ｂ．前記第１のインダクタ本体部分上に形成される第１の誘電体層と、
ｃ．カバー基板と、
ｄ．前記カバー基板のカバー基板表面上に形成される第２のインダクタ本体であって、前記カバー基板上の前記第２のインダクタ本体部分が前記第１の幾何学的形状部の少なくとも部分的な鏡像である幾何学的形状部を有する、前記第２のインダクタ本体部分と、
ｅ．前記第２のインダクタ本体部分上に形成される誘電体層と、
を備え、
前記フリップ接合２重基板インダクタは、前記ベース基板の前記ベース基板表面が前記第１のインダクタ本体部分と前記第２のインダクタ本体部分とを電気的に相互接続する電気的に導電性の接合剤により前記カバー基板の前記カバー基板表面に接合されることを特徴とする、
集積受動デバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/520,254 US7355264B2 (en) | 2006-09-13 | 2006-09-13 | Integrated passive devices with high Q inductors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008072121A true JP2008072121A (ja) | 2008-03-27 |
Family
ID=38920717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007237420A Pending JP2008072121A (ja) | 2006-09-13 | 2007-09-13 | 高ｑインダクタを備えた集積受動デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7355264B2 (ja) |
| EP (1) | EP1901353A3 (ja) |
| JP (1) | JP2008072121A (ja) |
| CN (1) | CN101202151B (ja) |
| SG (1) | SG141301A1 (ja) |
| TW (1) | TW200816381A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053907A (ja) * | 2008-08-01 | 2014-03-20 | Qualcomm Incorporated | 非半導体基板内に少なくとも部分的に配置された高ｑ変圧器 |
| JP2016510172A (ja) * | 2013-03-01 | 2016-04-04 | クアルコム，インコーポレイテッド | ウェーハレベルパッケージング（ｗｌｐ）で実施される高ｑ値インダクタ |
| US9373583B2 (en) | 2013-03-01 | 2016-06-21 | Qualcomm Incorporated | High quality factor filter implemented in wafer level packaging (WLP) integrated device |
| US10886884B2 (en) | 2016-06-06 | 2021-01-05 | Huawei Technologies Co., Ltd. | Inductively coupled filter and wireless fidelity WiFi module |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7786836B2 (en) * | 2005-07-19 | 2010-08-31 | Lctank Llc | Fabrication of inductors in transformer based tank circuitry |
| US20090085704A1 (en) * | 2007-10-01 | 2009-04-02 | Infineon Technologies Austria Ag | Chip inductor |
| US8269308B2 (en) * | 2008-03-19 | 2012-09-18 | Stats Chippac, Ltd. | Semiconductor device with cross-talk isolation using M-cap and method thereof |
| JPWO2010052839A1 (ja) * | 2008-11-06 | 2012-03-29 | パナソニック株式会社 | 半導体装置 |
| US7935570B2 (en) * | 2008-12-10 | 2011-05-03 | Stats Chippac, Ltd. | Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars |
| US8018027B2 (en) * | 2009-10-30 | 2011-09-13 | Murata Manufacturing Co., Ltd. | Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor |
| US9330826B1 (en) | 2010-02-12 | 2016-05-03 | The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama | Integrated architecture for power converters |
| US9263950B2 (en) | 2010-04-30 | 2016-02-16 | The Board Of Trustees Of The University Of Alabama | Coupled inductors for improved power converter |
| US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
| US8471358B2 (en) * | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
| US8797057B2 (en) * | 2011-02-11 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing of semiconductor chips with microbumps |
| US9006862B2 (en) | 2011-09-09 | 2015-04-14 | Stmicroelectronics S.R.L. | Electronic semiconductor device with integrated inductor, and manufacturing method |
| US8539666B2 (en) | 2011-11-10 | 2013-09-24 | Harris Corporation | Method for making an electrical inductor and related inductor devices |
| CN103107165B (zh) * | 2012-11-29 | 2017-11-14 | 天津大学 | 带有密封环的半导体封装结构以及微机电系统器件 |
| TWI479640B (zh) | 2012-12-25 | 2015-04-01 | Ind Tech Res Inst | 晶片堆疊結構 |
| US8941212B2 (en) * | 2013-02-06 | 2015-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Helical spiral inductor between stacking die |
| US10269591B2 (en) | 2013-10-23 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of selectively removing silicon nitride and single wafer etching apparatus thereof |
| US9355956B2 (en) * | 2013-11-01 | 2016-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inductor for semiconductor integrated circuit |
| EP3164888A1 (en) * | 2014-07-03 | 2017-05-10 | Qualcomm Incorporated | High quality factor filter implemented in wafer level packaging (wlp) integrated device |
| TWI572007B (zh) | 2014-10-06 | 2017-02-21 | 瑞昱半導體股份有限公司 | 積體電感結構 |
| CN105575958B (zh) * | 2014-10-09 | 2019-03-15 | 瑞昱半导体股份有限公司 | 集成电感结构 |
| US9997495B2 (en) * | 2014-12-19 | 2018-06-12 | Elwha Llc | Non-contacting inductive interconnects |
| FR3045940B1 (fr) * | 2015-12-16 | 2018-02-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif d'inductance et son procede de fabrication |
| US10504784B2 (en) | 2017-10-25 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inductor structure for integrated circuit |
| US10475877B1 (en) | 2018-08-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-terminal inductor for integrated circuit |
| US11139239B2 (en) | 2019-10-01 | 2021-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessed inductor structure to reduce step height |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314622A (ja) * | 1993-04-30 | 1994-11-08 | Murata Mfg Co Ltd | チップ型回路部品及びその製造方法 |
| JPH08107018A (ja) * | 1994-10-03 | 1996-04-23 | Tokin Corp | 薄膜インダクタ |
| JPH10289966A (ja) * | 1997-04-11 | 1998-10-27 | Nec Corp | フリップチップ型半導体装置 |
| JP2000216194A (ja) * | 1999-01-21 | 2000-08-04 | Lucent Technol Inc | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 |
| JP2000323336A (ja) * | 1999-03-11 | 2000-11-24 | Taiyo Yuden Co Ltd | インダクタ及びその製造方法 |
| JP2003142323A (ja) * | 2001-11-01 | 2003-05-16 | Sanken Electric Co Ltd | シートコイル及びシートトランス |
| JP2005064086A (ja) * | 2003-08-08 | 2005-03-10 | New Japan Radio Co Ltd | インダクタ |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880662A (en) * | 1997-08-21 | 1999-03-09 | Dale Electronics, Inc. | High self resonant frequency multilayer inductor and method for making same |
| JP2000182851A (ja) * | 1998-12-15 | 2000-06-30 | Matsushita Electric Ind Co Ltd | インダクタ |
| US20020096421A1 (en) * | 2000-11-29 | 2002-07-25 | Cohn Michael B. | MEMS device with integral packaging |
| US6847282B2 (en) * | 2001-10-19 | 2005-01-25 | Broadcom Corporation | Multiple layer inductor and method of making the same |
| US7185542B2 (en) * | 2001-12-06 | 2007-03-06 | Microfabrica Inc. | Complex microdevices and apparatus and methods for fabricating such devices |
| US7141883B2 (en) * | 2002-10-15 | 2006-11-28 | Silicon Laboratories Inc. | Integrated circuit package configuration incorporating shielded circuit element structure |
| US7126228B2 (en) * | 2003-04-23 | 2006-10-24 | Micron Technology, Inc. | Apparatus for processing semiconductor devices in a singulated form |
| US6903644B2 (en) * | 2003-07-28 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor device having improved quality factor |
| US7088005B2 (en) * | 2003-12-31 | 2006-08-08 | Intel Corporation | Wafer stacking with anisotropic conductive adhesive |
| US7417293B2 (en) * | 2004-04-27 | 2008-08-26 | Industrial Technology Research Institute | Image sensor packaging structure |
| US7239020B2 (en) * | 2004-05-06 | 2007-07-03 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Multi-mode integrated circuit structure |
| US7183622B2 (en) * | 2004-06-30 | 2007-02-27 | Intel Corporation | Module integrating MEMS and passive components |
| US7564066B2 (en) * | 2005-11-09 | 2009-07-21 | Intel Corporation | Multi-chip assembly with optically coupled die |
-
2006
- 2006-09-13 US US11/520,254 patent/US7355264B2/en not_active Expired - Fee Related
-
2007
- 2007-06-28 SG SG200704865-5A patent/SG141301A1/en unknown
- 2007-07-06 TW TW096124736A patent/TW200816381A/zh unknown
- 2007-08-14 CN CN2007101400618A patent/CN101202151B/zh not_active Expired - Fee Related
- 2007-09-07 EP EP07253552A patent/EP1901353A3/en not_active Withdrawn
- 2007-09-13 JP JP2007237420A patent/JP2008072121A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314622A (ja) * | 1993-04-30 | 1994-11-08 | Murata Mfg Co Ltd | チップ型回路部品及びその製造方法 |
| JPH08107018A (ja) * | 1994-10-03 | 1996-04-23 | Tokin Corp | 薄膜インダクタ |
| JPH10289966A (ja) * | 1997-04-11 | 1998-10-27 | Nec Corp | フリップチップ型半導体装置 |
| JP2000216194A (ja) * | 1999-01-21 | 2000-08-04 | Lucent Technol Inc | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 |
| JP2000323336A (ja) * | 1999-03-11 | 2000-11-24 | Taiyo Yuden Co Ltd | インダクタ及びその製造方法 |
| JP2003142323A (ja) * | 2001-11-01 | 2003-05-16 | Sanken Electric Co Ltd | シートコイル及びシートトランス |
| JP2005064086A (ja) * | 2003-08-08 | 2005-03-10 | New Japan Radio Co Ltd | インダクタ |
| JP2006191117A (ja) * | 2005-01-06 | 2006-07-20 | Sychip Inc | 集積受動デバイス |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053907A (ja) * | 2008-08-01 | 2014-03-20 | Qualcomm Incorporated | 非半導体基板内に少なくとも部分的に配置された高ｑ変圧器 |
| JP2016510172A (ja) * | 2013-03-01 | 2016-04-04 | クアルコム，インコーポレイテッド | ウェーハレベルパッケージング（ｗｌｐ）で実施される高ｑ値インダクタ |
| US9373583B2 (en) | 2013-03-01 | 2016-06-21 | Qualcomm Incorporated | High quality factor filter implemented in wafer level packaging (WLP) integrated device |
| KR101780047B1 (ko) | 2013-03-01 | 2017-09-19 | 퀄컴 인코포레이티드 | 웨이퍼 레벨 패키징(wlp)시에 구현된 고품질 인자 인덕터 |
| US10886884B2 (en) | 2016-06-06 | 2021-01-05 | Huawei Technologies Co., Ltd. | Inductively coupled filter and wireless fidelity WiFi module |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101202151A (zh) | 2008-06-18 |
| US7355264B2 (en) | 2008-04-08 |
| US20080061420A1 (en) | 2008-03-13 |
| CN101202151B (zh) | 2012-05-02 |
| SG141301A1 (en) | 2008-04-28 |
| EP1901353A2 (en) | 2008-03-19 |
| EP1901353A3 (en) | 2011-06-29 |
| TW200816381A (en) | 2008-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008072121A (ja) | 高ｑインダクタを備えた集積受動デバイス | |
| JP4318417B2 (ja) | 高周波モジュール基板装置 | |
| JP4772495B2 (ja) | インダクター及びインダクター形成方法 | |
| WO2012017857A1 (ja) | 電子回路チップ、及び電子回路チップの製造方法 | |
| US20160351321A1 (en) | Inductor | |
| JP6224317B2 (ja) | チップインダクタ及びその製造方法 | |
| WO2002091405A1 (en) | High-frequency module device | |
| JP2006287196A (ja) | 高ｑプレーナインダクタおよびｉｐｄ応用例 | |
| TW201131592A (en) | Inductors and methods for integrated circuits | |
| JP2006157738A (ja) | 電子部品及びその製造方法 | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| JP7052824B2 (ja) | 薄膜型ｌｃ部品およびその実装構造 | |
| JP2016225611A (ja) | チップインダクター | |
| CN108811319A (zh) | 电子部件及其制造方法 | |
| TW200405544A (en) | Inductance element, multi-layer substrate with embedded inductance element, semiconductor chip, and chip-type inductance element | |
| WO2017073438A1 (ja) | Ｌｃ複合デバイス、プロセッサおよびｌｃ複合デバイスの製造方法 | |
| JP6360174B2 (ja) | ３次元ワイヤボンド型インダクタ | |
| JP6977742B2 (ja) | 複合型電子部品および電子回路 | |
| US20130271251A1 (en) | Substrate-Less Electronic Component | |
| JP2006222106A (ja) | チップ型電子部品およびその製造方法 | |
| US8018027B2 (en) | Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor | |
| EP2287892A2 (en) | Passive device formed on glass substrate and fabrication method thereof | |
| JP2010135453A (ja) | 半導体装置、半導体装置の製造方法 | |
| TW200532724A (en) | LC composite component | |
| JP2006042538A (ja) | 超小型電力変換装置及び磁気デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110607 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |