CN103107165B - 带有密封环的半导体封装结构以及微机电系统器件 - Google Patents

带有密封环的半导体封装结构以及微机电系统器件 Download PDF

Info

Publication number
CN103107165B
CN103107165B CN201210505179.7A CN201210505179A CN103107165B CN 103107165 B CN103107165 B CN 103107165B CN 201210505179 A CN201210505179 A CN 201210505179A CN 103107165 B CN103107165 B CN 103107165B
Authority
CN
China
Prior art keywords
sealing ring
semiconductor package
pad
semiconductor
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210505179.7A
Other languages
English (en)
Other versions
CN103107165A (zh
Inventor
张�浩
周冲
庞慰
刘文朋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201210505179.7A priority Critical patent/CN103107165B/zh
Publication of CN103107165A publication Critical patent/CN103107165A/zh
Application granted granted Critical
Publication of CN103107165B publication Critical patent/CN103107165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本发明提供一种带有密封环的半导体封装结构以及微机电系统器件，其电路结构较为简单，有利于器件的微型化。本发明的带有密封环的半导体封装结构中，所述密封环与所述半导体封装结构中的电路电连通。采用本发明的技术方案，利用了密封环的电感效应实现了电感元件，减少了普通电感元件的使用，简化了电路结构，有助于提高器件的微型化，同时也降低了器件成本。

Description

带有密封环的半导体封装结构以及微机电系统器件
技术领域
本发明涉及半导体制造技术，特别地涉及一种带有密封环的半导体封装结构以及微机电系统器件。
背景技术
随着科学技术的发展，微型化以及低成本成为当今社会电子产品的主流趋势，这对电路部分的设计、优化、封装以及电子元件的制作提出了新的要求和更加严峻的挑战。
在芯片电路设计中，设计者为了实现特定的功能，常常会将电感器引入到电路之中。常见的电感实现方法有以下几种：1)利用表面贴装技术SMT(Surface MountedTechnology)。2)利用引线键合技术实现电感，键合线是用来实现芯片管脚与封装基板的金属层电学连接的金属线，键合线的电感值随着长度的增加而增加。3)在芯片或封装基板上平面螺旋电感。但这些方法实现的电感都要占用一定的空间，并且增加了电路的复杂度，不利于器件的微型化。
发明内容
有鉴于此，本发明提供一种带有密封环的半导体封装结构以及微机电系统器件，其电路结构较为简单，有利于器件的微型化。
为实现上述目的，根据本发明的一个方面，提供了一种带有密封环的半导体封装结构。
本发明的带有密封环的半导体封装结构中，所述密封环由金属材料形成，与所述半导体封装结构中的电路电连通。
可选地，所述半导体封装结构中，所述密封环与封装基板的金属层电连通或者与封装基板上的电路元件电连通。
可选地，所述半导体封装结构的硅盖板上的焊盘经由该硅盖板中的孔隙内浇注的导电材料与所述密封环连接；所述硅盖板上的焊盘与所述封装基板的金属层连接或者与所述封装基板上的电路元件连接。
可选地，所述硅盖板上的焊盘与所述封装基板的金属层经由键合线连接。
可选地，所述硅盖板上的焊盘焊接在所述封装基板的金属层上。
可选地，所述密封环与半导体芯片的管脚电连通。
可选地，所述半导体芯片的管脚与所述半导体芯片上的焊盘连接；所述半导体芯片上的焊盘经由键合线或者所述半导体芯片内的导线层与所述密封环连接。
可选地，所述密封环上至少有两个连接点与所述半导体封装结构中的电路封装基板的金属层电连通。
可选地，所述半导体封装结构中包含两个以上的密封环；所述密封环之间经由硅盖板上的焊盘、所述硅盖板中的孔隙内浇注的导电材料、以及键合线连接，或者所述密封环之间经由半导体芯片内的导线层连接。
可选地，所述半导体封装结构中包含的两个以上的密封环并列布置或者以外环套内环的方式布置。
可选地，所述密封环的形状是多边形或者闭合曲线。
根据本发明的另一方面，提供了一种微机电系统器件。
本发明的微机电系统器件包含本发明的带有密封环的半导体封装结构。
根据本发明的技术方案，将密封环连接到半导体芯片与封装基板组成的电路中，利用了密封环的电感效应实现了电感元件，减少了普通电感元件的使用，简化了电路结构，有助于提高器件的微型化，同时也降低了器件成本。
附图说明
附图用于更好地理解本发明，不构成对本发明的不当限定。其中：
图1是根据本发明实施例的第一种半导体封装结构的俯视图；
图2是根据本发明实施例的第一种半导体封装结构的剖视图；
图3是根据本发明实施例的第二种半导体封装结构的俯视图；
图4是根据本发明实施例的第二种半导体封装结构的剖视图；
图5是根据本发明实施例的第三种半导体封装结构的俯视图；
图6是根据本发明实施例的第三种半导体封装结构的剖视图；
图7是根据本发明实施例的第四种半导体封装结构中未键合硅盖板的俯视图；
图8是根据本发明实施例的第四种半导体封装结构中已键合硅盖板的俯视图；
图9是根据本发明实施例的第五种半导体封装结构的剖视图。
具体实施方式
以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
为了减少外界环境对芯片性能的影响，我们常常将微机电系统MEMS(Micro-Electro-Mechanical Systems)器件圆片和硅盖板圆片键合起来，形成空腔结构，以保护芯片关键部位。为了更好地实现这一工艺，保证硅盖板圆片与器件圆片的密封性，在器件圆片周围与硅盖板圆片的结合部位镀上一层由黏附性较好的金属材料形成的密封环。发明人经过实验发现这样的密封环具有电感效应，因此考虑将密封环作为电感元件。
在本实施例中，应用密封环形成半导体封装结构中的电感元件时，密封环与半导体封装结构中的电路电连通，具体可以与封装基板的金属层电连通，即电流能够从半导体芯片的管脚经由密封环到达封装基板的金属层，因为封装基板的金属层连接了半导体封装结构中的电路，因此实现了密封环与该电路的连接。密封环也可以与封装基板上的电路元件或者芯片电路电连通，例如与半导体芯片的管脚电连通。密封环的形状可以是多边形或者闭合曲线。
在具体结构方面，当密封环与半导体芯片实现电连通时，可以是半导体芯片的管脚与半导体芯片上的焊盘连接，该焊盘经由键合线或者半导体芯片内的导线层与密封环连接；当密封环与封装基板的金属层连接或者与封装基板上的电路元件实现电连通时，半导体封装结构的硅盖板上的焊盘经由该硅盖板中的浇注有导电材料的孔隙与密封环连接，该硅盖板上的焊盘与封装基板的金属层连接或者与封装基板上的电路元件连接。
硅盖板上的焊盘与封装基板的金属层可以通过键合线连接，也可以采用倒装(Flip Chip)技术，即硅盖板上的焊盘焊接在封装基板的金属层上。
以下结合附图对该半导体封装结构举例进行说明。
图1是根据本发明实施例的第一种半导体封装结构的俯视图。图1中示出的是未键合硅盖板的情形，其中密封环一点连接半导体芯片内部电路，另一点连接封装基板的金属层或者其它元件。如图1所示，封装基板100上镀有金属焊盘101，并且固定有半导体芯片200，半导体芯片200上设置有四个焊盘201、202、203、204。300为密封环。通过键合线或者内部铺设的导线层205(图中示出了后者)，实现焊盘201与密封环300的连接。
图2是根据本发明实施例的第一种半导体封装结构的剖视图。图2示出了键合硅盖板400的情形，硅盖板400上有孔隙，其中浇注有导电材料402，该导电材料402将密封环300与硅盖板400上的焊盘401连接。另外键合线404将焊盘401与封装基板100上的金属焊盘101连接起来。这样封装基板100上的金属焊盘101就与半导体芯片200上的焊盘201电连通，密封环300被接入电路中，从而实现了密封环300作为电感连接到器件中的目的。
图3是根据本发明实施例的第二种半导体封装结构的俯视图。图3示出的是未键合硅盖板的情形，其中密封环两点全部连接封装基板的金属层或者其它元件。如图3所示，封装基板100上镀有金属焊盘101和102，并且固定有半导体芯片200。半导体芯片200上设置有四个焊盘201、202、203、204。300为密封环。
图4是根据本发明实施例的第二种半导体封装结构的剖视图。图4示出了已键合硅盖板400的情形。利用浇注在硅盖板400上的孔隙中的导电材料402和403，分别实现密封环300与硅盖板400上的焊盘401和405电连通，并通过键合线404和406将焊盘401、405分别与封装基板100上的金属焊盘101、102连接。这样就实现了密封环300作为电感连接到器件中的目的。当然，也可通过键合线404和406将焊盘401、405分别与封装基板100上的其他电路元件连接。
图5是根据本发明实施例的第三种半导体封装结构的俯视图。其中实现了两个不同器件上的密封环的串联，各密封环并列布置。如图5所示，封装基板100上设置有金属焊盘101，并固定有两个半导体芯片210和220，半导体芯片210和220上分别设置有四个焊盘211、212、213、214和221、222、223、224。310和320是密封环。通过键合线或者内部铺设的导线层215(图中示出了后者)，实现焊盘211与密封环310的电连通。
图6是根据本发明实施例的第三种半导体封装结构的剖视图。如图6所示，在图5所示的结构的基础上键合了硅盖板410和420。通过导电体411将密封环310与焊盘412连接起来，通过导电体421将密封环320与焊盘422连接起来，通过导电体423将焊盘424与密封环320连接起来，通过键合线413将焊盘412和焊盘422连接起来，最后通过键合线425将焊盘424与焊盘101连接起来，这样就实现了两个不同器件上密封环作为电感连接到器件中的目的，同时由于密封环长度的增加，其电感值也相应增大，提高了电感的调节余量。
图7是根据本发明实施例的第四种半导体封装结构中未键合硅盖板的俯视图。其中实现了相同器件上的不同密封环的串联，各密封环是外环套内环的方式布置。在图7中封装基板100上镀有金属焊盘101，并且固定有半导体芯片200，半导体芯片200上设置有三个焊盘271、272、273。330和340为密封环，以外环套内环的方式布置。通过键合线或者内部铺设的导线层275(图中示出了后者)，实现焊盘271与密封环340的电连通，通过键合线或者内部铺设的导线层276(图中示出了后者)，实现密封环330与密封环340的电学连接。
图8是根据本发明实施例的第四种半导体封装结构中已键合硅盖板的俯视图。如图8所示，利用导电体实现硅盖板500上的焊盘501与密封环330的电学连接，并通过键合线502将焊盘501与焊盘101连接起来。这样就实现了两个相同器件上不同密封环串联作为电感连接到器件中的目的，同时由于密封环长度的增加，其电感值也相应增大，提高了电感的调节余量。
图9是根据本发明实施例的第五种半导体封装结构的剖视图。图9中示出的是已键合硅盖板的情形，其中密封环两点连接半导体芯片内部电路。图9类似于图1，封装基板100上固定有半导体芯片200，芯片器件上设置有焊盘201、202、203、204(图中的视图中焊盘202、203被遮挡)。300为密封环。通过键合线或者内部铺设的导线层205、206(图中示出了内部铺设的导线层205、206)，焊盘201、204与密封环300的连接，从而实现密封环与半导体芯片200两点连接。
从以上描述可以看出，根据本发明实施例的技术方案，将密封环连接到半导体芯片与封装基板组成的电路中，利用了密封环的电感效应实现了电感元件，减少了普通电感元件的使用，简化了电路结构，有助于提高器件的微型化，同时也降低了器件成本。本实施例的技术方案还可以应用于MEMS器件中。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种带有密封环的半导体封装结构，其特征在于，所述密封环由金属材料形成，与所述半导体封装结构中的电路电连通；
所述半导体封装结构中，所述密封环与封装基板的金属层电连通或者与封装基板上的电路元件电连通；
所述半导体封装结构的硅盖板上的焊盘经由该硅盖板中的孔隙内浇注的导电材料与所述密封环连接；
所述硅盖板上的焊盘与所述封装基板的金属层连接或者与所述封装基板上的电路元件连接。
2.根据权利要求1所述的带有密封环的半导体封装结构，其特征在于，所述硅盖板上的焊盘与所述封装基板的金属层经由键合线连接。
3.根据权利要求1所述的带有密封环的半导体封装结构，其特征在于，所述硅盖板上的焊盘焊接在所述封装基板的金属层上。
4.根据权利要求1所述的带有密封环的半导体封装结构，其特征在于，所述密封环与半导体芯片的管脚电连通。
5.根据权利要求4所述的带有密封环的半导体封装结构，其特征在于，
所述半导体芯片的管脚与所述半导体芯片上的焊盘连接；
所述半导体芯片上的焊盘经由键合线或者所述半导体芯片内的导线层与所述密封环连接。
6.根据权利要求1至3中任一项所述的带有密封环的半导体封装结构，其特征在于，所述密封环上至少有两个连接点与所述半导体封装结构中的电路电连通。
7.根据权利要求1至3中任一项所述的带有密封环的半导体封装结构，其特征在于，
所述半导体封装结构中包含两个以上的密封环；
所述密封环之间经由硅盖板上的焊盘、所述硅盖板中的孔隙内浇注的导电材料、以及键合线连接，或者所述密封环之间经由半导体芯片内的导线层连接。
8.根据权利要求7所述的带有密封环的半导体封装结构，其特征在于，所述半导体封装结构中包含的两个以上的密封环并列布置或者以外环套内环的方式布置。
9.根据权利要求1至3中任一项所述的带有密封环的半导体封装结构，其特征在于，所述密封环的形状是多边形或者闭合曲线。
10.一种微机电系统器件，其特征在于，所述微机电系统器件包含权利要求1至9中任一项所述的带有密封环的半导体封装结构。
CN201210505179.7A 2012-11-29 2012-11-29 带有密封环的半导体封装结构以及微机电系统器件 Active CN103107165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210505179.7A CN103107165B (zh) 2012-11-29 2012-11-29 带有密封环的半导体封装结构以及微机电系统器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210505179.7A CN103107165B (zh) 2012-11-29 2012-11-29 带有密封环的半导体封装结构以及微机电系统器件

Publications (2)

Publication Number Publication Date
CN103107165A CN103107165A (zh) 2013-05-15
CN103107165B true CN103107165B (zh) 2017-11-14

Family

ID=48314905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210505179.7A Active CN103107165B (zh) 2012-11-29 2012-11-29 带有密封环的半导体封装结构以及微机电系统器件

Country Status (1)

Country Link
CN (1) CN103107165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783847A (zh) * 2016-12-21 2017-05-31 中国电子科技集团公司第五十五研究所 针对射频微系统器件的三维键合堆叠互连集成制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509844A (zh) * 2011-09-22 2012-06-20 中国科学院上海微系统与信息技术研究所 一种微机械圆盘谐振器及制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02283112A (ja) * 1989-04-24 1990-11-20 Murata Mfg Co Ltd 弾性表面波装置
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
US7355264B2 (en) * 2006-09-13 2008-04-08 Sychip Inc. Integrated passive devices with high Q inductors
CN102280434B (zh) * 2010-06-12 2014-07-30 财团法人工业技术研究院 真空气密的有机封装载体与传感器组件封装结构
CN102275859A (zh) * 2010-06-13 2011-12-14 苏州敏芯微电子技术有限公司 Mems微传感器的封装结构及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102509844A (zh) * 2011-09-22 2012-06-20 中国科学院上海微系统与信息技术研究所 一种微机械圆盘谐振器及制作方法

Also Published As

Publication number Publication date
CN103107165A (zh) 2013-05-15

Similar Documents

Publication Publication Date Title
US20200328191A1 (en) Stacked package structure and stacked packaging method for chip
CN101477971B (zh) 半导体芯片及其制造方法
CN103178030B (zh) 包括安装在dcb衬底上的分立器件的模块及制造模块的方法
CN104229720B (zh) 芯片布置及用于制造芯片布置的方法
US8436707B2 (en) System and method for integrated inductor
JP6757737B2 (ja) 容量性構造のための導電性スルーポリマービア
CN106098645B (zh) 半导体器件的封装结构
TWI453836B (zh) 半導體封裝件及其製法
CN104620372B (zh) 半导体装置
CN110078016A (zh) 封装结构及其制造方法
CN104332463B (zh) 多芯片器件
CN109155309A (zh) 具有背侧集成式电感组件的半导体裸片
CN102153045B (zh) 具微机电元件的封装结构及其制法
US20170025383A1 (en) Multichip module, on board computer, sensor interface substrate, and the multichip module manufacturing method
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN107768363A (zh) 可堆叠模制封装及其制造方法
CN106206331A (zh) 堆叠封装装置及其制造方法
CN102376539B (zh) 用于制造电路的方法和电路
CN103107165B (zh) 带有密封环的半导体封装结构以及微机电系统器件
CN104798193B (zh) 半导体装置及其制造方法
CN105489581B (zh) 半导体结构及其制作方法
CN204289421U (zh) 气密性双腔封装结构
CN108022846A (zh) 封装基板及其制作方法
CN104409369B (zh) 封装组件制造方法
CN105977216B (zh) 一种小型化气密性无引线陶瓷封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant