CN106783847A - 针对射频微系统器件的三维键合堆叠互连集成制造方法 - Google Patents

针对射频微系统器件的三维键合堆叠互连集成制造方法 Download PDF

Info

Publication number
CN106783847A
CN106783847A CN201611189123.XA CN201611189123A CN106783847A CN 106783847 A CN106783847 A CN 106783847A CN 201611189123 A CN201611189123 A CN 201611189123A CN 106783847 A CN106783847 A CN 106783847A
Authority
CN
China
Prior art keywords
chip
silicon
dimensional
pinboard
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611189123.XA
Other languages
English (en)
Inventor
石归雄
黄旼
吴璟
朱健
郁元卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201611189123.XA priority Critical patent/CN106783847A/zh
Publication of CN106783847A publication Critical patent/CN106783847A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是针对射频微系统器件的三维键合堆叠互连集成制造方法，包括高阻硅作为基板或转接板；基板或转接板上通过多层介质‑金属交替完成布线用于射频信号传输与控制；异质类化合物芯片通过chip to wafer键合实现异质集成，所有芯片都通过底部焊盘与硅基板或转接板上金属凸点连接，实现不同层间的信号传输，通过带有硅腔的圆片与硅基板或转接板圆片键合实现三层结构堆叠与芯片保护；运用硅穿孔技术实现整个器件的信号引出。优点：三层堆叠，将异质芯片集成到一起，大幅提高器件原有的功能，利用硅穿孔技术实现信号从键合界面引出，形成密闭紧凑的芯片结构，真正实现射频器件的三维异质集成，工艺简化、封装低成本、成品率高等。

Description

针对射频微系统器件的三维键合堆叠互连集成制造方法
技术领域
本发明涉及的是一种针对射频微系统器件的三维键合堆叠互连集成制造方法，属于半导体技术领域。
背景技术
在射频微系统器件的三维键合堆叠互连集成工艺制造方法中，多层芯片的三维集成主要依赖于键合技术实现。通过键合可以将多层芯片在厚度方向上集成为一体，并利用硅穿孔技术提供不同层芯片间的电性号互连，实现三维集成功能。因此键合是三维集成必不可少的工艺过程，键合技术的引入，不但使并行制造技术方案成功实践于三维集成提高生产效率，而且同时将芯片扩展到第三维度是系统更复杂、功能更强大。且可以将不同功能，不同材料的芯片进行集成，使传统的模块体积大幅缩小，信号传输性能大幅提高，如射频前端，惯性导航、光电探测等应用领域有广泛的应用。
从集成工艺技术上来说，要实现异质异构高密度三维集成，必须实现：不同材料到硅衬底的集成工艺，用于集成功能器件；多层金属重布线，用于信号互联；硅基转接板技术，用于系统三维堆叠；硅穿孔技术，用于信号垂直传输；器件圆片级封装盖帽技术。三维高密度异构集成关键技术难点在于不同材料功能芯片与硅基集成互联的工艺技术与硅转接板三维堆叠技术，通过该方法开发具有高密度集成特征的微系统，最大化地实现片内高密度集成、片间集成、多功能集成等。
国内已经在基于MMCM SiP技术的三维取得了明显的进步，基于PCB混合多层、LTCC、HTCC基板的传统电路板级装配组件通过引入三维微组装技术，实现了射频前端的小型化，基于MMCM的 SiP技术取得了明显的进展。采用了LTCC微波多层基板双面微组装技术以提高组装密度，通过运用高精度芯片贴装技术和芯片金丝键合技术，实现了LTCC微波多层基板双面高精度芯片贴装和金丝键合，提高了微波组件组装密度，但是与半导体工艺相给予MCM技术的精度与体积都无法满足新的要求。
发明内容
本发明提出的是一种针对射频微系统器件的三维键合堆叠互连集成制造方法，设计三层堆叠，将异质芯片集成到一起，大幅提高器件原有的功能，利用硅穿孔技术实现信号从键合界面引出，形成密闭紧凑的芯片结构，真正实现射频器件的三维异质集成。
本发明的技术解决方案：一种针对射频微系统器件的三维键合堆叠互连集成制造方法，包括职下步骤：
1)通过芯片到圆片键合、圆片到圆片键合、多层介质-金属交替布线实现射频微系统器件的三维集成，至少包括在传统硅基平面器件上增加三层异质类器件、材料或封帽；
2)高阻硅作为基板或转接板；基板或转接板上通过多层介质-金属交替完成布线用于射频信号传输与控制；
3)异质类化合物芯片通过chip to wafer 键合实现集成；
4)所有芯片都通过底部焊盘与硅基板或转接板上金属凸点连接，实现不同层间的信号传输；
5)通过带有硅腔的圆片与硅基板或转接板圆片键合实现三层结构堆叠与芯片保护；
6)运用硅穿孔技术实现整个器件的信号引出。
本发明具有以下优点：
1）通过采用圆片键合技术实现器件的三维集成，各层间采用相对独立工艺加工，最后利用键合实现，从而提高效率和可靠性；
2）异质异构类芯片通过芯片到圆片键合技术与硅基板，可以大幅提高集成成芯片的功能和性能；
3）硅基板采用介质与金属交替实现多层布线和信号传输，采用硅穿孔实现层间信号传输，大幅缩小信号线长度，减小寄生参数，提高传输质量；
4）本发明中，所有工艺采用半导体加工技术，与传统MCM技术相比，该技术加工精度在微米级，提高器件的性能，同时采用半导体加工技术，可操作性强，工艺简化，成本低，可靠性高。
附图说明
附图1是三维集成技术芯片示意图。
附图2是硅转接板示意图。
附图3是器件与转接板集成示意图。
附图4是键合后三维射频微系统结构示意图。
具体实施方式
针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征是包括如下步骤：
1)通过芯片到圆片键合、圆片到圆片键合、多层介质-金属交替布线实现射频微系统器件的三维集成，至少包括在传统硅基平面器件上增加三层异质类器件、材料或封帽；
2)高阻硅作为基板或转接板；基板或转接板上通过多层介质-金属交替完成布线用于射频信号传输与控制；
3)异质类化合物芯片通过chip to wafer 键合实现集成；
4)所有芯片都通过底部焊盘与硅基板或转接板上金属凸点连接，实现不同层间的信号传输；
5)通过带有硅腔的圆片与硅基板或转接板圆片键合实现三层结构堆叠与芯片保护；
6)运用硅穿孔技术实现整个器件的信号引出。
所述采用圆片到圆片键合，同时利用不同功能、不同材料芯片堆叠技术，即完成器件的电学功能。
利用硅基转接板与射频硅穿孔技术使三维结构的各层之间接触互连形成良好的电学通路。
所述硅转接板制造采用多层介质-金属交替布线技术实现芯片的信号传输。
所述硅转接板制造采用多层介质-金属交替布线，介质采用SiO2，Si3N4，BCB聚合物绝缘层，实现金属层间电学隔离。
异质类化合物芯片通过芯片上的焊盘凸点与硅基转接板连接，实现化合物类器件与硅材料集成。
利用圆片键合技术将硅帽结构集成在器件表面形成封装保护芯片，避免芯片被外界环境损坏。
利用硅穿孔技术实现信号从键合界面引出，形成密闭紧凑的芯片结构，真正实现射频器件的三维异质集成。
所述的硅基转接板厚度采用200um。
下面结合附图描述本发明的技术方案：
对照附图1，该方法设计是为完成三维集成，实现不同功能与模块的堆叠，形成完整功能器件，进行键合实现多层堆叠，键合时一般采用低温(200℃)的金属共晶键合，可以避免在高温下导致的器件损坏，利用光刻与金属沉积方法在封帽表面形成焊盘，以便于后续电路系统结合。
对照附图2，在硅基板上通过干法深刻蚀，再运用沉积工艺与背面减薄工艺形成硅穿孔，同时在硅基板正面采用采用多层介质-金属交替布线，介质采用SiO2，Si3N4，BCB聚合物等绝缘层，堆叠键合前对硅片外表面进行化学减薄抛光处理，使其结构层的厚度满足设计要求，同时使金属凸点露出，确保层与层之间堆叠是时凸接触，形成电学通路。
对照附图3，所有芯片都通过底部焊盘与硅基板或转接板上金属凸点连接，实现不同层间的信号传输。
最后通过带有硅腔的圆片与硅基板或转接板圆片键合实现三层结构堆叠。

Claims (9)

1.一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征是包括职下步骤:
1)通过芯片到圆片键合、圆片到圆片键合、多层介质-金属交替布线实现射频微系统器件的三维集成，至少包括在传统硅基平面器件上增加三层异质类器件、材料或封帽；
2)高阻硅作为基板或转接板；基板或转接板上通过多层介质-金属交替完成布线用于射频信号传输与控制；
3)异质类化合物芯片通过chip to wafer 键合实现集成；
4)所有芯片都通过底部焊盘与硅基板或转接板上金属凸点连接，实现不同层间的信号传输；
5)通过带有硅腔的圆片与硅基板或转接板圆片键合实现三层结构堆叠与芯片保护；
6)运用硅穿孔技术实现整个器件的信号引出。
2.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征是所述采用圆片到圆片键合，同时利用不同功能、不同材料芯片堆叠技术，即完成器件的电学功能。
3.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，在硅基板上通过干法深刻蚀，再运用沉积工艺与背面减薄工艺形成硅穿孔，同时在硅基板正面采用采用多层介质-金属交替布线，介质采用SiO2，Si3N4，BCB聚合物绝缘层，堆叠键合前对硅片外表面进行化学减薄抛光处理，使其结构层的厚度满足设计要求，同时使金属凸点露出，确保层与层之间堆叠是时凸接触，形成电学通路。
4.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，所述硅转接板制造采用多层介质-金属交替布线技术实现芯片的信号传输。
5.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，异质类化合物芯片通过芯片上的焊盘凸点与硅基转接板连接，实现化合物类器件与硅材料集成。
6.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，利用圆片键合技术将硅帽结构集成在器件表面形成封装保护芯片，避免芯片被外界环境损坏。
7.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，利用硅穿孔技术实现信号从键合界面引出，形成密闭紧凑的芯片结构，真正实现射频器件的三维异质集成。
8.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，所述的硅基转接板厚度采用200um。
9.根据权利要求1所述的一种针对射频微系统器件的三维键合堆叠互连集成制造方法，其特征在于，键合时采用低温200℃的金属共晶键合，可以避免在高温下导致的器件损坏，利用光刻与金属沉积方法在封帽表面形成焊盘，以便于后续电路系统结合。
CN201611189123.XA 2016-12-21 2016-12-21 针对射频微系统器件的三维键合堆叠互连集成制造方法 Pending CN106783847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611189123.XA CN106783847A (zh) 2016-12-21 2016-12-21 针对射频微系统器件的三维键合堆叠互连集成制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611189123.XA CN106783847A (zh) 2016-12-21 2016-12-21 针对射频微系统器件的三维键合堆叠互连集成制造方法

Publications (1)

Publication Number Publication Date
CN106783847A true CN106783847A (zh) 2017-05-31

Family

ID=58894313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611189123.XA Pending CN106783847A (zh) 2016-12-21 2016-12-21 针对射频微系统器件的三维键合堆叠互连集成制造方法

Country Status (1)

Country Link
CN (1) CN106783847A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275226A (zh) * 2017-07-02 2017-10-20 中国航空工业集团公司雷华电子技术研究所 一种射频组件集成方法
CN107500243A (zh) * 2017-07-03 2017-12-22 中国电子科技集团公司第十三研究所 基于硅通孔结构的硅基微系统气密封装结构及制备方法
CN107733397A (zh) * 2017-11-08 2018-02-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的多层键合系统集成封装结构
CN107742622A (zh) * 2017-09-14 2018-02-27 中国电子科技集团公司第五十五研究所 一种新型的微波三维集成系统级封装互连结构
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法
CN110010486A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种密闭结构的系统级射频芯片封装工艺
CN110010511A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
CN110010502A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片的系统级封装工艺
CN110727046A (zh) * 2018-07-16 2020-01-24 上海新微技术研发中心有限公司 三维集成光互连芯片中光耦合端面的制造方法
CN110991137A (zh) * 2019-12-19 2020-04-10 西安电子工程研究所 一种三维射频电路设计方法
CN110993560A (zh) * 2019-11-13 2020-04-10 天津津航计算技术研究所 一种三维集成封装方法
WO2021082510A1 (zh) * 2019-10-29 2021-05-06 浙江大学 一种带有微隔腔的半导体封装结构
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN113809049A (zh) * 2021-09-17 2021-12-17 中国电子科技集团公司第五十八研究所 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法
CN114299223A (zh) * 2021-11-18 2022-04-08 芯瑞微(上海)电子科技有限公司 一种多层打线封装的三维模型识别及构建方法
CN114630491A (zh) * 2022-03-22 2022-06-14 广东松普微波技术有限公司 射频3d微封装集成结构、射频封装器件及其方法
CN115159444A (zh) * 2022-08-30 2022-10-11 之江实验室 一种无引线的三维异构集成结构及其制造方法
CN115863266A (zh) * 2023-02-20 2023-03-28 北京航天微电科技有限公司 微声多信道选通放大模块半导体封装结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102024801A (zh) * 2010-10-12 2011-04-20 北京大学 超薄芯片垂直互联封装结构及其制造方法
CN103107165A (zh) * 2012-11-29 2013-05-15 天津大学 带有密封环的半导体封装结构以及微机电系统器件
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061987A (en) * 1990-01-09 1991-10-29 Northrop Corporation Silicon substrate multichip assembly
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102024801A (zh) * 2010-10-12 2011-04-20 北京大学 超薄芯片垂直互联封装结构及其制造方法
CN103107165A (zh) * 2012-11-29 2013-05-15 天津大学 带有密封环的半导体封装结构以及微机电系统器件
CN105826275A (zh) * 2016-03-21 2016-08-03 中国电子科技集团公司第五十五研究所 硅基多通道tr组件及设计方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275226A (zh) * 2017-07-02 2017-10-20 中国航空工业集团公司雷华电子技术研究所 一种射频组件集成方法
CN107500243A (zh) * 2017-07-03 2017-12-22 中国电子科技集团公司第十三研究所 基于硅通孔结构的硅基微系统气密封装结构及制备方法
CN107500243B (zh) * 2017-07-03 2019-06-11 中国电子科技集团公司第十三研究所 基于硅通孔结构的硅基微系统气密封装结构及制备方法
CN107742622A (zh) * 2017-09-14 2018-02-27 中国电子科技集团公司第五十五研究所 一种新型的微波三维集成系统级封装互连结构
CN107742622B (zh) * 2017-09-14 2020-06-19 中国电子科技集团公司第五十五研究所 一种新型的微波三维集成系统级封装互连结构
CN107733397A (zh) * 2017-11-08 2018-02-23 中国电子科技集团公司第二十六研究所 一种应用于薄膜体声波器件的多层键合系统集成封装结构
CN108083223A (zh) * 2018-01-15 2018-05-29 杭州臻镭微波技术有限公司 一种硅基三维异构集成的射频微系统及其制造方法
CN110727046A (zh) * 2018-07-16 2020-01-24 上海新微技术研发中心有限公司 三维集成光互连芯片中光耦合端面的制造方法
CN110727046B (zh) * 2018-07-16 2021-07-23 上海新微技术研发中心有限公司 三维集成光互连芯片中光耦合端面的制造方法
CN110010486A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种密闭结构的系统级射频芯片封装工艺
CN110010511B (zh) * 2018-10-10 2023-11-17 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
CN110010502A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片的系统级封装工艺
CN110010486B (zh) * 2018-10-10 2021-04-06 浙江集迈科微电子有限公司 一种密闭结构的系统级射频芯片封装工艺
CN110010502B (zh) * 2018-10-10 2021-04-06 浙江集迈科微电子有限公司 一种射频芯片的系统级封装工艺
CN110010511A (zh) * 2018-10-10 2019-07-12 浙江集迈科微电子有限公司 一种射频芯片系统级封装模组的测试方式
WO2021082510A1 (zh) * 2019-10-29 2021-05-06 浙江大学 一种带有微隔腔的半导体封装结构
CN110993560A (zh) * 2019-11-13 2020-04-10 天津津航计算技术研究所 一种三维集成封装方法
CN110991137A (zh) * 2019-12-19 2020-04-10 西安电子工程研究所 一种三维射频电路设计方法
CN113200514A (zh) * 2021-04-28 2021-08-03 华南农业大学 硅基共晶键合结构、微机械器件、封装结构及制备方法
CN113809049A (zh) * 2021-09-17 2021-12-17 中国电子科技集团公司第五十八研究所 一种高屏蔽性和隔离度的射频芯片封装结构及封装方法
CN114299223A (zh) * 2021-11-18 2022-04-08 芯瑞微(上海)电子科技有限公司 一种多层打线封装的三维模型识别及构建方法
CN114299223B (zh) * 2021-11-18 2024-01-23 芯瑞微(上海)电子科技有限公司 一种多层打线封装的三维模型识别及构建方法
CN114630491A (zh) * 2022-03-22 2022-06-14 广东松普微波技术有限公司 射频3d微封装集成结构、射频封装器件及其方法
CN114630491B (zh) * 2022-03-22 2023-06-09 广东松普微波技术有限公司 射频3d微封装集成结构、射频封装器件及其方法
CN115159444A (zh) * 2022-08-30 2022-10-11 之江实验室 一种无引线的三维异构集成结构及其制造方法
CN115863266A (zh) * 2023-02-20 2023-03-28 北京航天微电科技有限公司 微声多信道选通放大模块半导体封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN106783847A (zh) 针对射频微系统器件的三维键合堆叠互连集成制造方法
KR100569590B1 (ko) 고주파 반도체 장치 및 그 제조방법
CN104051337B (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN102468279B (zh) 集成电路装置及其制造方法
CN103681613B (zh) 具有离散块的半导体器件
CN101483149B (zh) 一种硅通孔互连结构的制备方法
CN102194740B (zh) 半导体器件及其形成方法
CN111377393B (zh) Mems封装结构及其制作方法
CN105826275B (zh) 硅基多通道tr组件及设计方法
KR20170013343A (ko) 2d 및 3d ic 패키징을 위한 통합된 인터포저 솔루션
CN103523745A (zh) 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
US20230317559A1 (en) Silicon-based fan out package structure and preparation method therefor
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
CN104900616A (zh) 晶片封装体及其制造方法
KR20180002044A (ko) 반도체 다이 후면 디바이스 및 그 제작 방법
JP2015520525A (ja) パターン未形成接着層を利用した３次元電子回路パッケージ
WO2020134589A1 (zh) Mems封装结构及其制作方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN107359156B (zh) 异质集成的硅基射频微系统结构及其制作方法
CN103420322A (zh) 晶片封装体及其形成方法
US10886196B2 (en) Semiconductor devices having conductive vias and methods of forming the same
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN107500243A (zh) 基于硅通孔结构的硅基微系统气密封装结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication