CN114299223A - 一种多层打线封装的三维模型识别及构建方法 - Google Patents
一种多层打线封装的三维模型识别及构建方法 Download PDFInfo
- Publication number
- CN114299223A CN114299223A CN202111366138.XA CN202111366138A CN114299223A CN 114299223 A CN114299223 A CN 114299223A CN 202111366138 A CN202111366138 A CN 202111366138A CN 114299223 A CN114299223 A CN 114299223A
- Authority
- CN
- China
- Prior art keywords
- routing
- wire bonding
- information file
- dimensional model
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010276 construction Methods 0.000 title claims abstract description 8
- 238000004806 packaging method and process Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000003475 lamination Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 102100040381 Dol-P-Glc:Glc(2)Man(9)GlcNAc(2)-PP-Dol alpha-1,2-glucosyltransferase Human genes 0.000 description 4
- 101000890957 Homo sapiens Dol-P-Glc:Glc(2)Man(9)GlcNAc(2)-PP-Dol alpha-1,2-glucosyltransferase Proteins 0.000 description 4
- 101100072644 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) INO2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 description 2
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本发明涉及芯片封装技术领域，提供一种多层打线封装的三维模型识别及构建方法，包括：步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；步骤2，依次定义每一条高速信号线的打线信息文件；步骤3，根据打线信息文件，进行建模。本发明能够正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种多层打线封装的三维模型识别及构建方法。
背景技术
打线也叫Wire Bonding(压焊，也称为绑定、键合、丝焊)是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与电路或引线框架之间的连接。
在芯片封装的各种物理场仿真分析中，如何正确的识别原始的封装设计，直接影响仿真结果的正确性。随着加工工艺的不断提高，芯片进入纳米时代，封装和线路板也进入了微米时代、三维时代，打线的封装也从一层打线，发展到多层、多高度、多角度、多材料的异构时代。
目前的打线识别与构建，所有的打线均处于同一高度，这将导致信号与信号、信号与电源地短路，不符合实际情况，多层打线封装使用通常的三维建模软件是无法正确识别的，如何正确的识别多层打线封装并进行三维模型构建成为难题。
发明内容
本发明主要解决目前常用的三维建模软件无法正确识别多层打线的技术问题，提出一种多层打线封装的三维模型识别及构建方法，以正确识别多层打线的弧高、位置等信息，进而利用这些信息进行三维模型构建。
本发明提供了一种多层打线封装的三维模型识别及构建方法，包括以下过程：
步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；
步骤2，依次定义每一条高速信号线的打线信息文件；
步骤3，根据打线信息文件，进行建模。
优选的，步骤3，根据打线信息文件，进行建模，包括以下过程：
步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；
步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件；
步骤303，检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确，如不正确，修改为需要的数据；
步骤304，设置基板材料和叠层；
步骤305，选取待建模提取的信号、以及信号对应的参考电源地，根据以上信息一步生成三维模型。
优选的，根据以下方式确定打线起点坐标和打线终点坐标：
根据起点坐标和终点坐标，分别确定打线起点和打线终点的X轴坐标和Y轴坐标；
根据起始层和芯片高度，确定打线起点Z坐标；
根据终止层，确定打线终点的Z坐标。
优选的，根据打线弧高确定打线的最高位置。
本发明提供的一种多层打线封装的三维模型识别及构建方法，定义不同的打线名称，易于区别不同层次的打线。不同信号可映射不同的打线名称。本发明多层打线封装的三维模型识别及构建方法，通过识别包含打线层次、打线材料、方向、直径、弧高、芯片高度、alpha角度、beta角度、起始层、终止层、起点坐标、终点坐标的文件来构建三维模型，为封装多物理场仿真分析提供了真实的模型支撑；通过将建模所需要的信息记录到特定文件，使三维建模易于实现和修改，生成的三维模型不同打线有对应的弧高，有效避免了不同打线物理短路的情况，模型更加贴合实际。解决了利用传统封装基板制造文件无法实现三维打线模型的难题。
附图说明
图1是本发明提供的多层打线封装的三维模型识别及构建方法的实现流程图；
图2是本发明提供的打线封装参数示意图；
图3是本发明提供的例一的示意图；
图4是本发明提供的例二的示意图。
具体实施方式
为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
如图1所示，本发明实施例提供的多层打线封装的三维模型识别及构建方法，包括以下过程：
步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角(alpha角)、终点倾角(beta角)、起始层、终止层、起点坐标、终点坐标。打线信息文件采用Profile文件形式。打线封装参数示意如图2。
不同信号对应不同的打线名称。例如：
AVDD33 WB1DIE L1 715.32 2557.8 1243.4 3568.5
AVDD11 WB2DIE L1 756.23 2454.2 1223.8 3324.9
AVDD33，AVDD11为打线的高速信号线名称；
WB1，WB2为打线名称；
DIE，L1分别为打线的起始层和终止层；
715.32，2557.8，1243.4，3568.5分别对应起点坐标和终点坐标。
不同的打线名称分别定义打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、alpha角度、beta角度。
步骤2，依次定义每一条高速信号线的打线信息文件。不同打线名称的打线可分别定义。
步骤3，根据打线信息文件，进行建模。包括以下过程：
步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；基板信息文件采用XML文件形式(IPC-2581通用格式)。
步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件；
步骤303，检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确，如不正确，修改为需要的数据；
步骤304，设置基板材料和叠层；
步骤305，选取待建模提取的信号、以及信号对应的参考电源地，根据以上信息一步生成三维模型。其中，根据以下方式确定打线起点坐标和打线终点坐标：根据起点坐标和终点坐标，分别确定打线起点和打线终点的X轴坐标和Y轴坐标；根据起始层和芯片高度，确定打线起点Z坐标；根据终止层，确定打线终点的Z坐标。根据打线弧高确定打线的最高位置。
下面以实例的形式进行说明：
例一
WB1 Up Gold 18 150 300 90 80
WB2 Up Gold 25 100 300 80 45
DDR1 WB1 DIE L1 9.7 20.5 16.7 12.3
DDR2 WB2 DIE L1 10.2 20.5 15.3 12.3
如图3所示，通过起点坐标(10.2，20.5)确定高速信号线名(DDR2信号)起点的XY位置，通过起始层DIE和打线名称WB2对应的芯片高度300确定高速信号线DDR2信号起点的Z轴位置，通过终点坐标(15.3,12.3)和终止层L1确定高速信号线DDR2信号终点的XYZ位置，根据打线名称WB2对应的弧高100可确定高速信号线DDR2信号打线的最高位置，根据打线名称WB2对应的alpha角80度和beta角45度可确定DDR2信号打线倾角，根据打线名称WB2对应的打线方向Up可确定DDR2打线为向上打线，根据打线名称WB2对应的打线直径25可确定DDR2打线直径为25。
根据上述例一可知：本发明，多层打线封装，打线的弧高、打线直径、alpha角度、beta角度都不同，使用本发明正确的完成3D建模。
例二
WB1 Up Gold 18 150 300 90 80
WB2 Up Gold 25 100 300 80 45
WB3 Up Copper 20 120 280 90 50
WB4 Up Gold 22 180 300 90 45
DDR1 WB1 DIE1 DIE2 9.7 20.5 16.7 12.3
DDR2 WB2 DIE1 DIE2 10.2 20.5 15.3 12.3
DDR3 WB3 DIE2 L1 18.2 12.3 27.4 10.5
DDR4 WB4 DIE1 L1 7.5 23.1 30.3 21.5
如图4所示，通过起点坐标(10.2，20.5)确定高速信号线DDR2信号起点的XY位置，通过起始层DIE1和打线名称WB2对应的芯片高度300确定高速信号线DDR2信号起点的Z轴位置，通过终点坐标(15.3,12.3)和终止层DIE2确定高速信号线DDR2信号终点的XYZ位置，根据打线名称WB2对应的弧高100可确定高速信号线DDR2的最高位置，根据打线名称WB2对应的alpha角80度和beta角45度可确定高速信号线DDR2信号打线倾角，根据打线名称WB2对应的打线方向Up可确定高速信号线DDR2为向上打线，根据打线名称WB2对应的打线直径25可确定DDR2打线直径为25。
根据上述例二可知：本发明，多层打线封装，打线的弧高、打线材料、打线直径、alpha角度、beta角度、起始层、终止层都不同，使用本发明正确的完成3D建模。
本发明多层打线封装的三维模型识别及构建方法，能够生成三维模型，生成的三维模型不同打线有对应的弧高，有效避免了不同打线物理短路的情况，模型更加贴合实际。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (4)
1.一种多层打线封装的三维模型识别及构建方法，其特征在于，包括以下过程：
步骤1，构建包含打线封装参数的打线信息文件，其中，所述打线封装参数包括打线名称、打线层次、打线材料、打线方向、打线直径、打线弧高、芯片高度、芯片侧角、终点倾角、起始层、终止层、起点坐标、终点坐标；
步骤2，依次定义每一条高速信号线的打线信息文件；
步骤3，根据打线信息文件，进行建模。
2.根据权利要求1所述的多层打线封装的三维模型识别及构建方法，其特征在于，步骤3，根据打线信息文件，进行建模，包括以下过程：
步骤301，导入基板信息文件，所述基板信息文件中包含基板叠层信息及过孔信息；
步骤302，导入包含打线名称、打线层次、打线材料、起始层、终止层、起点坐标、终点坐标、打线方向、打线直径的打线信息文件；
步骤303，检查打线名称对应的打线弧高、芯片高度、芯片侧角、终点倾角信息是否正确，如不正确，修改为需要的数据；
步骤304，设置基板材料和叠层；
步骤305，选取待建模提取的信号、以及信号对应的参考电源地，根据以上信息一步生成三维模型。
3.根据权利要求1或2所述的多层打线封装的三维模型识别及构建方法，其特征在于，根据以下方式确定打线起点坐标和打线终点坐标：
根据起点坐标和终点坐标，分别确定打线起点和打线终点的X轴坐标和Y轴坐标；
根据起始层和芯片高度，确定打线起点Z坐标；
根据终止层，确定打线终点的Z坐标。
4.根据权利要求1或2所述的多层打线封装的三维模型识别及构建方法，其特征在于，根据打线弧高确定打线的最高位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111366138.XA CN114299223B (zh) | 2021-11-18 | 2021-11-18 | 一种多层打线封装的三维模型识别及构建方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111366138.XA CN114299223B (zh) | 2021-11-18 | 2021-11-18 | 一种多层打线封装的三维模型识别及构建方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114299223A true CN114299223A (zh) | 2022-04-08 |
| CN114299223B CN114299223B (zh) | 2024-01-23 |
Family
ID=80965723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111366138.XA Active CN114299223B (zh) | 2021-11-18 | 2021-11-18 | 一种多层打线封装的三维模型识别及构建方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114299223B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150828A (en) * | 1990-11-13 | 1992-09-29 | Kabushiki Kaisha Toshiba | Wire bonding method and apparatus for same capable of packaging semiconductor device into thin package |
| JP2000003932A (ja) * | 1998-06-16 | 2000-01-07 | Kaijo Corp | ボンディング座標を記録した記録媒体の作成方法 |
| TW558779B (en) * | 2002-05-16 | 2003-10-21 | Siliconware Precision Industries Co Ltd | Method for bonding conductive members in semiconductor package |
| US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
| US20100332193A1 (en) * | 2009-06-26 | 2010-12-30 | International Business Machines Corporation | Method of Multi-segments Modeling Bond Wire Interconnects with 2D Simulations in High Speed, High Density Wire Bond Packages |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
| CN106991224A (zh) * | 2017-03-27 | 2017-07-28 | 蔡彤� | 一种芯片引线键合定位的建模方法及系统 |
| CN107798170A (zh) * | 2017-09-25 | 2018-03-13 | 上海卫星工程研究所 | 基于三维环境的卫星在轨信息仿真方法 |
| CN108074900A (zh) * | 2016-11-15 | 2018-05-25 | 先进科技新加坡有限公司 | 形成三维导线环的方法和使用该方法形成的导线环 |
| CN108363825A (zh) * | 2017-12-01 | 2018-08-03 | 长芯半导体有限公司 | 一种封装键合线阻抗匹配设计方法、电子设备及存储介质 |
| CN112816493A (zh) * | 2020-05-15 | 2021-05-18 | 奕目(上海)科技有限公司 | 一种芯片打线缺陷检测方法及装置 |
| KR20210067245A (ko) * | 2019-11-29 | 2021-06-08 | 박영란 | 해양플랜트 상부구조 생산 설계 장치 및 pdms를 이용한 3차원 모델링 방법 |
| CN113221500A (zh) * | 2021-06-18 | 2021-08-06 | 苏州复鹄电子科技有限公司 | 一种基于人工智能算法的芯片打线布局自动化设计方法 |
-
2021
- 2021-11-18 CN CN202111366138.XA patent/CN114299223B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150828A (en) * | 1990-11-13 | 1992-09-29 | Kabushiki Kaisha Toshiba | Wire bonding method and apparatus for same capable of packaging semiconductor device into thin package |
| JP2000003932A (ja) * | 1998-06-16 | 2000-01-07 | Kaijo Corp | ボンディング座標を記録した記録媒体の作成方法 |
| TW558779B (en) * | 2002-05-16 | 2003-10-21 | Siliconware Precision Industries Co Ltd | Method for bonding conductive members in semiconductor package |
| US20080288908A1 (en) * | 2007-05-15 | 2008-11-20 | Mirror Semiconductor, Inc. | Simultaneous design of integrated circuit and printed circuit board |
| US20100332193A1 (en) * | 2009-06-26 | 2010-12-30 | International Business Machines Corporation | Method of Multi-segments Modeling Bond Wire Interconnects with 2D Simulations in High Speed, High Density Wire Bond Packages |
| CN108074900A (zh) * | 2016-11-15 | 2018-05-25 | 先进科技新加坡有限公司 | 形成三维导线环的方法和使用该方法形成的导线环 |
| CN106783847A (zh) * | 2016-12-21 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 针对射频微系统器件的三维键合堆叠互连集成制造方法 |
| CN106991224A (zh) * | 2017-03-27 | 2017-07-28 | 蔡彤� | 一种芯片引线键合定位的建模方法及系统 |
| CN107798170A (zh) * | 2017-09-25 | 2018-03-13 | 上海卫星工程研究所 | 基于三维环境的卫星在轨信息仿真方法 |
| CN108363825A (zh) * | 2017-12-01 | 2018-08-03 | 长芯半导体有限公司 | 一种封装键合线阻抗匹配设计方法、电子设备及存储介质 |
| KR20210067245A (ko) * | 2019-11-29 | 2021-06-08 | 박영란 | 해양플랜트 상부구조 생산 설계 장치 및 pdms를 이용한 3차원 모델링 방법 |
| CN112816493A (zh) * | 2020-05-15 | 2021-05-18 | 奕目(上海)科技有限公司 | 一种芯片打线缺陷检测方法及装置 |
| CN113221500A (zh) * | 2021-06-18 | 2021-08-06 | 苏州复鹄电子科技有限公司 | 一种基于人工智能算法的芯片打线布局自动化设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114299223B (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6851100B1 (en) | Management system for automated wire bonding process | |
| WO2020233319A1 (zh) | 基于系统封装技术的工艺设计方法、系统、介质及设备 | |
| JP4567689B2 (ja) | 半導体装置の設計支援装置 | |
| JP2007019415A (ja) | 半導体装置およびその製造方法 | |
| CN110619136B (zh) | 优化引线键合封装芯片的电压降的方法及应用 | |
| CN116484800A (zh) | 一种芯片封装设计的方法 | |
| CN105428347A (zh) | 一种微系统三维芯片叠层封装的改进方法 | |
| JP2003297870A (ja) | 半導体装置の設計支援装置 | |
| CN203327375U (zh) | 一种基于3d打印的封装基板 | |
| CN114299223B (zh) | 一种多层打线封装的三维模型识别及构建方法 | |
| CN100511244C (zh) | 零部件安装基板用分析方法 | |
| CN210692492U (zh) | 垂直打线设备 | |
| US7631795B2 (en) | System and method for automated wire bonding | |
| JP4447960B2 (ja) | 三次元実装回路の設計システム及び設計方法 | |
| WO2013058117A1 (ja) | 三次元空間を用いた電子基板の電気設計装置、電気設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 | |
| CN114297980A (zh) | 一种基于AutoCAD的布线图纸设计自动化软件系统及设计方法 | |
| CN107209792A (zh) | 三维集成电路堆叠 | |
| JP2008084897A (ja) | 半導体パッケージの設計・製造システムおよびプログラム | |
| US20010051383A1 (en) | Method for identifying defective elements in array molding of semiconductor packaging | |
| Wang et al. | Development of an ultralong ultralow n-loop for wire bonding | |
| CN100386873C (zh) | 打线接合封装体 | |
| US20230325552A1 (en) | Methods of determining suitability of a wire bonding tool for a wire bonding application, and related methods | |
| CN204361080U (zh) | 电路系统及其芯片封装 | |
| US8370777B2 (en) | Method of generating a leadframe IC package model, a leadframe modeler and an IC design system | |
| US20230325578A1 (en) | Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB03 | Change of inventor or designer information |
Inventor after: Luan Zhiyu Inventor after: Guo Ru Inventor after: Xu Gang Inventor after: Li Mianrong Inventor before: Luan Zhiyu |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |