CN100386873C - 打线接合封装体 - Google Patents

打线接合封装体 Download PDF

Info

Publication number
CN100386873C
CN100386873C CNB2004100012683A CN200410001268A CN100386873C CN 100386873 C CN100386873 C CN 100386873C CN B2004100012683 A CNB2004100012683 A CN B2004100012683A CN 200410001268 A CN200410001268 A CN 200410001268A CN 100386873 C CN100386873 C CN 100386873C
Authority
CN
China
Prior art keywords
circuit board
packaging body
housing
bonding packaging
routing bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100012683A
Other languages
English (en)
Other versions
CN1641869A (zh
Inventor
邱玉玲
陈君明
洪卫周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CNB2004100012683A priority Critical patent/CN100386873C/zh
Publication of CN1641869A publication Critical patent/CN1641869A/zh
Application granted granted Critical
Publication of CN100386873C publication Critical patent/CN100386873C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种打线接合封装体，其包括一设有多个接脚的壳体、一设置在该壳体内的电路板、至少一设置在该电路板上的管芯、以及至少一连接在该管芯上的焊接垫及该电路板上的走线的接合导线，该接合导线可使该管芯上的焊接垫得以电连接在该壳体上的接脚。

Description

打线接合封装体
技术领域
本发明涉及一种打线接合封装体(wire bonding package)，特别是涉及一种其内的管芯可经由一电路板电连接至一壳体上的接脚的打线接合封装体。
背景技术
在现代的信息社会中，由集成电路所构成的微处理机系统早已被普遍运用于生活的各个层面，例如像是个人计算机、移动通讯设备、及自动控制的家电用品等，而集成电路中的最重要的部分即为经由半导体制作工艺所生产的管芯(die)。管芯可通过半导体制作工艺而形成：将一晶片(wafer)切割成多个区域，并在个别的区域上形成各种不同的电路，以形成管芯。完成的管芯除了可通过裸晶(bare chip)配置法直接地电连接至一电路板，以透过该电路板取得运作时所需的操作电压或其它数据外，也可被封装于一封装体(package)内，并通过封装体内的电连接通路以引脚插入(pin throughhole，PTH)的方式电连接至该封装体所在的电路板，以接收该操作电压或其它数据等。
近年来，在实时上市(time to market)的要求下，多个具有相互支持功能的管芯往往必需整合至同一封装体内。请参阅图1及图2，图1为现有一内含一第一管芯12及一第二管芯14的四方扁平多管芯打线接合封装体(quadflat multi-die wire bonding package)10的示意图，图2为多管芯打线接合封装体10的侧视图。多管芯打线接合封装体10另包括多条接合导线(bondingwire)24及一内含多个接脚(bonding pad)18的壳体16。第一管芯12与第二管芯14以堆叠(stacked)的方式设置在壳体16内，第一管芯12及第二管芯14都包括一用来执行一预定运算的核心电路(core circuit)(未显示)及多个用来处理存取于该核心电路内的数据的输入/输出电路(未显示)，第一管芯12及第二管芯14另分别包括多个用来通过接合导线24电连接至壳体16的接脚18的管芯焊垫20及22。
一般而言，在被堆叠在一起且设置在壳体16内前，第一管芯12及第二管芯14通常必需被重新设计过，以避免如图1中箭头A及B所示的导线交错的情形发生，举例来说，即避免电连接于管芯焊垫84与接脚94间的接合导线74交错于电连接于管芯焊垫82与接脚92的接合导线72及电连接于管芯焊垫80与接脚90间的接合导线70。第一管芯12及第二管芯14的重新设计实已抵触了实时上市对时间效率的要求。
此外，即便是第一管芯12及第二管芯14在被设置在壳体16内前，已被重新设计过而不会发生上述的导线交错的情形，然而，随着壳体(用于封装管芯的封装体)及管芯的体积越来越小，而管芯内的电路又日趋复杂的情况下，传输在电连接于壳体16的接脚92与第一管芯12的管芯焊垫82间的接合导线72上的信号，常会因导线拥挤所引起的耦合效应(coupling effect)而受到传输于电连接于壳体16的接脚90与第一管芯12的管芯焊垫80间的接合导线70上的信号的影响，并间接地影响多管芯打线接合封装体10的整体效能，尤其是当传输于接合导线72上的信号为一模拟信号时。
发明内容
因此本发明的主要目的在于提供一种内含一电路板的打线接合封装体，其内的管芯可经由该电路板间接地电连接至一壳体上的接脚，以解决现有技术的导线交错及因导线拥挤所引起的耦合效应等缺点。
根据本发明的上述目的，本发明揭露了一种打线接合封装体(wirebonding package)，其包括：一壳体，其上设有多个接脚；一电路板，设置于该壳体内，该电路板上设有至少一走线(trace)，位于该电路板的下层，连接在该壳体上的接脚，该电路板具有焊接点及导电孔；至少一多个管芯(die)，设置在该电路板上，该多个管芯上均设有多个焊接垫(bonding pad)；以及至少一多个焊接线(bonding line)，连接在该多个管芯上的焊接垫及该电路板上的走线，以使该多个管芯上的焊接垫得以电连接在该壳体上的接脚，其中该多个焊接线可选择性地经由该电路板上的该焊接点，并该多个焊接线中的至少一个焊接线可经由该导电孔以布局于该电路板下层的方式将该多个管芯的该多个焊垫中的至少一个焊垫电连接至该壳体的一个接脚上，以远离位于该电路板上层的该多个焊接线。
在本发明的较佳实施例中，该打线接合封装体包括二管芯，该二管芯可堆叠或都附着在该电路板上。
在本发明的较佳实施例中，该壳体可为一球栅阵列封装体(ball gridarray，BGA)、一四方扁平封装体(quad flat package，QFP)、或一双列直插式封装体(dual in-line package，DIP)，而该电路板上另设置有至少一无源组件。
由于本发明的打线接合封装体内，除了包括至少一管芯外，另包括一电路板，该管芯可设置在该电路板上，以使该打线接合封装体内的接合导线可将该管芯上的焊接垫经由该电路板电连接至该壳体上的接脚。如此一来，该打线接合封装体内的多个管芯(若该打线接合封装体包括多个管芯)就可不需经过耗时的重新设计的过程而直接地整合在该壳体内，以真正达到实时上市的要求；此外，该打线接合封装体内的接合导线另可选择性地经由该电路板上的焊接点并以布局在该电路板上远离于其它接合导线的位置处的方式，将一管芯上的管芯焊垫电连接至一壳体上的接脚，以避免因导线拥挤所引起的耦合效应的情形发生，并提高其整体效能；最后，该打线接合封装体内的电路板上可设置有至少一依据该多个管芯内的核心电路及输入/输出电路的电特性的需求而设置的无源组件，如此一来，插置有本发明的打线接合封装体的电路板在制作时，便不需另行设置经过适当调校而选定的无源组件，以节省制作时间及成本。
附图说明
图1为现有一打线接合封装体的示意图；
图2为图1所显示的打线接合封装体的侧视图；
图3为本发明的较佳实施例中一打线接合封装体的示意图；
图4为图3所显示的打线接合封装体的侧视图；
图5为本发明的第二实施例中一打线接合封装体的示意图。
具体实施方式
请参阅图3及图4，图3为本发明的较佳实施例中一打线接合封装体30的示意图，图4为打线接合封装体30的侧视图。除了第一管芯12、第二管芯14、壳体16及多条用来电连接第一管芯12及第二管芯14上的管芯焊垫20及22至壳体16上的接脚18上的接合导线24外，打线接合封装体30另包括一设置于壳体16的导线框架46内的电路板48。
在本发明的较佳实施例中，壳体16为一四方扁平封装体(quad flatpackage，QFP)，而电路板48为一双层电路板。然而，在本发明的打线接合封装体中，壳体16也可为一球栅阵列封装体(ball grid array，BGA)或一双列直插式封装体(dual in-line package，DIP)，而电路板48也可为一单层或多于二层的多层电路板。
在图3所显示的打线接合封装体30中，原本在图1中所显示的交错于接合导线70及72的接合导线74改为先后经由一第一导电孔(via)62及一第二导电孔64并以布局(layout)于电路板48的下层(接合导线74中布局于电路板48下层的部分在图3中以虚线表示)的方式将第二管芯14上的管芯焊垫84电连接至壳体16的接脚94上，接合导线74中布局于电路板48下层的部分为壳体16上的走线(trace)；接合导线70的电连接方式不变，即，接合导线70仍将第一管芯12上的管芯焊垫80直接地电连接至壳体16的接脚90上；而原本在图1中所显示的将第一管芯12上的管芯焊垫82直接地电连接在壳体16上的接脚92的接合导线72则改为先后经由一第一焊接点66及一第二焊接点68并以布局在电路板48之上层(接合导线72中布局于电路板48上层的部分在图3中以实线表示)的方式将第一管芯12上的管芯焊垫82电连接至壳体16的接脚92上，以尽可能地远离接合导线72并降低该耦合效应。
在本发明的较佳实施例中，电路板48上另设置有至少一依据第一管芯12及第二管芯14内的核心电路及输入/输出电路的电性特性的需求而设置的无源组件50。
图3所显示的打线接合封装体30仅包括二堆叠配置的管芯(第一管芯12及第二管芯14)，然而，本发明的打线接合封装体也可仅包括一个或二个以上堆叠配置的管芯。当遇有导线交错的情形时，该打线接合封装体内的接合导线也可仿图3中接合导线74的布局方式，通过布局于一电路板的不同层的方式将一管芯上的管芯焊垫电连接至一壳体的接脚上，兹不赘述。
在图3所显示的打线接合封装体30中，第一管芯12及第二管芯堆叠在电路板48上，然而，本发明的打线接合封装体内的所有管芯也可都直接附着设置在一电路板上。请参阅图5，图5为本发明的第二实施例中一打线接合封装体100的示意图。在打线接合封装体100中，除了第一管芯12及第二管芯同时通过裸晶配置法直接地附着设置在电路板48上外，其余的结构完全相同于打线接合封装体30的结构。
在打线接合封装体100中，一接合导线122将第一管芯12上的管芯焊垫102直接地电连接在壳体16的接脚112上、一接合导线124先后经由一第三焊接点136及一第四焊接点138并以布局于电路板48的上层的方式将第一管芯12上的管芯焊垫104电连接在壳体16的接脚114上、而接合导线126先后经由一第三导电孔132及一第四导电孔134并以布局于电路板48的下层的方式将第一管芯12上的管芯焊垫106电连接于壳体16的接脚116上。
与现有打线接合封装体相比，本发明的打线接合封装体除了包括至少一管芯、至少一接合导线及一壳体外，另包括一允许该接合导线布局于其上的电路板。本发明的打线接合封装体的优点在于：
一、其内的接合导线可选择性地经由该电路板上的导电孔并以布局于该电路板的不同层的方式，将一管芯上的管芯焊垫电连接至一壳体上的接脚，以避免导线交错的情形发生，如此一来，该打线接合封装体内的多个管芯就可不需经过耗时的重新设计的过程而直接地整合在该壳体内，以真正达到实时上市的要求；
二、其内的接合导线另可选择性地经由该电路板上的焊接点并以布局在该电路板上远离于其它接合导线的位置处的方式，将一管芯上的管芯焊垫电连接至一壳体上的接脚，以避免因导线拥挤所引起的耦合效应的情形发生，并提高其整体效能；以及
三、其内的电路板上可设置有至少一依据该多个管芯内的核心电路及输入/输出电路的电性特性的需求而设置的无源组件，如此一来，插置有本发明的打线接合封装体的电路板在制作时，便不需另行设置经过适当调校而选定的无源组件，以节省制作时间及成本。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明专利的涵盖范围。

Claims (8)

1.一种打线接合封装体(wire bonding package)，其包括：
一壳体，其上设有多个接脚；
一电路板，设置于该壳体内，该电路板上设有至少一走线(trace)，位于该电路板的下层，连接在该壳体上的接脚，该电路板具有焊接点及导电孔；
多个管芯(die)，设置在该电路板上，该多个管芯上均设有多个焊接垫(bonding pad)；以及
多个焊接线(bonding line)，连接在该多个管芯上的焊接垫及该电路板上的走线，以使该多个管芯上的焊接垫得以电连接在该壳体上的接脚，其中该多个焊接线可选择性地经由该电路板上的该焊接点，并该多个焊接线中的至少一个焊接线可经由该导电孔以布局于该电路板下层的方式将该多个管芯的该多个焊垫中的至少一个焊垫电连接至该壳体的一个接脚上，以远离位于该电路板上层的该多个焊接线。
2.如权利要求1所述的打线接合封装体，其中该壳体包括一导线框架(lead frame)，用来容纳该电路板。
3.如权利要求1所述的打线接合封装体，其包括多个管芯，以堆叠的方式设置在该电路板上。
4.如权利要求1所述的打线接合封装体，其中该多个管芯附着在该电路板上。
5.如权利要求1所述的打线接合封装体，其中该壳体为一球栅阵列封装体(ball grid array，BGA)。
6.如权利要求1所述的打线接合封装体，其中该壳体为一四方扁平封装体(quad flat package，QFP)。
7.如权利要求1所述的打线接合封装体，其中该壳体为一双列直插式封装体(dual in-line package，DIP)。
8.如权利要求1所述的打线接合封装体，其中该电路板上另设置有至少一无源组件。
CNB2004100012683A 2004-01-05 2004-01-05 打线接合封装体 Expired - Lifetime CN100386873C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100012683A CN100386873C (zh) 2004-01-05 2004-01-05 打线接合封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100012683A CN100386873C (zh) 2004-01-05 2004-01-05 打线接合封装体

Publications (2)

Publication Number Publication Date
CN1641869A CN1641869A (zh) 2005-07-20
CN100386873C true CN100386873C (zh) 2008-05-07

Family

ID=34867082

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100012683A Expired - Lifetime CN100386873C (zh) 2004-01-05 2004-01-05 打线接合封装体

Country Status (1)

Country Link
CN (1) CN100386873C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100321282A1 (en) * 2009-06-18 2010-12-23 Himax Display, Inc. Display module
CN105914194A (zh) * 2016-06-20 2016-08-31 东莞市联洲知识产权运营管理有限公司 一种优化的集成电路封装
CN106098672A (zh) * 2016-06-20 2016-11-09 东莞市联洲知识产权运营管理有限公司 一种改进的集成电路封装
CN110120386B (zh) * 2018-02-05 2020-12-18 扬智科技股份有限公司 半导体封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
JPH05275492A (ja) * 1991-06-26 1993-10-22 Hughes Aircraft Co フリップチップ半導体装置および回路用の集積ソケット型パッケージ
US6285077B1 (en) * 1999-08-19 2001-09-04 Lsi Logic Corporation Multiple layer tape ball grid array package
US6326244B1 (en) * 1998-09-03 2001-12-04 Micron Technology, Inc. Method of making a cavity ball grid array apparatus
US6407456B1 (en) * 1996-02-20 2002-06-18 Micron Technology, Inc. Multi-chip device utilizing a flip chip and wire bond assembly
US6417532B2 (en) * 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
JPH05275492A (ja) * 1991-06-26 1993-10-22 Hughes Aircraft Co フリップチップ半導体装置および回路用の集積ソケット型パッケージ
US6407456B1 (en) * 1996-02-20 2002-06-18 Micron Technology, Inc. Multi-chip device utilizing a flip chip and wire bond assembly
US6326244B1 (en) * 1998-09-03 2001-12-04 Micron Technology, Inc. Method of making a cavity ball grid array apparatus
US6285077B1 (en) * 1999-08-19 2001-09-04 Lsi Logic Corporation Multiple layer tape ball grid array package
US6417532B2 (en) * 2000-01-28 2002-07-09 Kabushiki Kaisha Toshiba Power semiconductor module for use in power conversion units with downsizing requirements

Also Published As

Publication number Publication date
CN1641869A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
CN100511672C (zh) 芯片层叠型半导体装置
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
US7547965B2 (en) Package and package module of the package
US20140124565A1 (en) Microelectronic assembly with joined bond elements having lowered inductance
KR20120078390A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20090025593A (ko) 반도체 패키지가 삽입된 인쇄회로기판
US20040124545A1 (en) High density integrated circuits and the method of packaging the same
CN101924047A (zh) 半导体器件及其制造方法
CN102386180A (zh) 半导体集成电路
JP2001156251A (ja) 半導体装置
US20110151622A1 (en) Method of manufacturing semiconductor device
CN100386873C (zh) 打线接合封装体
US20070069361A1 (en) Chip package and substrate thereof
CN106298709B (zh) 低成本扇出式封装结构
CN100392849C (zh) 封装体及封装体模块
KR100950759B1 (ko) 스택 패키지
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
JP6535788B2 (ja) 半導体装置
US20080116585A1 (en) Multi-chip structure
CN102576685B (zh) 接合和探针焊盘分布以及封装结构
US20050253245A1 (en) Package design and method for electrically connecting die to package
CN101019228B (zh) 半导体器件及其制造方法
JP4339032B2 (ja) 半導体装置
CN105009279A (zh) 半导体器件及制造半导体器件的方法
US6281580B1 (en) LSI package and inner lead wiring method for same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080507