CN105009279A - 半导体器件及制造半导体器件的方法 - Google Patents

半导体器件及制造半导体器件的方法 Download PDF

Info

Publication number
CN105009279A
CN105009279A CN201480009974.4A CN201480009974A CN105009279A CN 105009279 A CN105009279 A CN 105009279A CN 201480009974 A CN201480009974 A CN 201480009974A CN 105009279 A CN105009279 A CN 105009279A
Authority
CN
China
Prior art keywords
semiconductor device
wiring substrate
holder
solder ball
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480009974.4A
Other languages
English (en)
Other versions
CN105009279B (zh
Inventor
晴山耕佑
茅野大祐
西谷祐司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN105009279A publication Critical patent/CN105009279A/zh
Application granted granted Critical
Publication of CN105009279B publication Critical patent/CN105009279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

半导体器件包括所述半导体器件的表面上多个焊料球以及与所述多个焊料球中的第一焊料球相关并使所述第一焊料球与所述多个焊料球中的至少第二焊料球分离的保持体。所述保持体包括导电部以及覆盖所述导电部的绝缘部。此外，制造半导体器件的方法包括以下行为：在配线基板的表面上形成多个保持体，每个所述保持体包括导电部以及覆盖所述导电部的绝缘部，每个所述保持体形成开口部；以及在由所述保持体中的每者形成的所述开口部中形成焊料球。

Description

半导体器件及制造半导体器件的方法
相关申请的交叉引用
本申请要求2013年3月13日提交的日本在先专利申请JP2013-050141的权益，其全部内容通过引用的方式合并于本文中。
技术领域
本发明涉及具有将半导体芯片层叠在配线基板上的构造的半导体器件以及制造该半导体器件的方法。
背景技术
引用列表
专利文献1：日本未经审查的专利申请公开第2002-26171号
专利文献2：日本未经审查的专利申请公开第2010-161419号
专利文献3：日本未经审查的专利申请公开第H10-335547号。
近年来，用作计算机及移动电话等的微处理器的半导体芯片(IC(集成电路)芯片)的速度与功能日益增强。于是，存在的趋势是增加端子数量，由此缩小端子之间的间距。通常地，按照阵列的方式在IC芯片的底面上布置有许多端子部。
由于这种IC芯片上的端子部之间的间距与形成在被称为“主板”的电路板上的连接端子之间的间距具有很大的差异，所以难以在主板上安装IC芯片。
因此，为了将IC芯片连接到主板，形成包括配线基板以及安装在配线基板上的IC芯片等的结构(被称为"半导体封装")，并且将配线基板安装在(连接到)主板上。因而，IC芯片经由配线基板连接到主板。
上述配线基板的示例可以包括所谓的无芯型基板，该无芯型基板由通过层积法层积多个绝缘层与多个配线层而形成的层叠体构成，且不包括芯层(芯基板)(例如，参照上述专利文献1和2)。由于这种无芯式配线基板不包括芯基板，因此减小了无芯式配线基板中的整个配线长度，以减小高频信号的传输损耗。于是，允许IC芯片高速运行。
在上述配线基板中，各个配线层经由各自的过孔彼此连接，并且针对每个配线层设置与过孔连接的多个焊盘区。
在上述半导体封装中，期望进一步减小尺寸，并进一步增加操作速度及密度，并相应地期望减小寄生电感及增加对信号线阻抗的控制的精确度。
在目前情况下，在配线基板的相同配线层中执行阻抗控制。在这种情况下，阻抗控制由带状线(stripline)或微带状线(microstripline)执行。
在进一步增加传输信号频率并例如将10GHz以上的信号从半导体封装传输到主板的情况下，由于阻抗的影响，传输大多被限制在与配线基板的配线层不同的BGA(球栅阵列)部。
在目前情况下，不能将传输信号频率增加到约10GHz；因此，对BGA部的阻抗控制不被认为是重要的。
作为能够实现对BGA部的阻抗控制的构造，例如，上述专利文献3披露了将具有PTH(镀通孔)的隔片夹在BGA表面与主板之间的构造(参照专利文献3中的图4和图5等)。在每个PTH中，铜配线形成为覆盖BGA部中的焊料球的外周，并且铜配线的使用能够实现对BGA部的阻抗控制。
发明内容
技术问题
然而，在专利文献3说明的技术中，当将半导体封装连接到作为主板的电路板时，需要执行三个组件的对准，即，半导体封装、PTH、及电路板的对准。
由于对准点的数量增多，因此，对不准的可能性增大，以导致产率下降。
期望实现对BGA部的阻抗控制的同时增加产率。
问题的解决方案
一些实施例涉及一种半导体器件，该半导体装置包括：所述半导体器件的表面上的多个焊料球；以及与所述多个焊料球中的第一焊料球相关的保持体，其用于使所述第一焊料球与所述多个焊料球中的至少第二焊料球分离。所述保持体包括：导电部；以及绝缘部，其被构造成覆盖所述导电部。在一些实施例中，所述保持体具有环形形状。
在一些实施例中，所述半导体器件还包括配线基板，其中，所述半导体器件的所述表面是所述配线基板的第一表面。所述半导体器件可以进一步包括与所述配线基板电连接的半导体芯片。在一些实施例中，所述半导体芯片安装在所述半导体器件的与所述第一表面相对的第二表面上。在一些实施例中，所述配线基板是包括多个层的层叠结构。所述多个层可包括至少一个绝缘层及至少一个配线层。在一些实施例中，所述至少一个绝缘层与所述至少一个配线层可交替。
在一些实施例中，所述配线基板是第一配线基板，并且所述半导体器件还包括与所述第一配线基板电连接的第二配线基板。
在一些实施例中，所述第二配线基板通过至少一个金属柱电连接到所述第一配线基板。在其他实施例中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球电连接到所述第一配线基板。与所述第一配线基板的所述第一表面上的所述多个焊料球不同的所述至少一个焊料球可位于所述半导体器件的与所述第一表面相对的第二表面上。
在一些实施例中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球以及通过至少一个金属柱电连接到所述第一配线基板。
在一些实施例中，所述半导体器件包括与所述保持体相关的接地端子，其中，所述保持体的所述导电部与所述接地端子电连接。
在一些实施例中，所述保持体的所述导电部包括导电树脂。
在一些实施例中，所述保持体的所述绝缘部包括绝缘树脂。
在一些实施例中，所述保持体是多个所述保持体中的第一保持体，所述多个保持体中的每者与所述多个焊料球中的各个焊料球相关。
一些实施例涉及一种制造半导体器件的方法。所述方法包括：在配线基板的表面上形成多个保持体，每个所述保持体包括导电部及覆盖所述导电部的绝缘部，每个所述保持体形成开口部；以及在由每个所述保持体形成的所述开口部中形成焊料球。
在一些实施例中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：通过使用导电树脂的注射成型来形成每个所述保持体的所述导电部；以及在形成所述导电部之后，通过使用绝缘树脂的注射成型来形成每个所述保持体的所述绝缘部。在其他实施例中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：形成每个所述保持体的所述绝缘部的第一部分，所述绝缘部的所述第一部分包括凹槽部；在所述凹槽部中形成每个所述保持体的所述导电部；以及形成每个所述保持体的所述绝缘部的第二部分，以覆盖所述凹槽部中的所述导电部。
发明的有益效果
在本发明的上述实施例中，形成在BGA表面上的保持体包括形成为使将焊料球彼此分离的导电部；因此，通过导电部的使用，实现了对BGA表面的阻抗控制。
在此基础上，在根据本发明的上述实施例的半导体器件中，具有形成有保持体的BGA表面的第一配线基板形成为与电路板连接；因此，在将半导体器件与电路板相连时的对准过程中，仅需执行两个组件的对准，即，半导体器件及电路板的对准。
因此，在实现阻抗控制的同时可实现产率的增加。
应理解，上述一般性说明以及下面的详细说明均是示例性的，并旨在提供所要求的技术的进一步解释。
附图说明
图1是根据第一实施例的半导体器件的构造的说明性示图。
图2是构成BGA的焊料球的直径差的说明性示图。
图3是直径差的容许范围的说明性示图。
图4是用于说明制造半导体的方法的简要流程的示例的示图。
图5是用于说明制造半导体的方法的简要流程的其他示例的示图。
图6是形成保持体的第一种方法的说明性示图。
图7是形成保持体的第二种方法的说明性示图。
图8是形成保持体的第三种方法的说明性示图。
图9是示出具有PoP构造的半导体器件的构造示例的示图。
图10是示出根据第二实施例的半导体器件的截面构造的示图。
图11是形成金属柱的方法的说明性示图。
图12是示出形成金属柱的位置的其他示例的示图。
图13是示出形成金属柱的位置的其他示例的示图。
图14是将金属柱形成在BGA表面上的变形示例的说明性示图。
图15是保持体的构造的变形示例的说明性示图。
图16是例示不具有保持体的构造的示图。
具体实施方式
以下，将说明本发明的一些实施例。
注意，将按下面的顺序给出说明。
1.第一实施例
1-1.半导体器件的构造
1-2.制造半导体器件的方法
1-3.第一实施例的小结
2.第二实施例
2-1.半导体器件的构造
2-2.制造半导体器件的方法
2-3.第二实施例的小结
3.变形示例
1.第一实施例
1-1.半导体器件的构造
图1是根据本发明的第一实施例的半导体器件1的构造的说明性示图。图1的A是半导体器件1的截面图，图1的B是半导体器件1的仰视图，并且图1的C是与半导体器件1的BGA表面接近的区域的放大截面图。
如图1的A所示，半导体器件1包括配线基板2、半导体芯片3、多个焊料球4、以及保持体5。虽然没有示出，但配线基板2是通过交替层叠配线层与绝缘层形成的，在配线层中形成有与半导体芯片3的预定端子连接的配线。在每个绝缘层中形成有通孔(过孔)，并且通过填充在通孔中的导体将各个配线层的配线彼此相连。在本示例中，配线基板2是不包括芯层的所谓的无芯基板。
半导体芯片3安装在配线基板2的一个表面上。虽然未示出，但在配线基板2的该表面上形成有多个焊盘，以用于将形成在半导体芯片3中的多个端子电连接到配线层中的各个预定配线。半导体芯片3的端子与焊盘可以通过例如倒装芯片互连(flip-chip interconnection)等被接合在一起。作为半导体芯片3的示例，可以采用诸如SDRAM(同步动态随机存取存储器)之类的IC(集成电路)芯片。因而，根据本实施例的半导体器件1的将半导体芯片3安装在配线基板2上的构造是所谓的半导体封装。
配线基板2的与安装有半导体芯片3的表面相对的表面是BGA(球栅阵列)表面2A，BGA表面2A用于实现与未示出的电路基板(主板)的连接。在BGA表面2A上形成有多个焊料球4。如图1的C所示，焊盘8形成在BGA表面2A上的期望形成焊料球4的位置处，并且各个焊料球4形成为对应于各个焊盘8。虽未示出，但各个焊盘8与形成在配线基板2的配线层中的各个预定配线电连接。换言之，各个焊盘8经由形成在配线层中的配线电连接到半导体芯片3的各个预定端子。
形成在各个焊盘8上的各个焊料球4与形成在作为主板的电路板(随后说明的电路板100)上的各个预定位置处的端子(焊盘101)连接。因而，半导体芯片3经由形成在配线基板2中的配线电连接到电路板100中的配线。
在根据本实施例的半导体器件1中，保持体5形成在配线基板2的BGA表面2A上。在保持体5中，多个开口部5A形成在与形成有焊料球4的位置相对应的位置处。更具体地，本示例的开口部5A形成为与焊料球4具有一一对应关系。通过开口部5A来确保BGA表面2A上的焊料球4的布置空间。
如图1的C所示，保持体5包括导电部6与绝缘部7。在本示例，可将导电树脂用于导电部6，并且可将绝缘树脂用于绝缘部7。作为导电树脂，例如，可采用包含导电材料的树脂材料。此时，在含有作为上述导电材料的颗粒导电材料的情况下，可采用例如银、镍、铜、金、碳等。此外，在包含纤维导电材料的情况下，碳是合适的。可选地，例如，可采用包含金、铜、或镍的树脂，作为涂覆有金属的塑料颗粒。
此外，作为绝缘树脂，采用包含绝缘材料的树脂材料，例如，可包含诸如二氧化硅、氧化铝或硅树脂之类的绝缘材料作为填充物。注意，用于导电树脂与绝缘树脂的树脂材料的示例可以包括环氧树脂、聚氨酯、丙烯酸、SBS(苯乙烯-丁二烯-苯乙烯嵌段共聚物)、SEBS(苯乙烯-乙烯-丁二烯-苯乙烯嵌段共聚物)、以及PVB(聚乙烯醇缩丁醛)。
导电部6形成为使形成在BGA表面2A上的焊料球4彼此分离。更具体地，在本示例中，针对一个焊料球4，形成一个具有环形形状的导电部6，以便覆盖该焊料球4的外周面。因而，实现了所谓的"同轴结构"。在本示例的保持体5中，设置有具有形成为这种环形形状且与焊料球4具有相同数量的导电部6。
绝缘部7形成为覆盖导电部6。保持体5由导电部6及形成为覆盖导电部6的绝缘部7构成。因而，如图1的B所示，保持体5形成为具有位于与形成有焊料球4的位置相对应的位置处的开口部5A。
以这种方式形成的保持体5具有抑制不包含芯基板的配线基板5的扭曲变形的功能。换言之，保持体5充当保持基板，以用于保持配线基板2的形状(平坦度)。
在本实施例中，如图1的C所示，各个导电部6与形成在配线基板2的BGA表面2A上的各个接地端子9电连接。因此，允许执行经由被导电部6环绕的焊料球4(即，到主板的连接销)对传输线的阻抗控制。
如图2的A中的截面图所示，BGA的阻抗取决于焊料球4的截面直径d与具有环形形状的导电部5的内直径D之间的关系。图2的B是示出当各个焊料球4连接到电路板100上的用于焊料球连接的各个焊盘101时配线基板2与电路板100之间的连接部分周围的状态的截面图。如图2的B所示，在与电路板100接合的焊料球4中，在最小截面直径d1与最大截面直径d2之间存在差异，即直径差Δd。
当此直径差Δd较小时，阻抗的变化减小，并且可实现适当的阻抗控制。另一方面，当直径差Δd较大时，阻抗的变化增加，并且难以实现适当的阻抗控制。
因此，在本实施例，通过以下方式来减小直径差Δd。图3是直径差Δd的容许范围的说明性示图，并且示出阻抗是50Ω、40Ω、或60Ω时截面直径d与内直径D之间的关系，其中，水平轴表示内直径D(mm)，并且垂直轴表示截面直径d(mm)。
可以优选地将BGA部设计成具有约50Ω的阻抗，并且为实现适当的阻抗控制而容许的阻抗变化通常在设计值(即，约50Ω)的约+/-20％的范围内。图3示出在相对于阻抗设计值的-20％变化(40Ω)的情况下内直径D与截面直径d之间的关系(由菱形标记表示)以及在相对于阻抗设计值的+20％变化(60Ω)的情况下内直径D与截面直径d之间的关系(由三角标记表示)。从图3可见，在相对于设计值的变化的上限(60Ω)的情况下，内直径D与截面直径d之间的关系是d/D＝约36.5％，并且当阻抗处于相对于设计值的变化的下限(40Ω)时，内直径D与截面直径d之间的关系是d/D＝约51％。
在本实施例中，基于此，半导体器件1形成为允许在焊料球4与电路板100接合时内直径D与截面直径d之间的关系是d/D＝约36.5％至约51％。
因而，允许适当地执行对BGA部的阻抗控制。
注意，对于上述"d/D"的条件，截面直径d是指从最小截面直径d1到最大截面直径d2的所有截面直径d。
1-2.制造半导体器件的方法
接下来，下文将参照图4到图8来说明制造半导体装置1的方法。首先，将参照图4及图5说明制造半导体装置1的方法的简要流程。
注意，下文将不参照示图来说明制造配线基板2的方法。虽然在例如上述专利文献1及2中详细说明了制造作为无芯基板的配线基板2的方法，但为了确认，将简要地说明制造配线基板2的方法。作为制造配线基板2的方法的流程，例如在作为临时基板的由铜制成的基板上形成通过交替层叠绝缘层和配线层形成的层叠体，并且接着，通过例如刻蚀等将留在层叠体上的临时基板去除。在本示例中的配线基板2中，在上述制造过程中，还执行用于形成上述焊盘8与上述接地端子9的处理。
作为制造半导体器件1的方法的简要流程，大致地，可采用图4及图5所示的两个示例。在图4的示例中，首先，将半导体芯片3安装在配线基板2上(参照图4的A)，并且在安装有半导体芯片3的配线基板2的BGA表面2A上形成保持体5(参照图4的B)。然后，在BGA表面2A上形成焊料球4，使得焊料球4被插入到由保持体5的开口部5A形成的空间中(参照图4的C)。
另一方面，在图5中的示例中，首先，在配线基板2的BGA表面2A上形成保持体5(参照图5的A)，并且将半导体芯片3安装在形成有保持体5的配线基板2上(参照图5的B)。然后，在BGA表面2A上形成焊料球4，使得焊料球4被插入到由保持体5的开口部5A形成的空间中(参照图5的C)。
下面将参照图6至图8来说明形成保持体5的具体方法。可考虑以下三种方法作为形成保持体5的方法。
图6是形成保持体5的第一种方法的说明性示图。
首先，在第一种形成方法中，将导电部6形成在配线基板2的BGA表面2A上的预定位置处(参照图6的A)。在本示例中，可由使用上述导电树脂的注射成型(injection molding)来形成导电部6。这时，将导电部6的形成位置确定成允许导电部6与BGA表面2A上的接地端子9连接。因而，形成了与接地端子9电连接的导电部6。
接下来，将绝缘部7形成为允许按照上述方式形成的导电部6被绝缘部覆盖(参照图6的B)。在本示例中，可通过使用上述绝缘树脂的注射成型来形成绝缘部7。这时，执行使用绝缘树脂的成型，使得焊盘8不被绝缘树脂覆盖。因而，确保了作为开口部5A的用于焊料球4的布置空间。因而，通过形成上述绝缘部7，在BGA表面2A上形成保持体5。
图7是形成保持体5的第二种方法的说明性示图。
在第二种形成方法中，首先，在BGA表面2A上形成具有凹槽部7as与开口部5A的绝缘部形成件7a(参照图7的A)。利用凹槽部7as来形成用于形成导电部6的空间；因此，每个凹槽部7as具有环形形状。在本示例中，可通过使用上述绝缘树脂的注射成型来形成具有这种凹槽部7as的绝缘部形成件7a。此时，将凹槽部7as的形成位置确定成允许作为各个具有环形形状的凹槽部7的空间与相应的各个接地端子9接触。
接下来，在按照上述方式形成的绝缘部形成件7a的凹槽部7as中形成导电部6(参照图7的B)。在这种情况下，通过例如喷墨印刷等使用液体形式的导电树脂来涂覆凹槽部7as，从而形成导电部6。由于以上述方式来确定凹槽部7as的形成位置，因此形成在各个凹槽部7as中的各个导电部6与相应的各个接地端子9电连接。
接下来，在其凹槽部7as中以上述方式形成有导电部6的绝缘部形成件7a上形成绝缘部形成件7b，使得绝缘部形成件7b覆盖导电部6暴露侧的表面(参照图7的C)。在本示例中，可通过喷墨印刷或其他印刷方法使用液体形式的绝缘树脂来涂覆绝缘部形成件7a，从而形成绝缘部形成件7b。因而，形成了覆盖导电部6的绝缘部7，以完成保持体5。
图8是形成保持体5的第三种方法的说明性示图。
在第三形成方法中，首先，在BGA表面2A上形成绝缘部形成件7a'，即，不具有凹槽部7as的绝缘部形成件7a(参照图8的A)。也可通过使用绝缘树脂的注射成型来形成绝缘部形成件7a'。
接下来，如图8的B所示，通过在图中箭头L表示的方向上向绝缘部形成件7a'中的预定位置施加激光来形成凹槽部7as。换言之，形成与图7的A中示出的绝缘部形成件7a相似的结构。
由于以上述方式通过激光来形成凹槽部7as，所以激光可能穿透绝缘部形成件7a'以引起到BGA表面2A的损坏。在这种考虑下，在第三种形成方法中，在BGA表面2A上，在与施加激光以形成凹槽部7as的位置相对应的位置处形成接地端子9。换言之，在BGA表面2A上的与被施加激光的上述位置相对应的位置处提前形成具有环形形状的接地端子9。因而，所施加的激光对绝缘部形成件7a'的穿透在形成有接地端子9的位置处停止，由此防止对配线基板2损坏。
在第三种形成方法中，在按照上述方式形成绝缘部形成件7a之后的处理与第二种形成方法中的处理类似，并将不再进一步说明。
1-3.第一实施例的小结
如上所述，根据第一实施例的半导体器件1包括半导体芯片3、配线基板2、及保持体5。配线基板2是通过交替层叠配线层与绝缘层而形成的，在配线层中形成有电连接到半导体芯片3的配线，并且配线基板2具有BGA表面2A，在BGA表面2A上形成有将与配线之中的预定配线电连接并由此与电路板100电连接的多个焊料球4。保持体5包括形成在BGA表面2A上以用于使焊料球4彼此分离的导电部6以及形成为覆盖导电部6的绝缘部7。由于形成在BGA表面2A上的保持体5包括形成为用于使焊料球4彼此分离的导电部6，因此利用导电部6实现了对BGA部的阻抗控制。在半导体器件1中，具有形成有保持体5的BGA表面2A的配线基板2连接到电路板100相连；因此，当半导体器件1与电路板100连接时，仅需要执行两个组件的对准，即，半导体器件1与电路板100的对准。因而，在实现阻抗控制的同时可实现产率的提高。
此外，由于与现有情况不同，不需要借助于处于配线基板2和电路板100之间的PTH(镀通孔)将配线基板2安装在电路板100上，所以允许减小将配线基板2安装在电路板100上的处理中的负担。另外，允许半导体器件1在回焊期间的焊料下沉(solder sinking)维持不变；因此，就这一点来说，也允许焊料球4中的直径差Δd减小。
此外，在本实施例中，导电部6可与形成在配线基板2上的接地端子9电连接。因此，导电部6与配线基板2通过形成保持体5而彼此电连接。在上述专利文献3中说明的技术中，用于与形成在PTH中的导电部的电传导的端子暴露于PTH的外周部；因此，用与该端子的连接的接地端子设置于配线基板中的BGA表面的外周部，由此将这些端子彼此相连。另一方面，在本实施例中，如上所述，通过形成保持体5将导电部6与接地端子9彼此电连接；因此，与上述现有技术相比，无需执行用于将配线基板中的接地端子与PTH中的端子彼此连接的额外处理，且相应地减少了处理的数量。
此外，在本实施例中，保持体5可以具有同轴结构。可通过同轴结构来实现经由焊料球4对传输线的良好的阻抗控制。
此外，根据本实施例的半导体器件1可形成为允许内直径D与截面直径d之间的关系满足d/D＝约36.5％至约51％的条件。因而，将阻抗的变化限制到设计值(50Ω)的+/-20％，且允许适当地执行阻抗控制。
另外，在本实施例中，导电部6与绝缘部7可分别由导电树脂及绝缘树脂形成。
由于导电部6及绝缘部7由树脂形成，因此容易形成保持体5，并相应地减少处理数量与制造成本。
2.第二实施例
2-1.半导体器件的构造
接下来，下面将说明第二实施例。
第二实施例涉及具有封装叠层(Package on Package，PoP)构造的半导体器件。与上述根据第一实施例的半导体器件1一样，该半导体器件包括下部封装，即具有用于与电路板100的连接的BGA表面2A的半导体封装。
图9是示出具有PoP构造的半导体器件的构造示例的示图，其中该具有PoP构造的半导体器件是通过将具有与半导体器件1类似构造的半导体封装安装(层叠)在另一半导体封装上而构造的。
注意，类似组件使用与第一实施例类似的标号标出，并且将不会进一步说明。
在图9中，在配线基板2的与BGA表面2A相对的表面(下文中称作"顶部表面2B")上形成多个焊盘12，以用于与上部封装的电连接。各个焊盘12与形成在配线基板2的各个配线层中的预定配线电连接。
如图所示，通过将半导体芯片11安装在配线基板10上来构造上部封装。配线基板10的面对下部封装的表面是"底面10A"，并且与底面10A相对的表面是"顶部表面10B"。与配线基板2一样，配线基板10是通过交替层叠配线层与绝缘层形成的无芯基板。在配线基板10的底面10A上形成用于与形成在配线基板2上的焊盘12的电连接的焊盘13，且各个焊盘13与形成在配线基板10的各个配线层中的预定配线电连接。
形成在配线基板2上的焊盘12与形成在配线基板10上的焊盘13经由焊料球14彼此相连。因而，上部半导体封装与下部半导体封装彼此电连接。
在这种情况下，在具有这种PoP构造的半导体器件中，期望确保配线基板2的顶部表面2B与配线基板10的底面10A之间的空间(间距)，以使安装在下部封装上的半导体芯片3不干扰上部封装。
在图9所示的构造示例中，下部封装中的焊盘12与上部封装中的焊盘13经由焊料球14彼此连接；因此，需要增加每个焊料球14的尺寸以获得间距。
然而，当每个焊料球14的尺寸增加时，将上部封装与下部封装接合在一起所需的面积也增大；因此，难以缩小封装的尺寸。
因此，在第二实施例中，上部封装与下部封装经由金属柱彼此电连接。
图10是示出根据第二实施例的半导体器件20的截面构造的示图。如图10所示，在半导体器件20中，在形成在用于构成上部封装的配线基板10的底面10A上的每个焊盘13上形成金属柱15。在本示例中，金属柱15可由铜制成。然后，配线基板2的焊盘12与金属柱15经由焊料球14彼此连接。
在图10所示的半导体器件20中，通过金属柱15的高度能够获得间距；因此，减小了焊料球14的直径。
2-2.制造半导体器件的方法
下文将说明根据第二实施例的制造半导体器件20的方法。应注意，将在下文主要说明形成金属柱的方法以避免重复对第一实施例的说明。
图11是形成金属柱15的方法的说明性示图。
首先，使用如图11的A所示的由金属板构成的临时基板16来形成作为无芯基板的配线基板10。在本示例中，可以使用铜板作为临时基板16。
在临时基板16的两表面上形成作为配线基板10的基础的层叠体10'，即，具有交替地层叠有配线层与绝缘层的构造的层叠体。此时，层叠从应成为配线基板10的底面10A的表面(下文称"底面10'A")开始。换言之，从应成为最底层的层到应成为最顶层的层依次层叠配线层与绝缘层。
如上所述，在临时基板16的两表面上形成层叠体10'之后，沿与层叠构造10'的层叠方向正交的方向分割临时基板16，以获得由分割的临时基板16与层叠构造10'构成的层叠体结构(参照图11B)。
然后，去除层叠体结构中的临时基板16的部分以形成金属柱15(参照图11的C)。更具体地，在这种情况下，通过使用抗蚀剂涂覆临时基板16并通过曝光和显影来蚀刻临时基板15来形成金属柱15。或可选地，例如，可采用将Ni用作屏蔽金属的蚀刻。
允许通过这种形成方法在配线基板10的底面10A上形成金属柱15。
注意，如图12所示，可在配线基板2的顶部表面2B上形成金属柱15。或可选地，如图13所示，可在配线基板10的底面10A及配线基板2的顶面2A两者上形成金属柱15。如参照图11所说明，在这些情况之中的任意一者中，由于通过无芯基板构成配线基板2与配线基板10，因此允许通过去除临时基板16的部分来形成金属柱15。注意，在配线基板2的顶部表面2B上形成金属柱15的情况下，从应成为最顶层的层至应成为最底层的层依次层叠这些层。
2-3.第二实施例的小结
如上所述，在第二实施例中，作为具有PoP构造的半导体器件，配线基板10与配线基板2在配线基板10的底面10A及配线基板2的顶部表面2B彼此面对的状态下经由金属柱15彼此电连接。因此，允许减小用于使配线基板2与配线基板10彼此电连接的焊料球14的直径。相应地，允许减小用于将上部封装与下部封装接合在一起所需的面积，由此实现封装尺寸的减小。
此外，在第二实施例中，配线基板2与配线基板10之中的每者可由无芯基板构成。因此，允许通过去除临时基板16的部分来形成金属柱15，并且允许有效地使用最初应被完全去除的临时基板16。因而，允许降低制造成本。此外，无需执行通过电镀等来形成金属柱15的额外形成处理；因此，允许减少处理的数量，并且就这一点来说，也允许降低制造成本。
3.变形示例
虽然参照上述实施例说明了本发明，但本发明不限于此。例如，如图14所示，可在配线基板2的BGA表面2A上形成金属柱。更具体地，如图14的A所示，可形成从BGA表面2A朝着与电路板100的连接的方向突出的金属柱17。这些金属柱17可由例如铜制成。
在这种情况下，金属柱17形成为对应于形成在BGA表面2A上的焊盘8。然后，在金属柱17的端部上形成焊料球4。
因而，如图14的B所示，形成在金属柱17的端部上的焊料球4与电路板100的焊盘101连接。
在本变形示例中，焊料球4的体积由于在焊盘8与焊盘101之间插入金属柱17而减小，由此减小焊料球4的直径差Δd。因此，允许减小阻抗的变化，且可实现良好的阻抗控制。
注意，金属柱17可通过上面参照图11说明的去除临时基板16的部分的方法来形成。在这种情况下，从应当作为配线基板2的最底层的层开始依次在临时基板16上层叠各个层。
在上面的说明中，举例说明了如图11的B所示的仅具有同轴结构的保持体5的情况；然而，如图15的A所示，保持体5可仅具有微带状线结构或带状线结构。如图所示，在微带状线结构或带状线结构中，每个开口部5A形成为其外边缘环绕两个以上的焊料球4。虽然未示出，但在这种情况下，沿这种开口部5A的外边缘的外侧形成导电部6。
微带状线结构或带状线结构适用于如下情形：焊料球4之间的间隙由于对焊料球4的形成间距及直径等的限制而变窄。换言之，当保持体5具有微带状线结构或带状线结构时，允许在焊料球4之间的间隙较窄的区域上执行阻抗控制。
此外，在由于对BGA表面2A的面积的限制等而难以在保持体5的整个区域中采用同轴结构的情况下，可通过部分地改变焊料球4的形成间距等来进行测量。例如，在图15的B所示的示例中，在图中的区域X是不同于信号线的配线聚集的区域的情况下，不必在区域X中进行阻抗控制；因此，减小焊料球4的形成间距以增大除区域X之外的保持体5的面积。然后，在图中的区域Y是信号线聚集的区域的情况下，区域Y通过使区域Y中的焊料球4的形成间距扩大除区域X之外的保持体的增加面积来采取同轴结构。或可选地，如图中的区域Z所示，可采用微带状线结构或带状线结构来代替同轴结构，以进一步增大除区域X之外的保持体5的面积。注意，通过采用不同于同轴结构的结构来增加开口部5A的面积的情况下，应优选考虑到保持的下降。换言之，在混合有同轴结构与微带状线结构或带状线结构的情况下，优选考虑配线基板的保持来确定这些结构的混合比、布置图案等。
此外，在第二实施例中，为了减小用于将上部及下部半导体封装接合在一起所需的面积，如图16所示，可采用不具有保持体5的构造。注意，在图16中，举例说明了在配线基板10上形成金属柱15的情况；然而，作为不具有保持体5的构造，如图12或图13所示，可采用在配线基板2上形成金属柱17的构造，或在配线基板2及配线基板10两者上形成金属柱17的构造。
本发明可具有以下构造。
(1)一种半导体器件，其包括：所述半导体器件的表面上的多个焊料球；以及与所述多个焊料球中的第一焊料球相关的保持体，其用于使所述第一焊料球与所述多个焊料球中的至少第二焊料球分离，其中，所述保持体包括：导电部；以及绝缘部，其被构造成覆盖所述导电部。
(2)根据(1)的半导体器件，其中，所述保持体具有环形形状。
(3)根据(1)的半导体器件，还包括配线基板，其中，所述半导体器件的所述表面是所述配线基板的第一表面。
(4)根据(3)的半导体器件，其还包括与所述配线基板电连接的半导体芯片。
(5)根据(4)的半导体器件，其中，所述半导体芯片安装在所述半导体器件的与所述第一表面相对的第二表面上。
(6)根据(3)的半导体器件，其中，所述配线基板是包括多个层的层叠结构。
(7)根据(6)的半导体器件，其中，所述多个层包括至少一个绝缘层及至少一个配线层。
(8)根据(7)的半导体器件，其中，所述至少一个绝缘层与所述至少一个配线层交替。
(9)根据(3)的半导体器件，其中，所述配线基板是第一配线基板，并且所述半导体器件还包括与所述第一配线基板电连接的第二配线基板。
(10)根据(10)的半导体器件，其中，所述第二配线基板通过至少一个金属柱电连接到所述第一配线基板。
(11)根据(9)的半导体器件，其中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球电连接到所述第一配线基板。
(12)根据(11)的半导体器件，其中，与所述第一配线基板的所述第一表面上的所述多个焊料球不同的所述至少一个焊料球位于所述半导体器件的与所述第一表面相对的第二表面上。
(13)根据(9)的半导体器件，其中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球以及通过至少一个金属柱电连接到所述第一配线基板。
(14)根据(1)的半导体器件，其还包括与所述保持体相关的接地端子，其中，所述保持体的所述导电部与所述接地端子电连接。
(15)根据(1)的半导体器件，其中，所述保持体的所述导电部包括导电树脂。
(16)根据(1)的半导体器件，其中，所述保持体的所述绝缘部包括绝缘树脂。
(17)根据(1)的半导体器件，其中，所述保持体是多个所述保持体中的第一保持体，所述多个保持体中的每者与所述多个焊料球中的各个焊料球相关。
(18)一种制造半导体器件的方法，所述方法包括：在配线基板的表面上形成多个保持体，每个所述保持体包括导电部和覆盖所述导电部的绝缘部，每个所述保持体形成开口部；以及在由所述保持体中的每者形成的所述开口部中形成焊料球。
(19)根据(18)的方法，其中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：通过使用导电树脂的注射成型来形成每个所述保持体的所述导电部；以及在形成所述导电部之后，通过使用绝缘树脂的注射成型来形成每个所述保持体的所述绝缘部。
(20)根据(18)的方法，其中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：形成每个所述保持体的所述绝缘部的第一部分，所述绝缘部的所述第一部分包括凹槽部；在所述凹槽部中形成每个所述保持体的所述导电部；以及形成每个所述保持体的所述绝缘部的第二部分，以覆盖所述凹槽部中的所述导电部。
本发明也可具有以下构造。
(A)一种半导体器件，其包括：
第一半导体芯片；
第一配线基板，在所述第一配线基板中交替层叠有配线层和绝缘层，且在所述第一配线基板的球栅阵列(BGA)表面上设置有多个焊料球，每个所述配线层具有与所述第一半导体芯片电连接的配线，并且所述焊料球与所述配线之中的预定配线电连接并被构造成与电路板电连接；以及
保持体，所述保持体包括导电部及绝缘部，所述导电部设置在所述BGA表面上，以使所述焊料球彼此分离，并且所述绝缘部设置成覆盖所述导电部。
(B)根据(A)的半导体器件，其中，所述导电部与设置在所述第一配线基板上的接地端子电连接。
(C)根据(A)或(B)的半导体器件，其中，所述保持体具有同轴结构，在所述同轴结构中，针对单个所述焊料球设置单个具有环形形状的所述导电部，以覆盖相应的所述焊料球的外周面。
(D)根据(C)的半导体器件，其中，在所述同轴结构中，所述导电部的内直径与被所述导电部覆盖的所述焊料球的截面直径之间的关系满足d/D＝约36.5％至约51％的条件，其中，D是所述内直径，并且d是所述截面直径。
(E)根据(A)至(D)中任一项的半导体器件，其中，所述导电部及所述绝缘部别由导电树脂及绝缘树脂形成。
(F)根据(A)至(E)中任一项的半导体器件，其还包括：
第二半导体芯片；以及
第二配线基板，在所述第二配线基板中交替层叠有配线层和绝缘层，每个所述配线层具有与所述第二半导体芯片电连接的配线，
其中，所述第二配线基板与所述第一配线基板经由第一金属柱彼此电连接，所述第二配线基板的与连接到所述第二半导体芯片的表面相对的表面与第一配线基板的与BGA表面相对的表面相对。
(G)根据(F)的半导体器件，其中，所述第一配线基板与所述第二配线基板中的一者是无芯基板。
(H)根据(A)至(G)中任一项的半导体器件，其中，所述焊料球设置在第二金属柱的端部上，所述第二金属柱与所述配线之中的预定配线电连接并从所述BGA表面突出。
(I)根据(A)至(H)中任一项的半导体器件，其中，所述保持体具有微带状线结构和带状线结构中的一者。
(J)一种制造半导体器件的方法，该方法包括：
通过交替层叠配线层和绝缘层来形成第一配线基板，每个所述配线层具有与第一半导体芯片电连接的配线，以及
形成包括导电部与绝缘部的保持体，所述导电部用于使多个焊料球彼此分离且形成在所述第一配线基板的形成有所述多个焊料球的球栅阵列(BGA)表面，所述焊料球与所述配线中的预定配线电连接并被构造成与电路板电连接，并且所述绝缘部形成为覆盖所述导电部。
(K)根据(J)的制造半导体器件的方法，其中，在所述第一配线基板的形成步骤中，在所述GBA表面上的形成有所述导电部的位置处形成接地端子。
(L)根据(J)或(K)的制造半导体器件的方法，其中，在所述保持体的形成步骤中，将保持体形成为具有同轴结构，在所述同轴结构中，针对单个所述焊料球设置单个具有环形形状的所述导电部，以覆盖相应的所述焊料球的外周面。
(M)根据(J)至(L)中任一项的制造半导体器件的方法，其中，在所述保持体的形成步骤中，所述导电部和所述绝缘部别由导电树脂和绝缘树脂形成。
(N)根据(J)至(M)中任一项的制造半导体器件的方法，其还包括：
经由第一金属柱将第二配线基板和所述第一配线基板彼此电连接，所述第二配线基板的与连接到所述第二半导体芯片的表面相对的表面与所述第一配线基板的与所述BGA表面相对的表面相对，在所述第二配线基板中交替层叠有配线层和绝缘层，并且每个所述配线层具有与第二半导体芯片电连接的配线。
(O)根据(N)的制造半导体器件的方法，其还包括：
通过去除临时基板的一部分来形成所述第一金属柱，临时基板被用于形成所述第一配线基板和所述第二配线基板中的作为无芯基板的一者。
(P)根据(J)至(O)中任一项的制造半导体器件的方法，其还包括：
在所述第一配线基板上形成与所述配线中的预定配线电连接且从所述GBA表面突出的第二金属柱；以及
在所述第二金属柱的端部上形成所述焊料球。
(Q)根据(J)至(P)中任一项的制造半导体器件的方法，其中，在所述保持体的形成步骤中，将所述保持体形成为具有微带状线结构与带状线结构中的一者。
本领域技术人员应理解，在所附权利要求及其等同物的范围内，取决于设计要求与其他因素，可出现多种修改、合并、子合并以及变更。
附图标记列表
1、20  半导体器件
2、10  配线基板
3、11  半导体芯片
4、14  焊料球
5  保持体
6  导电部
7  绝缘部
15、17  金属柱
16  临时基板

Claims (20)

1.一种半导体器件，其包括：
所述半导体器件的表面上的多个焊料球；以及
与所述多个焊料球中的第一焊料球相关的保持体，其用于使所述第一焊料球与所述多个焊料球中的至少第二焊料球分离，
其中，所述保持体包括：
导电部；以及
绝缘部，其被构造成覆盖所述导电部。
2.根据权利要求1所述的半导体器件，其中，所述保持体具有环形形状。
3.根据权利要求1所述的半导体器件，其还包括配线基板，其中，所述半导体器件的所述表面是所述配线基板的第一表面。
4.根据权利要求3所述的半导体器件，其还包括与所述配线基板电连接的半导体芯片。
5.根据权利要求4所述的半导体器件，其中，所述半导体芯片安装在所述半导体器件的与所述第一表面相对的第二表面上。
6.根据权利要求3所述的半导体器件，其中，所述配线基板是包括多个层的层叠结构。
7.根据权利要求6所述的半导体器件，其中，所述多个层包括至少一个绝缘层及至少一个配线层。
8.根据权利要求7所述的半导体器件，其中，所述至少一个绝缘层与所述至少一个配线层交替。
9.根据权利要求3所述的半导体器件，其中，所述配线基板是第一配线基板，并且所述半导体器件还包括与所述第一配线基板电连接的第二配线基板。
10.根据权利要求9所述的半导体器件，其中，所述第二配线基板通过至少一个金属柱电连接到所述第一配线基板。
11.根据权利要求9所述的半导体器件，其中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球电连接到所述第一配线基板。
12.根据权利要求11所述的半导体器件，其中，与所述第一配线基板的所述第一表面上的所述多个焊料球不同的所述至少一个焊料球位于所述半导体器件的与所述第一表面相对的第二表面上。
13.根据权利要求9所述的半导体器件，其中，所述第二配线基板通过与所述第一配线基板的所述第一表面上的所述多个焊料球不同的至少一个焊料球以及通过至少一个金属柱电连接到所述第一配线基板。
14.根据权利要求1所述的半导体器件，其还包括与所述保持体相关的接地端子，其中，所述保持体的所述导电部与所述接地端子电连接。
15.根据权利要求1所述的半导体器件，其中，所述保持体的所述导电部包括导电树脂。
16.根据权利要求1所述的半导体器件，其中，所述保持体的所述绝缘部包括绝缘树脂。
17.根据权利要求1所述的半导体器件，其中，所述保持体是多个保持体中的第一保持体，所述多个保持体中的每者与所述多个焊料球中的各个焊料球相关。
18.一种制造半导体器件的方法，所述方法包括：
在配线基板的表面上形成多个保持体，每个所述保持体包括导电部和覆盖所述导电部的绝缘部，每个所述保持体形成开口部；以及
在由每个所述保持体形成的所述开口部中形成焊料球。
19.根据权利要求18所述的方法，其中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：
通过使用导电树脂的注射成型来形成每个所述保持体的所述导电部；以及
在形成所述导电部之后，通过使用绝缘树脂的注射成型来形成每个所述保持体的所述绝缘部。
20.根据权利要求18所述的方法，其中，在所述配线基板的所述表面上形成所述多个保持体的步骤包括：
形成每个所述保持体的所述绝缘部的第一部分，所述绝缘部的所述第一部分包括凹槽部；
在所述凹槽部中形成每个所述保持体的所述导电部；以及
形成每个所述保持体的所述绝缘部的第二部分，以覆盖所述凹槽部中的所述导电部。
CN201480009974.4A 2013-03-13 2014-02-27 半导体器件及制造半导体器件的方法 Active CN105009279B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013050141A JP6032070B2 (ja) 2013-03-13 2013-03-13 半導体装置、半導体装置の製造方法
JP2013-050141 2013-03-13
PCT/JP2014/001046 WO2014141607A1 (en) 2013-03-13 2014-02-27 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
CN105009279A true CN105009279A (zh) 2015-10-28
CN105009279B CN105009279B (zh) 2018-04-17

Family

ID=50349816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480009974.4A Active CN105009279B (zh) 2013-03-13 2014-02-27 半导体器件及制造半导体器件的方法

Country Status (5)

Country Link
US (1) US10332826B2 (zh)
JP (1) JP6032070B2 (zh)
CN (1) CN105009279B (zh)
TW (1) TWI615933B (zh)
WO (1) WO2014141607A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987425A (zh) * 2018-07-19 2018-12-11 豪威半导体（上海）有限责任公司 微led显示器及其制造方法
WO2019041674A1 (zh) * 2017-08-31 2019-03-07 深圳市江波龙电子有限公司 移动终端及其芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
CN1957450A (zh) * 2004-06-25 2007-05-02 英特尔公司 利用在uv辐射之后保持其形状的焊膏的焊料凸起构造
CN101359659A (zh) * 2007-07-31 2009-02-04 三星电子株式会社 半导体封装及制造方法、半导体模块和包括该模块的装置
US7516879B1 (en) * 2008-07-02 2009-04-14 International Business Machines Corporation Method of producing coaxial solder bump connections using injection molding of solder
US20120074566A1 (en) * 2010-09-29 2012-03-29 Samsung Electronics Co., Ltd. Package For Semiconductor Device Including Guide Rings And Manufacturing Method Of The Same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645401A (ja) * 1992-07-23 1994-02-18 Nec Corp 半導体装置用パッケージ
JP2541102B2 (ja) * 1993-06-23 1996-10-09 日本電気株式会社 同軸フリップチップ接続構造の形成方法
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
JPH10335547A (ja) 1997-05-29 1998-12-18 Canon Inc 電子回路装置及びその製造方法
US5851337A (en) * 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US7120607B2 (en) * 2000-06-16 2006-10-10 Lenovo (Singapore) Pte. Ltd. Business system and method using a distorted biometrics
US7059009B2 (en) * 2002-07-19 2006-06-13 Valeo Electrical Systems, Inc. Windshield wiper drive linkage arm with grooves
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7045893B1 (en) * 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
JP2006295019A (ja) * 2005-04-14 2006-10-26 Fujitsu Ltd 電子部品を基板に取り付け及び取り外す加熱装置
US20100327452A1 (en) * 2008-03-05 2010-12-30 Hirotsugu Kobayashi Mounting structure and method of manufacturing the same
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
JP5404513B2 (ja) 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
JPWO2012029526A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
TWI433278B (zh) * 2011-03-10 2014-04-01 矽品精密工業股份有限公司 無承載板之封裝件及其製法
CN103975427B (zh) * 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用
JP6048050B2 (ja) * 2011-10-13 2016-12-21 住友ベークライト株式会社 半導体パッケージおよび半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026171A (ja) * 2000-07-06 2002-01-25 Sumitomo Bakelite Co Ltd 多層配線板の製造方法および多層配線板
CN1957450A (zh) * 2004-06-25 2007-05-02 英特尔公司 利用在uv辐射之后保持其形状的焊膏的焊料凸起构造
CN101359659A (zh) * 2007-07-31 2009-02-04 三星电子株式会社 半导体封装及制造方法、半导体模块和包括该模块的装置
US7516879B1 (en) * 2008-07-02 2009-04-14 International Business Machines Corporation Method of producing coaxial solder bump connections using injection molding of solder
US20120074566A1 (en) * 2010-09-29 2012-03-29 Samsung Electronics Co., Ltd. Package For Semiconductor Device Including Guide Rings And Manufacturing Method Of The Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019041674A1 (zh) * 2017-08-31 2019-03-07 深圳市江波龙电子有限公司 移动终端及其芯片封装结构
CN108987425A (zh) * 2018-07-19 2018-12-11 豪威半导体（上海）有限责任公司 微led显示器及其制造方法
CN108987425B (zh) * 2018-07-19 2020-09-18 豪威半导体（上海）有限责任公司 微led显示器及其制造方法

Also Published As

Publication number Publication date
TWI615933B (zh) 2018-02-21
JP2014175642A (ja) 2014-09-22
JP6032070B2 (ja) 2016-11-24
CN105009279B (zh) 2018-04-17
US20150380347A1 (en) 2015-12-31
TW201438172A (zh) 2014-10-01
US10332826B2 (en) 2019-06-25
WO2014141607A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
KR101329355B1 (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
CN100576531C (zh) 半导体封装及其制造方法
CN103201836B (zh) 具有面阵单元连接体的可堆叠模塑微电子封装
CN103779235A (zh) 扇出晶圆级封装结构
CN102468264A (zh) 凸起结构、半导体封装件及其制造方法
US20120146216A1 (en) Semiconductor package and fabrication method thereof
CN102867821A (zh) 半导体器件
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN104054172A (zh) 用于堆叠的半导体装置的中介层
US20130214390A1 (en) Tsv substrate structure and the stacked assembly thereof
CN103229293A (zh) 半导体芯片封装、半导体模块及其制造方法
KR20140147781A (ko) 기계적으로 자율적인 미소전자 장치의 제조 방법
CN206259351U (zh) 电子设备
CN210120135U (zh) 一种基于tsv的多芯片封装结构
CN103515330A (zh) 封装基板暨半导体封装件及其制法
CN105009279A (zh) 半导体器件及制造半导体器件的方法
CN110112113B (zh) 半导体封装件
CN101802989A (zh) 形成用于集成电路器件的任意结构的方法和设备
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
CN100392849C (zh) 封装体及封装体模块
CN113169153B (zh) 一种芯片的封装结构
CN116686085A (zh) 一种芯片封装结构、其制作方法及电子设备
TWI768322B (zh) 電子裝置及其製法
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN113169143B (zh) 半导体封装结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant