CN116484800A - 一种芯片封装设计的方法 - Google Patents

一种芯片封装设计的方法 Download PDF

Info

Publication number
CN116484800A
CN116484800A CN202310439986.1A CN202310439986A CN116484800A CN 116484800 A CN116484800 A CN 116484800A CN 202310439986 A CN202310439986 A CN 202310439986A CN 116484800 A CN116484800 A CN 116484800A
Authority
CN
China
Prior art keywords
package
pad
package design
chip
redpkg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310439986.1A
Other languages
English (en)
Inventor
刘伊力
吴声誉
任建辉
王战义
夏明湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Hongkuai Technology Co ltd
Original Assignee
Shanghai Hongkuai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hongkuai Technology Co ltd filed Critical Shanghai Hongkuai Technology Co ltd
Priority to CN202310439986.1A priority Critical patent/CN116484800A/zh
Publication of CN116484800A publication Critical patent/CN116484800A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/18—Chip packaging
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30—Computing systems specially adapted for manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片封装设计的方法，包括以下步骤：一：利用标准编程语言开发的封装设计程序，焊盘生成子程序，SIP导入生成子程序；二：封装设计程序，焊盘生成子程序，SIP导入生成子程序；三：在计算机上创建RedPAD焊盘数据；四：在封装设计程序中设定封装设计参数以及生成边界框；五：通过执行SIP导入生成子程序实现excel参数的导入功能，达到在边界框内将芯片上的pad所对应的网络关联到相应Package封装的引脚上；六：通过封装设计程序RedPKG的细节化设计，如封装布线交互、层叠方案设置、添加键合线连接、铺铜、封装规则检查、设计文件保存等步骤后完成最终的产品设计。

Description

一种芯片封装设计的方法
技术领域
本发明涉及封装方法领域，具体是一种芯片封装设计的方法。
背景技术
封装（packaging，PKG）：是指即利用膜技术及微细连接技术，将半导体元器件及其他构成要素在框架或基板上布置、固定及连接，引出接线端子，并通过塑性绝缘介质、陶瓷介质、金属介质灌封固定，构成整体主体结构的工艺。随着芯片制造工艺的迭代，集成电路封装技术朝着微型化高集成度的方向发展。例如Intel主导的2.5D封装技术，使得多个IC芯片（die裸片）可以垂直堆叠在2.5D封装件（中介层）同时内嵌，获得更高的集成度和制造良率，但是需要封装工艺配合桥接芯片，技术门槛和复杂度进一步提高。
SIP(System in Package)：是指在一个封装体中集成一个方法。这个方法需要封装多个芯片并能够独立完成特定的任务，如集成了CPU、DRAM、Flash等多个IC芯片的SIP方法级封装。相比于传统的封装技术，SIP更小型化，高密度，功耗更是减少了40%。
die(晶圆)裸片：晶圆是设计集成电路的载体，我们设计的模拟电路或数字电路，最终都要在晶圆上实现。通常也指的是未封装之前的裸芯片，一个晶圆上可以切割出上千颗die。
键合线：半导体封装用的核心材料，是连接引脚和硅片、传达电信号的零件，半导体生产中不可或缺的核心材料。 只有1/4忽米直径的超丝线，生产键合线需要高强度超精密和耐高温的技术能力。
打线（Wire Bonding）：引线键合,是指使用金属丝(金线、铝线等),利用热压或超声能源,完成微电子器件中电路内部互连接线,即芯片与电路之间的连接，目前WireBonding仍是Package和SIP组装的主导方案。
随着技术发展，目前国际最前沿的“3D”封装、先进封装Chiplet（芯粒）技术的制造工艺更是让芯片设计软件难以企及。
发明内容
本发明的目的在于提供一种芯片封装设计的方法，以解决上述背景技术中提出的问题，其可以在SIP方法级封装下，解决了目前高端国产芯片设计软件缺失的问题，能够完成高端芯片的设计，包括从前期规划芯片即die裸片上的焊盘布局、连接到封装设计、多种层叠方案的规则检查到最终高端芯片定型生产这一完整的体系。
为实现上述目的，本发明提供如下技术方案：一种芯片封装设计的方法，其特征在于：包括以下步骤：
步骤一：利用标准编程语言开发封装设计程序RedPKG，焊盘生成子程序RedPAD，SIP导入生成子程序；
步骤二：利用上述步骤开发的封装设计程序RedPKG，焊盘生成子程序RedPAD，SIP导入生成子程序；所述封装设计程序RedPKG主要实现对电子芯片封装设计软件工作区域内进行封装符号的创建、添加、编辑和保存；所述焊盘生成子程序RedPAD主要实现对电子芯片封装设计软件所需的焊盘进行创建、添加、编辑和保存；所述SIP导入生成子程序主要实现电子芯片封装设计软件工作区域内按照事前设定的参数生成预设的Package封装；
步骤三：在焊盘生成子程序RedPAD上创建焊盘数据；
步骤四：在封装设计程序RedPKG上设定封装设计参数以及生成边界框；
步骤五：执行SIP导入生成子程序实现excel参数的导入功能，达到在边界框内将芯片上的pad所对应的网络关联到相应Package封装的引脚上；
步骤六：完成封装网络关系的处理：当SIP导入后，封装的基板和芯片即die裸片上的焊盘会生成大量的飞线，即相关网络关系的指示线，需要设计人员进一步操作例如布线、铺铜、连接键合线将有对应网络关系的实体连到一起，经过简单旋转、移动就能实现封装快速网络关系处理；
步骤七：调整层叠，布线及键合线连接：根据Die裸片的数量与所添加的封装、叠Die裸片方式确定基板的物理层叠结构，例如有多Die裸片腔体的情况下，可以增加层叠数，布线指的是操作封装布线交互功命令，使用鼠标点击焊盘可从上拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接；键合线连接指的是使用金属丝进行引线键合，金属丝可选取金线、铝线等金属材料,利用热压或超声能源,完成微电子器件中固态电路内部互连接线的连接,即芯片与电路或引线框架之间的连接；
步骤八：保存封装文件：当芯片封装初步设计完成后，执行保存命令就可将这个文件保存到指定的路径下；
步骤九：设置规则检查：包括布线约束，布局约束，电气规则，例如检查短路、检查单节点网络、检查网络是否有驱动信号、检查管脚连接是否有冲突，物理的线宽，线距和高度，以及Bonding 线规则；若规则检查出现问题则回到步骤七重新开始，若通过规则检查，通过封装设计程序RedPKG生成符合行业规范的生产加工文件、交换数据文件，如Gerber、ODB++、钻孔表、PDF文件后完成产品设计、文件归档。
通过采用上述技术方案，首先，本软件利用焊盘生成子程序RedPAD建立一系列生产所需的尺寸的焊盘，例如风焊盘、反焊盘，金手指等，创建总体的焊盘库以供开发者在设计电子芯片封装时使用。然后，开发者在封装设计程序RedPKG上设置他所需的封装设计参数以及生成边界框。最后，在设计参数都输入完成后，执行SIP导入生成子程序实现excel参数的导入功能，在边界框内将芯片即die裸片上的pad对应的网络关联到相关Package封装的引脚上，以便后期设计人员设计、生产。
作为本发明进一步的方案：所述封装设计程序RedPKG通过C++语言编写，所述焊盘生成子程序RedPAD通过C++语言编写，所述SIP导入生成子程序通过C++语言编写。
作为本发明再进一步的方案：步骤三中的所述焊盘数据包括焊盘形状和大小。
作为本发明再进一步的方案：步骤四中所述设定封装设计参数包括封装的设计单位，封装内焊盘放置位置，所有焊盘的X、Y轴坐标、所有焊盘间X、Y轴的间距、以及每个焊盘的名字，所述生成边界框是指设定封装长和宽的数值。
作为本发明再进一步的方案：所述SIP导入生成子程序，根据上述步骤三设置的焊盘数据，以及上述步骤四设定封装设计参数以及生成边界框，根据相关网络飞线的算法、公式生成预设的Package封装。
作为本发明再进一步的方案：所述封装设计程序RedPKG主菜单栏添加封装布线交互功能菜单，连线时，执行封装布线交互功命令，通过鼠标点击焊盘拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接。
作为本发明再进一步的方案：所述封装设计程序RedPKG主菜单栏添加层叠设置功能菜单，设置层叠时，可以支持多导体层、介质层、平面层、裸片层等。可以让用户自定义来适应多级腔体和芯片堆叠。
作为本发明再进一步的方案：所述封装设计程序RedPKG主菜单栏添加键合线连接功能菜单，连线时，执行键合线连接命令，使用鼠标拖出一条键合线连接芯片与封装。
作为本发明再进一步的方案：所述封装设计程序RedPKG主菜单栏添加铺铜功能菜单，铺铜时，执行铺铜命令，使用鼠标拖出相应的多边形区域，并设置铺铜区域的网络属性。
作为本发明再进一步的方案：所述封装设计程序RedPKG主菜单栏添加封装规则检查功能菜单，执行封装规则检查命令，检测出电子芯片封装设计软件工作区域内的封装芯片出现的间距过近、短路、断路的情况，并即时反馈结果给设计人员。
与现有技术相比，本发明的有益效果是：
1、相比传统的封装设计软件的手动布局，拼接。本发明提供的方案在设计领域更规范、高效，减少出差率，提升工作效率；
2、面对目前国际最前沿的封装技术传统国产设计软件已经捉襟见肘，本发明为国产EDA设计软件，它提供了一种全新的可能；
3、工作区域为中文界面，便于操作；
4、可离线工作，数据安全性高，不会被窃取、丢失；
5、支持第三方文件导入、导出，可以导入第三方文件便于不同封装设计软件间的协同设计开发，加速芯片封装设计进程，方便二次开发。
附图说明
图1为实施例的流程图；
图2为在焊盘生成子程序RedPAD上设置焊盘数据的示意图；
图3为在封装设计程序RedPKG上设定封装设计参数以及生成边界框的示意图；
图4为执行SIP导入生成子程序实现对应功能的示意图；
图5为在边界框内将芯片上pad对应的网络关联到相关Package封装的引脚上的示意图；
图6为封装快速网络关系处理的示意图；
图7为封装设计程序RedPKG封装布线交互、层叠方案设置、添加键合线连接、铺铜、封装规则检查后最终完成的产品设计的示意图；
图8为封装设计程序RedPKG的流程图；
图9为焊盘生成子程序RedPAD的流程图；
图10为SIP导入生成子程序的流程图。
实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中，一种芯片封装设计的方法，如图1所示，具体方法的组建方法如下，
步骤一：软件开发技术人员利用C++语言及其开发工具开发封装设计程序RedPKG、焊盘生成子程序RedPAD、SIP导入生成子程序，
步骤二，开发完成后，利用上述步骤开发的封装设计程序RedPKG、焊盘生成子程序RedPAD、SIP导入生成子程序进行工业设计，如Cadence软件、Mentor软件等。
其中，软件开发技术人员在开发语言程序中，封装设计程序RedPKG主要是实现对电子芯片封装的符号进行创建、添加、编辑和保存；焊盘生成子程序RedPAD主要是实现电子芯片封装设计软件所需的焊盘进行创建、添加、编辑和保存；SIP导入生成子程序主要是实现在封装设计软件工作区域内按照事前设定的参数生成预设的Package封装，包括具体焊盘、芯片即die裸片；
步骤三：如图2所示，在焊盘生成子程序RedPAD上创建焊盘数据；
步骤四：如图3所示，在封装设计程序RedPKG上设定封装设计参数以及生成边界框；
步骤五：如图4，图5所示，执行SIP导入生成子程序实现excel参数的导入功能，在边界框内将芯片上的pad所对应的网络关联到相应Package封装的引脚上；
步骤六：完成封装网络关系的处理：当SIP导入后，封装的基板和芯片即die裸片上的焊盘会生成大量的飞线，即相关网络关系的指示线，需要设计人员进一步操作例如布线、铺铜、连接键合线将有对应网络关系的对象通过导线连到一起，如图6所示，经过简单旋转、移动就能实现封装快速网络关系处理；
步骤七：调整层叠，布线及键合线连接：根据Die裸片的数量与所添加的封装、叠Die裸片方式确定基板的物理层叠结构，例如有多Die裸片腔体的情况下，可以增加层叠数，布线指的是操作封装布线交互功命令，使用鼠标点击焊盘可从上拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接；键合线连接指的是使用金属丝进行引线键合，金属丝可选取金线、铝线等金属材料,利用热压或超声能源,完成微电子器件中固态电路内部互连接线的连接,即芯片与电路或引线框架之间的连接；
步骤八：保存封装文件：当芯片封装初步设计完成后，执行保存命令就可将这个文件保存到指定的路径下；
步骤九：设置规则检查：包括布线约束，布局约束，电气规则例如检查短路、检查单节点网络、检查网络是否有驱动信号、检查管脚连接是否有冲突，物理的线宽，线距和高度，以及Bonding 线规则；若规则检查出现问题则回到步骤七重新开始，若通过规则检查，如图7所示，通过封装设计程序RedPKG生成符合行业规范的生产加工文件、数据交换文件，如Gerber、ODB++、钻孔表、PDF文件后完成产品设计、文件归档。
步骤三中所述设置RedPAD焊盘数据是指创建焊盘时，打开焊盘生成子程序RedPAD，点击创建焊盘命令，根据所需的焊盘创建的焊盘形状、大小。焊盘数据具体包括如下特征：通孔、表贴、过孔、盲埋孔、背钻孔、沉孔、平头孔等等。
步骤四中所述设定封装设计参数以及生成边界框，参数包括封装的设计单位，封装内焊盘放置位置，所有焊盘的X、Y轴坐标、所有焊盘间X、Y轴的间距、以及每个焊盘的名字，生成边界框是指设定封装长和宽的数值。
所述SIP导入生成子程序，根据上述步骤三设置的焊盘数据，以及上述步骤四设定封装设计参数以及生成边界框，根据相关网络飞线的算法、公式生成预设的Package封装。
所述封装设计程序RedPKG主菜单栏添加封装布线交互功能菜单，连线时，执行封装布线交互功命令，通过鼠标点击焊盘拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接。
所述封装设计程序RedPKG主菜单栏添加层叠设置功能菜单，设置层叠时，可以支持多导体层、介质层、平面层、裸片层等。可以让用户自定义来适应多级腔体和芯片堆叠。
所述封装设计程序RedPKG主菜单栏添加键合线连接功能菜单，连线时，执行键合线连接命令，使用鼠标拖出一条键合线连接芯片即die裸片与封装。
所述封装设计程序RedPKG主菜单栏添加铺铜功能菜单，铺铜时，执行铺铜命令，使用鼠标拖出相应的多边形区域，并设置铺铜区域的网络属性。
所述封装设计程序RedPKG主菜单栏添加封装规则检查功能菜单，执行封装规则检查命令，检测出电子芯片封装设计软件工作区域内的封装芯片出现的间距过近、短路、断路的情况，并即时反馈结果给设计人员。
所述封装设计程序RedPKG主菜单栏添加导入功能菜单以支持第三方文件导入、导出，执行导入命令，可以导入第三方文件便于不同封装设计软件间的协同设计开发。
软件开发技术人员通过在封装设计程序RedPKG主菜单栏添加封装布线交互功能菜单，封装布线交互功能包括封装布线交互功命令子目录，连线时，执行封装布线交互功命令，使用鼠标点击焊盘拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接。
软件开发技术人员通过在封装设计程序RedPKG主菜单栏添加键合线连接功能菜单，键合线连接功能包括键合线连接命令子目录，连线时，执行键合线连接命令，使用鼠标拖出一条键合线连接芯片即die裸片与封装。
软件开发技术人员通过在封装设计程序RedPKG主菜单栏添加铺铜功能菜单，铺铜功能包括铺铜命令子目录，铺铜时，执行铺铜命令，使用鼠标拖出相应的多边形区域，并设置铺铜区域的网络属性。
所述封装设计程序RedPKG主菜单栏添加封装规则检查功能菜单，执行封装规则检查命令，检测出电子芯片封装设计软件工作区域内的封装芯片出现间距过近、短路、断路的情况，并即时反馈结果给设计人员。
软件开发技术人员通过在封装设计程序RedPKG主菜单栏添加导入功能菜单，导入功能包括导入命令子目录，执行导入命令，可以导入第三方文件便于不同封装设计软件间的协同设计开发。
如图8所示，封装设计程序RedPKG为：
(1）设置单位与焊盘调用路径：RedPKG软件中可以设置毫米、微米、纳米、英寸、密尔五个单位。焊盘调用路径指的是调用在硬盘上焊盘所保存文件夹的位置，例如C:\Users\mk2ly\Desktop\footprint lib\PAD
(2）设定封装设计参数：指的是新建、编辑封装基板上与Pcb连接的焊盘大小、设定每个焊盘各自的X、Y轴坐标。所有焊盘间X、Y轴的间距、以及每个焊盘的名字。
(3）设定封装生成边界框：边界框是指设定封装长和宽的数值。一般为矩形区域，也可以设定特殊的图形区域。
(4）通过SIP生成程序，导入相应封装和芯片即die裸片：在SIP生成子程序中会按照用户设置的网络名，根据相关算法生成封装引脚和芯片即die裸片上pad所对应的最优化网络关系，通过执行SIP生成命令后，会在RedPKG软件的工作设计区域内，在用户自己所设定的边界框内，并在该芯片即die裸片上生成所有pad与相关Package封装引脚的对应网络关系。
(5）调整层叠，布线及键合线连接：根据Die的数量与所添加的封装、叠Die方式确定基板的物理层叠结构;布线指的是执行封装布线交互功命令，使用鼠标点击焊盘可从上拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接。键合线连接指的是, 使用金属丝进行引线键合，金属丝可选取金线、铝线等金属材料,利用热压或超声能源,完成微电子器件中固态电路内部互连接线的连接,即芯片与电路或引线框架之间的连接，即芯片与电路之间的连接。
(6）保存封装文件
(7）设置规则检查：包括布线约束，布局约束，电气规则例如检查短路、检查单节点网络、检查网络是否有驱动信号、检查管脚连接是否有冲突，物理的线宽，线距，以及制造的Bonding 线规则。
如图9所示，焊盘生成子程序RedPAD：
(1）设置单位：RedPad软件中可以设置毫米、微米、纳米、英寸、密尔五个单位。精度可以精确到小数点后4位。
(2）选择焊盘类型：有通孔焊盘、贴片焊盘，槽孔、Via孔、机械孔、定位孔等
(3）设置钻孔参数：可以设置钻孔的形状，是否为金属化通孔，钻孔尺寸。
(4）调整pad的层叠：默认通孔焊盘有以下层叠：START LAYER，INTENAL LAYER，ENDLAYER，SOLDERMASK_TOP，SOLDERMASK_BOTTOM，PASTEMASK_TOP，PASTEMASK_BOTTOM。贴片焊盘有以下层叠START LAYER，SOLDERMASK_TOP，SOLDERMASK_BOTTOM，PASTEMASK_TOP，PASTEMASK_BOTTOM。也可以支持用户自定义添加层叠。
(5）设置焊盘数据：设置焊盘的形状和大小尺寸。
(6）保存焊盘文件。
如图10所示，SIP导入生成子程序：
(1）定义可获取的封装名：在SIP导入生成子程序添加所需要的相关封装名字。
(2）设定封装焊盘与芯片即die裸片各自的坐标：为之后能在封装设计程序RedPKG中生成焊盘提供坐标。
(3）设定封装焊盘与芯片即die裸片对应的网络关系：通过软件相关网络飞线的算法、公式来生成它们最优化的网络关系。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种芯片封装设计的方法，其特征在于：包括以下步骤：
步骤一：利用标准编程语言开发封装设计程序RedPKG，焊盘生成子程序RedPAD，SIP导入生成子程序；
步骤二：利用上述步骤开发的封装设计程序RedPKG，焊盘生成子程序RedPAD，SIP导入生成子程序；所述封装设计程序RedPKG主要实现对电子芯片封装设计软件工作区域内进行封装符号的创建、添加、编辑和保存；所述焊盘生成子程序RedPAD主要实现对电子芯片封装设计软件所需的焊盘进行创建、添加、编辑和保存；所述SIP导入生成子程序主要实现电子芯片封装设计软件工作区域内按照事前设定的参数生成预设的Package封装；
步骤三：在焊盘生成子程序RedPAD上创建焊盘数据；
步骤四：在封装设计程序RedPKG上设定封装设计参数以及生成边界框；
步骤五：执行SIP导入生成子程序实现excel参数的导入功能，在边界框内将芯片上的pad所对应的网络关联到相应Package封装的引脚上；
步骤六：完成封装网络关系的处理：当SIP导入后，封装的基板和芯片即die裸片上的焊盘会生成大量的飞线，即相关网络关系的指示线，需要设计人员进一步操作例如布线、铺铜、连接键合线将有对应网络关系的实体连到一起，经过简单旋转、移动就能实现封装快速网络关系处理；
步骤七：调整层叠，布线及键合线连接：根据Die裸片的数量与所添加的封装、叠Die裸片方式确定基板的物理层叠结构，例如有多Die裸片腔体的情况下，可以增加层叠数，布线指的是操作封装布线交互功命令，使用鼠标点击焊盘可从上拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接；键合线连接指的是使用金属丝进行引线键合，金属丝可选取金线、铝线等金属材料,利用热压或超声能源,完成微电子器件中固态电路内部互连接线的连接,即芯片与电路或引线框架之间的连接；
步骤八：保存封装文件：当芯片封装初步设计完成后，执行保存命令就可将这个文件保存到指定的路径下；
步骤九：设置规则检查：包括布线约束，布局约束，电气规则，例如检查短路、检查单节点网络、检查网络是否有驱动信号、检查管脚连接是否有冲突，物理的线宽，线距和高度，以及Bonding 线规则；若出现规则检查出现问题则回到步骤七重新开始，若通过规则检查，通过封装设计程序RedPKG生成符合行业规范的生产加工文件、数据交换文件，如Gerber、ODB++、钻孔表、PDF文件后完成产品设计、文件归档。
2.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：
所述封装设计程序RedPKG通过C++语言编写，所述焊盘生成子程序RedPAD通过C++语言编写，所述SIP导入生成子程序通过C++语言编写。
3.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：步骤三中的所述焊盘数据包括焊盘形状和大小。
4.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：步骤四中所述设定封装设计参数包括封装的设计单位，封装内焊盘放置位置，所有焊盘的X、Y轴坐标、所有焊盘间X、Y轴的间距、以及每个焊盘的名字，所述生成边界框是指设定封装长和宽的数值。
5.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述SIP导入生成子程序，根据上述步骤三设置的焊盘数据，以及上述步骤四设定封装设计参数以及生成边界框，根据相关网络飞线的算法、公式生成预设的Package封装。
6.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述封装设计程序RedPKG主菜单栏添加封装布线交互功能菜单，连线时，执行封装布线交互功命令，通过鼠标点击焊盘拖曳出一条电气网络属性的线段，再点击其他拥有相同网络属性的焊盘，即可完成相同网络的电气连接。
7.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述封装设计程序RedPKG主菜单栏添加层叠设置功能菜单，设置层叠时，可以支持多导体层、介质层、平面层、裸片层等。可以让用户自定义来适应多级腔体和芯片堆叠。
8.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述封装设计程序RedPKG主菜单栏添加键合线连接功能菜单，连线时，执行键合线连接命令，使用鼠标拖出一条键合线连接芯片与封装。
9.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述封装设计程序RedPKG主菜单栏添加铺铜功能菜单，铺铜时，执行铺铜命令，使用鼠标拖出相应的多边形区域，并设置铺铜区域的网络属性。
10.根据权利要求1所述的一种芯片封装设计的方法，其特征在于：所述封装设计程序RedPKG主菜单栏添加封装规则检查功能菜单，执行封装规则检查命令，检测出电子芯片封装设计软件工作区域内封装芯片出现间距过近、短路、断路的情况，并即时反馈结果给设计人员。
CN202310439986.1A 2023-04-23 2023-04-23 一种芯片封装设计的方法 Pending CN116484800A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310439986.1A CN116484800A (zh) 2023-04-23 2023-04-23 一种芯片封装设计的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310439986.1A CN116484800A (zh) 2023-04-23 2023-04-23 一种芯片封装设计的方法

Publications (1)

Publication Number Publication Date
CN116484800A true CN116484800A (zh) 2023-07-25

Family

ID=87218984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310439986.1A Pending CN116484800A (zh) 2023-04-23 2023-04-23 一种芯片封装设计的方法

Country Status (1)

Country Link
CN (1) CN116484800A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117113923A (zh) * 2023-10-25 2023-11-24 苏州赛米德半导体科技有限公司 一种优化焊盘坐标文件生成的方法、装置及存储介质
CN117371073A (zh) * 2023-10-07 2024-01-09 上海弘快科技有限公司 一种实现芯片封装设计泪滴的方法
CN118153506A (zh) * 2024-05-09 2024-06-07 上海合见工业软件集团有限公司 一种焊盘数据交换方法、装置、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608638A (en) * 1995-02-06 1997-03-04 Advanced Micro Devices Device and method for automation of a build sheet to manufacture a packaged integrated circuit
CN105938507A (zh) * 2016-04-14 2016-09-14 深圳市明信测试设备有限公司 一种辅助pcb设计软件的系统及方法
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计系统
CN112989744A (zh) * 2021-02-08 2021-06-18 泰凌微电子(上海)股份有限公司 一种半导体芯片的封装设计方法以及装置
CN114582823A (zh) * 2020-11-30 2022-06-03 爱思开海力士有限公司 半导体芯片和包括该半导体芯片的半导体封装

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608638A (en) * 1995-02-06 1997-03-04 Advanced Micro Devices Device and method for automation of a build sheet to manufacture a packaged integrated circuit
CN105938507A (zh) * 2016-04-14 2016-09-14 深圳市明信测试设备有限公司 一种辅助pcb设计软件的系统及方法
CN111967217A (zh) * 2020-08-14 2020-11-20 上海弘快科技有限公司 一种可以实现原理图电气互连的设计系统
CN114582823A (zh) * 2020-11-30 2022-06-03 爱思开海力士有限公司 半导体芯片和包括该半导体芯片的半导体封装
CN112989744A (zh) * 2021-02-08 2021-06-18 泰凌微电子(上海)股份有限公司 一种半导体芯片的封装设计方法以及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王艳;张晓林;: "双层芯片叠层封装的EDA仿真设计", 电子与封装, no. 11, 20 November 2007 (2007-11-20) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117371073A (zh) * 2023-10-07 2024-01-09 上海弘快科技有限公司 一种实现芯片封装设计泪滴的方法
CN117113923A (zh) * 2023-10-25 2023-11-24 苏州赛米德半导体科技有限公司 一种优化焊盘坐标文件生成的方法、装置及存储介质
CN117113923B (zh) * 2023-10-25 2024-01-23 苏州赛米德半导体科技有限公司 一种优化焊盘坐标文件生成的方法、装置及存储介质
CN118153506A (zh) * 2024-05-09 2024-06-07 上海合见工业软件集团有限公司 一种焊盘数据交换方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
CN116484800A (zh) 一种芯片封装设计的方法
CN1848122B (zh) 芯片与封装基板的布局数据集合的整合式检错方法及系统
CN110197019B (zh) 基于系统封装技术的工艺设计方法、系统、介质及设备
CN103579022B (zh) 半导体封装件的结构及制法
US8250506B2 (en) Bondwire design
CN103474361B (zh) 一种嵌入式有源埋入功能基板的封装工艺及封装结构
CN107646141A (zh) 用于堆叠封装的具有凹陷导电接触部的集成电路结构
CN100428251C (zh) 再使用现有光罩设计的晶片封装设计方法
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN103688350A (zh) 嵌入pcb基板的芯片模块
CN110459521A (zh) 覆晶封装基板和电子封装件
CN116663479A (zh) 一种PCB-Package协同设计方法
CN100511244C (zh) 零部件安装基板用分析方法
CN208923094U (zh) 一种多层功率器件叠层封装结构
CN115377076A (zh) 一种ddr3存储微模组的布线结构和方法
CN114093810A (zh) 芯片及其设计方法
CN203491244U (zh) 一种封装结构
CN107209792A (zh) 三维集成电路堆叠
JP2005050072A (ja) Ｃａｄデータ変換方法、ｃａｄデータ変換システムおよびｃａｄデータ変換プログラム、ならびに電子回路基板の製造方法
Hurt et al. A computer-aided design system for hybrid circuits
Brandtner et al. Chip/package/board co-design methodology applied to full-custom heterogeneous integration
US8370777B2 (en) Method of generating a leadframe IC package model, a leadframe modeler and an IC design system
CN118201221A (zh) 一种模块化的pcb设计方法
Mandavia Implementing Embedded Component from Concept-To-Manufacturing
JP2021152698A (ja) 半導体デバイスのモデルデータの生成方法及び半導体デバイス解析システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination