CN107646141A - 用于堆叠封装的具有凹陷导电接触部的集成电路结构 - Google Patents

用于堆叠封装的具有凹陷导电接触部的集成电路结构 Download PDF

Info

Publication number
CN107646141A
CN107646141A CN201580080299.9A CN201580080299A CN107646141A CN 107646141 A CN107646141 A CN 107646141A CN 201580080299 A CN201580080299 A CN 201580080299A CN 107646141 A CN107646141 A CN 107646141A
Authority
CN
China
Prior art keywords
package
electrically conducting
parts
individual electrically
conducting contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580080299.9A
Other languages
English (en)
Inventor
K-O·李
I·A·萨拉马
R·S·维斯瓦纳特
R·L·赞克曼
B·萨比
S·C·J·查瓦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107646141A publication Critical patent/CN107646141A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本文所公开的是用于堆叠封装(PoP)的具有凹陷的导电接触部的集成电路(IC)结构。例如，一种IC结构可以包括：具有第一阻挡表面的IC封装；设置于第一阻挡表面中的凹陷，其中凹陷的底部包括第二阻挡表面；位于第一阻挡表面处的第一多个导电接触部；以及位于第二阻挡表面处的第二多个导电接触部。可以公开和/或主张其它实施例。

Description

用于堆叠封装的具有凹陷导电接触部的集成电路结构
技术领域
本公开总体上涉及集成电路(IC)领域，并且更具体而言，涉及用于堆叠封装(PoP)的具有凹陷导电接触部的IC结构。
背景技术
堆叠封装(PoP)结构有时用于减小集成电路器件的覆盖面积。然而，常规PoP结构的高度对于诸如智能电话之类的小形状因数设置而言可能过大。
附图说明
通过以下具体实施方式，结合附图，将容易理解实施例。为了方便该描述，类似的附图标记指示类似的结构元件。在附图的图示中通过举例而非限制的方式示出了实施例。
图1为根据各实施例的IC封装的一部分的截面侧视图。
图2为根据各实施例的具有堆叠封装(PoP)结构的集成电路(IC)结构的一部分的截面侧视图。
图3-图12是根据各实施例的在生产工序中的各个阶段处的IC结构的截面侧视图。
图13-图14是根据各实施例的在组装工序中的各个阶段处的IC结构的截面侧视图。
图15是根据各实施例的制造IC封装的方法的流程图。
图16是根据各实施例的制造具有PoP结构的IC结构的方法的流程图。
图17为根据各实施例的IC封装的一部分的截面侧视图。
图18为根据各实施例的具有PoP结构的IC结构的一部分的截面侧视图。
图19是可以包括本文中公开的IC封装和结构中的任一种中的一个或多个的示例性计算装置的方框图。
具体实施方式
本文所公开的是用于堆叠封装(PoP)的具有凹陷导电接触部的集成电路(IC)结构、以及相关结构和方法。本文公开的实施例中的各个实施例可以实现一种IC结构，其中，一个IC封装设置在另一个IC封装的凹陷中，并且所述IC封装经由具有精细间距的导电接触部而被电耦合在凹陷中。
PoP结构已经被用于为诸如智能电话和平板计算机之类的小形状因数装置提供高密度逻辑(例如，通过堆叠存储器部件)。然而，现有的PoP互连技术不能缩放以提供新世代计算装置(例如，具有多核应用处理器的计算装置)所需的存储器带宽。例如，已经尝试通过使用非常高的铜柱或支柱连接第一封装和第二封装来使存储器器件“夹”在第一封装和第二封装之间，并且存储器器件之间具有足够的间隙。该方式需要使用镀铜工艺来形成铜柱，并且是昂贵又耗时的。另外还尝试通过如下方式在第一和第二封装之间容纳存储器器件：利用由第一封装上的第一层焊料凸块、耦合到第一层焊料凸块的内插器、以及(第二封装耦合到的)内插器上的第二层焊料凸块所形成的结构来连接两个封装；在这种方法中，内插器用于扩展第一和第二封装之间的间隙。由于需要独立制造内插器并组装复杂的PoP结构，该方法非常繁琐。此外，随着间距减小并且导电接触部变得彼此更接近，在该方法中使用焊料球在制造期间带来了桥接的风险。在封装翘曲期间出现桥接的风险和故障的可能性还限制了将现有互连技术(例如，在模制通孔顶部堆叠较小尺寸的焊料球)用于精细间距应用。
本文公开的各实施例采用了完全不同的方式：在底部封装中采用凹陷以创建足够的空间，从而可以插入另一个部件。一些这种实施例可以减小IC结构的总体高度并实现高密度互连，而不需要昂贵且复杂的制造操作。
在以下具体实施方式中将引用附图，附图形成具体实施方式的一部分，其中在所有附图中类似附图标记指示类似部分，并且在附图中以举例方式示出了可以实践的实施例。应当理解，可以利用其它实施例并且可以进行结构或逻辑上的改变，而不脱离本公开的范围。因此，以下具体实施方式不应该被理解为限制性的意义，并且实施例的范围仅由所附权利要求及其等同物来限定。
各种操作可以按照最有助于理解所主张主题的方式依次被描述为多个分立的动作或操作。然而，描述的次序不应被理解为暗示这些操作必然依赖于次序。具体而言，可以不按照所呈现的次序执行这些操作。可以按照与所描述的实施例不同的次序执行所描述的操作。在额外的实施例中，各种额外的操作可以被执行和/或所描述的操作可以被省略。
出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
该描述使用了短语“在实施例中”，其可以指相同或不同的实施例中的一个或多个。此外，结合本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。
如本文所使用的，术语“封装”可以指具有支撑外壳和将部件连接到电路板的电接触部的集成电路部件。
图1为根据各实施例的IC封装100的一部分的截面侧视图。IC封装100可以具有第一阻挡表面102和设置于第一阻挡表面102中的凹陷106。凹陷106的底部108可以包括第二阻挡表面104。一个或多个导电接触部110可以位于第一阻挡表面102处，并且一个或多个导电接触部112可以位于第二阻挡表面104处。根据任何适当的已知技术，第一阻挡表面102和第二阻挡表面104可以形成在堆积材料190上，并且可以被图案化以分别暴露导电接触部110和112。在一些实施例中，导电接触部112可以提供第一层互连(FLI)，并且第二导电接触部110可以提供堆叠封装互连。可以将任何适当的堆积材料用于本文所讨论的堆积材料，所述适当的堆积材料例如味之素(Ajinomoto)堆积膜(ABF)和预制备堆积膜。在堆积材料190中可以包括其它结构，例如通孔、导电接触部、其它器件或任何其它适当的电或绝缘结构(示出了其中的一些非限制性示例)。
IC封装100可以具有核，或者可以是无核封装。凹陷106可以具有深度198(在第一阻挡表面102的“顶部”和第二阻挡表面104的“顶部”之间所测量的)。凹陷106的深度198可以采取任何适当值(并且如下文参考图3-图14所述，可以通过在制造期间改变堆积厚度或叠置体的数量而容易地调节该深度198)。例如，在一些实施例中，凹陷106可以具有处于50微米和300微米之间的深度198。
在一些实施例中，至少两个导电接触部112可以位于第二阻挡表面104处，并且可以间隔开小于35微米的距离194，尽管可以使用任何适当的间距。在一些实施例中，距离194可以在30微米和200微米之间。在一些实施例中，至少两个导电接触部110可以设置于第一阻挡表面102上，并且可以间隔开小于35微米的距离192，尽管可以使用任何适当的间距(例如，在100和400微米之间)。导电接触部110和导电接触部112中的一个或多个可以由铜形成(例如，作为铜焊盘)。
图2为根据各实施例的具有PoP结构的IC结构200的一部分的截面侧视图。如所示，IC结构200可以包括IC封装100的实施例。图2中所示的IC封装100可以包括核202，并且堆积材料和导电结构位于核202的两侧292和294上。通孔和其它导电元件可以允许电信号从核的一侧行进到另一侧。尽管图2的IC结构200被示为具有核，但参考IC结构200所讨论的结构(尤其是参考IC结构200的侧面292所讨论的结构)可以用于形成无核IC结构，并且容易使用本文公开的技术来形成无核实施例。此外，尽管图2中示出了特定数量的IC封装，但可以利用本文公开的技术根据需要形成具有更少或更多封装(例如，设置于凹陷中)的IC结构。下文参考图17-图18来讨论一些这种实施例的示例。
如上面参考图1所述的，图2的IC封装100可以具有第一阻挡表面102和设置于第一阻挡表面102中的凹陷106。凹陷106的底部108可以包括第二阻挡表面104。一个或多个导电接触部110可以位于第一阻挡表面102处，并且一个或多个导电接触部112可以位于第二阻挡表面104处。
IC封装100可以包括沿轴212设置于核202和第一阻挡表面102之间的第一堆积部分204。第一堆积部分204可以具有距离206(沿轴212在核202和第一阻挡表面102之间所测量的)。IC封装100可以包括沿轴212设置于核202和第二阻挡表面104之间的第二堆积部分208。可以使用一系列堆积沉积操作来形成第一堆积部分204和第二堆积部分208，如下文参考图3-图6所述。具体而言，堆积的第一阶段可以提供第二堆积部分208，而第一堆积部分204可以通过堆积的第一阶段与堆积的第一阶段之后的堆积第二阶段的组合来提供。第二堆积部分208可以具有厚度210(沿轴212在核202和第二阻挡表面104之间所测量的)。距离206可以大于厚度210。如图2所示，第一堆积部分204可以包括布置于其中并与导电接触部110电接触的若干电气结构，例如通孔和导电焊盘。第二堆积部分208也可以包括布置于其中并与导电接触部112电接触的若干电气结构，例如通孔和导电焊盘。
图2的IC结构200还包括布置于核202的侧面292上的IC部件214。IC部件214可以是任何适当的IC部件，例如片上系统(SoC)、应用处理器等。在一些实施例中，IC部件214可以是裸管芯。在其它实施例中，IC部件214可以是晶片级别的芯片尺寸封装。IC部件214可以具有第一表面216、与第一表面216相对设置的第二表面218、以及位于第二表面218处的一个或多个导电接触部220。IC部件214可以至少部分位于凹陷106中并被布置成使得IC部件214的导电接触部220中的一个或多个耦合到IC封装100的导电接触部112中的对应的一个或多个。具体而言，导电接触部220可以设置于IC结构200的导电接触部112和第一表面216之间。在图2中，导电接触部220被图示为经由设置于第二阻挡表面104的导电接触部112上(例如，在图案化的第二阻挡表面104所形成的孔径中)的焊料球252而耦合到导电接触部112。
第一堆积部分204的厚度(由距离206代表)可以是导电接触部110与核202间隔开的距离。在IC部件214耦合到IC封装100时，导电接触部220可以与核202间隔开距离226。在一些实施例中，距离226可以小于距离206。
图2的IC结构200还包括布置于核202的侧面292上的IC封装228。IC封装228可以是任何适当的IC封装，例如，存储器器件。IC封装228可以包括封装基板296，在其上设置管芯290。管芯290例如可以是硅芯片，并且可以经由引线接合、倒装芯片耦合或任何其它适当的技术耦合到封装基板296。在一些实施例中，可以利用环氧树脂模制化合物(未示出)对管芯290进行二次注塑(overmold)。在一些实施例中，多个管芯290或其它部件可以设置在IC封装228上。
IC封装228可以具有第一表面230、与第一表面230相对设置的第二表面232、以及位于第二表面232处的一个或多个导电接触部234。IC封装228可以耦合到IC封装100，以使IC部件214设置于IC封装100和IC封装228之间。具体而言，导电接触部234中的一个或多个可以耦合到导电接触部110中的对应的一个或多个。具体而言，导电接触部234可以设置于导电接触部110和IC封装228的第一表面230之间。在图2中，导电接触部234被图示为经由设置于第一阻挡表面102的导电接触部110上(例如，在图案化的第一阻挡表面102所形成的孔径中)的焊料球242而耦合到导电接触部110。
IC封装228的第二表面232可以与IC封装100的第一阻挡表面102间隔开距离236。IC部件214的第一表面216可以与IC封装100的第二阻挡表面104间隔开距离298。在一些实施例中，距离236可以小于距离298。在一些实施例中，距离236可以小于250微米。
如上所述，凹陷106的深度可以采取任何适当的值。具体而言，可以根据要设置在凹陷106中的IC部件(例如，IC部件214)的高度和/或IC封装100与耦合到第一阻挡表面102的导电接触部110的另一个IC封装(例如，IC封装228)之间的预期间距来选择凹陷106的深度。在一些实施例中，凹陷106可以足够深，以使IC部件214的第一表面216可以设置在第一阻挡表面102的水平面“下方”。在其它实施例(例如图2中所示的实施例)中，IC部件214的第一表面216可以被布置在第一阻挡表面102的水平面“上方”。
图3-图12是根据各实施例的在生产工序中的各个阶段处的IC结构的截面侧视图。具体而言，图3-图12所示的生产工序被示为生产图2的IC封装100。然而，这仅仅是例示性的，并且下文参考图3-图12所述的操作可以用于制造任何适当的IC结构。此外，各种生产操作将被论述为在具有核的结构一侧上被执行，但各种操作也将被例示为在该结构的另一侧上被执行。本领域技术人员将理解，可以在该结构的任一侧上执行任何适当的操作以形成任何适当的结构。此外，尽管下文参考图3-图12所述的各种生产操作是按照特定次序论述的，但可以按照任何适当次序执行生产操作。
图3示出了具有布置于其中的堆积材料316和电结构312的包括核202的结构300。结构300还可以包括延伸通过核202以将核202的任一侧上的部件电耦合的电结构。结构300可以包括设置于表面310处的第一区域408中的一个或多个导电接触部112以及设置于表面310处的第二区域410中的一个或多个导电材料部分308。导电接触部112和导电材料部分308可以由相同的材料(例如，铜)形成。第一区域408和第二区域410可以在表面310上不重叠。可以使用任何适当的常规基板构建工艺来形成结构300。
图4示出了在结构300的表面310的第一区域408的至少一些之上提供阻焊剂以形成第二阻挡表面104之后的结构400。可以对第二阻挡表面104进行图案化以包围导电接触部112并暴露导电接触部112。第二阻挡表面104可以不接触第二区域410中的导电材料部分308。
图5示出了将释放层502提供在结构400的第一区域408之上以使第二阻挡表面104设置在释放层502和核202之间之后的结构500。释放层502可以不接触第二区域410中的导电材料部分308。在一些实施例中，提供释放层502可以包括对释放层502进行锡膏印刷。在其它实施例中，提供释放层502可以包括层压释放层502。用于释放层502的材料可以对第二阻挡表面104和导电接触部112具有弱粘附力，以使其在稍晚的制造操作中可以容易被去除(例如，如下文参考图9所述)。任何适当的释放材料可以用于本文公开的释放层，例如环氧树脂、硅树脂或带有碳基颗粒或纤维的石蜡基树脂。释放材料可以具有较差的与堆积膜(例如，预制膜)和铜的粘附力。
图6示出了在向结构500提供堆积材料以及形成额外的导电结构610和导电接触部110之后的结构600。具体而言，堆积材料可以包括向第一区域408提供的堆积材料602和在第二区域410之上提供的堆积材料608。尽管堆积材料602和堆积材料608是独立标识的，但可以在一个或多个连续和/或共同制造操作中提供堆积材料602和堆积材料608。可以提供堆积材料602，以使释放层502设置在堆积材料602和核202之间。替代地，可以通过提供堆积材料(例如，通过沉积堆积材料、钻掉或以其它方式去除堆积材料的一部分，形成导电结构，然后重复该过程)来形成导电结构610(例如，导电焊盘和通孔)。可以在第二区域410之上形成导电接触部110。可以不在设置于释放层502“上方”的堆积材料602中或上形成导电接触部或其它导电结构。
图7示出了在将第一阻挡表面102形成在结构600上之后的结构700。如上文参考图1和图2所述，可以对第一阻挡表面102进行图案化以暴露第二区域410之上的导电接触部110。在第一区域408之上可以不施加阻焊剂。
图8示出了在将结构700的位于第一区域408之上的堆积材料602向下切割到释放层502并包括释放层502之后的结构800。在一些实施例中，可以通过激光切割第一区域的边界处的堆积材料602来执行对堆积材料602的切割。在一些实施例中，用于切割堆积材料602和释放层502的激光能量可以切割通过释放层502并在达到硬金属(例如，导电接触部112的铜)时停止。切割能够进行到的深度可以取决于用于执行切割的激光的功率。在其它实施例中，可以通过在第一区域的边界处对堆积材料602进行机械布线来执行对堆积材料602的切割。注意，图8是一种结构的截面侧视图；在从“顶部”观察时，可以切割堆积材料602以形成任何期望形状(例如，矩形)，并由此形成具有任何期望覆盖面积的凹陷，如下所述。
图9示出了在去除结构800的释放层502和设置于释放层502上的堆积材料602之后的结构900。当在切割之后释放层502的边缘被暴露时，可以通过机械方式提起释放层502并从第二阻挡表面104“剥离”释放层502，同时去除堆积材料602。在去除释放层502和堆积材料602时，可以形成凹陷106并且可以在凹陷106的底部108暴露导电接触部112，第一区域408之上的阻焊剂提供第二阻挡表面104。结构900可以是上文参考图1所述的IC封装100的实施例。具体而言，结构900可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110、以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。凹陷106的深度是设置于释放层502上的堆积材料602的厚度的函数。于是，可以在制造期间通过调节与在沉积释放层502之后形成的每层和/或若干层(例如，若干叠置体)一起沉积的堆积材料的厚度来设置凹陷106的深度。
图10示出了在对结构900进行表面抛光之后的结构1000。在一些实施例中，表面抛光可以包括根据已知技术施加镍-钯-金(NiPdAu)涂层或铜有机物可焊性保护剂(CuOSP)涂层。具体而言，可以对导电接触部110和导电接触部112的暴露表面进行表面抛光。也可以对结构1000的其它部分进行表面抛光(例如，结构1000的“底部”上的第二级互连(SLI))。结构1000可以是上文参考图1所述的IC封装100的实施例。具体而言，结构1000可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110、以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。
图11示出了向凹陷106中的导电接触部112提供焊料球252之后的结构1100。可以使用诸如微球凸块或焊膏印刷凸块之类的常规技术来提供焊料球252。结构1100可以是上文参考图1所述的IC封装100的实施例。具体而言，结构1100可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110、以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。
图12示出了在经由焊料球252将IC部件214耦合到结构1100之后的结构1200。IC部件214可以设置于凹陷106中，并且可以包括经由焊料球252电耦合到导电接触部112的导电接触部220。结构1200可以是上文参考图1所述的IC封装100的实施例。具体而言，结构1200可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110、以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。
图13-图14是根据各实施例的在组装工序中的各个阶段处的IC结构的截面侧视图。具体而言，图13-图14所示的组装工序被示为生产图2的IC结构200。然而，这仅仅是例示性的，并且下文参考图13-图14所述的操作可以用于制造任何适当的IC结构。此外，各种生产操作将被论述为在具有核的结构的一侧上被执行，但各种操作也将被例示为在该结构的另一侧上被执行。本领域的技术人员将理解，可以在该结构的任一侧上执行任何适当的操作以形成任何适当的结构。
图13示出了在向第一阻挡表面102处的导电接触部110提供焊料球242之后的结构1300。可以使用诸如球栅阵列(BGA)附接之类的常规技术来提供焊料球242。结构1300可以是上文参考图1所述的IC封装100的实施例。具体而言，结构1300可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110、以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。
图14示出了在经由焊料球242将IC封装228耦合到结构1300之后的结构1400。IC封装228可以包括经由焊料球242电耦合到导电接触部110的导电接触部234。结构1400可以采取上文参考图2所述的IC结构200的实施例中的任一个的形式。结构1400也可以是上文参考图1所述的IC封装100的实施例。具体而言，结构1400可以形成具有第一阻挡表面102、在底部108具有第二阻挡表面104的凹陷106、位于第一阻挡表面102处的一个或多个导电接触部110以及位于第二阻挡表面104处的一个或多个导电接触部112的IC封装。
图15是根据各实施例的制造IC封装的方法1500的流程图。尽管可以参考IC封装100及其部件来论述方法1500的操作，但这仅仅出于例示的目的，并且可以利用方法1500来形成任何适当的IC封装。
在1502，可以提供结构(例如，图3的结构300)。该结构可以具有具有第一区域和第二区域的表面(例如，图3的表面310的第一区域408和第二区域410)。第一区域和第二区域可以不重叠，并且一个或多个导电接触部可以位于第一区域中的表面(例如，图3的一个或多个导电接触部112)。
在1504，可以在表面的第一区域的至少一些之上提供阻焊剂(例如，图4的结构400的第二阻挡表面104)。
在1506，可以在阻焊剂之上提供释放层(例如，图5的结构500的释放层502)。在一些实施例中，1506可以包括对释放层进行焊膏印刷。在一些实施例中，1506可以包括对释放层进行层压。
在1508，可以向第一和第二区域提供堆积材料(例如，分别为图6的结构600的第一区域408和第二区域410的堆积材料602和608)。
在1510，可以切割堆积材料和释放层(例如，切割穿过释放层502，如参考图8的结构800所示)。在一些实施例中，1510可以包括在第一区域的边界处对堆积材料和释放层进行激光切割或机械布线。
在1512，可以去除释放层和设置于释放层上的堆积材料以暴露一个或多个导电接触部(例如，如上文参考图9的结构900所述)。
在一些实施例中，方法1500还可以包括：在1508处的提供堆积材料之后并在1510处的切割堆积材料之前，在第二区域中的堆积材料中形成一个或多个导电通孔(例如，如上文参考图6所述)。在一些这种实施例中，方法1500还可以包括：在形成多个导电通孔之后在第二区域中形成多个导电接触部，以及向形成为在1512暴露的导电接触部的导电接触部提供焊料球。
图16是根据各实施例的制造具有PoP结构的IC结构的方法1600的流程图。尽管可以参考IC结构200及其部件论述方法1600的操作，但这仅仅出于例示的目的，并且可以利用方法1600来形成任何适当的IC结构。
在1602，可以提供IC封装(例如，图1的IC封装100或图9的IC结构900)。在1602处提供的IC封装可以具有：第一阻挡表面；设置于第一阻挡表面中的凹陷，其中凹陷的底部为第二阻挡表面；位于第一阻挡表面处的第一多个导电接触部；以及位于第二阻挡表面处的第二多个导电接触部(例如，设置于第一阻挡表面102中的凹陷106，凹陷106的底部108提供第二阻挡表面104，第一多个导电接触部110和第二多个导电接触部112)。
在1604，IC部件可以设置在凹陷中(例如，图2或图12的设置于凹陷106中的IC部件214)。IC部件可以具有第一表面、第二表面、以及位于第二表面处的第三多个导电接触部(例如，第一表面216、第二表面218和第三多个导电接触部220)。第三多个导电接触部可以耦合到IC封装的第二多个导电接触部，并且IC部件可以被布置为使得第三多个导电接触部设置在第二多个导电接触部与IC部件的第一表面之间(例如，如图2和图12所示)。
在一些实施例中，方法1600的IC封装可以是第一IC封装，并且方法1600还可以包括：在将IC部件设置在凹陷中之后，将第二IC封装(例如，IC封装228)附接到第一IC封装。第二IC封装可以具有第一表面、第二表面和位于第二IC封装的第二表面处的第四多个导电接触部(例如，图2的第一表面230、第二表面232和导电接触部234)。第四多个导电接触部可以耦合到第一多个导电接触部，并且第二IC封装可以被布置成使得IC部件设置在第一IC封装和第二IC封装的第二表面之间。
本文所公开的IC封装的各实施例可以包括具有位于底部的导电接触部的多个凹陷。例如，图17为根据各实施例的IC封装100的一部分的截面侧视图。类似于图1的IC封装100，图17的IC封装100可以具有第一阻挡表面102和设置于第一阻挡表面102中的凹陷106。凹陷106的底部108可以包括第二阻挡表面104。一个或多个导电接触部110可以位于第一阻挡表面102处，并且一个或多个导电接触部112可以位于第二阻挡表面104处。根据任何适当的已知技术，第一阻挡表面102和第二阻挡表面104可以形成在堆积材料190上，并且可以被图案化以分别暴露导电接触部110和112。堆积材料190中还可以包括其它结构，例如通孔、导电接触部、其它器件或任何其它适当的电或绝缘结构(为了易于例示而未示出)。
此外，图17的IC封装100可以包括设置在第一阻挡表面102中的额外的凹陷1716。凹陷1716的底部1792可以包括第三阻挡表面1708。一个或多个导电接触部1722可以位于第三阻挡表面1708处。任何期望数量的导电接触部1722可以以任何期望的布置位于第三阻挡表面1708处(例如，如下文参考图18所述)。根据任何适当的已知技术，第三阻挡表面1708可以形成在堆积材料190上，并且可以被图案化以暴露导电接触部1722。凹陷106可以具有深度1744，并且凹陷1716可以具有深度1746。在一些实施例中，深度1744和深度1746可以是不同的。例如，如图17所示，深度1746可以小于深度1744。IC封装1700的凹陷、阻挡表面和导电接触部可以采用本文所公开的IC封装100的实施例中的任何实施例的形式。
本文公开的IC结构的各实施例可以包括具有带有位于底部的导电接触部的多个凹陷和/或设置于PoP结构中的单个凹陷中的多个IC部件的IC封装。例如，图18为根据各实施例的IC结构200的一部分的截面侧视图。类似于图2的IC结构200，图18的IC结构200可以包括IC封装100的实施例(如所示，图17的IC封装100)。
图18的IC结构200包括至少部分位于凹陷106中并被布置成使得IC部件214的一个或多个导电接触部220耦合到IC封装100的导电接触部112中的对应一个或多个的IC部件214(例如，根据上文参考图2所述的任何实施例)。
图18的IC结构200包括至少部分位于凹陷1716中的IC部件1802和IC部件1804。IC部件1802和IC部件1804可以在凹陷1716中彼此相邻。IC部件1802可以包括一个或多个导电接触部1812(例如，如上文参考IC部件214的导电接触部112所述)并且可以被布置成使得IC部件1812的导电接触部1812中的一个或多个耦合到IC封装100的导电接触部1722中的对应(例如，根据上文参考图2所述的任何实施例)。IC部件1804可以包括一个或多个导电接触部1814(例如，如上文参考IC部件214的导电接触部112所述)并且可以被布置成使得IC部件1804的导电接触部1814中的一个或多个耦合到IC封装100的导电接触部1722中的对应的一个或多个(例如，根据上文参考图2所述的任何实施例)。IC结构200中可以包括IC封装1806，以使得IC部件1802、1804和214设置在IC封装100和IC封装1806之间(例如，如上文参考图2的IC封装228所述)。
本公开的实施例可以被实施到使用任何IC封装或封装结构的系统中，该IC封装或封装结构可以受益于本文公开的凹陷的导电接触部和制造技术。图19示意性地示出了根据一些实施方式的计算装置1900，其可以包括根据本文公开的任何实施例形成的具有凹陷导电接触部的IC封装或封装结构。例如，图1和图17的IC封装100或图2和图18的IC结构200可以被配置为包括计算装置1900(下文论述)的存储器件1908、处理器1904或通信芯片1906。
例如，计算装置1900可以是移动通信装置或台式计算机或基于机架的计算装置。计算装置1900可以容纳诸如母板1902的板。母板1902可以包括若干部件，包括(但不限于)处理器1904和至少一个通信芯片1906。可以根据本文公开的技术将本文参考计算装置1900论述的任何部件布置成堆叠封装结构。在其它实施方式中，通信芯片1906可以是处理器1904的部分。
计算装置1900可以包括存储器件1908。在一些实施例中，存储器件1908可以包括一个或多个固态驱动器。可以包括在存储器件1908中的存储器件的示例包括易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器，ROM)、闪速存储器和大容量存储器件(例如，硬盘驱动器、光盘(CD)、数字多用盘(DVD)等)。
取决于其应用，计算装置1900可以包括可以或可以不物理和电耦合到母板1902的其它部件。这些其它部件可以包括但不限于图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)装置、罗盘、盖革计数器、加速度计、陀螺仪、扬声器和相机。
通信芯片1906和天线可以实现用于向和从计算装置1900传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示相关联的装置不包含任何线路，尽管在一些实施例中它们可能不包含。通信芯片1906可以实施若干无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修正)、长期演进(LTE)计划连同其任何修正、更新和/或修订(例如，高级LTE计划、超移动宽带(UMB)计划(也称为“3GPP2”)等)。IEEE 802.16兼容的宽带广域网(BWA)通常被称为WiMAX网络，其是表示全球微波接入互操作的缩写，是用于通过IEEE 802.16标准的一致性和互操作测试的产品的证书标记。通信芯片1906可以根据全球移动通信系统(GSM)、通用分组无线电服务(GPRS)、通用移动通信系统(UMTS)、高速分组接入(HSPA)、演进的HSPA(E-HSPA)或LTE网络而工作。通信芯片1906可以根据用于GSM演进的增强数据(EDGE)、GSM EDGE无线电接入网络(GERAN)、通用陆地无线电接入网络(UTRAN)或演进的UTRAN(E-UTRAN)而工作。通信芯片1906可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进-数据优化(EV-DO)、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议而工作。在其它实施例中，通信芯片1906可以根据其它无线协议而工作。
计算装置1900可以包括多个通信芯片1906。例如，第一通信芯片1906可以专用于诸如Wi-Fi和蓝牙的较短距离无线通信，并且第二通信芯片1906可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO等较长距离无线通信。在一些实施例中，通信芯片1906可以支持有线通信。例如，计算装置1900可以包括一个或多个有线服务器。
计算装置1900的处理器1904和/或通信芯片1906可以包括集成电路(IC)封装中的一个或多个管芯或其它部件。这种IC封装可以使用本文公开的任何技术(例如，使用本文公开的凹陷结构)与另一个IC部件和/或IC封装耦合。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
在各种实施方式中，计算装置1900可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话机、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频录像机。在其它实施方式中，计算装置1900可以是处理数据的任何其它电子装置。在一些实施例中，可以在高性能计算装置中实施本文公开的凹陷的导电接触部。
以下段落提供了本文所公开的实施例的示例。
示例1是一种IC结构，包括：具有第一阻挡表面的IC封装；设置于第一阻挡表面中的凹陷，其中凹陷的底部包括第二阻挡表面；位于第一阻挡表面处的第一多个导电接触部；以及位于第二阻挡表面处的第二多个导电接触部。
示例2可以包括示例1的主题，并可以进一步指定：IC封装还包括：沿轴设置在IC封装的核与第一阻挡表面之间的第一堆积部分；以及沿所述轴设置在IC封装的核与第二阻挡表面之间的第二堆积部分；并且第一堆积部分沿所述轴的厚度大于第二堆积部分沿所述轴的厚度。
示例3可以包括示例1-2中任一个的主题，并可以进一步包括：IC部件，该IC部件具有第一表面、与IC部件的第一表面相对的第二表面、以及位于IC部件的第二表面处的第三多个导电接触部；其中第三多个导电接触部耦合到第二多个导电接触部，并且IC部件被布置成使得第三多个导电接触部设置在第二多个导电接触部与IC部件的第一表面之间。
示例4可以包括示例3的主题，并可以进一步指定：第二多个导电接触部中的至少两个间隔开小于35微米的距离。
示例5可以包括示例3-4中任一个的主题，并可以进一步指定：第一多个导电接触部与IC封装的核间隔开第一距离，第三多个导电接触部与IC封装的核间隔开第二距离，并且第二距离小于第一距离。
示例6可以包括示例3-5中任一个的主题，并可以进一步指定：IC部件是片上系统。
示例7可以包括示例3-6中任一个的主题，并可以进一步指定：所述IC封装为第一IC封装，并且所述IC结构还包括第二IC封装，所述第二IC封装具有第一表面、与第二IC封装的第一表面相对的第二表面以及位于第二IC封装的第二表面处的第四多个导电接触部；其中第四多个导电接触部耦合到第一多个导电接触部，并且第二IC封装被布置成使得IC部件设置在第一IC封装和第二IC封装的第二表面之间。
示例8可以包括示例7的主题，并可以进一步指定：第二IC封装的第二表面与第一IC封装的第一阻挡表面间隔开第一距离，IC部件的第一表面与第一IC封装的第二阻挡表面间隔开第二距离，并且第一距离小于第二距离。
示例9可以包括示例7-8中任一个的主题，并可以进一步指定：第一多个导电接触部中的至少两个间隔开小于35微米的距离。
示例10可以包括示例7-9中任一个的主题，并且还可以包括与第二多个导电接触部之一物理接触并且还与第四多个导电接触部之一物理接触的焊料球。
示例11可以包括示例7-10中任一个的主题，并可以进一步指定：第二IC封装为存储器器件。
示例12可以包括示例7-11中任一个的主题，并可以进一步指定：第二IC封装的第二表面和第一阻挡表面之间的距离小于250微米。
示例13可以包括示例1-11中任一个的主题，并可以进一步指定：第二多个导电接触部包括多个铜焊盘。
示例14可以包括示例1-13中任一个的主题，并可以进一步指定：所述IC封装是无核的。
示例15是一种制造IC封装的方法，包括：提供具有表面的结构，其中所述表面具有第一区域和第二区域，第一区域和第二区域在所述表面上不重叠，并且多个导电接触部在第一区域中位于所述表面处；在第一区域的至少一些之上提供阻焊剂；在提供阻焊剂之后，在第一区域之上提供释放层；在第一区域和第二区域之上提供堆积材料；切割堆积材料和释放层；以及去除释放层和设置于释放层上的堆积材料以暴露多个导电接触部。
示例16可以包括示例15的主题，并可以进一步指定：提供释放层包括对释放层进行焊膏印刷。
示例17可以包括示例15-16中任一个的主题，并可以进一步指定：提供释放层包括对释放层进行层压。
示例18可以包括示例15-17中任一个的主题，并可以进一步指定：切割堆积材料和释放层包括在第一区域的边界处对堆积材料和释放层进行激光切割。
示例19可以包括示例15-18中任一个的主题，并且还可以包括：在提供堆积材料之后且在切割堆积材料之前，在表面的第二区域之上的堆积材料中形成多个导电通孔。
示例20可以包括示例19的主题，并且还可以包括：在形成多个导电接触部之后在第二区域之上形成第二多个导电接触部，以及向第一和第二多个导电接触部提供焊料球。
示例21可以包括示例19-20中任一个的主题，并可以进一步指定：多个导电通孔中的至少两个间隔开小于35微米的距离。
示例22是一种制造集成电路(IC)结构的方法，包括：提供IC封装，所述IC封装包括：具有第一阻挡表面的基板；设置在第一阻挡表面中的凹陷，其中凹陷的底部是第二阻挡表面；位于第一阻挡表面处的第一多个导电接触部；以及位于第二阻挡表面处的第二多个导电接触部；以及在凹陷中设置IC部件，其中IC部件具有第一表面、与IC部件的第一表面相对的第二表面、以及位于IC部件的第二表面处的第三多个导电接触部，该第三多个导电接触部耦合到第二多个导电接触部，并且IC部件被布置成使得第三多个导电接触部设置在第二多个导电接触部和IC部件的第一表面之间。
示例23可以包括示例22的主题，并可以进一步指定：IC部件为应用处理器。
示例24可以包括示例22-23中任一个的主题，并可以进一步指定：所述IC封装为第一IC封装，并且所述方法还包括：在将IC部件设置在凹陷中之后，将第二IC封装附接到第一IC封装，其中第二IC封装具有第一表面、与第二IC封装的第一表面相对的第二表面、以及位于第二IC封装的第二表面处的第四多个导电接触部，第四多个导电接触部耦合到第一多个导电接触部，并且第二IC封装被布置成使得IC部件设置在第一IC封装和第二IC封装的第二表面之间。
示例25可以包括示例22-24中任一个的主题，并可以进一步指定：所述凹陷具有50微米和300微米之间的深度。

Claims (25)

1.一种集成电路(IC)结构，包括：
具有第一阻挡表面的IC封装；
设置在所述第一阻挡表面中的凹陷，其中，所述凹陷的底部包括第二阻挡表面；
位于所述第一阻挡表面处的第一多个导电接触部；以及
位于所述第二阻挡表面处的第二多个导电接触部。
2.根据权利要求1所述的IC结构，其中：
所述IC封装还包括：
沿轴设置在所述IC封装的核与所述第一阻挡表面之间的第一堆积部分，以及
沿所述轴设置在所述IC封装的所述核与所述第二阻挡表面之间的第二堆积部分；以及
所述第一堆积部分沿所述轴的厚度大于所述第二堆积部分沿所述轴的厚度。
3.根据权利要求1所述的IC结构，还包括：
IC部件，所述IC部件具有第一表面、与所述IC部件的所述第一表面相对的第二表面、以及位于所述IC部件的所述第二表面处的第三多个导电接触部；
其中，所述第三多个导电接触部耦合到所述第二多个导电接触部，并且所述IC部件被布置成使得所述第三多个导电接触部设置在所述第二多个导电接触部与所述IC部件的所述第一表面之间。
4.根据权利要求3所述的IC结构，其中，所述第二多个导电接触部中的至少两个导电接触部间隔开小于35微米的距离。
5.根据权利要求3所述的IC结构，其中，所述第一多个导电接触部与所述IC封装的核间隔开第一距离，所述第三多个导电接触部与所述IC封装的所述核间隔开第二距离，并且所述第二距离小于所述第一距离。
6.根据权利要求3所述的IC结构，其中，所述IC部件是片上系统。
7.根据权利要求3所述的IC结构，其中，所述IC封装是第一IC封装，并且其中，所述IC结构还包括：
第二IC封装，所述第二IC封装具有第一表面、与所述第二IC封装的所述第一表面相对的第二表面、以及位于所述第二IC封装的所述第二表面处的第四多个导电接触部；
其中，所述第四多个导电接触部耦合到所述第一多个导电接触部，并且所述第二IC封装被布置成使得所述IC部件设置在所述第一IC封装与所述第二IC封装的所述第二表面之间。
8.根据权利要求7所述的IC结构，其中，所述第二IC封装的所述第二表面与所述第一IC封装的所述第一阻挡表面间隔开第一距离，所述IC部件的所述第一表面与所述第一IC封装的所述第二阻挡表面间隔开第二距离，并且所述第一距离小于所述第二距离。
9.根据权利要求7所述的IC结构，其中，所述第一多个导电接触部中的至少两个导电接触部间隔开小于35微米的距离。
10.根据权利要求7所述的IC结构，还包括与所述第二多个导电接触部的其中之一物理接触并且还与所述第四多个导电接触部的其中之一物理接触的焊料球。
11.根据权利要求7所述的IC结构，其中，所述第二IC封装是存储器器件。
12.根据权利要求7所述的IC结构，其中，所述第二IC封装的所述第二表面与所述第一阻挡表面之间的距离小于250微米。
13.根据权利要求1-12中任一项所述的IC结构，其中，所述第二多个导电接触部包括多个铜焊盘。
14.根据权利要求1-12中任一项所述的IC结构，其中，所述IC封装是无核的。
15.一种制造集成电路(IC)封装的方法，包括：
提供具有表面的结构，其中：
所述表面具有第一区域和第二区域，
所述第一区域和所述第二区域在所述表面上不重叠，并且
多个导电接触部在所述第一区域中位于所述表面处；
在所述第一区域的至少一些之上提供阻焊剂；
在提供所述阻焊剂之后，在所述第一区域之上提供释放层；
在所述第一区域和所述第二区域之上提供堆积材料；
切割所述堆积材料和所述释放层；以及
去除所述释放层和设置于所述释放层上的所述堆积材料以暴露所述多个导电接触部。
16.根据权利要求15所述的方法，其中，提供所述释放层包括对所述释放层进行焊膏印刷。
17.根据权利要求15所述的方法，其中，提供所述释放层包括对所述释放层进行层压。
18.根据权利要求15-17中任一项所述的方法，其中，切割所述堆积材料和所述释放层包括在所述第一区域的边界处对所述堆积材料和所述释放层进行激光切割。
19.根据权利要求15所述的方法，还包括：在提供所述堆积材料之后并且在切割所述堆积材料之前，在所述表面的所述第二区域之上的所述堆积材料中形成多个导电通孔。
20.根据权利要求19所述的方法，还包括：在形成所述多个导电通孔之后，在所述第二区域之上形成第二多个导电接触部，并且向所述第一多个导电接触部和所述第二多个导电接触部提供焊料球。
21.根据权利要求19所述的方法，其中，所述多个导电通孔中的至少两个导电通孔间隔开小于35微米的距离。
22.一种制造集成电路(IC)结构的方法，包括：
提供IC封装，所述IC封装包括：
具有第一阻挡表面的基板；
设置在所述第一阻挡表面中的凹陷，其中，所述凹陷的底部是第二阻挡表面；
位于所述第一阻挡表面处的第一多个导电接触部；以及
位于所述第二阻挡表面处的第二多个导电接触部；以及
在所述凹陷中设置IC部件，其中：
所述IC部件具有第一表面、与所述IC部件的所述第一表面相对的第二表面、以及位于所述IC部件的所述第二表面处的第三多个导电接触部，
所述第三多个导电接触部耦合到所述第二多个导电接触部，并且
所述IC部件被布置成使得所述第三多个导电接触部设置在所述第二多个导电接触部与所述IC部件的所述第一表面之间。
23.根据权利要求22所述的方法，其中，所述IC部件是应用处理器。
24.根据权利要求22-23中任一项所述的方法，其中，所述IC封装是第一IC封装，并且其中，所述方法还包括：
在将所述IC部件设置在所述凹陷中之后，将第二IC封装附接到所述第一IC封装，其中：
所述第二IC封装具有第一表面、与所述第二IC封装的所述第一表面相对的第二表面、以及位于所述第二IC封装的所述第二表面处的第四多个导电接触部，
所述第四多个导电接触部耦合到所述第一多个导电接触部，并且所述第二IC封装被布置成使得所述IC部件设置在所述第二IC封装的所述第二表面与所述第一IC封装之间。
25.根据权利要求22-23中任一项所述的方法，其中，所述凹陷具有50微米到300微米之间的深度。
CN201580080299.9A 2015-06-25 2015-06-25 用于堆叠封装的具有凹陷导电接触部的集成电路结构 Pending CN107646141A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/037814 WO2016209244A1 (en) 2015-06-25 2015-06-25 Integrated circuit structures with recessed conductive contacts for package on package

Publications (1)

Publication Number Publication Date
CN107646141A true CN107646141A (zh) 2018-01-30

Family

ID=57585891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080299.9A Pending CN107646141A (zh) 2015-06-25 2015-06-25 用于堆叠封装的具有凹陷导电接触部的集成电路结构

Country Status (7)

Country Link
US (2) US9865568B2 (zh)
EP (1) EP3314649A4 (zh)
JP (1) JP6773367B2 (zh)
KR (1) KR102408841B1 (zh)
CN (1) CN107646141A (zh)
TW (1) TWI727947B (zh)
WO (1) WO2016209244A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016209243A1 (en) * 2015-06-25 2016-12-29 Intel Corporation Integrated circuit structures with interposers having recesses
KR102408841B1 (ko) * 2015-06-25 2022-06-14 인텔 코포레이션 패키지 온 패키지를 위한 리세싱된 전도성 컨택들을 갖는 집적 회로 구조체들
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
DE112017008325T5 (de) * 2017-12-29 2020-09-03 Intel Corporation Mikroelektronische anordnungen
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
KR20200055415A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물
US11784215B2 (en) * 2020-03-02 2023-10-10 Google Llc Deep trench capacitors embedded in package substrate
US11723150B2 (en) * 2020-09-04 2023-08-08 Micron Technology, Inc. Surface mount device bonded to an inner layer of a multi-layer substrate
US20220312591A1 (en) * 2021-03-26 2022-09-29 Juniper Networks, Inc. Substrate with conductive pads and conductive layers
CN115190693A (zh) * 2021-04-02 2022-10-14 奥特斯奥地利科技与系统技术有限公司 部件承载件及其制造方法
KR102587161B1 (ko) * 2022-06-15 2023-10-11 엘지이노텍 주식회사 반도체 패키지

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577813A (zh) * 2003-07-22 2005-02-09 松下电器产业株式会社 电路模块及其制造方法
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
US20080296056A1 (en) * 2007-05-31 2008-12-04 Victor Company Of Japan, Ltd. Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US20120104623A1 (en) * 2010-10-28 2012-05-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stepped Interposer for Stacking and Electrically Connecting Semiconductor Die
CN102687255A (zh) * 2010-02-03 2012-09-19 马维尔国际贸易有限公司 凹陷半导体衬底
US20130020120A1 (en) * 2011-07-22 2013-01-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130292850A1 (en) * 2010-05-14 2013-11-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure and Mounting Semiconductor Die in Recessed Encapsulant
CN103477423A (zh) * 2011-09-13 2013-12-25 深南电路有限公司 芯片埋入基板的封装方法及其结构
CN103579189A (zh) * 2012-07-23 2014-02-12 英飞凌科技股份有限公司 芯片封装和用于制造芯片封装的方法
CN104009030A (zh) * 2013-02-20 2014-08-27 马克西姆综合产品公司 多芯片型晶圆级封装（wlp）光学器件
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
WO2015026344A1 (en) * 2013-08-21 2015-02-26 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
US20150092356A1 (en) * 2013-10-02 2015-04-02 Ibiden Co., Ltd. Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150098204A1 (en) * 2013-10-08 2015-04-09 Ibiden Co., Ltd. Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150156880A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR100797422B1 (ko) 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US7271476B2 (en) 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
KR20060026130A (ko) 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US8089143B2 (en) * 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
US7491567B2 (en) 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US7583871B1 (en) * 2008-03-20 2009-09-01 Bchir Omar J Substrates for optical die structures
US8338936B2 (en) 2008-07-24 2012-12-25 Infineon Technologies Ag Semiconductor device and manufacturing method
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9204552B2 (en) 2012-01-26 2015-12-01 Ibiden Co., Ltd. Printed wiring board
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
JP2015106610A (ja) 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
US9202803B2 (en) * 2014-03-28 2015-12-01 Intel Corporation Laser cavity formation for embedded dies or components in substrate build-up layers
US9620463B2 (en) 2015-02-27 2017-04-11 Qualcomm Incorporated Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
WO2016209243A1 (en) 2015-06-25 2016-12-29 Intel Corporation Integrated circuit structures with interposers having recesses
KR102408841B1 (ko) * 2015-06-25 2022-06-14 인텔 코포레이션 패키지 온 패키지를 위한 리세싱된 전도성 컨택들을 갖는 집적 회로 구조체들
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
JP2018006386A (ja) * 2016-06-27 2018-01-11 イビデン株式会社 配線板の製造方法
US10529697B2 (en) * 2016-09-16 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
KR102537528B1 (ko) * 2016-10-19 2023-05-26 삼성전자 주식회사 반도체 패키지 제조 방법
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577813A (zh) * 2003-07-22 2005-02-09 松下电器产业株式会社 电路模块及其制造方法
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
CN101232008A (zh) * 2007-01-03 2008-07-30 育霈科技股份有限公司 多晶粒封装及其方法
US20080296056A1 (en) * 2007-05-31 2008-12-04 Victor Company Of Japan, Ltd. Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
CN102687255A (zh) * 2010-02-03 2012-09-19 马维尔国际贸易有限公司 凹陷半导体衬底
US20130292850A1 (en) * 2010-05-14 2013-11-07 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Interconnect Structure and Mounting Semiconductor Die in Recessed Encapsulant
US20120104623A1 (en) * 2010-10-28 2012-05-03 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Stepped Interposer for Stacking and Electrically Connecting Semiconductor Die
US20130020120A1 (en) * 2011-07-22 2013-01-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103477423A (zh) * 2011-09-13 2013-12-25 深南电路有限公司 芯片埋入基板的封装方法及其结构
CN103579189A (zh) * 2012-07-23 2014-02-12 英飞凌科技股份有限公司 芯片封装和用于制造芯片封装的方法
CN104009030A (zh) * 2013-02-20 2014-08-27 马克西姆综合产品公司 多芯片型晶圆级封装（wlp）光学器件
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
WO2015026344A1 (en) * 2013-08-21 2015-02-26 Intel Corporation Bumpless die-package interface for bumpless build-up layer (bbul)
US20150092356A1 (en) * 2013-10-02 2015-04-02 Ibiden Co., Ltd. Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150098204A1 (en) * 2013-10-08 2015-04-09 Ibiden Co., Ltd. Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150156880A1 (en) * 2013-11-29 2015-06-04 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Also Published As

Publication number Publication date
JP2018520498A (ja) 2018-07-26
EP3314649A4 (en) 2019-01-09
US20170207196A1 (en) 2017-07-20
WO2016209244A1 (en) 2016-12-29
KR102408841B1 (ko) 2022-06-14
TW201701426A (zh) 2017-01-01
US20180226381A1 (en) 2018-08-09
KR20180020255A (ko) 2018-02-27
EP3314649A1 (en) 2018-05-02
US9865568B2 (en) 2018-01-09
TWI727947B (zh) 2021-05-21
JP6773367B2 (ja) 2020-10-21
US10424561B2 (en) 2019-09-24

Similar Documents

Publication Publication Date Title
CN107646141A (zh) 用于堆叠封装的具有凹陷导电接触部的集成电路结构
EP3772098A1 (en) Multi-die ultrafine pitch patch architecture and method of making
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
CN104253116A (zh) 用于嵌入式管芯的封装组件及相关联的技术和配置
CN107408552A (zh) 薄型低翘曲扇出封装件中的双面安装存储器集成
EP3087599A1 (en) Package on package architecture and method for making
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
CN105393351A (zh) 用于无凸起内建层(bbul)的无凸起管芯封装接口
TW201246499A (en) A multi-chip package having a substrate with a plurality of vertically embedded die and a process forming the same
CN104900626A (zh) 管芯到管芯接合以及相关联的封装构造
TW201209991A (en) Stackable molded microelectronic packages with area array unit connectors
CN103107099B (zh) 半导体封装以及封装半导体器件的方法
CN107004661B (zh) 具有嵌入式桥接互连件的半导体封装
CN108028233A (zh) 用于实现多芯片倒装芯片封装的衬底、组件和技术
CN107646140A (zh) 用于形成封装结构中的沟槽的方法及由此形成的结构
CN106663674B (zh) 具有模制化合物的集成电路组件
CN107743652A (zh) 多层封装
CN104347600A (zh) 针对多个管芯的封装组件配置及关联的技术
US10879152B2 (en) Through mold via (TMV) using stacked modular mold rings
CN106797098A (zh) 插口接触部技术和构造
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN105590908A (zh) 集成电路封装技术和小形状因子或可穿戴装置的配置
CN203491244U (zh) 一种封装结构
CN103474363B (zh) 一种基于有机基板技术的封装工艺及封装结构
US20220093568A1 (en) Film in substrate for releasing z stack-up constraint

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180130