CN110459521A - 覆晶封装基板和电子封装件 - Google Patents

覆晶封装基板和电子封装件 Download PDF

Info

Publication number
CN110459521A
CN110459521A CN201810825294.XA CN201810825294A CN110459521A CN 110459521 A CN110459521 A CN 110459521A CN 201810825294 A CN201810825294 A CN 201810825294A CN 110459521 A CN110459521 A CN 110459521A
Authority
CN
China
Prior art keywords
crystal
substrate plate
layer
coated
packing substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810825294.XA
Other languages
English (en)
Other versions
CN110459521B (zh
Inventor
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of CN110459521A publication Critical patent/CN110459521A/zh
Application granted granted Critical
Publication of CN110459521B publication Critical patent/CN110459521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明公开一种覆晶封装基板和电子封装件，覆晶封装基板通过于其线路结构的其中一侧上设置强化结构，以增加该覆晶封装基板的刚性强度，故该覆晶封装基板作为大尺寸封装时，该覆晶封装基板即可具有良好的刚性，可避免电子封装件发生弯翘。

Description

覆晶封装基板和电子封装件
技术领域
本发明涉及一种覆晶封装技术，尤指一种具有强化结构的覆晶封装基板。本发明还涉及一种电子封装件。
背景技术
随着产业应用的发展，近年来逐渐朝着如人工智能(AI)芯片、高阶芯片或堆叠芯片等大尺寸芯片的封装规格的趋势进行研发，如3D或2.5D IC制程，以应用于高密度线路/高叠层数/大尺寸设计的高阶产品，如人工智能(AI)芯片、GPU等。
因此，业界遂改用大尺寸版面的覆晶封装基板，如40*40mm2、70*70mm2或其它厚大结构的板型，以承载如人工智能(AI)芯片、高阶芯片或堆叠芯片等大尺寸芯片。
如图1A所示，该电子装置1包括一电路板18、一设于该电路板18上的覆晶封装基板1a以及一结合于该覆晶封装基板1a上的半导体芯片19。具体地，如图1B所示，该覆晶封装基板1a包括一核心层10、设于该核心层10两侧上的线路结构11及设于该线路结构11上的防焊层12，其中，该核心层10具有导电通孔100以电性连接该线路结构11的线路层110，且该线路结构11还包含至少一包覆该些线路层110的介电层111，并令该防焊层12外露出该线路结构11最外侧的线路层110，以供作为接点(即I/O)112，以通过焊锡材料13,13”结合该电路板18及该半导体芯片19。
现有核心层10的制作中，采用玻纤配合环氧树酯所组成的基材，如BT(Bismaleimide Triazine)、FR4或FR5等，再于其上进行导通孔制程，如机械钻孔、激光钻孔或双锥状盲孔等成孔步骤，再于孔中电镀形成导电材及填充树脂(plugin)。
然而，如图1A所示，现有电子装置1于封装过程中，当该覆晶封装基板1a应用于大尺寸时，该覆晶封装基板1a的刚性不足，造成于封装高温制程时，因该覆晶封装基板1a于各层间材料的热膨胀系数(Coefficient of thermal expansion，简称CTE)不一致而会发生弯翘(warpage)，导致其与该半导体芯片19之间连接不良(如焊锡材料13’未接合)、或于焊接时，其与该电路板18之间会发生连接不良(如焊锡材料13”未接合)，更严重者，可能因为应力关系会造成该半导体芯片19本身的电性失效或破裂。
此外，若将该核心层10的厚度h(如图1B所示)增加，如从原本0.6毫米(㎜)增加为1.0㎜以上，以增加该覆晶封装基板1a的刚性强度而降低该覆晶封装基板1a的弯翘程度，但当该核心层10的厚度h增加时，却因而产生更多的缺点，如下：
第一、加厚该核心层10的方式，不符合朝薄型化或微小化的封装设计的需求。具体地，为了防止该覆晶封装基板1a发生弯翘，进而增加该核心层10的厚度，导致整个该覆晶封装基板1a变厚，不利于基板的制作，且加工成本提高。
第二、加厚该核心层10的结果，更困难制作各该导电通孔100之间的细间距。具体地，当该核心层10的厚度h增加时，在传统技术之下，势必让该导电通孔100的直径变大，致使该导电通孔100的端面(孔径w)无法进一步缩小，进而造成导电通孔100的间距无法有效缩小。
第三、加厚该核心层10的结果，更难制作细线路间距。具体地，当该核心层10的厚度h增加时，该导电通孔100的孔形与该其纵深比也随之变大，即该导电通孔100需具有够大的孔径w以配合深度(该厚度h)的增加(如该核心层10的厚度h原本为0.8㎜而搭配0.1㎜的孔径，若该厚度h变为1.2㎜时，需搭配0.2㎜以上的孔径w)，故在传统技术之下，势必让该导电通孔100的直径变大(否则机钻或激光钻孔无法作业)，导致其上方线路层110的线路布线面积缩减，进而难以制作细线路及细间距的线路层110。
第四、由于该导电通孔100的深度(该厚度h)增加，更难填塞该导电通孔100或于通孔中电镀该导电层100a。具体地，该导电通孔100由于该核心层10的厚度h变厚，因而难以均匀填入塞孔填充材或电镀导电材的困难度增加等。
第五、导电阻值变高，且电性变差。具体地，由于增加该核心层10的厚度h，使该覆晶封装基板1a的整体厚度变厚，势必导电路径变长而使电阻值变高，导致电性变差。
第六、散热性变差。具体地，增加核心层10的厚度，促使整个覆晶封装基板1a变厚，势必增加该覆晶封装基板1a的散热难度，导致散热性变差而影响整体效能与寿命。
又，现有线路结构11的介电层111用薄膜介电材，如ABF(Ajinomoto Build-upFilm)之类的材料。若为了抵抗及改善翘曲问题，而改采用玻纤的预浸材(Prepreg，简称PP)，会产生其它缺点，例如，于该玻纤的预浸材上进行激光盲孔加工，因该介电层111采用PP，不仅使加工成本增加，且难以制作出细盲孔。
另外，如图1C所示，该覆晶封装基板1a’也可为无核心层(coreless)形式，其电性品质虽优于该具有核心层10的覆晶封装基板1a，且其线路的宽度与间距不受限该核心层10的导电通孔100，但该无核心层的覆晶封装基板1a’的结构刚性更差，以于封装高温制程时，更容易发生弯翘的情况。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺陷，本发明提供一种覆晶封装基板，可避免电子封装件发生弯翘。
本发明的覆晶封装基板包括线路结构以及强化结构，线路结构具有相对的第一侧与第二侧；强化结构设于该线路结构的第一侧及/或第二侧上。
前述的覆晶封装基板中，该线路结构包含至少一介电层及设于该介电层上的线路层。例如，该线路结构包含核心层，以令该介电层与该线路层设于该核心层上。
前述的覆晶封装基板中，该核心层内形成有多个电性连接该线路层的导电部。例如，该导电部包含导电通孔、单一柱体或多个相互接触堆叠的柱体。
前述的覆晶封装基板中，该强化结构包含刚性层，其为导电材或绝缘材。例如，该强化结构包含绝缘部，该绝缘部包覆该刚性层，以令该刚性层通过该绝缘部结合于该线路结构上。进一步，该绝缘部包含结合该线路结构的结合层及包覆该刚性层的保护层。
前述的覆晶封装基板中，该强化结构包含结合于该线路结构上的绝缘部。
前述的覆晶封装基板中，还包括导电元件，其设于该线路结构上以电性连接该线路结构，且该导电元件位于该强化结构中，并令该导电元件外露于该强化结构。
前述的覆晶封装基板中，该线路结构为无核心层形式。
本发明也提供一种电子封装件，包括前述的覆晶封装基板以及电子元件，该电子元件设于该线路结构的第一侧及/或第二侧上。
前述的电子封装件中，还包括封装层，其设于该覆晶封装基板上以包覆结合该电子元件。
由上可知，本发明的覆晶封装基板及电子封装件的优点和有效效果在于，主要通过将该强化结构设于该线路结构的其中一侧上，以增加该覆晶封装基板的刚性强度，故相较于现有技术而言，本发明不仅于封装高温制程时，该电子封装件不会发生弯翘，且具有利于该覆晶封装基板朝薄化设计、可使该导电通孔细间距、可增加线路密度、无需加厚核心层而容易填塞导通孔或电镀导通孔、薄核心层提升散热性及降低导电阻值以提升电性、降低核心层导通孔加工成本及该强化结构可以提升散热功能等功效。
此外，本发明的覆晶封装基板应用于大封装尺寸的电子封装件，不会因封装制程而产生弯翘；或者，于功能运作时可降低因热效应而造成弯翘、性能下降或芯片失效的问题。因此，更有利于该覆晶封装基板朝薄化设计。
附图说明
图1A为现有电子装置的剖视示意图；
图1B为现有覆晶封装基板的剖视示意图；
图1C为另一种现有覆晶封装基板的剖视示意图；
图2A为本发明的覆晶封装基板的剖视示意图；
图2B为图2A的另一实施例；
图2C为图2A的另一实施例；
图3A为本发明的电子封装件的剖视示意图；
图3B为图3A的另一实施例；
图3C为图3A的另一实施例；
图4A及图4B为本发明的覆晶封装基板的强化结构的另一实施例的剖视示意图；
图5A至图5C为本发明的覆晶封装基板的强化结构的不同实施例的剖视示意图；以及
图6A至图6C为本发明的覆晶封装基板的强化结构的其它实施例的剖视示意图。
附图标记说明
1 电子装置 1a,1a’ 覆晶封装基板
10,20,20’ 核心层 100 导电通孔
11,2a,2a’ 线路结构 110,211 线路层
111,210 介电层 112 接点
12 防焊层 13,13’,13”,230,461 焊锡材料
18 电路板 19 半导体芯片
2,2’,2” 覆晶封装基板 2b,5b,6b 强化结构
20a 第一侧 20b 第二侧
200,200’ 导电部 200a 导电材
200b 填充材 200c 柱体
21 增层部 212 焊垫
213 电性接触垫 22 绝缘保护层
23,23’ 导电凸块 231 金属柱
24,64 刚性层 25 绝缘部
250 结合层 251,551 保护层
26,46a,46b 导电元件 3,3’,3” 电子封装件
30 电子元件 31,31’ 封装层
32 焊球 460 铜块
H,h,t 厚度 S 端面交界处
w 孔径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范围。
图2A为本发明的覆晶封装基板2的剖视示意图。如图2A所示，所述的覆晶封装基板2包括一线路结构2a以及一强化结构2b。
所述的线路结构2a具有相对的第一侧20a与第二侧20b，两侧均可用于置放电子元件(如半导体芯片、被动元件等)，且将置放半导体芯片的外接侧称为置晶侧，故为了方便以下说明，将该第一侧20a作为置晶侧。
于本实施例中，该线路结构2a具有一核心层20，其内形成有多个导电部200。例如，形成该核心层20的材质采用含玻纤及有机树脂的基材，如BT(Bismaleimide Triazine)、FR4或FR5等，抑或采用高刚性无玻纤但含有填充材(filler)(如SiO2)的有机基材，再于其上进行导通孔制程，如机械钻孔或激光钻孔等成孔步骤，并于孔中依序形成导电材200a及经由塞孔(plug hole)制程形成填充材200b。
于另一实施例中，如图2B所示，形成该核心层20’的材质为有机绝缘材，该有机绝缘材可为ABF(Ajinomoto Build-up Film)、有玻纤或无玻纤的预浸材(Prepreg)、铸模化合物(Molding Compound)，如环氧模压树脂(Epoxy Molding Compound，简称EMC)形成的核心基材，较佳者，采用高刚性及低热膨胀系数(CTE)的EMC。此外，该导电部200’可由单一导电柱体或由多个相互接触堆叠的导电柱体200c所组成，且至少两该柱体200c的宽度可不相同，使各该柱体200c的端面交界处S呈阶梯状。应可理解地，该导电部200’的柱体200c的堆叠层数或周面形式均可依需求设计。
因此，有关该导电部200,200’的制作方式可一体成形制作或叠层制作，且有关该导电部200,200’的轮廓形状并无特别限制。
又，该线路结构2a还包括设于该核心层20,20’上的增层部21，其具有至少一介电层210及多个结合该介电层210的线路层211，且于对应该第一侧20a的该增层部21上可以无需保护层或依需求形成一绝缘保护层22，以令该绝缘保护层22外露出该第一侧20a最外层的线路层211，以供作为结合导电凸块23的焊垫212。例如，该介电层210可为液状环氧树脂、膜状ABF、预浸材、模压树脂(EMC)或感光型树脂形成，且该绝缘保护层22可为防焊材，如感光型油墨、ABF或非感光型介电材(如EMC)等，而该导电凸块23包含焊锡材料230(如图2A及图2B所示)及/或金属柱231(如图2B所示的导电凸块23’)。应可理解地，有关该线路层211的布设层数可依需求设计。
所述的强化结构2b设于该线路结构2a的第二侧20b上。
于本实施例中，该强化结构2b包含一刚性层24，且形成该刚性层24的材质为高刚性材质。例如，该刚性层24的材质可为如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它金属材料。或者，如图6A至图6C所示的强化结构6b，该刚性层64的材质可为如高刚性的陶瓷材(如Al2O3或AlN)、塑胶、碳纤或其它的绝缘材。因此，有关该刚性层24,64的材质可依需求设计，并不限于上述。
此外，该强化结构2b包含一绝缘部25，其包覆该刚性层24，以令该刚性层24通过该绝缘部25结合于该第二侧20b上。例如，该绝缘部25包含一用以结合该第二侧20b的结合层250与一用以包覆该刚性层24的保护层251，其中，该绝缘部25(或该保护层251)的材料可为有机介电材(如防焊材)或无机介电材(如绝缘氧化物)。具体地，该有机介电材的种类还包含ABF、预浸材、铸模化合物、环氧模压树脂(EMC)或底层涂料。该绝缘部25用以隔绝金属刚性层24及导电元件26两者电性导通，而能防止短路。
例如，该结合层250的材质与该保护层251的材质可相同，如图2A、图2B、图4A及图4B所示的强化结构2b；或者，如图5A至图5C所示的强化结构5b，该结合层250的材质与该保护层551的材质可不相同。
又，该覆晶封装基板2还包括多个埋于该强化结构2b中并外露于该强化结构2b的导电元件26，其结合及电性连接该第二侧20b最外层的线路层211的电性接触垫213。例如，该导电元件26为柱体，其材质为铜(Cu)、镍(Ni)或铜/镍/金(Cu/Ni/Au)。或者，如图4A所示，该导电元件46a包含金属块，如铜块460与包覆该铜块460的焊钖材料461。抑或，如图4B所示的导电元件46b，其柱体构造由金属导电膏，如铜膏、银胶、钖膏或锡球等制作。
另外，有关该强化结构2b,5b,6b的制程的种类繁多。例如，可先以该绝缘部25(或结合层250)将该刚性层24,64贴合于该第二侧20b上，再于该绝缘部25上形成开口以外露出该电性接触垫213，之后于该开口中形成(电镀、置入或充填)该导电元件26,46a,46b以电性连接该电性接触垫213。或者，可先形成(电镀或置入)该导电元件26,46a,46b于该电性接触垫213上，再以该绝缘部25(或结合层250)将该刚性层24,64贴合于该第二侧20b上，使该导电元件26,46a,46b嵌埋于该强化结构2b,5b,6b(或该绝缘部25)中，之后采用微影、蚀刻或激光(Laser)形成开孔，以外露出该导电元件26,46a,46b。应可理解地，该导电元件26,46a,46b的端面可高于、低于或齐平该强化结构2b,5b,6b的表面，以令该导电元件26,46a,46b的端面外露于该强化结构2b的表面。
另一方面，如图2C所示，该覆晶封装基板2”的线路结构2a’也可为无核心层(coreless)形式，且该强化结构2b设于该线路结构2a’的第二侧20b上，其中，该线路结构2a’包括该增层部21及该绝缘保护层22，该增层部21的线路层211的层间电性连接方式采用导电柱方式(也可选用导电盲孔方式)，且用以结合该导电凸块23的焊垫212嵌埋于介电层210中并齐平该介电层210表面(也可略凹或略凸于该介电层210表面)，使该焊垫212外露出该介电层210，而该绝缘保护层22露出该最外层的线路层211，以令该外露的线路层211作为结合该导电元件26的电性接触垫213。应可理解地，该绝缘保护层22也可依需求设于或不设于该第一侧上20a、或不设于该第二侧20b上，故该绝缘保护层22的配置并无特别限制。
图3A及图3B为本发明的电子封装件3,3’的剖视示意图。
如图3A或图3B所示，是于图2A或图2B所示的覆晶封装基板2,2’的第一侧20a上设置至少一电子元件30，并形成封装层31,31’于该第一侧20a上以结合该电子元件30；或者，可于该覆晶封装基板2,2’的强化结构2b中的导电元件26上接置焊球32以结合至一电路板(图略)上。
于本实施例中，该电子元件30为主动元件、被动元件或其二者组合，其中，该主动元件例如为半导体芯片，且该被动元件例如为电阻、电容及电感。例如，该电子元件30为半导体芯片，其通过导电凸块23,23’以覆晶方式电性连接该线路结构2a的线路层211。或者，该电子元件也可通过多个焊线(图略)以打线方式电性连接该线路结构。然而，有关该电子元件电性连接该线路结构2a的方式不限于上述，且该电子元件也可设于该第二侧20b上或嵌埋于该增层部21中。
此外，该封装层31可为底胶，其形成于该第一侧20a与该电子元件30之间以包覆该些导电凸块23。或者，该封装层31’可为压合制程用的薄膜、模压制程用的封装胶体或印刷制程用的胶材等以包覆该电子元件30与该些导电凸块23’，且形成该封装层31’的材质为聚酰亚胺(PI)、环氧树脂(epoxy)或模封的封装材。应可理解地，也可同时采用图3A及图3B的封装层31,31’，故有关该电子元件30的封装方式并不限于上述。
另一方面，如图3C所示的电子封装件3”，也可于图2C所示的覆晶封装基板2”的线路结构2a”的第一侧20a上设置该电子元件30及其相关制程，于此不再赘述。
综上所述，本发明的覆晶封装基板2,2’,2”及借此封装完成的电子封装件3,3’,3”，通过将该强化结构2b,5b,6b设于该线路结构2a,2a’的第二侧20b上，以增加该覆晶封装基板2,2’,2”的刚性强度，故相较于现有技术，当该覆晶封装基板2,2’,2”用于大封装尺寸时，即使薄化该覆晶封装基板2,2’,2”，该覆晶封装基板2,2’,2”仍具有高的刚性，因而于后续封装高温制程时或于产品使用时，能避免该电子封装件3,3’,3”发生弯翘，进而能避免其与电子元件30或电路板之间发生连接不良的问题。
此外，由于该覆晶封装基板2,2’,2”用于大封装尺寸(如55*55、70*70、80*80mm2等)时，该线路结构2a,2a’的增层部21的层数可依需求设计，故该线路结构2a,2a’可能产生各种程度的翘曲变化，因而可通过该强化结构2b,5b,6b的厚度t或利用该强化结构2b的及构成材质。因此，通过调整该强化结构2b,5b,6b的厚度t及构成材质，即可控制该覆晶封装基板2,2’,2”的刚性，因而无需增加该核心层20的厚度，甚至可降低该核心层20的厚度或无需配置该核心层20，即能避免该覆晶封装基板2,2’,2”弯翘的问题。借此，该导电部200,200’的端面可依需求朝微小化设计或无需配置该导电部200,200’，因而能降低该线路层211的线路布线限制，进而易于制作细线路及细间距的线路层211，达到高密度封装的功效。
又，因无需增加该核心层20的厚度，甚至能降低该核心层20的厚度，该导电部200’采用金属导电柱可降低导电阻值，以提升电性，进而可提供良好的散热。
另外，因该核心层20得以变薄，故该导电部200的加工难度降低，因而电子封装件3及其覆晶封装基板2的整体制作成本可大幅降低。
因此，兹将通过本发明特征所产生的功效分述如下：
第一、因本发明的覆晶封装基板2,2’,2”具有高刚性强化结构2b,5b,6b的支撑作用，促使该覆晶封装基板2,2’,2”及借其完成的电子封装件3,3’,3”可以进行大尺寸的封装作业及朝薄型化设计。
第二、因本发明的核心层20能维持薄型化设计，故本发明的导电部200的端面可依需求朝微小化设计，因而达到该导电部200细间距化的目的。
第三、因本发明的导电部200能细间距化设计，甚至无需配置该该导电部200，故能降低该线路层211的线路布线限制，进而易于制作高密度的线路层211。
第四、因本发明的核心层20能维持薄型化设计，故不会增加该导电部200的直径与该核心层20的厚度二者间的纵深比，因而易于填塞该导电部200的导通孔或电镀该导电部200的导电柱，因而能有效均匀填入材质。
第五、因本发明的核心层20能维持薄型化设计，故不会增加该导电部200的高度，因而能降低导电阻值，进而提升电性功效。
第六、因本发明的核心层20能维持薄型化设计，使该导电部200的孔形与核心层20厚度间的纵深比不会变大，故能大幅降低该核心层20内的导通孔的加工难度与成本。
第七、因本发明的强化结构2b,5b,6b的厚刚性层24及薄核心层20(甚至无该核心层20)的特征，可有效提升该电子封装件3,3’,3”的散热性，因而能配合封装过程的高温而不会翘曲变形，也能确保应用端于运作发热时的效能稳定性。进一步，该强化结构2b,5b为金属材时，还可以提供良好的电性接地功能，降低使用中的噪声。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种覆晶封装基板，其特征为，该覆晶封装基板包括：
线路结构，具有相对的第一侧与第二侧；以及
强化结构，设于所述线路结构的第一侧及/或第二侧上。
2.根据权利要求1所述的覆晶封装基板，其特征为，所述线路结构包含至少一介电层及设于该介电层上的线路层。
3.根据权利要求2所述的覆晶封装基板，其特征为，所述线路结构还包含核心层，以令所述介电层与所述线路层设于所述核心层上。
4.根据权利要求3所述的覆晶封装基板，其特征为，所述核心层内形成有多个电性连接所述线路层的导电部。
5.根据权利要求4所述的覆晶封装基板，其特征为，所述导电部包含单一柱体或多个相互接触堆叠的柱体。
6.根据权利要求4所述的覆晶封装基板，其特征为，所述导电部为导电通孔。
7.根据权利要求1所述的覆晶封装基板，其特征为，所述强化结构包含刚性层，其为导电材或绝缘材。
8.根据权利要求7所述的覆晶封装基板，其特征为，所述强化结构还包含绝缘部，用以包覆所述刚性层，以令所述刚性层通过所述绝缘部结合于所述线路结构上。
9.根据权利要求8所述的覆晶封装基板，其特征为，所述绝缘部包含结合所述线路结构的结合层及包覆所述刚性层的保护层。
10.根据权利要求1所述的覆晶封装基板，其特征为，所述强化结构包含结合于所述线路结构上的绝缘部。
11.根据权利要求1所述的覆晶封装基板，其特征为，所述覆晶封装基板还包括导电元件，其设于所述线路结构上以电性连接所述线路结构，且所述导电元件位于所述强化结构中，并令所述导电元件外露于所述强化结构。
12.根据权利要求1所述的覆晶封装基板，其特征为，所述线路结构为无核心层形式。
13.一种电子封装件，其特征为，所述电子封装件包括：
根据权利要求1至12的其中一者所述的覆晶封装基板；以及
电子元件，设于所述线路结构的第一侧及/或第二侧上。
14.根据权利要求13所述的电子封装件，其特征为，所述电子封装件还包括封装层，该封装层设于所述线路结构上以包覆结合所述电子元件。
CN201810825294.XA 2018-05-07 2018-07-25 覆晶封装基板和电子封装件 Active CN110459521B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107115427A TW201947722A (zh) 2018-05-07 2018-05-07 覆晶封裝基板
TW107115427 2018-05-07

Publications (2)

Publication Number Publication Date
CN110459521A true CN110459521A (zh) 2019-11-15
CN110459521B CN110459521B (zh) 2022-04-05

Family

ID=68384213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810825294.XA Active CN110459521B (zh) 2018-05-07 2018-07-25 覆晶封装基板和电子封装件

Country Status (4)

Country Link
US (1) US11488911B2 (zh)
JP (1) JP2019197876A (zh)
CN (1) CN110459521B (zh)
TW (1) TW201947722A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
JP7342621B2 (ja) 2019-10-30 2023-09-12 オムロンヘルスケア株式会社 測定装置、及び測定システム
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置
CN117279202A (zh) * 2022-06-15 2023-12-22 奥特斯奥地利科技与系统技术有限公司 封装件及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302943A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
US20080036058A1 (en) * 2006-08-09 2008-02-14 Unimicron Technology Corp. Package substrate
US20090242245A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same
TW201113997A (en) * 2009-10-15 2011-04-16 Unimicron Technology Corp Package substrate and manufacture thereof, package structure and manufacture thereof
CN102541120A (zh) * 2010-11-26 2012-07-04 三星电子株式会社 半导体器件以及控制其温度的方法
CN103066048A (zh) * 2011-10-21 2013-04-24 欣兴电子股份有限公司 具有支撑体的封装基板、封装结构及其制法
US20160316566A1 (en) * 2015-04-27 2016-10-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
TW201701415A (zh) * 2015-06-26 2017-01-01 矽品精密工業股份有限公司 封裝件及其封裝基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516795B1 (ko) * 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP3955799B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 配線基板の製造方法
JP4003767B2 (ja) * 2004-09-02 2007-11-07 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置、及び印刷配線板の製造方法
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005302943A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板
US20080036058A1 (en) * 2006-08-09 2008-02-14 Unimicron Technology Corp. Package substrate
US20090242245A1 (en) * 2008-03-28 2009-10-01 Toshiya Asano Multi-layer wiring board and method of manufacturing the same
TW201113997A (en) * 2009-10-15 2011-04-16 Unimicron Technology Corp Package substrate and manufacture thereof, package structure and manufacture thereof
CN102541120A (zh) * 2010-11-26 2012-07-04 三星电子株式会社 半导体器件以及控制其温度的方法
CN103066048A (zh) * 2011-10-21 2013-04-24 欣兴电子股份有限公司 具有支撑体的封装基板、封装结构及其制法
US20160316566A1 (en) * 2015-04-27 2016-10-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
TW201701415A (zh) * 2015-06-26 2017-01-01 矽品精密工業股份有限公司 封裝件及其封裝基板

Also Published As

Publication number Publication date
CN110459521B (zh) 2022-04-05
TW201947722A (zh) 2019-12-16
JP2019197876A (ja) 2019-11-14
US11488911B2 (en) 2022-11-01
US20190341357A1 (en) 2019-11-07

Similar Documents

Publication Publication Date Title
CN103943600B (zh) 在芯片和基板之间的新型端接和连接
CN110459521A (zh) 覆晶封装基板和电子封装件
CN109216296A (zh) 半导体封装件和方法
CN101499445A (zh) 半导体器件及其制造方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
CN102403275B (zh) 一种堆叠封装结构及其制作方法
US20210273036A1 (en) In-plane inductors in ic packages
CN105304584B (zh) 中介基板及其制造方法
CN110473788A (zh) 覆晶封装基板的制法及其结构
CN101764113A (zh) 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
CN109390290A (zh) 半导体组件
CN101364586B (zh) 封装基板结构
CN108962840A (zh) 电子封装件及其制法
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
CN105489565B (zh) 嵌埋元件的封装结构及其制法
CN101499456A (zh) 半导体器件及其制造方法
CN101523594A (zh) 半导体封装和用于制造半导体封装的方法
TW200845246A (en) High-density fine line package structure and method for fabricating the same
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN101989593B (zh) 封装基板及其制法及封装结构
CN106298692B (zh) 芯片封装结构的制作方法
TWI262587B (en) Leadframe and the manufacturing method thereof
CN106298728A (zh) 封装结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant