CN101764113A - 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 - Google Patents

半导体元件的线路面的连接垫上的金属凸块结构及形成方法 Download PDF

Info

Publication number
CN101764113A
CN101764113A CN200810188347A CN200810188347A CN101764113A CN 101764113 A CN101764113 A CN 101764113A CN 200810188347 A CN200810188347 A CN 200810188347A CN 200810188347 A CN200810188347 A CN 200810188347A CN 101764113 A CN101764113 A CN 101764113A
Authority
CN
China
Prior art keywords
insulating barrier
metal
layer
plate film
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810188347A
Other languages
English (en)
Other versions
CN101764113B (zh
Inventor
俞宛伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2008101883478A priority Critical patent/CN101764113B/zh
Publication of CN101764113A publication Critical patent/CN101764113A/zh
Application granted granted Critical
Publication of CN101764113B publication Critical patent/CN101764113B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明公开了一种半导体元件的线路面的连接垫上的金属凸块结构及形成方法，所述方法步骤包括：依序将一绝缘层以及一铜箔放置于该半导体元件线路面的一上面；在该连接垫上面的该绝缘层与该铜箔内形成一导通孔；至少在该导通孔的一孔壁上形成一薄金属层，该薄金属层将该铜箔与该连接垫相连接；在该铜箔的一上面形成一第一抗电镀膜，该抗电镀模具第一开口，该第一开口至少暴露出涂布有该薄金属层的该导通孔；以及于该第一开口内，电镀一金属材料，至达成适当的厚度。本发明由于不使用昂贵的凸块下金属层制造过程，从而降低生产成本。

Description

半导体元件的线路面的连接垫上的金属凸块结构及形成方法
技术领域
本发明涉及一种半导体的覆晶封装，尤其涉及一种在半导体元件的连接垫上面不需形成凸块下金属层，可直接形成金属凸块的方法，及所形成的金属凸块结构。
背景技术
覆晶封装是利用金属凸块在半导体元件的连接垫(I/O pads)和封装载板或导线架之间建立电气连结。现有技术，介于金属凸块与半导体元件的连接垫间，需先形成凸块下金属化层(Under Bump Metallurgy，UBM)。
凸块下金属层通常包含一黏附层、一阻障层以及一接合层，由下而上依序堆栈于连接垫上。依据所采用的材料，凸块可分成锡铅凸块、金凸块、铜柱凸块，以及混合金属凸块。
凸块下金属层上形成凸块的方法，通常是采用电镀、印刷、或键合等方法。在电镀法中，先在凸块下金属层上形成图案化的抗电镀膜，接着镀上金属凸块；采用印刷法时，则先将锡膏印刷在凸块下金属层上，然后将锡膏加热固化成凸块；键合法则仅适用于某些金凸块制造过程，长成金属凸块的半导体晶粒从半导体晶圆切割，然后焊接到基板或导线架上完成覆晶封装。
凸块下金属层不仅防止半导体晶粒上的铜导线溶解进入锡膏，若电镀是为形成金属化凸块的方法，则亦具有电镀时导电的作用。此外，若连接垫的材质为铝金属，则对于形成锡铅凸块，凸块下金属层的接合层可提供良好焊锡性。
上述现有技术中形成金属凸块的方法，其制造过程中必须采用昂贵的凸块下金属层制造过程，不利于生产成本的控制。
发明内容
本发明的目的在于提供一种直接在半导体晶圆的连接垫上形成金属凸块的方法及凸块结构，而不使用昂贵的凸块下金属层制造过程，从而降低生产成本。
本发明所述的于半导体元件的线路面的连接垫上形成金属凸块的方法，至少包含下列步骤：
依序将一绝缘层以及一铜箔放置于该半导体元件线路面的一上面；
在该连接垫上面的该绝缘层与该铜箔内形成一导通孔；
至少在该导通孔的一孔壁上形成一薄金属层，该薄金属层将该铜箔与该连接垫相连接；
在该铜箔的一上面形成一第一抗电镀膜，该抗电镀模具第一开口，该第一开口至少暴露出涂布有该薄金属层的该导通孔；以及
于该第一开口内，电镀一金属材料，至达成适当的厚度。
本发明还提供一种于半导体元件的线路面的连接垫上形成金属凸块的方法，至少包含下列步骤：
将一绝缘层置放于该半导体元件线路面的一上面；
在该连接垫上面的该绝缘层内形成一导通孔；
于该绝缘层上面及在导通孔的一孔壁内形成一薄金属层，该薄金属层与该连接垫相连接；
在该绝缘层上的薄金属层的上面形成一第一抗电镀膜，该第一抗电镀膜具有一第一开口，该第一开口至少暴露出涂布有该薄金属层的该导通孔；以及
在该第一开口内，电镀一金属材料，至达到适当的厚度。
本发明还提供一种半导体原件的线路面的连接垫上的金属凸块的结构，包括：
一绝缘层与一铜箔，该绝缘层与该铜箔依序在该半导体晶粒线路面的上面，该连接垫上的该绝缘层及该铜箔具有一导通孔；
一薄金属层，该薄金属层至少在导通孔内，并连接该铜箔与该连接垫；以及
一金属材料，该金属材料将填充该导通孔，并以适当厚度垂直延伸在该铜箔与该绝缘层上。
本发明还提供一种半导体原件的线路面的连接垫上的金属凸块的结构，包括：
一绝缘层，该绝缘层在该半导体晶粒线路面的上面，且在该连接垫上的该绝缘层具有一导通孔；
一薄金属层，该薄金属层在该绝缘层的上面与在导通孔内，并与该连接垫相连接；以及
一金属材料，该金属材料将该导通孔填充，并以适当厚度垂直延伸在该薄金属层与该绝缘层之上。
本发明的主要优点如下。
首先，使用材料从高导电性金属材料中挑选，例如金、银、钯、铜、锡、锡铅、镍等，或任何此类高导电性金属材料的组合，且可通过无电解沉镀或电镀使用该材料形成金属凸块。
其次，藉由绝缘层提供的附着性，提高金属凸块与半导体晶粒间的结合性，而使金属凸块及半导体晶粒之间具良好结合。
第三，较昂贵的凸块下金属层制造过程可以完全省略，铜箔在形成金属凸块的期间作为一导通电镀的功能，并且涂布在金属凸块上的所挑选的阻障层可保护晶元内铜导线不受熔蚀，因而大幅降低生产成本。
附图说明
图1A至图1H为依据本发明在连接垫上形成金属凸块的步骤的示意图。
图2为半导体晶圆的半导体晶粒具重新排列后金属凸块及电镀网络的示意图。
图3A至图3D为形成重新排列后凸块步骤的示意图。
图4A至图4E为通过两层连接线完成凸块重新排列的步骤的示意图。
具体实施方式
以下配合说明书附图对本发明的实施方式做更详细的说明，以使本领域技术人员在研读本说明书后能据以实施。
请参阅图1A至图1H，为显示本发明的实施例于半导体晶圆的连接垫上形成金属凸块的步骤。
如图1A所示，连接垫12是位于半导体晶粒10的表面上，半导体可为集成电路、晶体管、二极管或半导体闸流管等。为方便参照，此处所提的表面是为半导体晶粒10的线路面。请注意，半导体晶粒10实际为半导体晶圆部份，且可能尚未从半导体晶圆分割(图中没有显示)。一半导体晶圆可以拥有多个晶粒10，并且每一半导体晶粒10可拥有多个连接垫12。为便于了解，仅于图中显示一半导体晶粒10及一连接垫12。而且在半导体晶粒10的线路面上，有一钝化层14暴露出连接垫12的部份上表面。另请注意，使用于本发明说明书的用语“半导体元件”可表示如图所描述的半导体晶粒，或可表示包含多个半导体晶粒的半导体晶圆。
连接垫12的材质可为铝或铜。若连接垫12的材质为铜，则连接垫12通常具有以铝或其它抗氧化金属制成的抗氧化层16，此抗氧化层16完全覆盖连接垫12所暴露的上表面。若连接垫12的材质为铝时，则通常不具其它材质的抗氧化层。若连接垫12的材质为铝，或为覆盖有抗氧化铝层16的铜连接垫12，先以一般公知的锌置换浸锌制造过程，将一锌层置换于铝连接垫12或抗氧化铝层16的表面。另一实施例中连接垫12的材质为铜，该连接垫12具有以铝或其它抗氧化材料制成的抗氧化层16，于完成随后的步骤前，先以选择性蚀刻移除抗氧化层16，以暴露出铜连接垫12。结果与去除抗氧化层16的图1A相似。
简言之，共有三种可能的组合：(1)锌层置换于铝连接垫12上；(2)锌层置换于铜连接垫12的抗氧化铝层16上；或(3)选择性蚀刻抗氧化铝层或其它抗氧化物质16以暴露出铜连接垫12。锌层通常非常薄。因此为求方便，以下将以组合(2)(即具有一抗氧化铝层16，且锌层置换在抗氧化铝层16上)为主要实施例，且锌层非常薄而无法显示。针对组合(1)及(3)，可以藉由想象附图去除抗氧化层16，简单延伸以下说明。
接着，如图1B所示为绝缘层18与铜箔20。绝缘层18及铜箔20依序配置在图1A结构的上表面，且结果显示于图1C中。绝缘层18为一种处于液态(印刷线路板业通称为A阶段)或暂时固化态(B阶段)的材料。如环氧树脂的各类聚合物，为绝缘层18的理想材料。接着，藉由对液态或暂时固化态的绝缘层18加热及施加适当压力，绝缘层18被固化成永久固态(C阶段)，且紧密附着于图1A的结构。若选择的绝缘材料为暂时固化态，则绝缘材料在永久固化过程中应能于特定温度范围再次转换回液态。在实施例中，铜箔20先涂布上绝缘层18，接着将铜箔20与绝缘层18的组合堆栈于图1A结构的上表面。接着，藉由对绝缘层18加热及施加适当压力，永久固化成固态并紧密附着于图1A的结构。另一实施例中，绝缘层18为暂时固化态或液态，先被堆栈于图1A结构的上表面。其后，铜箔20堆栈于绝缘层18的上表面，再藉由加热或施加适当压力，绝缘层18被永久固化成固态，且紧密附着于图1A的结构。于此应用中亦可添加玻璃纤维加强绝缘层18的机械强度。另外，如果欲形成微小间距或微小尺寸的金属凸块，则可选择将铜箔20薄化。
其后，先以镭射气化或化学蚀刻移除连接垫12上的部份铜箔20，之后以镭射气化或曝光显影移除连接垫12上的部份绝缘层18。由此形成暴露出连接垫12上表面的导通孔22，如图1D所示。在铜箔20与绝缘层18于半导体元件上形成层状组合期间，半导体元件可以为整片半导体晶圆或已经切割分离的部分半导体晶圆或是单颗晶粒。
如同先前所提，若连接垫12的材质为铝或铜连接垫12具有以铝制成的抗氧化层16，在绝缘层18与铜箔20堆栈前，通过浸锌制造过程，将锌层置换在铝连接垫12上或铜连接垫12的铝抗氧化层16上。另一实施例中，锌置换或选择性蚀刻工艺可于导通孔22形成后再作，即半导体元件先与绝缘层18及铜箔20压合成一体，加工出连接垫12上方的导通孔22如图1D所示后，再藉由在图1D的导通孔22内浸锌制造过程，将锌层置换于铝连接垫12上或铜连接垫12的抗氧化铝层16上。若连接垫12的材质为铜，且其具有铝或其它抗氧化材料制成的抗氧化层16，将抗氧化层16以选择性蚀刻剥除暴露出铜连接垫12的工艺，亦可以实施于图1D的导通孔22形成之后。
接着，藉由使用铜或镍的无电解沉镀，至少在导通孔22内形成薄金属层24，使薄金属层24将铜箔20连接至连接垫12的锌层表面(采选择性蚀刻法则是铜连接垫12)，如图1E所示。为加强可靠性，一附加金属层可进一步在薄金属层24的外部表面藉由电镀(或无电解沉镀)形成。为简化，图中不显示镀金属层。再黏贴或涂布抗电镀膜26，并利用选择性曝光在铜箔20的上表面形成图案化抗电镀膜26，暴露出浸镀有薄金属层24的导通孔22，如图1F所示。如此，铜箔20及薄金属层24可一起参与导通电流，于连接垫12上的导通孔22内，对金属凸块28进行电镀，如图1G所示。金属凸块28的材质可以选择为金、银，铜、锡、镍、锡铅，及前述元素的结合，且与薄金属层24具有良好的附着能力及良好焊接性。
最后，如图1H所示，藉由化学剥膜剥除抗电镀膜26，抗电镀膜26下的部分铜箔20也被蚀去。之后，金属凸块28可选择性覆盖保护层30，保护层30至少在金属凸块28的上表面(图示中，金属凸块28被完全覆盖)，以防止金属凸块28于组件组合前氧化。依据金属凸块28使用的材质而定，保护层30可以使用各种材料。举例来说，对镍凸块28，可使用金制成的保护层30，而对铜凸块28可使用有机保焊剂(OrganicSolderability Preservative，OSP)，无电解沉镀镍、浸金、浸银或浸锡。另一实施例中，在剥除抗电镀膜26前进行电镀，于图1G结构的上表面形成抗蚀刻层30。之后，再将抗电镀膜26剥除及抗电镀膜26底下的部份铜箔20蚀去。其结果可类似于图1H所示。金属凸块28因此完成。金属凸块28的高度可由抗电镀膜26的厚度控制，金属凸块28的宽度可由调整抗电镀膜26上电镀开口的孔隙决定。
另一实施例中，先将液态绝缘层18涂布在图1A的结构上。然后将绝缘层18固化成暂时固化态，并形成露出连接垫12的导通孔22。接着，将铜箔20堆栈于暂时固化态的绝缘层18上。之后，绝缘层18与铜箔20一起固化成永久性固态。以化学蚀刻或镭射气化移除导通孔22上部份铜箔20，其结果如图1D所示。随后进行如前述实施形成金属凸块28的步骤。在半导体元件上绝缘层18的涂布期间，半导体元件可以为整片半导体晶圆或部分已经切割分离的半导体晶圆或单颗晶粒。
另一完全不使用铜箔20的实施例中，将液态或暂固化态的绝缘层18堆栈于图1A的结构，并且形成永久性固化。之后形成露出连接垫12的导通孔22。以溅镀或无电解沉镀的方式，接着形成金属薄层24于绝缘层18的上表面与导通孔22内。利用电镀(或无电解沉镀)，将薄金属层24增加厚度，以达到较佳导电度，结果类似于图1E所示。绝缘层18上方增加厚度的金属层24，将有前述实施例中铜箔20的作用。进行如前所述的相同后续步骤形成金属凸块28。此实施例中，如选用Ajinomoto绝缘膜(Ajinomoto Build-up Film)这类对于无电解沉镀具良好附着性的绝缘层，长成的金属凸块将具有较佳可靠度，尤其是当金属凸块制造过程需要重新布线时。在半导体元件上涂布绝缘层18的期间，半导体元件可以为整片半导体晶圆，或部分已经切割分离的半导体晶圆或单颗晶粒。
另一实施例中，将绝缘层18堆栈于图1A的结构，并形成永久性固化，利用溅镀或无电解沉镀，在绝缘层18的上表面形成薄金属层24。接着形成暴露出连接垫12的导通孔22。接着，以无电解沉镀或溅镀再次形成薄金属层24，且至少覆盖导通孔22。藉由电镀(或无电解沉镀)，将薄金属层24增加厚度，以达到较佳导电度，结果类似于图1E所示。绝缘层18上方增加厚度的金属层24，将有前述实施例中铜箔20的作用。进行如前所述的相同后续步骤形成金属凸块28。在半导体元件涂布绝缘层18的期间，半导体元件可以为整片半导体晶圆或部分已经切割分离的半导体晶圆或单颗晶粒。
精确地形成露出连接垫12的锌层的导通孔22，需先探知图1C结构连接垫12的确切位置。为达成上述目的，可以事先于半导体元件的底面准备基准点。之后，利用检视基准点坐标与连接垫12的相对位置关系，即可决定连接垫12的确切位置坐标。另一方法为，利用一X-射线装置通过图1C的铜箔20，直接决定连接垫12的实际位置坐标。另一方法为，于移除部份铜箔20之后，使用摄像头检视半导体元件上的基准点，并计算连接垫12的确切坐标。
有时候金属凸块长在连接垫上的原始位置，不适合后续的焊接程序，因此凸块位置需要重新布线排列，传统的凸块下金属层制造过程可重新安排金属凸块至后续焊接的适当位置。由于本发明中省略昂贵的凸块下金属层制造过程，为完成如图2所示的重新排列凸块位置，必须于适当位置形成重新排列凸块28A与横向连结至导通孔22的连接线42。图3A至图3D所示为本发明中可达成重新排列凸块位置的延伸方法的步骤的示意图。
图3A显示依图1A至图1F所描述的步骤完成的结构。然而，图3A的结构不同于图1F之处，在于抗电镀膜26具有一电镀开口40，该电镀开口40不仅暴露出导通孔22，也暴露出重新排列后金属凸块28A的位置及连接重新排列后金属凸块28A与导通孔22间的横向连接线42。为了增加重新排列后金属凸块28A的机械强度，可钻出重新排列后金属凸块28A下方的盲孔60，该盲孔深度需受控制在不影响半导体元件10功能的范围内。同样地，在抗电镀膜26黏贴之前，薄金属层24也沉积在盲孔60内。另一方法为，可将导电浆填充于盲孔60，并使该导电浆固化，以取代薄金属层24在盲孔60内浸镀。
之后，如图3B所示，电镀铜或其它适合的金属，直至达到所设计的厚度，形成连接线42以连接重新排列后金属凸块28A与导通孔22。接着，如图3C所示，于抗电镀膜26的上表面形成第二抗电镀膜26A，且具有开口40A，该开口40A仅暴露重新排列后金属凸块28A的位置，再选用适当金属进行电镀，例如铜、镍、锡、锡铅、金，银或前述材料的组合，直至形成重新排列后金属凸块28A。最后，如图3D所示，剥除抗电镀膜26及26A，及以化学蚀刻或镭射气化蚀去抗电镀膜26下的部份铜箔20，因此完成重新排列金属凸块28A与连接线42。后续选择性地加上一防焊层覆盖导通孔22与连接线42，以保护导通孔22与连接线42。
另一实施例中，具电镀开口抗电镀膜26暴露出导通孔22、重新排列后金属凸块28A、连接导通孔22至重新排列后金属凸块28A的横向连接线42及一个或多个电镀网络52，该电镀网络52将电镀网(包含重新排列后金属凸块28A、导通孔22及其间连接线路42)连接至图2所示的半导体晶圆的电镀电极50。之后，电镀铜或其它适合的金属，直至达到所设计的厚度，并形成连接线42及电镀网络52。先剥除抗电镀膜26，且以化学蚀刻或镭射气化蚀刻抗电镀膜26下的部份铜箔20。其后，加上一选择性防焊层在半导体晶粒10上，该防焊层在重新排列后金属凸块28A，电镀网络52及电镀电极50上具有开口。接着，第二抗电镀膜26A黏贴在防焊层上，该第二抗电镀膜26A于重新排列后金属凸块28A的设定位置上具有一开口。使用电镀网络52导通电流，选用适当金属进行电镀，例如铜、镍、锡、锡铅、金，银及前述材料的结合，直至形成重新排列后金属凸块28A。最后，移除第二抗电镀膜26A，并对电镀网络52蚀刻。重新布线金属凸块28A即完成。请注意这些步骤相当类似于前述实施例，因此不提供另外的附图。
有时，如果无法以单层线路达到重新布线，如上所述，则可使用多层线路为之。以下为一实施例，并参照图4A至图4D所示。依据图1A至图1F的步骤且在导通孔22内浸镀薄金属层24之后，抗电镀膜26黏贴在铜箔20上，经由曝光显影形成电镀开口，该开口暴露出导通孔22、一中间位置及连接导通孔22与中间位置的横向连接线42，如图4A所示。电镀铜或其它适合的金属，直至达到所设计的厚度，以形成连接线42，如图4B所示。之后剥除抗电镀膜26，并以化学蚀刻或镭射气化蚀刻抗电镀膜26下的部份铜箔20。第二绝缘层68及第二铜箔70层堆栈于半导体晶粒10上并且永久性固化，如同图4C所示。请注意前述绝缘层18及铜箔20的层积具有不同实施方式，同样可以在这里实施，且为求简化，在这里省略那些细节。如图4D所示，利用类似于前述所提的形成导通孔22的方法，移除中间位置上方的部份第二铜箔70及第二绝缘层68。再一次，为了增加重新排列后金属凸块28A的机械强度，可钻出重新排列后金属凸块28A位置下盲孔74。其后，在重新排列后金属凸块28A下的盲孔74内与在第二导通孔72内浸镀薄金属层76。另一方法为，可将一导电浆填充于盲孔74，并且使其固化，以取代薄金属层于盲孔74内的浸镀。
图4D所示的结构及图3A所示的结构相当类似。因此，以图3A至图3D所描述的相同步骤形成第二层连接线78并利用第二金属层70形成重新排列后金属凸块28A。该重新排列后金属凸块28A连接至在中间位置的第二导通孔72。结果如图4E。前述制造过程实际上可重复经由更多中间位置与更多连接线层以重新排列金属凸块。
本发明的主要优点如下。首先，使用材料从高导电性金属材料中挑选，例如金、银、钯、铜、锡、锡铅、镍等，或任何此类高导电性金属材料的组合，且可通过无电解沉镀或电镀使用该材料形成金属凸块28。其次，藉由绝缘层18提供的附着性，提高金属凸块28与半导体晶粒10间的结合性，而使金属凸块28及半导体晶粒10之间具良好结合。第三，较昂贵的凸块下金属层制造过程可以完全省略，铜箔20在形成金属凸块的期间作为一导通电镀的功能，并且涂布在金属凸块28上的所挑选的阻障层可保护晶元内铜导线不受熔蚀，因而大幅降低生产成本。
以上所述仅为用以解释本发明的较佳实施例，并非企图据以对本发明做任何形式上的限制，因此，凡有在相同的创作精神下所作有关本发明的任何修饰或变更，皆仍应包括在本发明意图保护的范畴。

Claims (84)

1.一种于半导体元件的线路面的连接垫上形成金属凸块的方法，其特征在于，该方法至少包含下列步骤：
依序将一绝缘层以及一铜箔放置于该半导体元件线路面的一上面；
在该连接垫上面的该绝缘层与该铜箔内形成一导通孔；
至少在该导通孔的一孔壁上形成一薄金属层，该薄金属层将该铜箔与该连接垫相连接；
在该铜箔的一上面形成一第一抗电镀膜，该抗电镀模具第一开口，该第一开口至少暴露出涂布有该薄金属层的该导通孔；以及
于该第一开口内，电镀一金属材料，至达成适当的厚度。
2.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：若以铝制成该连接垫或该连接垫具有以铝制成的抗氧化层，在放置该绝缘层与该铜箔前，于该铝连接垫或该铝抗氧化层的一上面形成一锌层
3.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：若以铝制成该连接垫或该连接垫具有以铝制成的抗氧化层，在形成该导通孔后，于该铝连接垫或铝抗氧化层的一上面形成一锌层。
4.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：若以铜制成该连接垫且该连接垫具有一抗氧化层，在放置该绝缘层与该铜箔前，移除该抗氧化层。
5.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：若该连接垫的材质为铜且该连接垫具有一抗氧化层，在形成该导通孔后，移除该抗氧化层。
6.如权利要求1所述的方法，其特征在于，所述绝缘层处于暂时固化态与液态二者之一；先涂布该绝缘层于该铜箔上；该铜箔与该绝缘层一起堆积在线路面的上面；将该绝缘层永久性固化；以及移除连接垫上部份该绝缘层与该铜箔以形成该导通孔。
7.如权利要求1所述的方法，其特征在于，该绝缘层处于暂时固化态与液态二者之一；先在该线路面的上面堆积该绝缘层；接着在该绝缘层的上面堆积该铜箔；将该绝缘层永久性固化；以及移除该连接垫上部份该绝缘层与该铜箔以形成该导通孔。
8.如权利要求1所述的方法，其特征在于，该绝缘层处于液态，而且先将该绝缘层放在该线路面上；该绝缘层固化为暂时固化态；移除该连接垫上的部份该绝缘层以形成该导通孔；接着在该绝缘层的上面堆积该铜箔；将该绝缘层永久性固化；以及移除在该导通孔上的部份该铜箔。
9.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：如果需要制作一微小间距的金属凸块，将该铜箔薄化。
10.如权利要求1所述的方法，其特征在于，该薄金属层以铜和镍二者之一制作。
11.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：在形成该第一抗电镀膜前，于该薄金属层的一外表面上，形成一附加金属层。
12.如权利要求1所述的方法，其特征在于，该金属材料为金、银，铜、锡、镍、锡铅，以及前述元素组合之一。
13.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：移除该第一抗电镀膜与该第一抗电镀膜下的部份该铜箔；以及
至少在该金属材料的一上面形成一抗氧化之涂布层。
14.如权利要求1所述的方法，其特征在于，进一步包含下列步骤：
至少在该金属材料的一上面形成一抗蚀刻的涂布层，以及；移除该第一抗电镀膜与该第一抗电镀膜下的部份该铜箔。
15.如权利要求1所述的方法，其特征在于，该第一开口进一步暴露出该金属凸块的一重新排列位置与一中间位置其中之一，以及一连接线，该连接线将该重新排列位置或中间位置与该导通孔相连接；以及电镀该金属材料形成该连接线。
16.如权利要求15所述的方法，其特征在于，进一步包含下列步骤：在形成该抗电镀膜前，于该金属凸块重新排列位置，在该绝缘层内形成一盲孔；
其中，该薄金属层进一步覆盖该盲孔。
17.如权利要求15所述的方法，其特征在于，进一步包含下列步骤：在形成该抗电镀膜前，于该金属凸块重新排列位置，在该绝缘层内形成一盲孔；以及将一导电浆填充该盲孔。
18.如权利要求15所述的方法，其特征在于，进一步包含下列步骤：在该第一抗电镀膜与该连接线的上面形成一第二抗电镀膜，该第二抗电镀膜具一第二开口，该第二开口暴露出该金属凸块重新排列位置；
在该第二开口内，电镀该第二金属材料，至达成适当厚度；以及
移除该第一及第二抗电镀膜以及在该第一抗电镀膜下的部份该铜箔以形成该金属凸块。
19.如权利要求18所述的方法，其特征在于，该第二金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
20.如权利要求18所述的方法，其特征在于，进一步包含下列步骤：在移除该第一及第二抗电镀膜与该铜箔后，涂布一防焊层以覆盖该连接线与该导通孔。
21.如权利要求1所述的方法，其特征在于，该第一开口进一步暴露出该金属凸块的重新排列位置、连接该重新排列位置与该导通孔的连接线，至少一个将该半导体元件的电镀电极与电镀网相连接的电镀网络，该电镀网包含有该导通孔、该连接线与该重新排列金属凸块；以及电镀该金属材料以形成该连接线与该电镀网络。
22.如权利要求21所述的方法，其特征在于，进一步包含下列步骤：
移除该第一抗电镀膜与该第一抗电镀膜下之部份铜箔；
涂布一防焊层以暴露出该金属凸块重新排列位置、部份该电镀网络，与该电镀电极；
于该防焊层上形成第二抗电镀膜，该第二抗电镀膜具有暴露出该金属凸块重新排列位置与该电镀电极的第二开口；
于该第二开口内，电镀该第二金属材料，至达到适当厚度，以形成该金属凸块；以及
移除该第二抗电镀膜及该电镀网络。
23.如权利要求22所述的方法，其特征在于，该第二金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
24.如权利要求15所述的方法，其特征在于，进一步包含下列步骤：
移除该第一抗电镀膜与该第一抗电镀膜下的部份该铜箔；
依序将一第二绝缘层与一第二铜箔放置于该半导体元件线路面的一上面，该第二绝缘层与该第二铜箔在该中间位置具有一第二导通孔；
至少于该第二导通孔的一孔璧上形成第二薄金属层；
在该第二铜箔的一上面形成一第二抗电镀膜，该第二抗电镀膜具有一第二开口，该第二开口暴露出涂布有该第二薄金属层的该第二导通孔、该金属凸块的该重新排列位置，与将该重新排列位置与该第二导通孔相连接的第二连接线；
于该第二开口内，电镀一第二金属材料，至达成适当厚度，以形成该第二连接线；
在该第二抗电镀膜与第二连接线的一上面形成一第三抗电镀膜，该第三抗电镀膜具有一第三开口，该第三开口暴露出该金属凸块重新排列位置；
在该第三开口内，电镀一第三金属材料，至达成适当厚度；以及
移除该第二及第三抗电镀膜与该第二抗电镀膜下的部份该第二铜箔，以形成该金属凸块。
25.如权利要求24所述的方法，其特征在于，进一步包含下列步骤：
在形成该第二薄金属层前，于该金属凸块重新排列位置，在该第二绝缘层内与该第二铜箔内形成一盲孔；
其中该第二薄金属层进一步覆盖该盲孔。
26.如权利要求24所述的方法，其特征在于，进一步包含下列步骤：
在该金属凸块重新排列位置，在该第二绝缘层内与该第二铜箔内形成一盲孔；以及
在形成该第二抗电镀膜前，以一导电浆填充该盲孔。
27.如权利要求24所述的方法，其特征在于，该第三金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
28.如权利要求1所述的方法，其特征在于，半导体元件为整片半导体晶圆，分割后部分半导体晶圆与单颗半导体晶粒三者之一。
29.一种于半导体元件的线路面的连接垫上形成金属凸块的方法，其特征在于，该方法至少包含下列步骤：
将一绝缘层置放于该半导体元件线路面的一上面；
在该连接垫上面的该绝缘层内形成一导通孔；
于该绝缘层上面及在导通孔的一孔壁内形成一薄金属层，该薄金属层与该连接垫相连接；
在该绝缘层上的薄金属层的上面形成一第一抗电镀膜，该第一抗电镀膜具有一第一开口，该第一开口至少暴露出涂布有该薄金属层的该导通孔；以及
在该第一开口内，电镀一金属材料，至达到适当的厚度。
30.如权利要求29所述的方法，其特征在于，
若以铝制成该连接垫或该连接垫具一以铝制成的抗氧化层，在放置该绝缘层之前，于该铝连接垫或于该铝抗氧化层的上面形成一锌层。
31.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：若以铝制成该连接垫或该连接垫具一以铝制成的抗氧化层，在形成该导通孔后，于该铝连接垫或该铝抗氧化层的上面形成一锌层。
32.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：若以铜制成该连接垫及该连接垫具有一抗氧化层，在放置该绝缘层前，移除该抗氧化层。
33.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：若以铜制成该连接垫及该连接垫具一抗氧化层，在形成该导通孔后，移除该抗氧化层。
34.如权利要求29所述的方法，其特征在于，该绝缘层为处于暂时固化态与液态二者之一，且先堆积在该线路面的上面；将该绝缘层永久固化；移除该连接垫上部份绝缘层以形成该导通孔；以及在该绝缘层的上表面与在该导通孔内形成该薄金属层。
35.如权利要求29所述的方法，其特征在于，该绝缘层为处于暂时固化态与液态二者之一；将该绝缘层永久固化；在该绝缘层的上面形成该薄金属层；移除该连接垫上的部份该绝缘层以形成该导通孔；以及在该导通孔内再次形成一薄金属层。
36.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：
在该第一抗电镀膜形成前，增加该薄金属层的厚度。
37.如权利要求29所述的方法，其特征在于，该薄金属层以铜及镍二者之一制成。
38.如权利要求29所述的方法，其特征在于，该金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
39.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：
移除该第一抗电镀膜及该第一抗电镀膜下的部份该薄金属层；以及
至少于该金属凸块的上面形成一抗氧化的保护层。
40.如权利要求29所述的方法，其特征在于，进一步包含下列步骤：
在该金属凸块的上面形成一抗蚀刻的涂布层；以及
移除该第一抗电镀膜及该第一抗电镀膜下的部份该薄金属层。
41.如权利要求29所述的方法，其特征在于，该第一开口进一步暴露出该金属凸块的重新排列位置与中间位置二者之一，以及将该重新排列位置或中间位置与该导通孔相连接的该连接线；以及电镀该金属材料以形成该连接线。
42.如权利要求41所述的方法，其特征在于，进一步包含下列步骤：
在形成该第一抗电镀膜之前，于该重新排列位置，在该绝缘层内形成一盲孔；
其中该薄金属层亦覆盖该盲孔。
43.如权利要求41所述的方法，其特征在于，进一步包含下列步骤：
在形成该第一抗电镀膜之前，于该重新排列位置，在该绝缘层内形成一盲孔；以及
在该第一抗电镀膜形成前，以一导电浆填充该盲孔。
44.如权利要求41所述的方法，其特征在于，进一步包含下列步骤：
在该第一抗电镀膜与该连接线的上面形成一第二抗电镀膜，该第二抗电镀膜具一第二开口，该第二开口暴露出该金属凸块重新排列位置；
于前述第二开口内，用第二金属材料进行电镀，至达到适当厚度；以及
移除该第一及第二抗电镀膜与该第一抗电镀膜下的部分该薄金属层以形成该金属凸块。
45.如权利要求44所述的方法，其特征在于，所述第二金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
46.如权利要求44所述的方法，其特征在于，进一步包含下列步骤：
在移除该第一及第二抗电镀膜后，涂布一防焊层以覆盖该连接线及该导通孔。
47.如权利要求29所述的方法，其特征在于，该第一开口进一步暴露出该金属凸块的重新排列位置，一连接该重新排列位置与该导通孔的连接线，至少一个将该半导体元件的电镀电极连接至电镀网的电镀网络，该电镀网包含该导通孔、该连接线及该金属凸块；以及电镀该金属材料以形成该连接线与该电镀网络。
48.如权利要求47所述的方法，其特征在于，进一步包含下列步骤：
移除该第一抗电镀膜与该第一抗电镀膜下的部份该薄金属层；
涂布一防焊层以暴露出该金属凸块重新排列位置、部份该电镀网络与该电镀电极；
在该防焊层上形成一第二抗电镀膜，该第二抗电镀膜具一第二开口，该第二开口暴露出该金属凸块重新排列位置及该电镀电极；
在该第二开口内，电镀一第二金属材料，至达成适当厚度，以形成该金属凸块；以及
移除该第二抗电镀膜及该电镀网络。
49.如权利要求48所述的方法，其特征在于，该第二金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
50.如权利要求47所述的方法，其特征在于，进一步包含下列步骤：
将一第二绝缘层放置于该半导体元件线路面的上面并浸镀一该第二薄金属层，该第二绝缘层及该第二薄金属层在该中间位置具一第二导通孔；
至少在该第二导通孔内形成一第二薄金属层；
在该第二薄金属层的上面形成一第二抗电镀膜，该第二抗电镀膜具一第二开口，该第二开口暴露出涂布有该第二薄金属层的该第二通孔、该金属凸块的重新排列位置与连接该重新排列位置与该第二通孔的第二连接线；
在该第二开口内，电镀一金属材料，至达到适当厚度，以形成该第二连接线；
在该第二抗电镀膜与该第二连接线的上面形成一第三抗电镀膜，该第三抗电镀膜具一第三开口，该第三开口暴露出该重新排列位置；
在该第三开口内，电镀一第三金属材料，至达到适当厚度；以及
移除该第二及第三抗电镀膜与在该第二抗电镀膜下的部分该第二薄金属层，以形成该金属凸块。
51.如权利要求50所述的方法，其特征在于，进一步包含下列步骤：
在形成该第二抗电镀膜前，于该重新排列位置，在该第二绝缘层内形成一盲孔，以及在该盲孔内浸镀该薄金属层。
52.如权利要求50所述的方法，其特征在于，进一步包含下列步骤：
在形成该第二抗电镀膜前，于该重新排列位置，在该第二绝缘层内形成一盲孔；以及以一导电浆填充该盲孔。
53.如权利要求50所述的方法，其特征在于，该第三金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
54.如权利要求29所述的方法，其特征在于，该半导体元件为整片半导体晶圆，分割后的部分半导体晶圆及单颗半导体晶粒三者之一。
55.一种于半导体元件的线路面的连接垫上的金属凸块的结构，其特征在于，包含：
一绝缘层与一铜箔，该绝缘层与该铜箔依序在该半导体晶粒线路面的上面，该连接垫上的该绝缘层及该铜箔具有一导通孔；
一薄金属层，该薄金属层至少在导通孔内，并连接该铜箔与该连接垫；以及
一金属材料，该金属材料将填充该导通孔，并以适当厚度垂直延伸在该铜箔与该绝缘层上。
56.如权利要求55所述的金属凸块结构，其特征在于，进一步包含：
一锌层，若以铝制成连接垫或该连接垫具有一以铝制作的抗氧化层，则该锌层在该铝连接垫或该铝抗氧化层上面。
57.如权利要求55所述的金属凸块结构，其特征在于，该绝缘层放在线路面上之前，为处于暂时固化态及液态二者之一。
58.如权利要求55所述的金属凸块结构，其特征在于，该薄金属层以铜及镍二者之一制成。
59.如权利要求55所述的金属凸块结构，其特征在于，该金属材料为金、银，铜、锡、镍、锡铅，以及前述元素组合之一。
60.如权利要求55所述的金属凸块结构，其特征在于，进一步包含：
一抗氧化的保护层，是至少在该金属材料的上面。
61.如权利要求55所述的金属凸块结构，其特征在于，该金属材料为在该铜箔及该绝缘层的上面，并从该导通孔横向延伸至金属凸块的重新排列位置与中间位置之一。
62.如权利要求61所述的金属凸块结构，其特征在于，该铜箔与该绝缘层在该金属凸块重新排列位置具有一盲孔，该盲孔以该薄金属层覆盖。
63.如权利要求61所述的金属凸块结构，其特征在于，该铜箔及该绝缘层于该金属凸块重新排列位置具一盲孔，该盲孔以一导电浆料填充。
64.如权利要求61所述的金属凸块结构，其特征在于，进一步包含：
一第二金属材料，为以适当厚度在该金属凸块重新排列位置的表面上。
65.如权利要求64所述的金属凸块结构，其特征在于，该第二金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
66.如权利要求61所述的金属凸块结构，其特征在于，进一步包含：
一第二绝缘层与一第二铜箔，该第二绝缘层及该第二铜箔依序于该半导体晶粒线路面的上面，并于中间位置具一第二导通孔；
一第二金属材料，为在该第二绝缘层及该第二铜箔的上面，并从该第二导通孔横向延伸至该金属凸块的该重新排列位置；以及
一第三金属材料，为以适当厚度在该金属凸块重新排列位置的该第二金属材料的上面。
67.如权利要求66所述的金属凸块结构，其特征在于，该第二绝缘层及该第二铜箔，在该金属凸块重新排列位置具一盲孔，该盲孔以该第二薄金属层覆盖与以第二金属材料填充。
68.如权利要求61所述的金属凸块结构，其特征在于，该第二绝缘层及该第二铜箔，在该重新布线位置具一盲孔，且以一导电浆料填充。
69.如权利要求61所述的金属凸块结构，其特征在于，该第三金属材料为金、银，铜、锡、镍、锡铅，以及前述元素组合之一。
70.一种于半导体元件的线路面的连接垫上的金属凸块的结构，其特征在于，包含：
一绝缘层，该绝缘层在该半导体晶粒线路面的上面，且在该连接垫上的该绝缘层具有一导通孔；
一薄金属层，该薄金属层在该绝缘层的上面与在导通孔内，并与该连接垫相连接；以及
一金属材料，该金属材料将该导通孔填充，并以适当厚度垂直延伸在该薄金属层与该绝缘层之上。
71.如权利要求70所述的金属凸块结构，其特征在于，进一步包含：
一锌层，若以铝制成连接垫或该连接垫具有一以铝制作的抗氧化层，则该锌层在该铝连接垫或该铝抗氧化层上面。
72.如权利要求70所述的金属凸块结构，其特征在于，在实施该线路面上之前，该绝缘层的材质为处于暂时固化态及液态二者之一。
73.如权利要求70所述的金属凸块结构，其特征在于，该薄金属层为铜及镍二者之一。
74.如权利要求70所述的金属凸块结构，其特征在于，该金属材料为金，银、铜、锡、镍、锡铅，以及前述元素组合之一。
75.如权利要求70所述的金属凸块结构，其特征在于，进一步包含：
一抗氧化的保护层，为至少在该金属凸块的金属材料的上面。
76.如权利要求70所述的金属凸块结构，其特征在于，该金属材料在该薄金属层与该绝缘层上，从该通孔横向延伸至一金属凸块重新排列位置与一金属凸块的中间位置。
77.如权利要求76所述的金属凸块结构，其特征在于，该绝缘层在该重新排列位置具一盲孔，且以该薄金属层覆盖。
78.如权利要求76所述的金属凸块结构，其特征在于，该绝缘层在该重新排列位置具一盲孔，且以该导电浆物填充。
79.如权利要求76所述的金属凸块结构，其特征在于，进一步包含：
一第二金属材料，为以适当厚度在该金属凸块重新排列位置的金属材料上面。
80.如权利要求79所述的金属凸块结构，其特征在于，该第二金属材料为金、银，铜、锡、镍、锡铅，以及前述元素组合之一。
81.如权利要求76所述的金属凸块结构，其特征在于，进一步包含：
一第二绝缘层与一第二铜箔，该第二绝缘层及该第二铜箔依序于该半导体晶粒线路面的上面，并于中间位置具一第二导通孔；
一第二薄金属层，为至少在该第二导通孔内；
一第二金属材料，为在该第二铜箔及该第二绝缘层的上面，并从该第二导通孔横向延伸至该金属凸块的该重新排列位置；以及
一第三金属材料，为以适当厚度于该金属凸块重新排列位置的第二金属材料上面。
82.如权利要求81所述的金属凸块结构，其特征在于，该第二绝缘层在该重新布线位置具一盲孔，该盲孔以第二薄金属层覆盖及以该第二金属材料填充。
83.如权利要求81所述的金属凸块结构，其特征在于，该第二绝缘层在该重新布线位置具一盲孔，该盲孔以导电浆物填充。
84.如权利要求81所述的金属凸块结构，其特征在于，该第三金属材料为金、银，铜、锡、镍、锡铅，以及前述元素组合之一。
CN2008101883478A 2008-12-25 2008-12-25 半导体元件的线路面的连接垫上的金属凸块结构及形成方法 Withdrawn - After Issue CN101764113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101883478A CN101764113B (zh) 2008-12-25 2008-12-25 半导体元件的线路面的连接垫上的金属凸块结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101883478A CN101764113B (zh) 2008-12-25 2008-12-25 半导体元件的线路面的连接垫上的金属凸块结构及形成方法

Publications (2)

Publication Number Publication Date
CN101764113A true CN101764113A (zh) 2010-06-30
CN101764113B CN101764113B (zh) 2012-02-29

Family

ID=42495185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101883478A Withdrawn - After Issue CN101764113B (zh) 2008-12-25 2008-12-25 半导体元件的线路面的连接垫上的金属凸块结构及形成方法

Country Status (1)

Country Link
CN (1) CN101764113B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593017A (zh) * 2011-01-12 2012-07-18 颀邦科技股份有限公司 在载板上导接件的侧面形成抗氧化金属层的制造工艺
CN103107156A (zh) * 2011-11-11 2013-05-15 讯忆科技股份有限公司 晶圆焊垫的凸块结构及其制造方法
CN103762198A (zh) * 2013-12-31 2014-04-30 中国科学院微电子研究所 一种tsv填孔方法
CN103178050B (zh) * 2011-12-22 2015-11-18 俞宛伶 半导体封装结构及其制作方法
CN106298710A (zh) * 2015-06-02 2017-01-04 矽品精密工业股份有限公司 基板结构及其制法暨导电结构
CN107507781A (zh) * 2017-08-30 2017-12-22 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876A (zh) * 2017-08-30 2018-01-09 深圳中科四合科技有限公司 一种芯片封装结构
US10340259B2 (en) 2015-05-14 2019-07-02 Mediatek Inc. Method for fabricating a semiconductor package
CN111211104A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 线路结构及其制造方法
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
CN111384016A (zh) * 2018-12-28 2020-07-07 颀中科技（苏州）有限公司 晶圆凸块及晶圆凸块的制造方法
CN111508919A (zh) * 2019-01-31 2020-08-07 联华电子股份有限公司 半导体装置及半导体装置的制作方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593017B (zh) * 2011-01-12 2015-03-25 颀邦科技股份有限公司 在载板上导接件的侧面形成抗氧化金属层的制造工艺
CN102593017A (zh) * 2011-01-12 2012-07-18 颀邦科技股份有限公司 在载板上导接件的侧面形成抗氧化金属层的制造工艺
CN103107156A (zh) * 2011-11-11 2013-05-15 讯忆科技股份有限公司 晶圆焊垫的凸块结构及其制造方法
CN103107156B (zh) * 2011-11-11 2016-02-10 讯忆科技股份有限公司 晶圆焊垫的凸块结构及其制造方法
CN103178050B (zh) * 2011-12-22 2015-11-18 俞宛伶 半导体封装结构及其制作方法
CN103762198A (zh) * 2013-12-31 2014-04-30 中国科学院微电子研究所 一种tsv填孔方法
CN103762198B (zh) * 2013-12-31 2016-07-06 中国科学院微电子研究所 一种tsv填孔方法
US10340259B2 (en) 2015-05-14 2019-07-02 Mediatek Inc. Method for fabricating a semiconductor package
US10685943B2 (en) 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
CN106298710A (zh) * 2015-06-02 2017-01-04 矽品精密工业股份有限公司 基板结构及其制法暨导电结构
CN106298710B (zh) * 2015-06-02 2019-06-14 矽品精密工业股份有限公司 基板结构及其制法暨导电结构
CN107507781A (zh) * 2017-08-30 2017-12-22 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构
CN107507781B (zh) * 2017-08-30 2019-09-27 深圳中科四合科技有限公司 一种芯片封装结构的制备方法
CN107564876A (zh) * 2017-08-30 2018-01-09 深圳中科四合科技有限公司 一种芯片封装结构
CN111211104A (zh) * 2018-11-22 2020-05-29 华邦电子股份有限公司 线路结构及其制造方法
CN111384016A (zh) * 2018-12-28 2020-07-07 颀中科技（苏州）有限公司 晶圆凸块及晶圆凸块的制造方法
CN111508919A (zh) * 2019-01-31 2020-08-07 联华电子股份有限公司 半导体装置及半导体装置的制作方法
US11476212B2 (en) 2019-01-31 2022-10-18 United Microelectronics Corporation Semiconductor contact structure having stress buffer layer formed between under bump metal layer and copper pillar

Also Published As

Publication number Publication date
CN101764113B (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN101764113B (zh) 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
CN101288350B (zh) 多层印刷线路板及其制造方法
CN101690434B (zh) 元器件内置基板的制造方法
TWI260079B (en) Micro-electronic package structure and method for fabricating the same
CN101582386B (zh) 在半导体元件形成金属凸块与密封的方法
US7955901B2 (en) Method for producing a power semiconductor module comprising surface-mountable flat external contacts
CN100452342C (zh) 制造内置器件的基板的方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
US20110086505A1 (en) Metallic bump structure without under bump metallurgy and a manufacturing method thereof
CN101331814A (zh) 多层印刷线路板及其制造方法
EP2261974A1 (en) Electronic component used for wiring and method for manufacturing the same
CN104134643A (zh) 具有超细间距倒装芯片凸点的基板
KR20100129784A (ko) 칩 사이즈 양면 접속 패키지 및 그의 제조 방법
TW201420331A (zh) 鎳／銦／錫／銅多層結構之製造方法
CN104584207A (zh) 电子部件封装以及其制造方法
CN110459521A (zh) 覆晶封装基板和电子封装件
JP5520425B2 (ja) 半導体部材のメタルバンプと密封を形成する方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN109755137A (zh) 半导体装置以及半导体装置的制造方法
TW201023278A (en) Method for forming metallic bump on semiconductor component and sealing semiconductor component
JP7382170B2 (ja) 半導体装置
CN104576402A (zh) 封装载板及其制作方法
TW201214640A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20100630

Assignee: Xin Qiang Electronics (Qingyuan) Co., Ltd.

Assignor: Yu Wanling

Contract record no.: 2013990000433

Denomination of invention: Metal protruding block structure on connecting pad of circuit surface of semiconductor element and forming method

Granted publication date: 20120229

License type: Exclusive License

Record date: 20130725

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20120229

Effective date of abandoning: 20220217

AV01 Patent right actively abandoned

Granted publication date: 20120229

Effective date of abandoning: 20220217