CN107507781A - 一种芯片封装结构的制备方法 - Google Patents

一种芯片封装结构的制备方法 Download PDF

Info

Publication number
CN107507781A
CN107507781A CN201710765090.7A CN201710765090A CN107507781A CN 107507781 A CN107507781 A CN 107507781A CN 201710765090 A CN201710765090 A CN 201710765090A CN 107507781 A CN107507781 A CN 107507781A
Authority
CN
China
Prior art keywords
metal layer
insulating barrier
blind hole
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710765090.7A
Other languages
English (en)
Other versions
CN107507781B (zh
Inventor
黄冕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke Four Hop Technology Co Ltd
Original Assignee
Shenzhen Zhongke Four Hop Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongke Four Hop Technology Co Ltd filed Critical Shenzhen Zhongke Four Hop Technology Co Ltd
Priority to CN201710765090.7A priority Critical patent/CN107507781B/zh
Publication of CN107507781A publication Critical patent/CN107507781A/zh
Application granted granted Critical
Publication of CN107507781B publication Critical patent/CN107507781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/43Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明实施例公开了一种芯片封装结构的制备方法,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。本发明实施例方法包括:提供载体,并在载体的至少一个面上覆盖第一金属层;在第一金属层的第一预设区域设置至少一个第二金属层;在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;对至少一个第二金属层上方的第一绝缘层钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;在凸起上固化芯片;将载体进行剥离。

Description

一种芯片封装结构的制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种芯片封装结构结构的制造方法。
背景技术
随着电子产品向小型化、集成化、普及化发展,对于电子产品内部所使用到的多极管等结构也随之小型化。
目前,芯片封装结构主要采用传统封装方式,例如:通过打钱(英文全称:Wirebond,缩写:WB)方式将芯片(英文全称:Chip)封装成具有一定功能的多极管。然而,对于现有的芯片封装结构的封装方法而言,由于电极之间连接的引线较为纤细,阻值偏高,对于器件的电性能有一定的影响,且引线在连接芯片焊盘时与基板焊盘时,需要有一定的弯曲高度,此高度的存在可能导致最终的器件厚度无法得到进一步的降低,同时,引线多为金、银等贵金属,制造成本较高。
发明内容
本发明实施例提供了一种芯片封装结构的制备方法,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。
有鉴于此,本发明第一方面提供一种芯片封装结构的制备方法,可包括:
提供载体,并在载体的至少一个面上覆盖第一金属层;
在第一金属层的第一预设区域设置至少一个第二金属层;
在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;
在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;
在凸起上固化芯片;
将载体进行剥离。
进一步的,盲孔的孔径为20微米至200微米,盲孔的高度为5至200微米。
进一步的,导电材料为流动状态的导电材料。
进一步的,在载体剥离后,方法还包括:将第一金属层进行完全蚀刻,以使得至少一个第二金属层形成至少一个焊盘。
进一步的,在载体剥离后,方法还包括:
将第一金属层进行预设处理,以使得第一金属层形成至少一个焊盘。
进一步的,将第一金属层进行预设处理,以使得第一金属层形成至少一个焊盘包括:
将第一金属层进行不完全蚀刻,以使得第一金属层的未蚀刻部分形成至少一个焊盘,未蚀刻部分中的每一个与至少一个第二金属层中的一个或多个贴合;或,
将第一金属层进行不完全蚀刻,并在第一金属层的蚀刻部分以及未蚀刻部分的第二预设区域覆盖第二绝缘层,以使得未蚀刻部分未覆盖第二绝缘层的区域形成至少一个焊盘,未蚀刻部分中的每一个与至少一个第二金属层中的一个或多个贴合;或,
在所述第一金属层的第三预设区域覆盖所述第二绝缘层,以使得所述第一金属层未覆盖所述第二绝缘层的区域形成至少一个焊盘。
进一步的,在将第一金属层进行预设处理,形成至少一个焊盘之后,方法还包括:
在至少一个焊盘上覆盖第三金属层。
进一步的,在凸起上固化芯片包括:
在凸起上固化芯片,并在芯片的表面上覆盖第三绝缘层。
进一步的,在对至少一个第二金属层上方的第一绝缘层钻盲孔之前,方法还包括:
在第一绝缘层上增加保护膜;
在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起之后,方法还包括:
移除保护膜。
进一步的,在第一绝缘层上增加保护膜包括:
在第一绝缘层上增加纯胶层,纯胶层用于在背离第一绝缘层的一面承载保护膜;
其中,纯胶层的厚度为5微米至30微米,保护膜的厚度为20微米至100微米。
从以上技术方案可以看出,本发明实施例具有以下优点:
与现有方案不同的是,本发明取代传统打线的方式来进行芯片封装,通过将芯片与填充至盲孔中的导电材料形成的凸起连接,避免了引线的使用,则解决了现有方案中引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题,且由于引线的未使用,使得引线以及塑封材料的成本得到控制,同时,采用盲孔填充导电材料的方式形成的凸起进行芯片的连接,可以实现互连金属的面积大小可控、高度可控,有利于对形成的预设器件进行厚度调整、尺寸调整,以满足不同需求。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中芯片封装结构的制备方法一个实施例示意图;
图2a为本发明实施例中在载体上覆盖第一金属层的一个结构示意图;
图2b为本发明实施例中设置第二金属层的一个结构示意图;
图2c为本发明实施例中覆盖第一绝缘层的一个结构示意图;
图2d为本发明实施例中钻盲孔的一个结构示意图;
图2e为本发明实施例中形成凸起的一个结构示意图;
图2f为本发明实施例中在凸起上固化芯片的一个结构示意图;
图2g为本发明实施例中剥离载体的一个结构示意图;
图3为本发明实施例中芯片封装结构的制备方法另一实施例示意图;
图4为本发明实施例中增加纯胶层及保护膜的一个结构示意图;
图5为本发明实施例中芯片封装结构的制备方法另一实施例示意图;
图6为本发明实施例中芯片封装结构的制备方法另一实施例示意图。
具体实施方式
本发明实施例提供了一种芯片封装结构的制备方法,用于解决现有芯片封装结构在制备过程中的引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题以及成本问题。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅图1,本发明实施例中芯片封装结构的制备方法的一个实施例示意图,该实施例的具体流程如下:
101、提供载体,并在载体的至少一个面上覆盖第一金属层;
本实施例中,在芯片封装之前,首先提供芯片封装结构的载体。其中,该载体具有可剥离性,方便后续剥离,因此载体可看作是芯片封装结构的一种介质,并可以在载体的至少一个面上覆盖第一金属层。
在实际应用中,可以将第一金属层用有粘性的粘接片、热解胶等固定在一个厚度适中的上述载体上,该载体可以是环氧板、金属板、玻璃等任何具有一定刚性的材料,以能够具有一定的硬度而达到承载的作用,也方便于与第一金属层的剥离,此处不做具体限定。
可以理解的是,要覆盖第一金属层的载体面可根据实际需求进行选择,此处不做具体限定。一般情况下,该第一金属层具体为铜箔层,当然,也可以是其他金属材质层,此处不做具体限定。
其中,当第一金属层为铜箔层时,该铜箔层可以是单纯铜箔层,其厚度可以为1微米至50微米,优选的,可以为9微米至35微米,也可以是带载体的超薄铜箔层,即具有2层结构,上面一层厚度为1微米至3微米,下面一层厚度为35微米左右,两层铜箔之间具有一定的粘性,但也可以较轻松地剥离开。
102、在第一金属层的第一预设区域设置至少一个第二金属层;
本实施例中,为了使得至少一个第二金属层可以起到连接芯片与PCB的作用,可以在第一金属层的第一预设区域设置至少一个第二金属层。
其中,需要在第一金属层上覆盖抗蚀膜,由于抗蚀膜是一种高分子的化合物,它通过曝光(例如:紫外线的照射)后能够产生聚合反应形成一种稳定的物质附着于第一金属层上非第一预设区域外的区域,达到阻挡电镀和蚀刻的功能,从而起到保护非第一预设区域的作用,在实际应用中,第一预设区域的位置与具体产品的形态、结构以及线路设计等相关,此处不做具体赘述。
需要说明的是,该抗蚀膜可以为干膜,也可以是湿膜,还可以是其他具有抗蚀刻性的材料,此处不做具体限定。
在实际应用中,在该第一金属层上覆盖抗蚀膜的方式有很多种,其中,在一些可能的实现方式中,在第一金属层上覆盖抗蚀膜包括:在第一金属层上涂覆抗蚀膜;经过曝光和显影步骤,将第一预设区域的抗蚀膜去除,使保留的抗蚀膜覆盖非第一预设区域。
进一步的,将于第一预设区域的抗蚀膜去除后,第一金属层的部分得到裸露,由于第一金属层的非第一预设区域是绝缘隔热的,则在第一金属层的第一预设区域可以电镀出至少一个第二金属层,该至少一个第二金属层的材质可以为铜、镍、金、银、锡、铅等金属中的至少一种或者其合金中的至少一种,可选的,至少一个第二金属层可以为铜柱,即在第一金属层的第一预设区域上形成至少一个铜柱。
需要说明的是,本实施例中,至少一个第二金属层的大小、高度、位置、形状、材料与实际产品相关,此处不做具体限定。
可以理解的是,本实施例仅以上述贴膜、曝光、显影、电镀的步骤说明了在第一金属层的第一预设区域上设置至少一个第二金属层的方法,在实际应用中,还可以采用其它方法,只要能够在第一金属层的第一预设区域上设置至少一个第二金属层即可,此处不做具体限定。
103、在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;
本实施例中,为了对至少一个第二金属层起到隔离作用,同时,为了提供填充导电材料的容器,可以在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层,即在第一金属层的上方覆盖一定厚度的第一绝缘层,且该第一绝缘层完全覆盖至少一个第二金属层。
具体的,可以采用丝印、喷涂、旋涂、压合、塑封等方式在第一金属层的上方增加第一绝缘层,而后可以通过UV、加热等方式固化第一绝缘层,使得第一绝缘层可以充分固化,并起到绝缘、支持作用。其中,该第一绝缘层可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料,其物理形态可以为固体、液体或膜料中的一种,可以根据第一绝缘层的加工工艺进行选择,此处不做具体限定。
在实际应用中,在覆盖第一绝缘层之前,可以将第一金属层的非第一预设区域的抗蚀膜去除,以加强第一绝缘层与第一金属层的有效贴合。
104、在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;
本实施例中,需要在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料可以在盲孔的填充口上微凸出孔口,以形成凸起,保证导电材料对芯片的连接效果。
在一些可能的实现方式中,可以采用激光盲孔的方式对至少一个第二金属层的垂直方向上钻盲孔,以使得该盲孔可以盛放导电材料,该盲孔可以贯穿第一绝缘层,并将至少一个第二金属层作为该盲孔的底部,从而在盲孔填充导电材料后,导电材料可以与至少一个第二金属层充分接触而起到导通的作用。
其中,导电材料可以通过印刷、打印、点胶等中的一种方式或其组合方式填充于盲孔中,并可以采用流动状态的导电材料进行填充,如铜浆、银胶、锡膏或流动的复合导电材料等,以对芯片起到粘结作用。在流动状态的导电材料中,优先使用二次回流不会融化的导电材料,以避免相邻凸起之间由于融化而连接导致的短路问题。
进一步的,为了限制盲孔内导电材料的流动性,使得形成的凸起与芯片点接触,以及考虑到相邻凸起之间的间距问题,盲孔的孔径可以为20微米至200微米,优选的,可以为50微米至120微米,盲孔的高度可以为5至200微米,优选的,可以为20微米至60微米,通过上述设计,盲孔的高度可控,且凸起在与芯片连接时,其互连金属的面积大小可控,同时,由于盲孔孔径的设计,导电材料的流动性受到限制,则也可以在凸起的形成过程中避免相邻凸起之间的连接而导致的短路。
105、在凸起上固化芯片;
本实施例中,可以在形成的凸起上固化芯片。
在实际应用中,至少一个第二金属层中一个的垂直方向上可以形成一个凸起,各个凸起之间可能是水平位置关系,也可能是垂直位置关系,在一些可能的实现方式中,可以将芯片粘贴到为凸起的导电材料上,再通过回流或烘烤等方式将导电材料固化,加强凸起与芯片之间的连接,如烘烤让银胶、铜浆等导电材料固化。回流让锡膏焊接固化。本实施例通过采用流动的导电材料直接粘贴芯片的方式,实现了芯片与凸起的软连接,避免了传统工艺中芯片与铜柱的硬连接,也取消了诸如锡膏、导电胶等助焊剂的使用,从而不用清洗助焊剂,提高了芯片与凸起之间的连接可靠性。
需要说明的是,除上述烘烤、回流的固化方式之外,还可以是其它固化方式,只要能够牢固芯片与凸起之间的连接即可,此处不做具体限定。
在一些可能的实现方式中,该芯片可以自带焊盘,通过芯片自带的焊盘与该至少一个凸起进行有效贴合。
106、将载体进行剥离。
本实施例中,载体作为承载芯片封装结构的介质,可以在完成芯片在凸起上的固化后进行剥离,以能够对剥离载体后裸露的第一金属层的表面进行相应的处理,使得至少一个第二金属层或第一金属层形成至少一个焊盘。
进一步的,在一些可能的实现方式中,在将载体剥离后,可以通过蚀刻或微蚀等方式将第一金属层进行预设处理,诸如将第一金属层进行部分或完全移除,并根据移除结果形成不同方式的至少一个焊盘。形成至少一个焊盘后,可以对整个产品进行预设尺寸的切割以形成预设器件,并可以对形成的预设器件进行性能测试,以在性能测试合格后包装成卷料。
在一些可能的实现方式中,还可以在形成的至少一个焊盘上焊接目标电子元器件,其中,目标电子元器件包括电阻、电容中的至少一个。在实际应用中,在芯片封装结构的制备过程中,通过在至少一个焊盘上焊接电阻,电容、连接器、发条等电子元器件,可以有效提高芯片封装结构的集成度,另外,该目标电子元器件与实际产品有关,可根据实际产品确定电子元器件以及电子元器件的个数等,此处不做具体限定。
通过上述描述可知,本实施例取代传统打线的方式来进行芯片封装,通过将芯片与填充至盲孔中的导电材料形成的凸起连接,避免了引线的使用,则解决了现有方案中引线阻值偏大、弯曲高度高导致器件厚度无法变薄等问题,且由于引线的未使用,使得引线以及塑封材料的成本得到控制,同时,采用盲孔填充导电材料的方式进行芯片的连接,可以实现互连金属的面积大小可控、高度可控,有利于对形成的预设器件形成厚度调整、尺寸调整,以满足不同需求。
为便于更好的理解本发明实施例提供的技术方案,下面通过一个具体的实施例介绍芯片封装结构的制备过程。
请参阅图2a,提供载体10,并在该载体10的一个面上覆盖第一金属层11。其中,该载体10作为制备芯片封装结构的一个基板,并具有可剥离性,且在完成芯片的固化后可以得到剥离。由于铜金属的成本低,则该第一金属层11一般为铜箔层,当然,还可以是其他金属层,此处不做具体限定。
请参阅图2b,当在载体10上加工第一金属层11之后,在该第一金属层11上覆设置至少一个第二金属层12(图中以两个第二金属层12为例说明)。该至少一个第二金属层12可以通过贴膜(抗蚀膜)、曝光、显影、电镀等步骤后得到,其中,该抗蚀膜可以是干膜,也可以是湿膜,还可以是其他抗蚀性的材料,由于抗蚀膜具有感光和抗腐蚀的作用,经过曝光和显影步骤,可以将该第一金属层11上的第一预设区域的抗蚀膜去掉,从而只保留非第一预设区域的抗蚀膜,然后在该第一金属层11的第一预设区域电镀出两个两个第二金属层12,其中,第二金属层12的大小、高度、材料、位置、形状与实际产品相关,此处不做具体限定,另外,电镀的方式可以是物理电镀或者化学沉铜电镀,具体电镀的原理是通过在第一金属层11的第一预设区域上镀上一薄层金属或者合金,利用电解作用使金属或者合金的表面附着一层金属膜的工艺。
请参阅图2c,去掉第一金属层11的非第一预设区域的抗蚀膜,并在该第一金属层11的上方增加第一绝缘层13,以覆盖至少一个第二金属层12。其中,可以以树脂为绝缘材料,通过压合的方式将第一绝缘层13覆盖在第一金属层11以及至少一个第二金属层12的裸露表面上,并可以加热的方式对第一绝缘层13进行固化,以使得第一绝缘层13起到绝缘、支持作用。
请参阅图2d,为了线路之间的连接,需要对至少一个第二金属层12的垂直方向上的第一绝缘层13钻盲孔14,在实际应用中,可以采用激光盲孔的方式钻盲孔14。
请参阅图2e,为了使得盲孔14可以起到导通作用,需要对所钻的盲孔14金属化,则可以在盲孔14中填充导电材料,如通过点胶的形式在盲孔14中填充银胶,以使得银胶填充于盲孔14中后,盲孔14底部的银胶能够接触至少一个第二金属层12,而银胶在第一绝缘层13的填充口可以形成凸起15,该凸起15可以用于连接芯片16。
请参阅图2f,可以在形成的凸起15上固化芯片16。其中,该芯片16自带焊盘,图2f中未示出。在实际应用中,由于导电材料可以具有流动性,则可以对芯片16起到一定的粘贴作用,那么可以将芯片16粘贴在凸起15上,从而避免了助焊剂的使用,进一步的,为了强化芯片16与凸起15之间的连接,可以将填充至盲孔14中的导电材料固化,从而使得凸起15也得到固化。
请参阅图2g,载体10为起到支撑作用的介质,在完成芯片16的连接后,可以将载体10进行剥离,并可以将第一金属层11进行诸如蚀刻,以得到相应的走线,并使得第一金属层形成至少一个焊盘,而后可以根据切割、器件性能测试、包装等操作。
可以理解的是,第一金属层的预设处理方法不同,对应的,形成的至少一个焊盘的方式也将不同,下面就形成至少一个焊盘的不同方式进行以下举例说明:
请参阅图3,本发明实施例中芯片封装结构的制备方法的另一个实施例示意图,该实施例的具体流程如下:
301、提供载体,并在载体的至少一个面上覆盖第一金属层;
302、在第一金属层的第一预设区域设置至少一个第二金属层;
303、在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;
本实施例中的步骤301至步骤303与图1所示实施例中的步骤101至步骤103相同,此处不再赘述。
304、在第一绝缘层上增加保护膜;
本实施例中,为了防止在盲孔中填充导电材料时,由于导电材料的残留导致的短路问题,可以在第一绝缘层上增加保护膜。
其中,可以通过诸如预贴与压合的方式使得保护膜粘附在第一绝缘层上,以利于在后面的处理过程中对保护膜的去除。
305、在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;
本实施例中的相同部分内容可以参照图1所示实施例中步骤104说明的内容,具体此处不再赘述。其中,盲孔可以贯穿第一绝缘层以及保护膜。
在一些可能的实现方式中,沿用图2c中说明的结构,为了便于保护膜的剥离,如图4所示,可以在第一绝缘层13上增加纯胶层17,纯胶层17用于在第一绝缘层13上承载保护膜18,即纯胶层17可以为单面带保护膜18的胶层,保护膜18粘附在纯胶层17与第一绝缘层13贴合的背离面,该纯胶层17可以隔离第一绝缘层13和保护膜18,且可以通过诸如预贴与压合的方式粘附在第一绝缘层13上,基于该结构,则在钻盲14时,该盲孔14可以贯穿第一绝缘层13、纯胶层17和保护膜18。
其中,纯胶层的厚度可以为5微米至30微米,保护膜的厚度为20至100微米,以通过控制纯胶层或保护膜的厚度控制预设器件的厚度,并通过提高整个产品的切割效率以提高预设器件的良品率。
可以理解的是,本实施例中,相比图1所示实施例,由于增加了保护膜的填充高度,且保护膜可剥离,则在对盲孔进行填充时,能够导电材料的填充高度能够不低于盲孔的高度即可,以在移除保护膜时,可以在第一绝缘层的表面微凸出孔,形成凸起,或者在第一绝缘层粘附有纯胶层时,可以在纯胶层的表面微凸出孔,形成凸起。
306、移除保护膜;
本实施例中,在对盲孔进行导电材料的填充后,可以移除保护膜。
其中,在盲孔的填充过程中,在保护膜上可能会残留多余的导电材料,尤其当导电材料具有流动性时,可能造成相邻凸起之间的连接而引起短路。因此,将保护膜移除时,可以一起将残留在保护膜上多余的浆料连同去掉,从而可以保证剩余导电材料形成的凸起的形状干净整洁,且不会有潜在的短路风险。同时,由于保护膜具有一定的厚度,则在去掉保护膜后,有利于凸起的形成,保证凸起对芯片的粘接效果。
进一步的,基于步骤305说明的内容,当第一绝缘层上粘附有纯胶层时,该纯胶层可以不进行剥离。
307、在凸起上固化芯片,并在芯片的表面上覆盖第三绝缘层;
本实施例中,可以在形成的凸起上固化芯片,并可以在芯片的表面上覆盖第三绝缘层。
其中,需要采用第三绝缘层对芯片进行覆盖处理,即在固定好的芯片上方包裹一层第三绝缘层,从而达到保护芯片的作用,并能够通过对第三绝缘层的厚度调整,达到对相应器件的厚度的调整。其中,该第三绝缘层可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
可以理解的是,本实施例中的第一绝缘层和第三绝缘层的材料可以相同,也可以不同,此处不做具体限定。
本实施例中的相同部分内容可以参照图1所示实施例中步骤105说明的内容,具体此处不再赘述。
308、将载体进行剥离;
本实施例中,载体作为承载芯片封装结构的介质,可以在完成芯片在凸起上的固化后进行剥离,以能够对剥离载体后裸露的第一金属层的表面进行相应的处理,使得至少一个第二金属层形成至少一个焊盘。
309、并将第一金属层进行完全蚀刻,以使得至少一个第二金属层形成至少一个焊盘;
本实施例中,载体剥离后,第一金属层将裸露出来,则可以进一步对第一金属层进行完全蚀刻,以使得至少一个第二金属层形成至少一个焊盘。
其中,第一金属层被完全蚀刻后,第一绝缘层的底部与至少一个第二金属层的底部得到完全的裸露,则可以以至少一个第二金属层进行至少一个焊盘的制作,即至少一个第二金属层中的每一个的底部可以作为焊盘的使用。
310、在至少一个焊盘上覆盖第三金属层。
本实施例中,进一步的,为了增加形成的至少一个焊盘的可焊性,可以在至少一个焊盘上再覆盖第三金属层。
其中,在形成至少一个焊盘后,可以在至少一个焊盘上镀上一层可以用于焊接的第三金属层,该第三金属层可以是包括锡、银、镍金、镍钯金中的至少一种或其合金中的至少一种。
可以理解的是,除了上述利用至少一个第二金属层进行至少一个焊盘的制作外,还可以利用第一金属层进行至少一个焊盘的制作,下面进行具体说明:
请参阅图5,本发明实施例中芯片封装结构的制备方法的另一个实施例示意图,该实施例的具体流程如下:
501、提供载体,并在载体的至少一个面上覆盖第一金属层;
502、在第一金属层的第一预设区域设置至少一个第二金属层;
503、在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;
504、在第一绝缘层上增加保护膜;
505、在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;
506、移除保护膜;
507、在凸起上固化芯片,并在芯片的表面上覆盖第三绝缘层;
本实施例中的步骤601至步骤607与图3所示实施例中的步骤301至步骤307相同,此处不再赘述。
508、将载体进行剥离;
本实施例中,载体作为承载芯片封装结构的介质,可以在完成芯片在凸起上的固化后进行剥离,以能够对剥离载体后裸露的第一金属层的表面进行预设处理,使得至少一个第二金属层形成至少一个焊盘。
509、将第一金属层进行不完全蚀刻,以使得第一金属层的未蚀刻部分形成至少一个焊盘;
本实施例中,载体剥离后,第一金属层将裸露出来,则可以进一步对第一金属层进行不完全蚀刻,以使得至少一个第二金属层形成至少一个焊盘,且未蚀刻部分中的每一个与至少一个第二金属层中的一个或多个贴合。
其中,第一金属层被不完全蚀刻后,未蚀刻部分可以与至少一个第二金属层贴合,但贴合方式不一,即第一绝缘层的底部可以得到完全或部分裸露,而至少一个第二金属层的底部将得到部分裸露或不裸露。其中,第一金属层的未蚀刻部分与至少一个第二金属层的贴合方式可以分为如下几种情况:
1、例如,假设为一个第二金属层,第一金属层蚀刻后为一个未蚀刻部分,则该未蚀刻部分可以与该一个第二金属层的贴合面积等同,即第二金属层的底部被第一金属层的未蚀刻部分所覆盖,同时,可以以该未蚀刻部分作为一个焊盘。
2、例如,假设为一个第二金属层,第一金属层蚀刻后为一个未蚀刻部分,,则该未蚀刻部分可以与该一个第二金属层部分贴合,即该一个第二金属层的底部得到部分裸露,同时,可以以该未蚀刻部分作为一个焊盘。
需要说明的是,本实施例中第一金属层的未蚀刻部分与至少一个第二金属层部分贴合时,其贴合位置、贴合面积、贴合形状可以根据实际需要进行设计,此处不做具体限定。
3、例如,假设为一个第二金属层,第一金属层蚀刻后为一个未蚀刻部分,则该未蚀刻部分大于该一个第二金属层12的贴合面积,且该一个第二金属层的底部被第一金属层的未蚀刻部分所覆盖,同时,可以以该未蚀刻部分作为一个焊盘。
可以理解的是,在实际应用中,在进行至少一个焊盘的制作时,除了单独使用上述的任一种方式,还可以将上述方式进行结合使用或其它方式进行单独使用,如存在两个或以上的第二金属层时,第一金属层的一些未蚀刻部分可以与一些第二金属层部分贴合,第一金属层的另一些未蚀刻部分则可以大于一些第二金属层的贴合面积,此处不做具体限定。
在一些可能的实现方式中,第二金属层即为铜柱,则第二金属层的底部为圆形,其中,为了加强形成的至少一个焊盘的可识别度,第一金属层可以不进行完全蚀刻,且第一金属层可以与至少一个第二金属层的贴合面积不等同,则由第一金属层形成的至少一个焊盘可以进行形状调整,如方形,以与铜柱进行区别。
在一些可能的实现方式中,为了加强整个产品的密封性,第一金属层的未蚀刻部分可以大于至少一个第二金属层的贴合面积,且至少一个第二金属层被第一金属层的未蚀刻部分所覆盖。
510、在至少一个焊盘上覆盖第三金属层。
本实施例中的步骤510与图3所示实施例中的步骤310相同,此处不再赘述。
可以理解的是,在第一金属层进行不完全蚀刻后,在某一个未蚀刻部分面积较大的情况下,该一个未蚀刻部分还可以进行至少一个焊盘的制作,下面进行具体说明:
请参阅图6,本发明实施例中芯片封装结构的制备方法的另一个实施例示意图,该实施例的具体流程如下:
601、提供载体,并在载体的至少一个面上覆盖第一金属层;
602、在第一金属层的第一预设区域设置至少一个第二金属层;
603、在第一金属层以及至少一个第二金属层的裸露表面上覆盖第一绝缘层;
604、在第一绝缘层上增加保护膜;
605、在至少一个第二金属层的垂直方向上钻盲孔,并在盲孔中填充导电材料,且导电材料在盲孔的填充口上形成凸起;
606、移除保护膜;
607、在凸起上固化芯片,并在芯片的表面上覆盖第三绝缘层;
本实施例中的步骤601至步骤607与图3所示实施例中的步骤301至步骤307相同,此处不再赘述。
608、将载体进行剥离;
本实施例中,载体作为承载芯片封装结构的介质,可以在完成芯片在凸起上的固化后进行剥离,以能够对剥离载体后裸露的第一金属层的表面进行预设处理,使得至少一个第二金属层形成至少一个焊盘。
609、将第一金属层进行不完全蚀刻,并在第一金属层的蚀刻部分以及未蚀刻部分的第二预设区域覆盖第二绝缘层,以使得未蚀刻部分未覆盖第二绝缘层的区域形成至少一个焊盘;
本实施例中,载体剥离后,第一金属层将裸露出来,则可以进一步对第一金属层进行不完全蚀刻,并可以在第一金属层的蚀刻部分与未蚀刻部分的第二预设区域覆盖第二绝缘层,以使得未蚀刻部分未覆盖第二绝缘层的区域形成至少一个焊盘,且未蚀刻部分中的每一个与至少一个第二金属层中的一个或多个贴合。
其中,第一金属层被不完全蚀刻后,未蚀刻部分可以与至少一个第二金属层贴合,但贴合方式不一,具体可以参照图5所示实施例中步骤508说明的内容,此处不再赘述。
本实施例中,以第一金属层的未蚀刻部分大于至少一个第二金属层的贴合面积的贴合方式进行说明,在实际应用中,可以采用第二绝缘层对第一金属层的蚀刻部分与未蚀刻部分的第二预设区域进行覆盖处理,第二预设区域即为制作至少一个焊盘的区域。其中,该第二绝缘层可以为固体塑封材料、粉末塑封材料、液体树脂、半固化树脂、纯胶中的至少一种或者其组合材料。
可以理解的是,本实施例中的第一绝缘层、第二绝缘层以及第三绝缘层的材料可以相同,也可以不同,此处不做具体限定。
610、在至少一个焊盘上覆盖第三金属层。
本实施例中的步骤610与图3所示实施例中的步骤310相同,此处不再赘述。
进一步的,在一些可能的实现方式中,第一金属层也可以不进行蚀刻,即第一金属层可以得到全部保留,在第一金属层的第三预设区域覆盖第二绝缘层后,以使得第一金属层未覆盖第二绝缘层的区域形成至少一个焊盘,后续可以根据预设器件的需要进行相应的切割,具体方式可参照图6所示实施例的说明内容,此处不再赘述。
通过上述描述可知,通过上述的几种制备方法,可以得到不同的芯片封装结构,且各种制备方法可以结合使用,在实际应用中,可以根据器件的制备需要进行不同芯片封装结构的制备,有利于满足更多的需求,而上述方法相对于传统方案而言,由于非引线的使用,制备成本得到降低,制备效率得到提高,且利于实现量产。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,本说明书中各个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
在本申请所提供的几个实施例中,应该理解到,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种芯片封装结构的制备方法,其特征在于,包括:
提供载体,并在所述载体的至少一个面上覆盖第一金属层;
在所述第一金属层的第一预设区域设置至少一个第二金属层;
在所述第一金属层以及至少一个所述第二金属层的裸露表面上覆盖第一绝缘层;
在至少一个所述第二金属层的垂直方向上钻盲孔,并在所述盲孔中填充导电材料,且所述导电材料在所述盲孔的填充口上形成凸起;
在所述凸起上固化芯片;
将所述载体进行剥离。
2.根据权利要求1所述的方法,其特征在于,所述盲孔的孔径为20微米至200微米,所述盲孔的高度为5微米至200微米。
3.根据权利要求2所述的方法,其特征在于,所述导电材料为流动状态的导电材料。
4.根据权利要求1所述的方法,其特征在于,在所述载体剥离后,所述方法还包括:
将所述第一金属层进行完全蚀刻,以使得至少一个所述第二金属层形成至少一个焊盘。
5.根据权利要求1所述的方法,其特征在于,在所述载体剥离后,所述方法还包括:
将所述第一金属层进行预设处理,以使得所述第一金属层形成至少一个焊盘。
6.根据权利要求5所述的方法,其特征在于,将所述第一金属层进行预设处理,以使得所述第一金属层形成至少一个焊盘包括:
将所述第一金属层进行不完全蚀刻,以使得所述第一金属层的未蚀刻部分形成至少一个焊盘,所述未蚀刻部分中的每一个与至少一个所述第二金属层中的一个或多个贴合;或,
将所述第一金属层进行不完全蚀刻,并在所述第一金属层的蚀刻部分以及未蚀刻部分的第二预设区域覆盖第二绝缘层,以使得所述未蚀刻部分未覆盖所述第二绝缘层的区域形成至少一个焊盘,所述未蚀刻部分中的每一个与至少一个所述第二金属层中的一个或多个贴合;或,
在所述第一金属层的第三预设区域覆盖所述第二绝缘层,以使得所述第一金属层未覆盖所述第二绝缘层的区域形成至少一个焊盘。
7.根据权利要求4至6中任一项所述的方法,其特征在于,在所述将所述第一金属层进行预设处理,形成至少一个焊盘之后,所述方法还包括:
在至少一个所述焊盘上覆盖第三金属层。
8.根据权利要求1至6中任一项所述的方法,其特征在于,所述在所述凸起上固化芯片包括:
在所述凸起上固化芯片,并在所述芯片的表面上覆盖第三绝缘层。
9.根据权利要求1至6中任一项所述的方法,其特征在于,在至少一个所述第二金属层的垂直方向上钻盲孔之前,所述方法还包括:
在所述第一绝缘层上增加保护膜;
在所述盲孔中填充导电材料,且所述导电材料在所述盲孔的填充口上形成凸起之后,所述方法还包括:
移除所述保护膜。
10.根据权利要求9所述的方法,其特征在于,所述在所述第一绝缘层上增加保护膜包括:
在所述第一绝缘层上增加纯胶层,所述纯胶层用于在背离所述第一绝缘层的一面承载保护膜;
其中,所述纯胶层的厚度为5微米至30微米,所述保护膜的厚度为20微米至100微米。
CN201710765090.7A 2017-08-30 2017-08-30 一种芯片封装结构的制备方法 Active CN107507781B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710765090.7A CN107507781B (zh) 2017-08-30 2017-08-30 一种芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710765090.7A CN107507781B (zh) 2017-08-30 2017-08-30 一种芯片封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN107507781A true CN107507781A (zh) 2017-12-22
CN107507781B CN107507781B (zh) 2019-09-27

Family

ID=60693445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710765090.7A Active CN107507781B (zh) 2017-08-30 2017-08-30 一种芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN107507781B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150134A (zh) * 2018-08-24 2019-01-04 苏州伟锋智芯微电子有限公司 一种声表芯片的封装方法和声表器件
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764113A (zh) * 2008-12-25 2010-06-30 俞宛伶 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
CN103137568A (zh) * 2011-12-02 2013-06-05 欣兴电子股份有限公司 具有支撑体的封装基板及其制法
CN104658919A (zh) * 2010-09-01 2015-05-27 群成科技股份有限公司 四边扁平无接脚封装方法
CN106531642A (zh) * 2016-12-07 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
US20170125368A1 (en) * 2015-06-19 2017-05-04 International Business Machines Corporation Conductive pillar shaped for solder confinement
CN106783760A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764113A (zh) * 2008-12-25 2010-06-30 俞宛伶 半导体元件的线路面的连接垫上的金属凸块结构及形成方法
CN104658919A (zh) * 2010-09-01 2015-05-27 群成科技股份有限公司 四边扁平无接脚封装方法
CN103137568A (zh) * 2011-12-02 2013-06-05 欣兴电子股份有限公司 具有支撑体的封装基板及其制法
US20170125368A1 (en) * 2015-06-19 2017-05-04 International Business Machines Corporation Conductive pillar shaped for solder confinement
CN106531642A (zh) * 2016-12-07 2017-03-22 华进半导体封装先导技术研发中心有限公司 一种芯片封装结构及其制备方法
CN106783760A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109150134A (zh) * 2018-08-24 2019-01-04 苏州伟锋智芯微电子有限公司 一种声表芯片的封装方法和声表器件
CN109150134B (zh) * 2018-08-24 2022-06-03 象朵创芯微电子(苏州)有限公司 一种声表芯片的封装方法和声表器件
CN113036561A (zh) * 2019-12-24 2021-06-25 广州方邦电子股份有限公司 一种连接器的制备方法、连接器及集成器件

Also Published As

Publication number Publication date
CN107507781B (zh) 2019-09-27

Similar Documents

Publication Publication Date Title
CN105244307B (zh) 扇出型封装结构的制作方法
CN105206592B (zh) 扇出型封装的结构和制作方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN105575913A (zh) 埋入硅基板扇出型3d封装结构
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN107481945B (zh) 一种晶圆级扇出型堆叠封装工艺方法
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
CN103165484B (zh) 堆迭式封装及其制造方法
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN104465418A (zh) 一种扇出晶圆级封装方法
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
TW200903763A (en) Inter-connecting structure for semiconductor device package and method of the same
CN106876363A (zh) 3d连接的扇出型封装结构及其工艺方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
CN107104090B (zh) 重新布线层、具有所述重新布线层的封装结构及制备方法
CN105655320A (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN110473853A (zh) 一种dfn器件的封装结构、无引线框架载体及dfn器件的封装方法
CN110148587A (zh) 扇出型天线封装结构及封装方法
CN112769411A (zh) 一种声表面波芯片的晶圆级封装方法及装置
CN107195555A (zh) 一种芯片封装方法
CN110148588A (zh) 一种扇出型天线封装结构及其封装方法
CN107507781B (zh) 一种芯片封装结构的制备方法
KR20120096024A (ko) 배선용 전자 부품 및 그 제조 방법
CN110137157A (zh) 半导体封装结构及其制备方法
CN104465575A (zh) 半导体封装及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant