CN106684051A - 一种金属柱导通芯片级封装结构及其工艺方法 - Google Patents

一种金属柱导通芯片级封装结构及其工艺方法 Download PDF

Info

Publication number
CN106684051A
CN106684051A CN201710056087.8A CN201710056087A CN106684051A CN 106684051 A CN106684051 A CN 106684051A CN 201710056087 A CN201710056087 A CN 201710056087A CN 106684051 A CN106684051 A CN 106684051A
Authority
CN
China
Prior art keywords
metal column
chip
metal
conductive layer
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710056087.8A
Other languages
English (en)
Inventor
张江华
梁新夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201710056087.8A priority Critical patent/CN106684051A/zh
Publication of CN106684051A publication Critical patent/CN106684051A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Abstract

本发明涉及一种金属柱导通芯片级封装结构及其工艺方法，所述结构包括芯片（1），所述芯片（1）周围设置有金属柱（2），所述芯片（1）和金属柱（2）外围包封有塑封料（3），芯片（1）正面设置有焊垫（10），金属柱（2）与焊垫（10）之间设置有第一导电层（5），金属柱（2）背面设置有第二导电层（6），第一导电层（5）与第二导电层（6）上设置有线路层（7），第二导电层（6）上的线路层（7）上设置有抗金属氧化层（8），塑封料（4）正面和背面均包覆有第二绝缘材料（9）。本发明不使用制作繁琐的基板，直接使用金属板冲切或者蚀刻形成金属柱板，以便后续电性导通，制作周期较短，且金属柱板材制作成本低，生产效率高。

Description

一种金属柱导通芯片级封装结构及其工艺方法
技术领域
本发明涉及一种金属柱导通芯片级封装结构及其工艺方法，属于半导体封装技术领域。
背景技术
常规的基板埋芯片的结构都是在具有开口的基板内埋入芯片，然后进行芯片的电性连接，一般使用制作完整的基板进行制程，首先基板的制作流程相对复杂，需花费周期较长，成本相对比较高，而且基板内的层数多，层间材料比较复杂，各类材料的热膨胀系数和收缩率不同，所以基板会翘曲变形，使得后续制程有影响。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种金属柱导通芯片级封装结构及其工艺方法，它不使用制作繁琐的基板，使用金属板冲切或者蚀刻形成金属柱板，以便后续电性导通，制作周期较短，且金属柱板材制作成本低，生产效率高。
本发明解决上述问题所采用的技术方案为：一种金属柱导通芯片级封装结构，它包括芯片，所述芯片周围设置有一圈金属柱，所述芯片和金属柱外围区域包封有塑封料，所述芯片正面和金属柱正面与塑封料正面齐平，所述金属柱背面与塑封料背面齐平，所述芯片正面设置有焊垫，所述焊垫与焊垫之间以及金属柱与焊垫之间涂覆有第一绝缘材料，所述金属柱正面与焊垫之间通过第一导电层相连接，所述金属柱背面设置有第二导电层，所述第一导电层与第二导电层上均设置有线路层，所述第二导电层上的线路层上设置有抗金属氧化层，所述塑封料正面和背面均包覆有第二绝缘材料，所述抗金属氧化层露出于第二绝缘材料表面。
一种金属柱导通芯片级封装结构的工艺方法，它包括以下步骤：
步骤一、取一片金属板；
步骤二、采用冲切或蚀刻工艺将金属板形成中间镂空、周围有一圈或多圈金属柱的金属柱板；
步骤三、将金属柱板通过粘性材料放置于载板上；
步骤四、将芯片放置于金属柱板的镂空区域，贴合在载板上的粘性材料上；
步骤五、对金属柱板利用环氧树脂材料进行塑封保护；
步骤六、进行环氧树脂表面研磨，露出金属柱表面；
步骤七、采用蚀刻或激光开孔的方式将连接金属柱的连筋部分去除，并用绝缘材料将去除的部分填满；
步骤八、去除载板和粘性材料；
步骤九、在露出芯片周围及其表面需要的地方涂覆绝缘材料；
步骤十、在线路板上下表面电镀所需线路层，将芯片焊垫部分通过电镀层电性连接；
步骤十一、将线路板上下表面选择性的涂覆绝缘材料，暴露出后续需要电性连接的区域；
步骤十二、在暴露出的后续需要电性连接的区域进行抗氧化金属层电镀；
步骤十三、进行切割或是冲切作业，使原本阵列式的塑封体切割或是冲切独立开来，制得单颗封装结构。
所述环氧树脂材料选择有填料或者没有填料的种类。
所述塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
所述抗氧化金属层材料为金、镍金、镍钯金或锡。
与现有技术相比，本发明的优点在于：
1、本发明不使用制作繁琐的基板，使用金属板冲切或者蚀刻形成金属柱板，以便后续上下表面的导电线路层的电性导通，且金属柱板材制作成本低，制作周期较短，生产效率高；
2、本发明的金属柱板材料简单，具有极佳的平整度，方便后续制程，且可以对上下表面的线路进行灵活性的设计，适用范围较广；
3、本发明可以根据系统或功能需要在需要的位置或是区域埋入主动/被动元器件以及其他需要的芯片，以提升基板的集成度，从而可以降低整个封装体的尺寸。
附图说明
图1为本发明一种金属柱导通芯片级封装结构的示意图。
图2~图18为本发明一种金属柱导通芯片级封装结构工艺方法的各工序示意图。
其中：
芯片1
金属柱2
塑封料3
第一绝缘材料4
第一导电层5
第二导电层6
线路层7
抗氧化金属层8
第二绝缘材料9
焊垫10。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
参见图1，本实施例中的一种金属柱导通芯片级封装结构，它包括芯片1，所述芯片1周围设置有一圈金属柱2，所述芯片1和金属柱2外围区域包封有塑封料3，所述芯片1正面和金属柱2正面与塑封料3正面齐平，所述金属柱2背面与塑封料3背面齐平，所述芯片1正面设置有焊垫10，所述焊垫10与焊垫10之间以及金属柱2与焊垫10之间涂覆有第一绝缘材料4，所述金属柱2正面与焊垫10之间通过第一导电层5相连接，所述金属柱2背面设置有第二导电层6，所述第一导电层5与第二导电层6上均设置有线路层7，所述第二导电层6上的线路层7上设置有抗金属氧化层8，所述塑封料4正面和背面均包覆有第二绝缘材料9，所述抗金属氧化层8露出于第二绝缘材料9表面；
所述金属柱2也可以为多圈。
其工艺方法包括以下步骤：
步骤一、参见图1，取一片厚度合适的金属板；
步骤二、参见图2，采用冲切或蚀刻工艺将金属板形成中间镂空、周围有一圈或多圈金属柱的整片金属柱板，镂空的部分用于植入所需的功能芯片，金属柱用于上下表面线路层的导通；
步骤三、参见图3，将金属柱板通过粘性材料放置于载板上，以增强金属柱板的强度，以便后续制程；
步骤四、参见图4，将芯片放置于金属柱板的镂空区域，贴合在载板上的粘性材料上；
步骤五、参见图5，对金属柱板利用环氧树脂材料进行塑封保护，环氧树脂材料可以依据产品特性选择有填料或者没有填料的种类，塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式；
步骤六、参见图6，进行环氧树脂表面研磨，露出金属柱表面；
步骤七、参见图7，采用蚀刻或激光开孔的方式将连接金属柱的连筋部分去除，并用绝缘材料将去除的部分填满，这样可以将金属部分都埋入绝缘材料中，以免最后切割时露出；
步骤八、参见图8，去除载板和粘性材料；
步骤九、参见图9，在露出的芯片表面涂覆绝缘材料，露出焊垫部分以便后续的电性连接；
步骤十、参见图10，在线路板上下表面通过化学镀的方式制备一层很薄的导电层；
步骤十一、参见图11，在线路板上下表面贴覆感光膜，通过曝光显影暴露出后续需要电镀的区域；
步骤十二、参见图12，在线路板上下表面暴露出的电镀区域进行线路层电镀；
步骤十三、参见图13，去除感光膜；
步骤十四、参见图14，微蚀去除线路板上下表面的露出的导电层；
步骤十五、参见图15，将线路板上下表面选择性的涂覆绝缘材料，暴露出后续需要电性连接的区域；
步骤十六、参见图16，在步骤十五暴露出的后续需要电性连接的区域进行抗氧化金属层电镀，如如金、镍金、镍钯金、锡等；
步骤十七，参见图17，进行切割或是冲切作业，使原本阵列式的塑封体切割或是冲切独立开来，制得单颗封装结构。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。

Claims (5)

1.一种金属柱导通芯片级封装结构，其特征在于：它包括芯片（1），所述芯片（1）周围设置有一圈金属柱（2），所述芯片（1）和金属柱（2）外围区域包封有塑封料（3），所述芯片（1）正面和金属柱（2）正面与塑封料（3）正面齐平，所述金属柱（2）背面与塑封料（3）背面齐平，所述芯片（1）正面设置有焊垫（10），所述焊垫（10）与焊垫（10）之间以及金属柱（2）与焊垫（10）之间涂覆有第一绝缘材料（4），所述金属柱（2）正面与焊垫（10）之间通过第一导电层（5）相连接，所述金属柱（2）背面设置有第二导电层（6），所述第一导电层（5）与第二导电层（6）上均设置有线路层（7），所述第二导电层（6）上的线路层（7）上设置有抗金属氧化层（8），所述塑封料（4）正面和背面均包覆有第二绝缘材料（9），所述抗金属氧化层（8）露出于第二绝缘材料（9）表面。
2.一种金属柱导通芯片级封装结构的工艺方法，其特征在于所述方法包括以下步骤：
步骤一、取一片金属板；
步骤二、采用冲切或蚀刻工艺将金属板形成中间镂空、周围有一圈或多圈金属柱的金属柱板；
步骤三、将金属柱板通过粘性材料放置于载板上；
步骤四、将芯片放置于金属柱板的镂空区域，贴合在载板上的粘性材料上；
步骤五、对金属柱板利用环氧树脂材料进行塑封保护；
步骤六、进行环氧树脂表面研磨，露出金属柱表面；
步骤七、采用蚀刻或激光开孔的方式将连接金属柱的连筋部分去除，并用绝缘材料将去除的部分填满；
步骤八、去除载板和粘性材料；
步骤九、在芯片周围及其表面需要的地方涂覆绝缘材料，露出焊垫部分；
步骤十、在线路板上下表面进行选择性的线路层电镀，将芯片焊垫部分通过电镀层电性连接；；
步骤十一、将线路板上下表面选择性的涂覆绝缘材料，暴露出后续需要电性连接的区域；
步骤十二、在暴露出的后续需要电性连接的区域进行抗氧化金属层电镀；
步骤十三、进行切割或是冲切作业，使原本阵列式的塑封体切割或是冲切独立开来，制得单颗封装结构。
3.根据权利要求2所述的一种金属柱导通芯片级封装结构的工艺方法，其特征在于：所述环氧树脂材料选择有填料或者没有填料的种类。
4.根据权利要求2所述的一种金属柱导通芯片级封装结构的工艺方法，其特征在于：所述塑封方式采用模具灌胶方式、喷涂设备喷涂方式、贴膜方式或是刷胶的方式。
5.根据权利要求2所述的一种金属柱导通芯片级封装结构的工艺方法，其特征在于：所述抗氧化金属层材料为金、镍金、镍钯金或锡。
CN201710056087.8A 2017-01-25 2017-01-25 一种金属柱导通芯片级封装结构及其工艺方法 Pending CN106684051A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710056087.8A CN106684051A (zh) 2017-01-25 2017-01-25 一种金属柱导通芯片级封装结构及其工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710056087.8A CN106684051A (zh) 2017-01-25 2017-01-25 一种金属柱导通芯片级封装结构及其工艺方法

Publications (1)

Publication Number Publication Date
CN106684051A true CN106684051A (zh) 2017-05-17

Family

ID=58860033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710056087.8A Pending CN106684051A (zh) 2017-01-25 2017-01-25 一种金属柱导通芯片级封装结构及其工艺方法

Country Status (1)

Country Link
CN (1) CN106684051A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087990A (zh) * 2018-08-10 2018-12-25 付伟 带有双围堰、金属柱及焊锡的芯片封装结构及其制作方法
CN111668108A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN112349603A (zh) * 2019-08-07 2021-02-09 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
CN116487276A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片及其制作方法、半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN103887250A (zh) * 2012-12-20 2014-06-25 日月光半导体制造股份有限公司 用于导电性的电磁兼容晶片
US20150206866A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Package and Methods of Forming Same
CN105097718A (zh) * 2014-05-13 2015-11-25 矽品精密工业股份有限公司 封装基板及其制法
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270590A (zh) * 2011-09-01 2011-12-07 苏州晶方半导体科技股份有限公司 晶圆级封装结构及封装方法
CN103887250A (zh) * 2012-12-20 2014-06-25 日月光半导体制造股份有限公司 用于导电性的电磁兼容晶片
US20150206866A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Package and Methods of Forming Same
CN105097718A (zh) * 2014-05-13 2015-11-25 矽品精密工业股份有限公司 封装基板及其制法
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087990A (zh) * 2018-08-10 2018-12-25 付伟 带有双围堰、金属柱及焊锡的芯片封装结构及其制作方法
CN109087990B (zh) * 2018-08-10 2024-03-22 浙江熔城半导体有限公司 带有双围堰、金属柱及焊锡的芯片封装结构及其制作方法
CN111668108A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668108B (zh) * 2019-03-08 2022-05-31 矽磐微电子(重庆)有限公司 半导体封装方法
CN112349603A (zh) * 2019-08-07 2021-02-09 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
CN112349603B (zh) * 2019-08-07 2024-04-12 天芯互联科技有限公司 一种功率器件的制作方法、功率器件和电子设备
CN116487276A (zh) * 2023-04-26 2023-07-25 珠海妙存科技有限公司 一种芯片及其制作方法、半导体器件
CN116487276B (zh) * 2023-04-26 2024-02-23 珠海妙存科技有限公司 一种芯片及其制作方法、半导体器件

Similar Documents

Publication Publication Date Title
US7670962B2 (en) Substrate having stiffener fabrication method
US9595453B2 (en) Chip package method and package assembly
US10283376B2 (en) Chip encapsulating method and chip encapsulating structure
CN106684051A (zh) 一种金属柱导通芯片级封装结构及其工艺方法
CN102652358B (zh) 基于面板的引线框封装方法和装置
JPWO2008065896A1 (ja) 両面電極構造の半導体装置の製造方法
US8384205B2 (en) Electronic device package and method of manufacture
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
WO2018113573A1 (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN106449440A (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
JP3786339B2 (ja) 半導体装置の製造方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN111146091B (zh) 一种散热封装结构的制造方法及散热结构
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN219497789U (zh) 半导体器件
CN103456715B (zh) 中介基材及其制作方法
CN203850271U (zh) 半导体装置
CN102931165B (zh) 封装基板的制造方法
TWI657552B (zh) 晶片封裝以及複合型系統板
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
CN105977233A (zh) 芯片封装结构及其制造方法
CN111834330A (zh) 一种新型半导体封装结构及其制造工艺
CN110690191A (zh) 一种双面芯片封装结构及封装方法
CN204927279U (zh) 一种带有双圈焊凸点的无引脚csp堆叠封装件
CN210467822U (zh) 一种双面芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170517