CN203850271U - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN203850271U
CN203850271U CN201420082728.9U CN201420082728U CN203850271U CN 203850271 U CN203850271 U CN 203850271U CN 201420082728 U CN201420082728 U CN 201420082728U CN 203850271 U CN203850271 U CN 203850271U
Authority
CN
China
Prior art keywords
dielectric layer
metal
semiconductor device
induction coil
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420082728.9U
Other languages
English (en)
Inventor
D·楚伊特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN203850271U publication Critical patent/CN203850271U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型涉及半导体装置，要解决的技术问题之一是要提供具有减小或防止翘曲的薄半导体装置。还期望具有无需丝焊的半导体管芯。半导体装置包括：第一金属输入电极垫；第二金属输入电极垫；第一金属输出电极垫；第二金属输出电极垫；第一感应线圈；第二感应线圈；第三感应线圈；第四感应线圈；第一触垫；第二触垫；和半导体管芯，其电耦合至所述第一触垫和所述第二触垫。本实用新型取得了解决上述技术问题带来的至少一种有益技术效果。

Description

半导体装置
技术领域
本申请大体涉及电子器件，且更明确来说，涉及半导体及其结构。 
背景技术
半导体管芯(die)通常形成在硅晶片上。为了减小某些半导体管芯的厚度，可实行晶片薄化。例如，期望在某些共模滤波器上薄化硅晶片来减小半导体管芯的厚度。硅晶片的薄化会导致翘曲，且在某些情况下，造成半导体装置不可用。 
半导体管芯通常封装在引线框架上，其中半导体管芯的触垫被丝焊到引线。丝焊工艺会耗时，增加封装的厚度并且会增加电路中的阻抗。 
实用新型内容
因此，期望具有减小或防止翘曲的薄半导体装置。还期望具有无需丝焊的半导体管芯。 
本实用新型要解决的技术问题之一即是解决现有技术中存在的上述技术问题的至少一个方面。 
本实用新型的一个方面提供一种半导体装置，所述半导体装置包括：第一金属输入电极垫，其布置在第一介电层内，其中所述第一金属输入电极垫具有在所述第一介电层的第一侧上的暴露表面；第二金属输入电极垫，其布置在所述第一介电层内，其中所述第二金属输入电极垫具有在所述第一介电层的所述第一侧上的暴露表面；第一金属 输出电极垫，其布置在所述第一介电层内，其中所述第一金属输出电极垫具有在所述第一介电层的所述第一侧上的暴露表面；第二金属输出电极垫，其布置在所述第一介电层内，其中所述第二金属输出电极垫具有在所述第一介电层的所述第一侧上的暴露表面；第一感应线圈，其布置在第二介电层内，其中所述第二介电层布置在所述第一介电层的第二侧上，且其中所述第一感应线圈将所述第一金属输入电极垫与所述第一金属输出电极垫电耦合；第二感应线圈，其布置在所述第二介电层内，其中所述第二感应线圈将所述第二金属输入电极垫与所述第二金属输出电极垫电耦合；第三感应线圈，其布置在第三介电层内，其中所述第三介电层布置在所述第二介电层上，且其中所述第三感应线圈感应地耦合至所述第一感应线圈；第四感应线圈，其布置在所述第三介电层内，其中所述第四感应线圈感应地耦合至所述第二感应线圈；第一触垫，其布置在所述第三介电层上，其中所述第一触垫电耦合至所述第三感应线圈；第二触垫，其布置在所述第三介电层上，其中所述第二触垫电耦合至所述第四感应线圈；和半导体管芯，其电耦合至所述第一触垫和所述第二触垫。 
根据一个实施例，还包括模制材料，其至少部分囊封所述第一介电层、所述第二介电层、所述第三介电层和所述半导体管芯。 
根据一个实施例，所述第一介电层包括聚酰亚胺。 
根据一个实施例，所述半导体管芯是静电放电保护半导体管芯。 
根据一个实施例，所述半导体装置被构造成共模滤波器。 
根据一个实施例，所述半导体装置的厚度小于500μm。 
本实用新型的另一个方面提供一种半导体装置，其特征在于所述半导体装置包括：两个或两个以上金属电极垫，其在介电层内，其中每个所述金属电极垫具有在所述介电层的第一侧上的暴露表面；两条或两条以上金属导线，其在所述介电层的第二侧上，其中每条所述金 属导线电耦合至所述金属电极垫中的至少一个；两个或两个以上金属触垫，其在所述介电层的所述第二侧上，其中每个所述金属触垫通过所述金属导线中的一条或多条电耦合至所述金属电极垫中的至少一个；半导体管芯，其具有两个或两个以上触垫，其中所述触垫电耦合至所述金属电极垫；和模制材料，其至少部分囊封所述介电层和所述半导体管芯。 
根据一个实施例，所述介电层包括聚酰亚胺。 
根据一个实施例，所述半导体管芯焊接至所述金属电极垫。 
根据一个实施例，所述半导体管芯是静电放电保护半导体管芯。 
本实用新型取得了解决上述技术问题带来的至少一种有益技术效果。 
附图说明
通过具体实施方式和附图将更全面地了解本申请的实施方案，其并非意欲限制本申请的范围。 
图1A是示出根据本申请的一些实施方案的金属导电基板的一个实例的俯视图。 
图1B是示出根据本申请的一些实施方案的形成于金属导电基板上的金属电极垫的一个实例的俯视图。 
图1C是示出根据本申请的一些实施方案的形成于金属导电基板上的第一介电层的一个实例的俯视图。 
图1D是示出根据本申请的一些实施方案的形成于第一介电层上的第一感应金属线圈的一个实例的俯视图。 
图1E是示出根据本申请的一些实施方案的形成于第一介电层上 的第二介电层的一个实例的俯视图。 
图1F是示出根据本申请的一些实施方案的形成于第二介电层上的第二感应金属线圈的一个实例的俯视图。 
图1G是示出根据本申请的一些实施方案的形成于第二介电层上的第三介电层的一个实例的俯视图。 
图1H是示出根据本申请的一些实施方案的布置于第三介电层上的触垫的一个实例的俯视图。 
图1I是示出将半导体管芯定位在半导体装置中的一个实例的横截面图。 
图1J是示出将半导体管芯定位和丝焊在半导体装置中的一个实例的横截面图。 
图1K是示出用模制材料囊封半导体装置的一个实例的横截面图。 
图1L是示出在移除金属导电基板之后的半导体的一个实例的横截面图。 
图2A是示出根据本申请的一些实施方案的金属导电基板的一个实例的俯视图。 
图2B是示出根据本申请的一些实施方案的形成于金属导电基板上的金属电极垫的一个实例的俯视图。 
图2C是示出根据本申请的一些实施方案的形成于金属导电基板上的介电层的一个实例的俯视图。 
图2D是示出根据本申请的一些实施方案的形成于金属导电基板上的金属导线和金属接触件的一个实例的俯视图。 
图2E示出可并入半导体装置中的半导体管芯的俯视图。 
图2F是示出半导体装置中的半导体管芯的一个实例的俯视图。 
图2G是示出用模制材料囊封半导体装置的一个实例的横截面图。 
图2H是示出在移除金属导电基板之后的半导体的一个实例的横截面图。 
为了图示的简单和清楚起见，图中的元件不一定按比例绘制，且不同图中相同参考数字表示相同元件。此外，为了描述的简单，省略了熟知步骤和元件的描述和细节。如本文使用，载流电极意指携载电流穿过装置的装置元件，例如MOS晶体管的源极或漏极，或双极性晶体管的发射极或集电极，或二极管的阴极或阳极，且控制电极意指控制穿过装置的电流的装置元件，例如MOS晶体管的门极，或双极性晶体管的基极。虽然本文将装置阐释为某些N通道或P通道装置，或某些N型或P型掺杂区域，但本领域一般技术人员将了解根据本实用新型可能有补充装置。本领域的技术人员将了解如本文使用，用词“期间”、“同时”和“当...时”并非意指在启动动作之后立即发生动作的精确术语，而是在由启动动作启动的反应之间可能存在某一少量但合理的延迟，例如传播延迟。用词“大约”或“大致”意指元件值具有被期望十分接近指定值或位置的参数。然而，如本领域中所熟知，总是存在较小差异阻碍值或位置如指定般精确。本领域中公认最高可达约百分之十(10％)(且对于半导体掺杂浓度最高可达百分之二十(20％))的差异被认为是与精确到如描述般的理想目标的合理差异。为了附图的清楚起见，装置结构的掺杂区域被图示为具有大致直线边缘和精确角度的角部。然而，本领域的技术人员了解由于掺杂剂的扩散和活化，掺杂区域的边缘一般不会是直线且角部不会是精确角度。 
具体实施方式
下文对实施方案的描述本质上仅仅是说明性且决不意欲限制本实用新型、其应用或用途。除其它外，本申请包括一种制造半导体装置的方法，其包括：在导电金属基板上形成两个或两个以上第一金属电极垫；在导电金属基板上形成两个或两个以上第二金属电极垫；在每个第一金属电极垫与第二金属电极垫之间的导电金属基板的暴露区域上形成第一介电层；在第一介电层上形成两个或两个以上第一感应线圈，其中每个第一感应线圈电耦合至第一金属电极垫中的一个；在第一感应线圈上形成第二介电层；在第二介电层上形成两个或两个以上第二感应金属线圈，其中每个第二感应金属线圈电耦合至第二金属电极垫中的一个；在第二感应金属线圈上形成第三介电层；在第三介电层上形成两个或两个以上第三金属电极垫，其中每个第三触垫电耦合至第二感应金属线圈中的一个；将一个或多个半导体管芯电耦合至第三金属电极垫；用模制材料至少部分囊封第一介电层、第二介电层、第三介电层和半导体管芯；以及移除导电金属基板来暴露第一金属电极垫和第二金属电极垫。 
图1A至图1L示出根据本申请的一些实施方案制造半导体装置的方法的一个实例。图1A是示出根据本申请的一些实施方案的金属导电基板的一个实例的俯视图。金属导电基板100一般可以是任何导电金属。如下文将进一步讨论，金属导电基板100可提供牺牲表面用于在移除金属导电基板100之前在其上组装半导体装置。当形成相对较薄的半导体装置时，金属导电基板相对于硅基板可有利地提供较小的翘曲。例如，金属导电基板100可包括铜、镍或其合金(例如42-镍)。作为一个实例，金属导电基板可以是通常用来形成引线框架以用于半导体封装的铜基板。在一些实施方案中，金属导电基板的厚度小于20密耳、15密耳或10密耳。 
图1B是示出根据本申请的一些实施方案的形成于金属导电基板上的金属电极垫的一个实例的俯视图。例如，可通过使用电镀在金属导电基板上沉积导电金属来形成输入触垫102和输出触垫104。在一些实施方案中，输入触垫102和输出触垫104各包括铜、镍、金或钯。 在一些实施方案中，输入触垫102和输出触垫104可大致同时形成。例如，触垫(例如输入触垫102和输出触垫104)的厚度可小于100μm、小于75μm或小于50μm。 
图1C是示出根据本申请的一些实施方案的形成于金属导电基板上的第一介电层的一个实例的俯视图。例如，可通过旋转涂覆在金属导电基板100上形成第一介电层106。输入触垫102和输出触垫104可透过第一介电层106暴露来电耦合至第一介电层106上方的部件。第一介电层106、输入触垫102和输出触垫104可视情况被平面化以获得相对平坦的表面形态。例如，第一介电层的厚度可小于100μm、小于75μm或小于50μm。在一些实施方案中，第一介电层可包括树脂，诸如聚酰亚胺。 
图1D是示出根据本申请的一些实施方案的形成于第一介电层上的第一感应金属线圈的一个实例的俯视图。金属导电区域108布置在输入触垫102上以用输入触垫102电耦合第一感应金属线圈110。金属导电区域112也布置在输出触垫104上；然而，金属导电区域112未电耦合至第一感应金属线圈110。在一些实施方案中，金属导电区域108、第一感应金属线圈110和金属导电区域112可通过沉积金属导电层且接着蚀刻所述金属导电层来形成在一起以形成部件。作为一个实例，导电金属可喷镀到第一介电层106、输入触垫102和输出触垫104上。可在蚀刻之前在导电金属层上形成光致抗蚀剂图案以形成部件。在一些实施方案中，金属导电区域108和金属导电区域112的厚度小于25μm或小于15μm。在一些实施方案中，金属导电区域108和金属导电区域112具有大致相同的厚度。在一些实施方案中，第一感应金属线圈110的厚度小于15μm或小于10μm。在一些实施方案中，第一感应金属线圈110的厚度小于或等于金属导电区域108和金属导电区域112的厚度。例如，金属导电区域和感应金属线圈可由铜形成。熟悉形成多层电路领域的技术人员熟知，第一感应金属线圈110的中心垫可连接到连续层中的金属导电区域112。 
图1E是示出根据本申请的一些实施方案的形成于第一介电层上的第二介电层的一个实例的俯视图。第二介电层114可形成在第一介电层106和第一感应金属线圈110上。例如，可通过旋转涂覆适当的介电材料来形成第二介电层114。在一些实施方案中，第二介电层114可包括树脂，诸如聚酰亚胺。第二介电层114可包括与第一介电层106相同或不同的成分。作为一个实例，第二介电层114和第一介电层106可以都是聚酰亚胺层。在一些实施方案中，第二介电层114的厚度可小于25μm或小于15μm。金属导电区域108和金属导电区域112可在第二介电层114的表面上暴露。金属导电区域108、金属导电区域112和第二介电层114可各被平面化以获得相对平滑的表面形态。 
图1F是示出根据本申请的一些实施方案的形成于第二介电层上的第二感应金属线圈的一个实例的俯视图。第二感应金属线圈116可形成在第二介电层114上。每个第二感应金属线圈116电耦合至金属导电区域118中的一个和金属导电区域120中的一个。金属导电区域118可电耦合至金属导电区域112。第二感应金属线圈116可在第一感应金属线圈110上横向对齐以使得感应金属线圈感应地耦合。在一些实施方案中，金属导电区域118、第二感应金属线圈116和金属导电区域120可通过沉积金属导电层且接着蚀刻所述金属导电层来形成在一起以形成部件。例如，可形成铜层并接着蚀刻所述铜层。在一些实施方案中，金属导电区域116和金属导电区域120的厚度小于25μm或小于15μm。在一些实施方案中，金属导电区域118和金属导电区域120具有大致相同的厚度。在一些实施方案中，第二感应金属线圈116的厚度小于15μm或小于10μm。在一些实施方案中，第二感应金属线圈116的厚度小于或等于金属导电区域118和金属导电区域120的厚度。 
图1G是示出根据本申请的一些实施方案的形成于第二介电层上的第三介电层的一个实例的俯视图。第三介电层122可形成在第二介电层114和第二感应金属线圈116上。例如，可通过旋转涂覆适当的 介电材料来形成第三介电层122。在一些实施方案中，第三介电层122可包括树脂，诸如聚酰亚胺。第三介电层122可包括与第一介电层106和/或第二介电层114相同或不同的成分。作为一个实例，第三介电层114、第二介电层114和第一介电层106可以各是聚酰亚胺层。在一些实施方案中，第三介电层122的厚度可小于25μm或小于15μm。金属导电区域120在第二介电层114的表面上暴露。金属导电区域120和第三介电层122可各被平面化以获得相对平滑的表面形态。 
图1H是示出根据本申请的一些实施方案的布置于第三介电层上的触垫的一个实例的俯视图。触垫124可形成在第三介电层122上并电耦合至金属导电区域120。例如，可通过喷镀和蚀刻导电金属(例如铜)来形成触垫。在一些实施方案中，触垫的厚度小于60μm或小于40μm。 
图1I是示出半导体装置中半导体管芯的一个实例的横截面图。半导体管芯126可具有呈倒装芯片设计焊接至触垫124的两个触垫。例如，在进行回焊之前，焊接膏体可被施加到触垫124和定位在触垫124上的半导体管芯126。例如，半导体管芯126可以是静电放电保护半导体。例如，半导体管芯的厚度可小于200μm、小于150μm或小于100μm。 
图1J是示出将半导体管芯定位和丝焊在半导体装置中的一个实例的横截面图。半导体管芯128可焊接至触垫124中的一个并丝焊至触垫124中的一个。一般来说，丝焊的半导体管芯将形成较厚的半导体装置，因为丝焊在半导体管芯上方会需要额外间隔。为了描述制造半导体装置的方法，其余附图示出的半导体管芯126不包括丝焊接触件。然而，可替代使用丝焊的半导体管芯。 
图1K是示出用模制材料囊封半导体装置的一个实例的横截面图。半导体装置可用模制材料130至少部分囊封。例如，模制材料 130可以是树脂，诸如环氧树脂。模制材料可被施加到半导体装置并随后固化。例如，模制材料的厚度可小于750μm、小于500μm或小于400μm。 
图1L是示出在移除金属导电基板之后的半导体的一个实例的横截面图。例如，可通过湿式蚀刻来移除金属导电基板100。在移除之后，可获得成品半导体装置。输入触垫102和输出触垫104在移除金属导电基板100之后暴露以使得其可电耦合至其它装置(例如印刷电路板)。 
在生产半导体装置之后，半导体装置可视情况被分离。例如，半导体装置可与其它相同半导体装置形成一个阵列。使用标准技术(例如切割)将所述阵列切成个别技术品。 
在一些实施方案中，所得半导体装置可被构造成共模滤波器。在一些实施方案中，半导体装置是电耦合至静电放电半导体管芯的共模滤波器。在一些实施方案中，所得半导体装置可有利地具有相对较小厚度。例如，通过在金属导电基板上形成半导体装置，观测到的翘曲会更小。在一些实施方案中，半导体装置的总厚度小于750μm、小于500μm或小于400μm。 
图2A至图2F示出根据本申请的一些实施方案制造半导体装置的方法的一个实例。图2A是示出根据本申请的一些实施方案的金属导电基板的一个实例的俯视图。金属导电基板200可大致具有与图1A中描绘的金属导电基板100相同的特性。例如，金属导电基板可以是通常用来形成引线框架以用于半导体封装的铜基板。 
图2B是示出根据本申请的一些实施方案的形成于金属导电基板上的金属电极垫的一个实例的俯视图。例如，可通过电镀在金属导电基板200上形成金属电极垫205。一般来说，金属电极垫205可具有与图1B中描绘的输入触垫102和/或输出触垫104相同的特性。例如，金属电极垫205可各包括铜、镍、金或钯。 
图2C是示出根据本申请的一些实施方案的形成于金属导电基板上的介电层的一个实例的俯视图。例如，可通过旋转涂覆在金属导电基板200上形成介电层207。金属电极垫205可透过介电层207暴露来电耦合至介电层207上方的部件。一般来说，介电层207可具有与图1C中描绘的第一介电层106相同的特性。例如，介电层207可包括树脂，诸如聚酰亚胺。 
图2D是示出根据本申请的一些实施方案的形成于金属导电基板上的金属导线和金属接触件的一个实例的俯视图。金属导线210和金属接触件215可形成在介电层207上。在一些实施方案中，金属导线210和金属接触件215可通过沉积金属导电层且接着蚀刻所述金属导电层来形成在一起以形成部件。例如，可形成铜层且接着蚀刻所述铜层。金属导线210可被构造成使金属接触件215与金属电极垫205电耦合。图2E示出可并入半导体装置中的半导体管芯的俯视图。半导体管芯200可包括在半导体管芯200的触垫(未示出)上的焊接凸块225。 
图2F是示出半导体装置中的半导体管芯的一个实例的俯视图。半导体管芯220可被定位以使得焊接凸块225可在金属接触件215上对齐。半导体管芯220接着可被焊接到金属接触件215以使得半导体管芯220的触垫电耦合至金属电极垫205。 
图2G是示出用模制材料囊封半导体装置的一个实例的横截面图。半导体装置可用模制材料230至少部分囊封。例如，模制材料230可以是树脂，诸如环氧树脂。模制材料可被施加到半导体装置并随后固化。例如，模制材料的厚度可小于750μm、小于500μm或小于400μm。 
图2H是示出在移除金属导电基板之后的半导体的一个实例的横截面图。例如，可通过湿式蚀刻来移除金属导电基板200。在移除之后，可获得成品半导体装置。金属电极垫205可暴露以使得其可电耦 合至其它装置(例如印刷电路板)。 
在生产半导体装置之后，半导体装置可视情况被分离。例如，半导体装置可与其它相同半导体装置形成一个阵列。使用标准技术(例如切割)将所述阵列切成个别装置。 
在一些实施方案中，所得半导体装置可以是静电放电保护装置。这种制造半导体装置的方法可以有利地排除将半导体管芯丝焊到半导体管芯上的触垫。通过排除丝焊，制造半导体装置的方法可被简化。特别是，半导体管芯可使用金属导线以比丝焊更大的距离耦合到触垫。这可容许相对于放置分布在基板上的多个管芯来放置单个半导体管芯，以使得可进行丝焊。 
本领域的技术人员从全部前述内容可确定根据一个实施方案，制造半导体装置的方法包括：在导电金属基板上形成两个或两个以上第一金属电极垫；在导电金属基板上形成两个或两个以上第二金属电极垫；在每个第一金属电极垫与第二金属电极垫之间的导电金属基板的暴露区域上形成第一介电层；在第一介电层上形成两个或两个以上第一感应线圈，其中每个第一感应线圈电耦合至第一金属电极垫中的一个；在第一感应线圈上形成第二介电层；在第二介电层上形成两个或两个以上第二感应金属线圈，其中每个第二感应金属线圈电耦合至第二金属电极垫中的一个；在第二感应金属线圈上形成第三介电层；在第三介电层上形成两个或两个以上第三金属电极垫，其中每个第三触垫电耦合至第二感应金属线圈中的一个；将一个或多个半导体管芯电耦合至第三金属电极垫；用模制材料至少部分囊封第一介电层、第二介电层、第三介电层和半导体管芯；以及移除导电金属基板来暴露第一金属电极垫和第二金属电极垫。 
在一些实施方案中，金属导电基板包括铜、镍或其合金。 
在一些实施方案中，在导电金属基板上形成两个或两个以上第一金属电极垫包括在导电金属基板上电镀导电金属。 
在一些实施方案中，在导电金属基板上形成两个或两个以上第二金属电极垫包括在导电金属基板上电镀导电金属。 
在一些实施方案中，第一介电层包括树脂。 
在一些实施方案中，树脂是聚酰亚胺。 
在一些实施方案中，在第一金属电极垫与第二金属电极垫之间的导电金属基板的暴露区域上形成第一介电层包括在导电金属基板的暴露区域上喷镀介电材料。 
在一些实施方案中，所述方法包括从相同半导体装置阵列分离半导体装置。 
在一些实施方案中，半导体管芯中的至少一个是静电放电保护半导体管芯。 
在一些实施方案中，半导体装置的厚度小于500μm。 
本领域的技术人员从全部前述内容可确定根据一个实施方案，制造半导体装置的方法包括：在导电金属基板上形成两个或两个以上金属电极垫；在金属电极垫之间的导电金属基板的暴露区域上形成第一介电层；在第一介电层上形成两条或两条以上第一金属导线，其中每条第一金属导线电耦合至金属电极垫中的至少一个；在第一介电层上形成两个或两个以上金属触垫，其中每个触垫通过第一金属导线中的一条或多条电耦合至金属电极垫中的至少一个；将一个或多个半导体管芯电耦合至两个或两个以上触垫，其中半导体管芯电耦合至金属电极垫；用模制材料至少部分囊封第一介电层和半导体管芯；以及移除导电金属基板来暴露金属电极垫。 
在一些实施方案中，金属导电基板包括铜、镍或其合金。 
在一些实施方案中，在导电金属基板上形成两个或两个以上金属 电极垫包括在导电金属基板上电镀导电金属。 
在一些实施方案中，第一介电层包括树脂。 
在一些实施方案中，在金属电极垫之间的导电金属基板的暴露区域上形成第一介电层包括在金属电极垫之间的导电金属基板的暴露区域上喷镀介电材料。 
在一些实施方案中，在第一介电层上形成两条或两条以上第一金属导线包括：在介电层和金属电极垫上沉积导电金属；和蚀刻导电金属来形成第一金属导线。 
在一些实施方案中，移除导电金属基板来暴露金属电极垫包括湿式蚀刻导电金属基板。 
本领域的技术人员从全部前述内容可确定根据一个实施方案，制造半导体装置的方法包括：在导电金属基板上形成两个或两个以上金属电极垫；在金属电极垫之间的导电金属基板的暴露区域上形成第一介电层；在第一介电层上形成一层或多层附加介电层；在附加介电层上形成两个或两个以上触垫，其中每个触垫电耦合至金属电极垫中的一个；将一个或多个半导体管芯电耦合至触垫；用模制材料至少部分囊封第一介电层、附加介电层和半导体管芯；移除导电金属基板来暴露金属电极垫；以及从相同半导体装置阵列分离半导体装置。 
在一些实施方案中，第一介电层和附加介电层各包括聚酰亚胺。 
在一些实施方案中，移除导电金属基板来暴露金属电极垫包括湿式蚀刻。 
本领域的技术人员从全部前述内容可确定根据一个实施方案，半导体装置包括：第一金属输入电极垫，其布置在第一介电层内，其中第一金属输入电极垫具有在第一介电层的第一侧上的暴露表面；第二金属输入电极垫，其布置在第一介电层内，其中第二金属输入电极垫 具有在第一介电层的第一侧上的暴露表面；第一金属输出电极垫，其布置在第一介电层内，其中第一金属输出电极垫具有在第一介电层的第一侧上的暴露表面；第二金属输出电极垫，其布置在第一介电层内，其中第二金属输出电极垫具有在第一介电层的第一侧上的暴露表面；第一感应线圈，其布置在第二介电层内，其中第二介电层布置在第一介电层的第二侧上，且其中第一感应线圈将第一输入电极垫与第一输出电极垫电耦合；第二感应线圈，其布置在第二介电层内，其中第二感应线圈将第二输入电极垫与第二输出电极垫电耦合；第三感应线圈，其布置在第三介电层内，其中第三介电层布置在第二介电层上，且其中第三感应线圈感应地耦合至第一感应线圈；第四感应线圈，其布置在第三介电层内，其中第四感应线圈感应地耦合至第二感应线圈；第一触垫，其布置在第三介电层上，其中第一触垫电耦合至第三感应线圈；第二触垫，其布置在第三介电层上，其中第二触垫电耦合至第四感应线圈；和半导体管芯，其电耦合至第一触垫和第二触垫。 
在一些实施方案中，半导体装置还包括模制材料，其至少部分囊封第一介电层、第二介电层、第三介电层和半导体管芯。 
在一些实施方案中，第一介电层包括聚酰亚胺。 
在一些实施方案中，半导体管芯是静电放电保护半导体管芯。 
在一些实施方案中，半导体装置被构造成共模滤波器。 
在一些实施方案中，半导体装置的厚度小于500μm。 
本领域的技术人员从全部前述内容可确定根据一个实施方案，半导体装置包括：两个或两个以上金属电极垫，其在介电层内，其中每个金属电极垫具有在介电层的第一侧上的暴露表面；两条或两条以上金属导线，其在介电层的第二侧上，其中每条金属导线电耦合至金属电极垫中的至少一个；两个或两个以上金属触垫，其在介电层的第二侧上，其中每个金属触垫通过金属导线中的一条或多条电耦合至金属 电极垫中的至少一个；半导体管芯，其具有两个或两个以上触垫，其中触垫电耦合至金属电极垫；和模制材料，其至少部分囊封第一介电层和半导体管芯。 
在一些实施方案中，介电层包括聚酰亚胺。 
在一些实施方案中，半导体管芯焊接至金属电极垫。 
在一些实施方案中，半导体管芯是静电放电保护半导体管芯。 
鉴于全部上述内容，显然公开了一种新颖装置和方法。除了其它特征，包括在金属导电基板上形成半导体装置且接着移除金属导电基板来暴露触垫的方法。另外，公开了用这些方法获得的半导体装置。 
虽然用特定优选实施方案和示例性实施方案描述本实用新型的主题，但其前述附图和描述仅描绘本主题的典型实施方案，且因此不应被认为限制其范围，显然本领域的技术人员将显而易知许多替代和变更。例如，已经关于半导体管芯的特定构造(例如共模滤波器)描述本主题，然而也可使用各种不同的集成电路。 
如上文权利要求所反映，本实用新型方面可以不包含前述公开的单一实施方案的全部特征。因此，上文表述的权利要求据此确切地并入本具体实施方式中，其中每项权利要求作为本实用新型的独立实施方案而各自成立。另外，如本领域的技术人员应了解，虽然本文描述的一些实施方案包括其它实施方案中包含的一些而非全部特征，但不同实施方案的特征组合也在本实用新型的范围内，并可形成不同的实施方案。 

Claims (10)

1.一种半导体装置，其特征在于所述半导体装置包括： 
第一金属输入电极垫，其布置在第一介电层内，其中所述第一金属输入电极垫具有在所述第一介电层的第一侧上的暴露表面； 
第二金属输入电极垫，其布置在所述第一介电层内，其中所述第二金属输入电极垫具有在所述第一介电层的所述第一侧上的暴露表面； 
第一金属输出电极垫，其布置在所述第一介电层内，其中所述第一金属输出电极垫具有在所述第一介电层的所述第一侧上的暴露表面； 
第二金属输出电极垫，其布置在所述第一介电层内，其中所述第二金属输出电极垫具有在所述第一介电层的所述第一侧上的暴露表面； 
第一感应线圈，其布置在第二介电层内，其中所述第二介电层布置在所述第一介电层的第二侧上，且其中所述第一感应线圈将所述第一金属输入电极垫与所述第一金属输出电极垫电耦合； 
第二感应线圈，其布置在所述第二介电层内，其中所述第二感应线圈将所述第二金属输入电极垫与所述第二金属输出电极垫电耦合； 
第三感应线圈，其布置在第三介电层内，其中所述第三介电层布置在所述第二介电层上，且其中所述第三感应线圈感应地耦合至所述第一感应线圈； 
第四感应线圈，其布置在所述第三介电层内，其中所述第四感应线圈感应地耦合至所述第二感应线圈； 
第一触垫，其布置在所述第三介电层上，其中所述第一触垫电耦合至所述第三感应线圈； 
第二触垫，其布置在所述第三介电层上，其中所述第二触垫电耦合至所述第四感应线圈；和 
半导体管芯，其电耦合至所述第一触垫和所述第二触垫。 
2.根据权利要求1所述的装置，其特征在于还包括模制材料，其至少部分囊封所述第一介电层、所述第二介电层、所述第三介电层和所述半导体管芯。 
3.根据权利要求1所述的装置，其特征在于所述第一介电层包括聚酰亚胺。 
4.根据权利要求1所述的装置，其特征在于所述半导体管芯是静电放电保护半导体管芯。 
5.根据权利要求1所述的装置，其特征在于所述半导体装置被构造成共模滤波器。 
6.根据权利要求1所述的装置，其特征在于所述半导体装置的厚度小于500μm。 
7.一种半导体装置，其特征在于所述半导体装置包括： 
两个或两个以上金属电极垫，其在介电层内，其中每个所述金属电极垫具有在所述介电层的第一侧上的暴露表面； 
两条或两条以上金属导线，其在所述介电层的第二侧上，其中每条所述金属导线电耦合至所述金属电极垫中的至少一个； 
两个或两个以上金属触垫，其在所述介电层的所述第二侧上，其中每个所述金属触垫通过所述金属导线中的一条或多条电耦合至所 述金属电极垫中的至少一个； 
半导体管芯，其具有两个或两个以上触垫，其中所述触垫电耦合至所述金属电极垫；和 
模制材料，其至少部分囊封所述介电层和所述半导体管芯。 
8.根据权利要求7所述的装置，其特征在于所述介电层包括聚酰亚胺。 
9.根据权利要求7所述的装置，其特征在于所述半导体管芯焊接至所述金属电极垫。 
10.根据权利要求7所述的装置，其特征在于所述半导体管芯是静电放电保护半导体管芯。 
CN201420082728.9U 2013-03-15 2014-02-26 半导体装置 Expired - Lifetime CN203850271U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/840,411 US8987054B2 (en) 2013-03-15 2013-03-15 Semiconductor devices and methods of making the same
US13/840,411 2013-03-15

Publications (1)

Publication Number Publication Date
CN203850271U true CN203850271U (zh) 2014-09-24

Family

ID=51528911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420082728.9U Expired - Lifetime CN203850271U (zh) 2013-03-15 2014-02-26 半导体装置

Country Status (2)

Country Link
US (1) US8987054B2 (zh)
CN (1) CN203850271U (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575785B (zh) 2014-10-30 2017-03-21 新世紀光電股份有限公司 發光裝置
US20170236790A1 (en) * 2016-02-12 2017-08-17 Semtech Corporation Semiconductor Device on Leadframe with Integrated Passive Component

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
KR100827388B1 (ko) 2006-12-19 2008-05-07 주식회사 씨오엘테크 반도체 패키지의 제조방법
US8505192B2 (en) 2010-10-08 2013-08-13 Advance Furnace Systems Corp. Manufacturing method of common mode filter
US8912653B2 (en) * 2010-12-30 2014-12-16 Stmicroelectronics Pte Ltd. Plasma treatment on semiconductor wafers

Also Published As

Publication number Publication date
US8987054B2 (en) 2015-03-24
US20140273356A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US9514880B2 (en) Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor
US9287226B2 (en) Apparatus and methods for reducing impact of high RF loss plating
US9595453B2 (en) Chip package method and package assembly
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
US11527346B2 (en) Inductor
TW201236132A (en) Semiconductor device
CN102652358B (zh) 基于面板的引线框封装方法和装置
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
US20130241684A1 (en) Method for manufacturing common mode filter and common mode filter
CN110323031A (zh) 电子组件及其制造方法
JP2010067916A (ja) 集積回路装置
CN105990268B (zh) 电子封装结构及其制法
CN203850271U (zh) 半导体装置
KR20140051692A (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
US20220028593A1 (en) Integrated magnetic assembly
CN106684051A (zh) 一种金属柱导通芯片级封装结构及其工艺方法
EP2677541A1 (en) Method for wire bonding a power semiconductor chip and the corresponding device
KR101792272B1 (ko) 반도체 기판 및 반도체 기판 제조 방법
CN105659379A (zh) 具有嵌入式管芯的模制引线框架封装
JPWO2017131011A1 (ja) インダクタ部品およびその製造方法
JP2009164240A (ja) 半導体装置
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP6623028B2 (ja) インダクタ装置及びその製造方法
CN104349601A (zh) 布线基板的制造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20140924

CX01 Expiry of patent term