KR101792272B1 - 반도체 기판 및 반도체 기판 제조 방법 - Google Patents
반도체 기판 및 반도체 기판 제조 방법 Download PDFInfo
- Publication number
- KR101792272B1 KR101792272B1 KR1020120057372A KR20120057372A KR101792272B1 KR 101792272 B1 KR101792272 B1 KR 101792272B1 KR 1020120057372 A KR1020120057372 A KR 1020120057372A KR 20120057372 A KR20120057372 A KR 20120057372A KR 101792272 B1 KR101792272 B1 KR 101792272B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- insulating layer
- base substrate
- circuit layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title abstract description 25
- 238000004519 manufacturing process Methods 0.000 title description 10
- 238000000034 method Methods 0.000 claims description 31
- 238000007747 plating Methods 0.000 claims description 25
- 239000000696 magnetic material Substances 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 23
- 238000009713 electroplating Methods 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 12
- 239000010949 copper Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910052748 manganese Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000002952 polymeric resin Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 239000004677 Nylon Substances 0.000 description 4
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229920001971 elastomer Polymers 0.000 description 4
- 239000000806 elastomer Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920001778 nylon Polymers 0.000 description 4
- 229910000859 α-Fe Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- UCNNJGDEJXIUCC-UHFFFAOYSA-L hydroxy(oxo)iron;iron Chemical compound [Fe].O[Fe]=O.O[Fe]=O UCNNJGDEJXIUCC-UHFFFAOYSA-L 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0066—Printed inductances with a magnetic layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F2017/0086—Printed inductances on semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 일 측면에 따르면, 베이스 기판, 베이스 기판 상부에 형성된 절연층, 절연층에 매립되는 형태로 형성되는 회로층, 회로층 및 절연층 상부에 형성되며, 측면에 요철이 형성된 하나 이상의 전극 및 전극의 측면을 둘러싸는 형태로 형성된 유전체층을 포함하는 반도체 기판이 제공된다.
Description
본 발명은 반도체 기판 및 반도체 기판 제조 방법에 관한 것이다.
인덕터(Inductor)는 저항, 캐패시터와 더불어 전자 회로를 이루는 중요한 수동 소자 중 하나이다. 인덕터는 잡음(Noise)을 제거하거나 LC 공진 회로를 이루는 부품으로 사용될 수 있다. 인덕터는 구조에 따라 적층형, 권선형, 박막형 등 여러 가지로 분류할 수 있다. 인덕터는 이 중에서 적층형이 널리 보급되고 있다. 적층형 인덕터는 절연 시트와 도체로 형성된 코일이 적층되는 구조로 형성될 수 있다.(미국 등록특허 제 6154114호) 적층형 인덕터는 칩 형태의 별개의 부품으로 제조될 수 있다. 또는 기판에 내장된 상태로 다른 모듈과 함께 형성될 수 있다.
본 발명은 전극과 유전체층 간의 접착력을 향상시킬 수 있는 반도체 기판 및 반도체 기판 제조 방법에 관한 것이다.
본 발명은 전극의 탈락을 방지할 수 있는 반도체 기판 및 반도체 기판 제조 방법에 관한 것이다.
본 발명의 일 측면에 따르면, 베이스 기판, 상기 베이스 기판 상부에 형성된 절연층, 상기 절연층에 매립되는 형태로 형성되는 회로층, 상기 회로층 및 상기 절연층 상부에 형성되며, 측면에 요철이 형성된 하나 이상의 전극 및 상기 전극의 측면을 둘러싸는 형태로 형성된 유전체층을 포함하는 반도체 기판이 제공된다.
상기 요철은 상기 전극에 하나 이상 형성될 수 있다.
상기 요철은 오목한 형상일 수 있다.
상기 요철은 볼록한 형상일 수 있다.
상기 베이스 기판은 자성체 물질을 포함할 수 있다.
상기 회로층은 인덕터 코일(Inductor coil)을 포함할 수 있다.
상기 유전체층은 자성체 물질을 포함할 수 있다.
상기 전극 상부에는 솔더 전극이 형성될 수 있다.
본 발명의 다른 측면에 따르면, 절연층 및 회로층이 형성된 베이스 기판을 준비하는 단계, 상기 절연층 상부에 시드층을 형성하는 단계, 상기 시드층 상부에 형성되며, 측면에 요철을 포함하는 도금 레지스트를 형성하는 단계, 상기 도금 레지스트가 형성됨에 따라 노출된 상기 시드층 상부에 전극을 형성하는 단계, 상기 도금 레지스트를 제거하는 단계, 상기 시드층을 제거하는 단계 및 상기 도금 레지스트 및 상기 시드층이 제거됨에 따라 노출된 상기 절연층 상부에 유전체층을 형성하는 단계를 포함하는 반도체 기판 제조 방법이 제공된다.
상기 시드층을 형성하는 단계에서 상기 시드층은 무전해 도금 방법으로 형성될 수 있다.
상기 요철은 하나 이상 형성될 수 있다.
상기 요철은 오목한 형상일 수 있다.
상기 요철은 볼록한 형상일 수 있다.
상기 전극을 형성하는 단계에서 상기 전극은 전해 도금 방법으로 형성될 수 있다.
상기 회로층은 인덕터 코일을 포함할 수 있다.
상기 베이스 기판은 자성체 물질을 포함할 수 있다.
상기 유전체층은 자성체 물질을 포함할 수 있다.
상기 유전체층을 형성하는 단계 이후에 상기 전극 상부에 솔더 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 기판 및 반도체 기판 제조 방법은 전극과 유전체층 간의 접착력을 향상시킬 수 있다.
본 발명의 실시 예에 따른 반도체 기판 및 반도체 기판 제조 방법은 전극의 탈락을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 기판을 나타낸 예시도이다.
도 2 내지 도 5는 본 발명의 실시 예에 따른 전극 구조를 나타낸 예시도이다.
도 6 내지 도 16은 본 발명의 실시 예에 따른 반도체 기판 제조 방법을 나타낸 예시도이다.
도 2 내지 도 5는 본 발명의 실시 예에 따른 전극 구조를 나타낸 예시도이다.
도 6 내지 도 16은 본 발명의 실시 예에 따른 반도체 기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 반도체 기판을 나타낸 예시도이다.
도 1을 참조하면, 반도체 기판(100)은 베이스 기판(110), 절연층(120), 회로층(130), 전극(140) 및 유전체층(150)을 포함할 수 있다.
베이스 기판(110)은 자성체 물질 및 고분자 수지로 이루어진 복합 재료로 형성될 수 있다. 여기서, 자성체 물질은 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn)으로 구성된 그룹으로부터 선택된 적어도 두 개의 원소를 갖는 자성 산화물을 포함할 수 있다. 또한, 자성체 물질은 페라이트(ferrite), 자성 금속 및 비정질 자성 재료로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다. 고분자 수지는 에폭시계, 페놀계, 나일론계 및 엘라스토머(elastome)로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다.
베이스 기판(110) 상부에는 절연층(120)이 형성될 수 있다. 절연층(120)은 산화물 또는 질화물 등과 같은 비자성 절연층으로 형성될 수 있다. 또는 절연층(120)은 절연성 산화물 자성체로 형성될 수 있다. 여기서, 절연성 산화물 자성체는 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn) 중에서 선택된 두 개 이상의 원소를 포함하는 산화물 자성 재료로 형성될 수 있다. 절연성 산화물 자성체는 비저항이 높기 때문에 전기절연성을 나타낼 수 있다.
회로층(130)은 절연층(120)에 매립되는 형태로 형성될 수 있다. 회로층(130)은 절연층(120)에 의해서 베이스 기판(110)의 상부에 이격되어 형성될 수 있다. 즉, 회로층(130) 하부와 베이스 기판(110) 상부 사이에는 절연층(120)이 형성되는 구조가 될 수 있다.
회로층(130)은 인덕터 코일(Inductor coil)(131)을 포함할 수 있다. 인덕터 코일(131)은 직사각형, 정사각형 또는 원형 등 다양한 형태로 형성될 수 있다. 또한, 회로층(130)은 비아(132)를 포함할 수 있다. 비아(132)는 인덕터 코일(131)과 전극(140)을 전기적으로 연결할 수 있다. 회로층(130)은 도전성 물질로 형성될 수 있다. 예를 들어, 회로층(130)은 구리(Cu)로 형성될 수 있다. 회로층(130)은 전기 도금법, 스크린 인쇄법 또는 금속 박막의 클래딩(Clading) 등과 같은 다양한 방법을 통해서 형성될 수 있다. 회로층(130)은 절연층(120) 내부에 매립되는 형태로 형성되며 인덕터 코일(131) 사이에는 절연층(120)이 존재할 수 있다. 따라서, 인덕터 코일(131) 사이 형성된 절연층(120)에 의해서 인덕터 코일(131)은 상호 전기적으로 절연될 수 있다. 본 발명의 실시 예에서, 회로층(130)이 인덕터 코일(131) 및 비아(132)를 포함하는 것을 예시로 설명하였으나, 이에 한정되지 않으며, 다양한 종류의 회로 패턴을 포함할 수 있다.
전극(140)은 회로층(130) 및 절연층(120) 상부에 형성될 수 있다. 또한, 전극(140)은 하나 이상 형성될 수 있다. 전극(140)은 외부의 인쇄회로기판 등과 전기적으로 연결될 수 있다. 전극(140) 하부와 회로층(130)의 인덕터 코일(131) 상부 사이에는 절연층(120)이 형성될 수 있다. 이때, 전극(140)은 회로층(130)의 비아(132)에 의해서 인덕터 코일(131)과 상호 전기적으로 연결될 수 있다. 전극(140)은 전도성 물질로 형성될 수 있다. 예를 들어 전극(140)은 구리(Cu), 은(Ag), 금(Au), 및 팔라듐(Pd)으로 구성된 군으로부터 선택된 금속을 적어도 하나를 포함할 수 있다. 이와 같이 형성된 전극(140)은 도 1에는 도시되어 있지 않지만, 요철(미도시)을 포함하는 구조로 형성될 수 있다. 요철(미도시)은 전극(140)의 측면에 하나 이상이 형성될 수 있다. 요철(미도시) 구조를 포함하는 전극(140)의 구조는 이후 도 2 내지 도 5를 통해서 설명하도록 한다.
전극(140) 상부에는 솔더 전극(160)이 형성될 수 있다. 솔더 전극(160)은 인쇄회로기판과의 접착력 향상을 위해서 형성될 수 있다.
유전체층(150)은 전극(140)의 측면을 둘러싸는 형태로 형성될 수 있다. 예를 들어, 전극(140)이 다수개가 형성된 경우, 유전체층(150)은 다수개의 전극(140)들 사이에 형성될 수 있다. 유전체층(150)은 자성체 물질을 포함할 수 있다. 자성체 물질은 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn)으로 구성된 그룹으로부터 선택된 적어도 두 개의 원소를 갖는 자성 산화물을 포함할 수 있다. 또한, 자성체 물질은 페라이트(ferrite), 자성 금속 및 비정질 자성 재료로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다. 고분자 수지는 에폭시계, 페놀계, 나일론계 및 엘라스토머(elastome)로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다.
도 2 내지 도 5는 본 발명의 실시 예에 따른 전극 구조를 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 볼록한 요철 구조를 갖는 전극을 나타낸 예시도이다.
도 2를 참조하면, 전극(140)은 베이스 기판(110)의 모서리 부분에 각각 형성될 수 있다. 또한, 전극(140)은 볼록한 요철(141)을 포함하는 구조를 가질 수 있다. 요철(141)은 전극(140)의 유전체층(150)과 접합되는 측면의 중앙에 각각 형성될 수 있다. 이와 같이 형성된 볼록한 요철(141)을 갖는 전극(140) 구조에 의해서 전극(140)과 유전체층(150) 간의 접합 면적이 증가될 수 있다. 이때 전극(140)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 즉, 전극(140)들의 측면에 형성된 요철(141)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 본 도면에는 도시되어 있지 않지만 전극(140) 상부에 솔더 전극(도 1의 160)이 형성될 수 있다. 이때, 솔더 전극(도 1의 160)은 요철(141)이 형성된 전극(140)과 동일한 형태로 형성될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 볼록한 요철 구조를 갖는 전극을 나타낸 예시도이다.
도 3을 참조하면, 요철(141)은 유전체층(150)과 접합되는 전극(140)의 모서리 부분에 형성될 수 있다. 이때 전극(140)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 즉, 전극(140)들의 모서리에 형성된 요철(141)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 본 도면에는 도시되어 있지 않지만 전극(140) 상부에 솔더 전극(도 1의 160)이 형성될 수 있다. 이때, 솔더 전극(도 1의 160)은 요철(141)이 형성된 전극(140)과 동일한 형태로 형성될 수 있다.
도 4는 본 발명의 또 다른 실시 예에 따른 볼록한 요철 구조를 갖는 전극을 나타낸 예시도이다.
도 4를 참조하면, 요철(141)은 유전체층(150)과 접합되는 전극(140)의 측면 또는 모서리 부분에 형성될 수 있다. 이때, 전극(140)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 즉, 전극(140)들의 측면 또는 모서리에 형성된 요철(141)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 본 도면에는 도시되어 있지 않지만 전극(140) 상부에 솔더 전극(도 1의 160)이 형성될 수 있다. 이때, 솔더 전극(도 1의 160)은 요철(141)이 형성된 전극(140)과 동일한 형태로 형성될 수 있다.
도 5는 본 발명의 실시 에에 따른 오목한 요철 구조를 갖는 전극을 나타낸 예시도이다.
도 5를 참조하면, 전극(140)은 오목한 요철(142)을 포함하는 구조를 가질 수 있다. 오목한 형태의 요철(142)은 전극(140)의 유전체층(150)과 접합되는 측면(142)의 중앙에 각각 형성될 수 있다. 이와 같이 형성된 오목한 요철(142)을 갖는 전극(140) 구조에 의해서 전극(140)과 유전체층(150) 간의 접합 면적이 증가될 수 있다. 이때 전극(140)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 본 도면에는 도시되어 있지 않지만 전극(140) 상부에 솔더 전극(도 1의 160)이 형성될 수 있다. 이때, 솔더 전극(도 1의 160)은 요철(142)이 형성된 전극(140)과 동일한 형태로 형성될 수 있다.
본 발명의 실시 예에 따른 요철을 갖는 전극의 구조를 도 2 내지 도 5를 통해 설명하였다. 그러나 본 발명의 실시 예에 따른 전극의 구조는 도 2 내지 도 5에 나타낸 구조에 한정되지 않는다. 즉, 전극은 전극과 유전체층 간의 접합 면적을 증가 시킬 수 있는 어떠한 구조의 요철도 포함할 수 있다. 또한, 전극 간의 전기적 절연이 가능하다면, 전극에 형성되는 요철의 크기, 위치 및 개수 역시 한정되지 않으며, 당업자에 의해서 용이하게 변경될 수 있다.
도 6 내지 도 16은 본 발명의 실시 예에 따른 반도체 기판 제조 방법을 나타낸 예시도이다.
도 6을 참조하면, 절연층(120) 및 회로층(130)이 형성된 베이스 기판(110)이 제공될 수 있다. 베이스 기판(110)은 베이스 기판(110)은 자성체 물질 및 고분자 수지로 이루어진 복합 재료로 형성될 수 있다. 여기서, 자성체 물질은 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn)으로 구성된 그룹으로부터 선택된 적어도 두 개의 원소를 갖는 자성 산화물을 포함할 수 있다. 또한, 자성체 물질은 페라이트(ferrite), 자성 금속 및 비정질 자성 재료로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다. 고분자 수지는 에폭시계, 페놀계, 나일론계 및 엘라스토머(elastome)로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다.
베이스 기판(110) 상부에는 절연층(120) 및 회로층(130)이 형성될 수 있다.
절연층(120)은 산화물 또는 질화물 등과 같은 비자성 절연층으로 형성될 수 있다. 또는 절연층(120)은 절연성 산화물 자성체로 형성될 수 있다. 여기서, 절연성 산화물 자성체는 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn) 중에서 선택된 두 개 이상의 원소를 포함하는 산화물 자성 재료로 형성될 수 있다. 절연성 산화물 자성체는 비저항이 높기 때문에 전기절연성을 나타낼 수 있다.
회로층(130)은 절연층(120)에 매립되는 형태로 형성될 수 있다. 즉, 회로층(130) 하부와 베이스 기판(110) 상부 사이에는 절연층(120)이 형성될 수 있다. 즉, 회로층(130)은 절연층(120)에 의해서 베이스 기판(110)의 상부에 이격되어 형성될 수 있다. 또한, 회로층(130) 상부에 절연층(120)이 형성될 수 있다.
회로층(130)은 인덕터 코일(Inductor coil)(131)을 포함할 수 있다. 인덕터 코일(131)은 직사각형, 정사각형 또는 원형 등 다양한 형태로 형성될 수 있다. 또한, 회로층(130)은 비아(132)를 포함할 수 있다. 비아(132)는 인덕터 코일(131)과 전극(140)을 전기적으로 연결할 수 있다. 회로층(130)은 도전성 물질로 형성될 수 있다. 예를 들어, 회로층(130)은 구리(Cu)로 형성될 수 있다. 회로층(130)은 전기 도금법, 스크린 인쇄법 또는 금속 박막의 클래딩(Clading) 등과 같은 다양한 방법을 통해서 형성될 수 있다. 회로층(130)은 절연층(120) 내부에 매립되는 형태로 형성되며 인덕터 코일(131) 사이에는 절연층(120)이 존재할 수 있다. 따라서, 인덕터 코일(131) 사이 형성된 절연층(120)에 의해서 인덕터 코일(131)은 상호 전기적으로 절연될 수 있다. 본 발명의 실시 예에서, 회로층(130)이 인덕터 코일(131) 및 비아(132)를 포함하는 것을 예시로 설명하였으나, 이에 한정되지 않으며, 다양한 종류의 회로 패턴을 포함할 수 있다.
베이스 기판(110) 상부에 절연층(120) 및 회로층(130)은 다양한 방법에 의해서 형성될 수 있다. 예를 들어, 절연층(120)은 노광 및 현상에 의해서 패터닝 될 수 있다. 그러나 절연층(120)을 패터닝 하는 방법은 이에 한정되지 않는다. 즉, 절연층(120)은 식각액 또는 레이저 등에 의해서 패터닝 될 수 있다. 이와 같이 절연층(120)이 패터닝 됨에 따라 회로층(130)이 형성될 수 있다. 또는 예를 들어, 절연층(120)은 다수개의 절연 시트로 형성될 수 있다. 즉, 베이스 기판(110) 상부에 하부 절연 시트를 형성한 후 하부 회로층을 형성하며, 하부 회로층 상부에 상부 절연 시트와 상부 회로층을 형성할 수 있다. 이와 같은 절연 시트와 회로층을 적층함으로써, 절연층(120)에 매립된 회로층(130)을 형성할 수 있다. 즉, 베이스 기판(110) 상부에 절연층(120) 및 회로층(130)은 당업자에 의해서 다양한 방법으로 형성될 수 있다.
도 7을 참조하면, 절연층(120) 상부에 시드층(145)을 형성할 수 있다. 시드층(145)은 무전해 도금 방법으로 형성될 수 있다. 예를 들어, 시드층(145)은 스퍼터링(sputtering) 방법으로 형성될 수 있다.
도 8을 참조하면, 시드층(145) 상부에 도금 레지스트(170)가 형성될 수 있다. 도금 레지스트(170)는 추후에 형성되는 전극(미도시)의 영역 이외에 형성될 수 있다. 즉, 도금 레지스트(170)는 전극(미도시)이 형성되는 부분의 시드층(145)이 노출되도록 패터닝 될 수 있다. 이때, 도금 레지스트(170)에 의해서 노출되는 시드층(145)은 도 9와 같은 형태가 될 수 있다. 즉, 도금 레지스트(170)는 오목한 요철(171)을 포함하는 구조로 형성될 수 있다. 본 발명에서는 도금 레지스트(170)가 오목한 요철(171)을 포함하는 구조로 형성되는 것을 예시로 설명하였으나, 도금 레지스트(170)의 패턴은 이에 한정되지 않는다. 예를 들어 도금 레지스트(170)의 패턴은 볼록한 요철(미도시)을 갖도록 형성될 수 있다. 또한, 도금 레지스트(170)의 요철(171)의 개수 및 크기 역시 당업자에 의해서 용이하게 변경될 수 있다.
도 10을 참조하면, 도금 레지스트(170)에 의해서 노출된 시드층(145) 상부에 전극(140)을 형성할 수 있다. 전극(140)은 전해 도금 방식에 의해서 형성될 수 있다. 또한, 전극(140)은 전도성 물질로 형성될 수 있다. 예를 들어 전극(140)은 구리(Cu), 은(Ag), 금(Au), 및 팔라듐(Pd)으로 구성된 군으로부터 선택된 금속을 적어도 하나를 포함할 수 있다. 전극(140)은 도금 레지스트(170)가 형성된 이외의 영역에 형성됨에 따라 도 11과 같이 볼록한 요철(141)을 포함하는 구조를 가질 수 있다. 또는 도금 레지스트(170)가 볼록한 요철(미도시)을 갖도록 형성된 경우, 전극(140)은 오목한 요철(미도시)을 갖도록 형성될 수 있다. 즉, 전극(140)의 형태는 도금 레지스트(170)의 패턴에 따라 변경될 수 있다. 이때, 전극(140)이 복수개가 형성된 경우, 전극(140)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 즉, 전극(140)들의 측면에 형성된 요철(141)들 간의 거리는 상호 전기적 절연이 가능한 정도의 거리가 될 수 있다. 이와 같은 전극(140)들 간의 거리 역시 도금 레지스트(170)의 패턴에 의해서 결정될 수 있다.
도 12를 참조하면, 전극(140)을 형성한 후 도금 레지스트(170)를 제거할 수 있다.
도 13을 참조하면, 시드층(145)을 제거할 수 있다. 도금 레지스트(170)를 제거됨에 따라 노출된 시드층(145)을 식각액 등을 이용하여 제거할 수 있다.
도 14를 참조하면, 노출된 절연층(120) 및 전극(140) 상부에 유전체층(150)이 형성될 수 있다. . 유전체층(150)은 자성체 물질을 포함할 수 있다. 자성체 물질은 철(Fe), 니켈(Ni), 코발트(Co), 망간(Mn), 마그네슘(Mg), 바륨(Ba), 스트론튬(Sr) 및 아연(Zn)으로 구성된 그룹으로부터 선택된 적어도 두 개의 원소를 갖는 자성 산화물을 포함할 수 있다. 또한, 자성체 물질은 페라이트(ferrite), 자성 금속 및 비정질 자성 재료로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다. 고분자 수지는 에폭시계, 페놀계, 나일론계 및 엘라스토머(elastome)로 구성된 그룹으로부터 선택된 적어도 하나의 재료로 이루어질 수 있다.
도 15를 참조하면, 전극(140) 상부에 형성된 유전체층(150)을 연마할 수 있다. 이때, 전극(140)의 상부가 노출되도록 유전체층(150)을 연마할 수 있다. 이와 같이 연마 공정에 의해서 유전체층(150)은 도 16에 도시된 바와 같이 전극(140)의 측면을 둘러싸는 형태로 형성될 수 있다. 예를 들어, 전극(140)이 다수개가 형성된 경우, 유전체층(150)은 다수개의 전극(140)들 사이에 형성될 수 있다. 또한, 미도시 되었지만, 연마 공정 이후에 전극(140) 상부에 솔더 전극(미도시)을 형성하는 공정이 더 포함될 수 있다. 솔더 전극(미도시)은 인쇄회로기판과의 접착력 향상을 위해서 형성될 수 있다. 솔더 전극(미도시)은 전해 도금 방법으로 형성될 수 있다. 즉, 전극(140) 상부를 솔더액에 담근 후 솔더액에 전기를 가함으로써, 전극(140) 상부에 솔더 전극(미도시)이 형성될 수 있다.
본 발명의 실시 예에 따른 반도체 기판 및 반도체 기판 제조 방법은 전극이 요철 구조를 포함함으로써, 전극과 유전체층 간의 접합 면적을 증가 시킬 수 있다. 이와 같이 전극과 유전체층 간의 접합 면적이 증가함에 따라 전극과 유전체층 간의 접합력이 증가할 수 있다. 따라서, 전극이 절연층으로부터 탈락하는 것을 방지할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 반도체 기판
110: 베이스 기판
120: 절연층
130: 회로층
131: 인덕터 코일
132: 비아
140: 전극
141, 142, 171: 요철
145: 시드층
150: 유전체층
160: 솔더 전극
170: 도금 레지스트
110: 베이스 기판
120: 절연층
130: 회로층
131: 인덕터 코일
132: 비아
140: 전극
141, 142, 171: 요철
145: 시드층
150: 유전체층
160: 솔더 전극
170: 도금 레지스트
Claims (19)
- 베이스 기판;
상기 베이스 기판 상부에 형성된 절연층;
상기 절연층에 매립되는 형태로 형성되는 회로층;
상기 회로층 및 상기 절연층 상부에 형성되며, 측면에 요철이 형성된 하나 이상의 전극; 및
상기 전극의 측면을 둘러싸는 형태로 형성된 유전체층;을 포함하며,
상기 전극과 상기 회로층은 비아에 의하여 연결되며, 상기 비아는 상기 전극의 측면에 형성된 요철과는 연결되지 아니한 형태인 반도체 기판.
- 청구항 1에 있어서,
상기 요철은 상기 전극에 하나 이상 형성된 것을 특징으로 하는 반도체 기판.
- 베이스 기판;
상기 베이스 기판 상부에 형성된 절연층;
상기 절연층에 매립되는 형태로 형성되는 회로층;
상기 회로층 및 상기 절연층 상부에 형성되며, 측면에 요철이 형성된 하나 이상의 전극; 및
상기 전극의 측면을 둘러싸는 형태로 형성된 유전체층;을 포함하며,
상기 요철은 오목한 형상인 것을 특징으로 하는 반도체 기판.
- 청구항 1에 있어서,
상기 요철은 볼록한 형상인 것을 특징으로 하는 반도체 기판.
- 청구항 1에 있어서,
상기 베이스 기판은 자성체 물질을 포함하는 것을 특징으로 하는 반도체 기판.
- 청구항 1에 있어서,
상기 회로층은 인덕터 코일(Inductor coil)을 포함하는 것을 특징으로 하는 반도체 기판.
- 청구항 1에 있어서,
상기 유전체층은 자성체 물질을 포함하는 것을 특징으로 하는 반도체 기판.
- 청구항 1에 있어서,
상기 전극 상부에는 솔더 전극이 형성되는 것을 특징으로 하는 반도체 기판.
- 절연층 및 회로층이 형성된 베이스 기판을 준비하는 단계;
상기 절연층 상부에 시드층을 형성하는 단계;
상기 시드층 상부에 형성되며, 측면에 요철을 포함하는 도금 레지스트를 형성하는 단계;
상기 도금 레지스트가 형성됨에 따라 노출된 상기 시드층 상부에 전극을 형성하는 단계;
상기 도금 레지스트를 제거하는 단계;
상기 시드층을 제거하는 단계; 및
상기 도금 레지스트 및 상기 시드층이 제거됨에 따라 노출된 상기 절연층 상부에 유전체층을 형성하는 단계;
를 포함하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 시드층을 형성하는 단계에서,
상기 시드층은 무전해 도금 방법으로 형성되는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 요철은 하나 이상 형성되는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 요철은 오목한 형상인 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 요철은 볼록한 형상인 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 전극을 형성하는 단계에서,
상기 전극은 전해 도금 방법으로 형성되는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 회로층은 인덕터 코일을 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 베이스 기판은 자성체 물질을 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 유전체층은 자성체 물질을 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 9에 있어서,
상기 유전체층을 형성하는 단계 이후에,
상기 전극 상부에 솔더 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
- 청구항 18에 있어서,
상기 솔더 전극을 형성하는 단계에서,
상기 솔더 전극은 전해 도금 방법으로 형성되는 것을 특징으로 하는 반도체 기판 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120057372A KR101792272B1 (ko) | 2012-05-30 | 2012-05-30 | 반도체 기판 및 반도체 기판 제조 방법 |
| US13/895,260 US9196669B2 (en) | 2012-05-30 | 2013-05-15 | Semiconductor substrate and method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120057372A KR101792272B1 (ko) | 2012-05-30 | 2012-05-30 | 반도체 기판 및 반도체 기판 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130134099A KR20130134099A (ko) | 2013-12-10 |
| KR101792272B1 true KR101792272B1 (ko) | 2017-11-01 |
Family
ID=49669213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120057372A KR101792272B1 (ko) | 2012-05-30 | 2012-05-30 | 반도체 기판 및 반도체 기판 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9196669B2 (ko) |
| KR (1) | KR101792272B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9048128B2 (en) * | 2013-10-03 | 2015-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Inductor structure with magnetic material |
| JP6984212B2 (ja) * | 2017-07-28 | 2021-12-17 | Tdk株式会社 | コイル部品 |
| KR102191248B1 (ko) * | 2019-09-25 | 2020-12-15 | 삼성전기주식회사 | 코일 부품 |
| JP7173057B2 (ja) * | 2020-01-07 | 2022-11-16 | 株式会社村田製作所 | コイル部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120112869A1 (en) * | 2010-11-10 | 2012-05-10 | Tdk Corporation | Coil component and method of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3351738B2 (ja) | 1998-05-01 | 2002-12-03 | 太陽誘電株式会社 | 積層インダクタ及びその製造方法 |
-
2012
- 2012-05-30 KR KR1020120057372A patent/KR101792272B1/ko active IP Right Grant
-
2013
- 2013-05-15 US US13/895,260 patent/US9196669B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120112869A1 (en) * | 2010-11-10 | 2012-05-10 | Tdk Corporation | Coil component and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130320492A1 (en) | 2013-12-05 |
| KR20130134099A (ko) | 2013-12-10 |
| US9196669B2 (en) | 2015-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102025708B1 (ko) | 칩 전자부품 및 그 실장기판 | |
| US10854383B2 (en) | Coil electronic component and method of manufacturing the same | |
| CN101241795B (zh) | 电感元件 | |
| US8302287B2 (en) | Method of manufacturing a multilayer inductor | |
| KR101762039B1 (ko) | 코일 부품 | |
| US9331009B2 (en) | Chip electronic component and method of manufacturing the same | |
| CN106783070B (zh) | 线圈组件、具有该线圈组件的板及制造该线圈组件的方法 | |
| CN107622857B (zh) | 线圈组件及其制造方法 | |
| KR102642913B1 (ko) | 적층 전자부품 및 그 제조방법 | |
| JP5932916B2 (ja) | インダクター及びその製造方法 | |
| CN105185507B (zh) | 片式电子器件和用于安装片式电子器件的板 | |
| JP2013251541A (ja) | チップインダクタ | |
| TW201539494A (zh) | 電磁元件及其製作方法 | |
| US20150255208A1 (en) | Chip electronic component and manufacturing method thereof | |
| CN108288534A (zh) | 电感部件 | |
| KR101792272B1 (ko) | 반도체 기판 및 반도체 기판 제조 방법 | |
| US10224389B2 (en) | Embedded passive chip device and method of making the same | |
| US20160150650A1 (en) | Printed circuit board with electronic component embedded therein and method for manufacturing the same | |
| KR101892822B1 (ko) | 코일 부품 및 그 제조방법 | |
| US20150173197A1 (en) | Printed circuit board having inductor embedded therein and manufacturing method thereof | |
| CN104916391A (zh) | 一种芯片线圈组件和安装芯片线圈组件的电路板 | |
| KR20150134858A (ko) | 칩 전자부품 및 그 실장기판 | |
| US10468183B2 (en) | Inductor and manufacturing method of the same | |
| KR20190108541A (ko) | 칩 전자부품 및 그 실장기판 | |
| WO2017141597A1 (ja) | 無線通信デバイス及びその製造方法、並びに、樹脂成型体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |