CN105659379A - 具有嵌入式管芯的模制引线框架封装 - Google Patents

具有嵌入式管芯的模制引线框架封装 Download PDF

Info

Publication number
CN105659379A
CN105659379A CN201480059326.XA CN201480059326A CN105659379A CN 105659379 A CN105659379 A CN 105659379A CN 201480059326 A CN201480059326 A CN 201480059326A CN 105659379 A CN105659379 A CN 105659379A
Authority
CN
China
Prior art keywords
electrical contact
contact surface
semiconductor packages
lead frame
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480059326.XA
Other languages
English (en)
Other versions
CN105659379B (zh
Inventor
J.S.萨蒙
U.汉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN105659379A publication Critical patent/CN105659379A/zh
Application granted granted Critical
Publication of CN105659379B publication Critical patent/CN105659379B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • Pressure Sensors (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装。该半导体封装包括第一侧、第二侧、模制基板、管芯和引线框架。半导体封装的第二侧与半导体封装的第一侧相对。管芯和引线框架被嵌入到模制基板中。引线框架也被定位在半导体封装的第一侧和第二侧之间，以提供半导体封装的第一侧和第二侧之间的第一电连接。

Description

具有嵌入式管芯的模制引线框架封装
相关申请
本专利申请要求来自2013年8月29日提交的、题​​为“MOLDED LEAD FRAME PACKAGEWITH EMBEDDED DIE”的临时美国专利申请No.61/871,366的优先权，其公开内容在其整体上通过引用并入本文。
背景技术
本发明涉及用于创建半导体封装基板的方法。在固态电子器件中，半导体封装基板是用于做出半导体管芯和其他电路之间的电连接的机械载体。半导体管芯是用作在其上放置电子器件（诸如晶体管、二极管以及集成电路）的基础的薄切片材料，例​​如硅、锗、或砷化镓。在一些实施方式中，半导体基板是通过在塑料中嵌入金属引线框架来构成。在其他实施方式中，半导体基板是通过结合到有机膜的图案化铜层构成。半导体管芯结合到半导体封装基板以形成多个半导体管芯和其他无源电路之间的电连接。
发明内容
本发明提供了用于创建将嵌入式管芯和引线框架结构并入单个基板的模制封装基板的方法。该基板概念适合于在芯片和导线或倒装芯片配置中的麦克风和非麦克风封装二者。
本发明还提供了并入许多关键设计要求的模制封装基板设计。该设计要求包括管芯到半导体基板中的低成本嵌入，任意两个半导体管芯之间的高密度互连，用于在单个封装中的两个堆叠的管芯的低热阻通路，和引线框架的双侧半蚀刻，该双侧半蚀刻产生与用于组装这样的设备的标准表面安装设备工艺兼容的隔离端口孔和密封环。
本发明进一步提供了一种半导体封装。半导体封装包括第一侧、第二侧、模制基板、管芯和引线框架。半导体封装的第二侧与半导体封装的第一侧相对。管芯和引线框架被嵌入到模制基板中。管芯包括被定位在管芯的第一侧上的第一电接触表面。引线框架也被定位在半导体封装的第一侧和第二侧之间，以提供半导体封装的第一侧和第二侧之间的第一电连接。
本发明附加地提供了一种制造半导体封装的方法。半导体封装包括第一侧和第二侧。半导体封装的第二侧与半导体封装的第一侧相对。该方法包括提供模制基板，将管芯嵌入到模制基板中，以及将引线框架嵌入到模制基板中。管芯包括被定位在管芯的第一侧上的第一电接触表面。引线框架被定位在半导体封装的第一侧和第二侧之间，以提供半导体封装的第一侧和第二侧之间的第一电连接。
本发明的其他方面通过考虑详细描述和附图将变得清楚。
附图说明
图 1A图示了半导体封装的横截面侧视图。
图1B图示了在图1A中的半导体封装的俯视图。
图1C图示了在图1A中的半导体封装的横截面俯视图。
图2图示包括图1A中的半导体封装的组装后的封装的横截面侧视图。
图3A图示了麦克风封装的横截面侧视图。
图3B图示在图3A中的嵌入式管芯的俯视图。
图3C图示了在图3A中的麦克风封装的横截面侧视图。
图3D图示了在图3A中的麦克风封装的俯视图。
图3E图示了在图3A中的麦克风封装的仰视图。
图4图示包括在图3A中的麦克风封装的组装后的麦克风封装。
图5图示组装后的麦克风封装。
具体实施方式
在详细解释本发明的任何实施例之前，应当理解，本发明并不在其应用方面被限制到在以下描述中阐述或在所附的附图中图示的构造和组件布置的细节。本发明能够有其他实施例并且以各种方式被实践或实行。
此外，应当理解，本文使用的措辞和术语是为了描述的目的，而不应被视为限制。“包括”、“包含”或“具有”及其变体的使用意指涵盖其后列出的项目及其等同物以及附加项目。术语“安装”、“连接”和“耦合”被广义地使用并且涵盖直接和间接的安装、连接和耦合。此外，“连接”和“耦合”不局限于物理或机械连接或耦合，且可包括电连接或耦合，无论是直接还是间接的。
在一些实施方式中，半导体封装100包括，除其他组件外，第一侧102、第二侧104、模制基板110、具有第一侧122和第二侧124的引线框架120、嵌入式管芯 130，以及第一多个柱凸块140，如图1A-1C所示的。半导体封装100的第一侧102与半导体封装100的第二侧104相对。
嵌入式管芯130被嵌入在模制基板110中。在一些实施方式中，嵌入式管芯130是专用集成电路。在一些实施方式中，嵌入式管芯130是硅管芯。嵌入式管芯130包括多个暴露的电接触（即，连接）表面132，其被定位在嵌入式管芯130的第一侧134上。在一些实施方式中，嵌入式管芯130还包括第二多个暴露的电接触表面（未示出），其被定位在嵌入式管芯130的第二侧136上。嵌入式管芯130的第二侧136与嵌入式管芯130的第一侧134相对。
引线框架120也嵌入模制基板110中。引线框架122的第一侧被半蚀刻。引线框架120提供了半导体封装100的第一侧102和第二侧104之间的电连接。由引线框架120所形成的电连接的热和应力特性至少部分基于引线框架120的尺寸和材料而变化。
第一多个柱凸块140提供在半导体封装102的第一侧和嵌入式管芯130的第一侧134之间的电连接。由多个柱凸块140形成的电连接的热和应力特性至少部分基于多个柱凸块140的尺寸、材料和数量而变化。在一些实施方式中，多个柱凸块140由铜制成。在一些实施方式中，多个柱凸块140是由金、铂或本领域中已知的任何其他电镀金属制成。
如图2所示，组装后的半导体封装200包括，除其他组件外，图1A-1C的半导体封装100、第二管芯210、第二多个柱凸块220和第三多个柱凸块230。第二管芯210包括，除其他组件外，第一多个暴露的电接触表面212和第二多个暴露的电接触表面214，这两者都定位在第二管芯210的第一侧216上。第二多个柱凸块220结合到引线框架120的第一侧122和第二多个暴露的电接触表面214，以便提供第二管芯210和半导体封装104的第二侧之间的电连接。第三多个柱凸块230结合到第一多个柱凸块140和第一多个暴露的电接触表面212，以提供第二管芯210和嵌入式管芯130之间的电连接。在一些实施方式中，第二管芯210是微机电系统（“MEMS”）管芯。
在一些实施方式中，麦克风封装300包括，除其他组件外，第一侧302、第二侧304、模制基板310、引线框架320、嵌入式管芯330，第一多个柱凸块340和声学端口孔350，如在图3A的横截面侧视图中所示的。麦克风封装300的第一侧302与麦克风封装300的第二侧304相对。
嵌入式管芯330包括第一多个暴露的电接触表面332，其定位在嵌入式管芯330的第一侧334和第二侧336上，如图3A所示。嵌入式管芯330的第二侧336与嵌入式管芯330的第一侧334相对。嵌入式管芯330还包括第二多个暴露的电接触表面338，其定位在嵌入式管芯330的第一侧334上，如图3B所示。图3B是嵌入式管芯330的第一侧334的侧视图。在一些实施方式中，第二多个暴露的电接触表面338被定位为平行于第一多个暴露的电接触表面332，也如图3B所示。在一些实施方式中，嵌入式管芯330还包括第三多个暴露的电接触表面（未示出），其被定位在嵌入式管芯330的第二侧336上。
引线框架320被半蚀刻在第一侧321和第二侧322上，以形成端口孔结构324和密封环结构325，如在图3C的横截面侧视图中所示的。引线框架320的第二侧322与引线框架320的第一侧321相对。半蚀刻引线框架320的第一侧321和第二侧322允许模制基板310形成在密封环结构325之间的焊料坝以允许回流焊料附着，而没有由于端口孔结构324的焊料润湿所致的堵塞端口孔350的风险。在一些实施方式中，除了圆形以外的其他形状被用于端口孔结构324。
蚀刻在微制造中用于在制造期间从引线框架的表面化学地去除层。彻底蚀刻包括完全彻底从一侧到相对侧去除引线框架的一部分。半蚀刻（即，局部蚀刻）包括从一侧到相对侧未完全彻底去除引线框架的一部分。图3C图示了分别通过半蚀刻引线框架320的第一侧321和第二侧322创建的腔326、327。通过半蚀刻每一侧在引线框架的相对侧上形成不同的图案。此外，利用模制基板填充通过半蚀刻引线框架的两侧形成的腔在模制基板中形成定义的图案。
引线框架320进一步包括第一多个电接触表面328和第二多个电接触表面329，如在图3D和3E中所示的。图 3D和3E分别为麦克风封装300第一侧302和第二侧304的侧视图。第一多个电接触表面328提供在引线框架320和第一多个柱凸块340之间的连接点。这允许引线框架320和嵌入式管芯330之间的多个电连接。第二多个电接触表面329提供电接触点以将金属盖（未示出）连接到模制基板310。
组装后的麦克风封装400包括，除其他组件外，图3A-3E的麦克风封装300、MEMS管芯410、金属盖420、后体积430、第一多个导线440，以及第二多个导线445，如在图4的横截面侧视图示出的。MEMS管芯410包括，除其他组件外，第一侧412、第二侧414和多个暴露的电接触表面416。MEMS管芯410的第二侧414与MEMS管芯410的第一侧412相对。多个暴露的电接触表面416被定位在MEMS管芯410的第一侧412上。MEMS管芯410的第二侧414结合到引线框架320的第一侧321。金属盖420被结合到引线框架320的第二多个接触表面328。在一些实施方式中，接地的手指沿着麦克风封装400的边缘暴露，以形成模制基板310和金属盖420之间的电磁干扰法拉第笼。这个笼完成组装后的麦克风封装400的后体积430。在一些实施方式中，金属盖420到模制基板310的连接是用导电材料（例如银填充的环氧树脂）制成，用于金属盖420和模制基板310之间的适当电接地。
第一多个导线440提供了第一多个柱凸块340和引线框架320之间的电连接。这允许嵌入式管芯330和引线框架320之间的电连接。第二多个导线445提供第二多个柱凸块345和MEMS管芯416的暴露的电接触表面 416之间的电连接。这允许嵌入式管芯330和MEMS管芯410之间的电连接。
在一些实施方式中，嵌入式管芯330被直接结合到引线框架320，如在图5的横截面侧视图中所示。直接结合嵌入式管芯330到引线框架320（即，倒装芯片结合）创建了更加机械刚性的但仍具有与上文讨论的其他实施方式相同的电气质量的结构。
为清楚起见，各个图没有示出填充不足或过模制的应用。然而，之一或二者可以与上面讨论的实施方式结合使用，以便提供对安装在模制基板的第一侧上的组件的环境或机械保护。

Claims (20)

1.一种半导体封装，包括：
第一侧；
与第一侧相对的第二侧；
模制基板；
嵌入到所述模制基板中的管芯，所述管芯包括被定位在所述管芯的第一侧上的第一电接触表面；以及
引线框架，其被嵌入所述模制基板中，并且被定位在所述半导体封装的第一侧和第二侧之间，以提供所述半导体封装的第一侧和第二侧之间的第一电连接。
2.如权利要求1所述的半导体封装，其中所述管芯还包括选自包括专用集成电路和硅管芯的组的至少一个组件。
3.如权利要求1所述的半导体封装，其中所述引线框架包括半蚀刻的第一侧，所述半蚀刻的第一侧基本上与所述半导体封装的第一侧平行。
4.如权利要求3所述的半导体封装，其中所述第一电接触表面直接耦合到所述引线框架的所述半蚀刻的第一侧。
5.如权利要求3所述的半导体封装，还包括第一柱凸块，所述第一柱凸块
被嵌入所述模制基板中，
被定位在所述第一电接触表面和所述半导体封装的第一侧之间，以提供在所述第一电接触表面和所述半导体封装的第一侧之间的第二电连接，并且
与所述引线框架间隔开。
6.如权利要求5所述的半导体封装，还包括
第二管芯，所述第二管芯包括被定位在所述第二管芯的第一侧上的第二电接触表面和被定位在所述第二管芯的第一侧上的第三电接触表面；
第二柱凸块，其被定位在所述第二电接触表面和所述第一柱凸块之间以提供在所述第二电接触表面和所述第一柱凸块之间的第三电连接；以及
第三柱凸块，其被定位在所述第三电接触表面和所述引线框架的半蚀刻的第一侧之间以提供在所述第三电接触表面和所述引线框架的半蚀刻的第一侧之间的第四电连接。
7.如权利要求5所述的半导体封装，其中所述管芯还包括被定位在所述管芯的第一侧上并且平行于所述第一电接触表面的第二电接触表面，并且其中所述半导体封装还包括
第二柱凸块，所述第二柱凸块
被嵌入所述模制基板中，
被定位在所述第二电接触表面和所述半导体封装的第一侧之间，以提供在所述第二电接触表面和所述半导体封装的第一侧之间的第三电连接，
与所述引线框架间隔开；以及
第一导线，其耦合到所述第二柱凸块和所述引线框架的半蚀刻的第一侧。
8.如权利要求5所述的半导体封装，其中所述引线框架还包括与所述半蚀刻的第一侧相对并且基本上平行于所述半导体封装的第二侧的半蚀刻的第二侧。
9.如权利要求8所述的半导体封装，其中所述引线框架的半蚀刻的第一侧和半蚀刻的第二侧具有选自包括端口孔结构和密封环结构的组的至少一个结构。
10.如权利要求9所述的半导体封装，还包括
MEMS管芯，所述MEMS管芯包括第一侧、与所述第一侧相对的第二侧、和被定位在所述MEMS管芯的第一侧上的第三电接触表面，并且所述MEMS管芯的第二侧耦合到所述引线框架的半蚀刻的第一侧；以及
耦合到所述第一柱凸块和所述第三电接触表面的第一导线。
11.一种制造半导体封装的方法，所述半导体封装包括第一侧和与所述第一侧相对的第二侧，所述方法包括：
提供模制基板；
将管芯嵌入到所述模制基板中，所述管芯包括被定位在所述管芯的第一侧上的第一电接触表面；以及
将引线框架嵌入到所述模制基板中，所述引线框架被定位在所述半导体封装的第一侧和第二侧之间，以提供所述半导体封装的第一侧和第二侧之间的第一电连接。
12.如权利要求11所述的方法，其中所述管芯还包括选自包括专用集成电路和硅管芯的组的至少一个组件。
13.如权利要求11所述的方法，还包括半蚀刻所述引线框架的基本上与所述半导体封装的第一侧平行的第一侧。
14.如权利要求13所述的方法，还包括将所述第一电接触表面直接耦合到所述引线框架的半蚀刻的第一侧。
15.如权利要求13所述的方法，还包括
将第一柱凸块嵌入所述模制基板中；以及
将所述第一柱凸块定位在所述管芯的第一电接触表面和所述半导体封装的第一侧之间，以提供在所述第一电接触表面和所述半导体封装的第一侧之间的第二电连接，并且将所述第一柱凸块定位成与所述引线框架间隔开。
16.如权利要求15所述的方法，还包括
将第二柱凸块耦合到所述第一柱凸块；
将所述第二柱凸块耦合到第二电接触表面以提供在所述第二柱凸块与所述第二电接触表面之间的第三电连接，所述第二电接触表面被定位在第二管芯的第一侧上；
将第三柱凸块耦合到所述第二管芯；以及
将所述第三柱凸块耦合到所述引线框架的半蚀刻的第一侧。
17.如权利要求15所述的方法，其中所述管芯还包括被定位在所述管芯的第一侧上并且平行于所述第一电接触表面的第二电接触表面，并且所述方法还包括
将第二柱凸块嵌入所述模制基板中，
将所述第二柱凸块定位在所述第二电接触表面和所述半导体封装的第一侧之间，以提供在所述第二电接触表面和所述半导体封装的第一侧之间的第三电连接，并且将所述第二柱凸块定位成与所述引线框架间隔开；
将第一导线耦合到所述第二柱凸块；以及
将所述第一导线耦合到所述引线框架的半蚀刻的第一侧。
18.如权利要求15所述的方法，还包括半蚀刻所述引线框架的与所述半蚀刻的第一侧相对的并且基本上平行于所述半导体封装的第二侧的第二侧。
19.如权利要求18所述的方法，其中所述引线框架的半蚀刻的第一侧和半蚀刻的第二侧具有选自包括端口孔结构和密封环结构的组的至少一个结构。
20.如权利要求19所述的方法，还包括
将第一导线耦合到所述第一柱凸块；
将所述第一导线耦合到第三电接触表面，所述第三电接触表面被定位在MEMS管芯的第一侧上；以及
将所述MEMS管芯的第二侧耦合到所述引线框架的半蚀刻的第一侧，所述MEMS管芯的第二侧与所述MEMS管芯的第一侧相对。
CN201480059326.XA 2013-08-29 2014-08-29 具有嵌入式管芯的模制引线框架封装 Active CN105659379B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361871366P 2013-08-29 2013-08-29
US61/871366 2013-08-29
PCT/US2014/053335 WO2015031711A1 (en) 2013-08-29 2014-08-29 Molded lead frame package with embedded die

Publications (2)

Publication Number Publication Date
CN105659379A true CN105659379A (zh) 2016-06-08
CN105659379B CN105659379B (zh) 2018-09-21

Family

ID=51542468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059326.XA Active CN105659379B (zh) 2013-08-29 2014-08-29 具有嵌入式管芯的模制引线框架封装

Country Status (4)

Country Link
US (1) US10160637B2 (zh)
KR (1) KR101840626B1 (zh)
CN (1) CN105659379B (zh)
WO (1) WO2015031711A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
CN111564956A (zh) * 2019-02-13 2020-08-21 英飞凌科技股份有限公司 用于功率级模块和集成电感器的具有载体框架的功率级设备

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016001352B4 (de) 2015-03-23 2024-03-14 Knowles Electronics, Llc Eingebettete Schaltung in einer MEMS-Vorrichtung
US11383970B2 (en) * 2019-07-09 2022-07-12 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
US20220270942A1 (en) * 2021-02-25 2022-08-25 UTAC Headquarters Pte. Ltd. Flip chip semiconductor package with a leadframe to enhance package mechanical stability and heat dissipation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150104A1 (en) * 2005-08-16 2008-06-26 Zimmerman Michael A Leadframe with different topologies for mems package
US20100044842A1 (en) * 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device
US20120087521A1 (en) * 2010-10-12 2012-04-12 Analog Devices, Inc. Microphone Package with Embedded ASIC
CN102969252A (zh) * 2011-08-31 2013-03-13 飞思卡尔半导体公司 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
KR20130048810A (ko) * 2011-11-03 2013-05-13 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7154186B2 (en) 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
US20070040231A1 (en) 2005-08-16 2007-02-22 Harney Kieran P Partially etched leadframe packages having different top and bottom topologies
US7763488B2 (en) 2006-06-05 2010-07-27 Akustica, Inc. Method of fabricating MEMS device
US7550828B2 (en) 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
US8541851B2 (en) 2007-09-19 2013-09-24 Toan K. Ly MEMS package
US8030770B1 (en) 2008-09-09 2011-10-04 Triquint Semiconductor, Inc. Substrateless package
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
KR101443477B1 (ko) * 2010-02-26 2014-09-22 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드 Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법
US8357564B2 (en) * 2010-05-17 2013-01-22 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated multi-die leadframe for electrical interconnect of stacked semiconductor die
US8513787B2 (en) 2011-08-16 2013-08-20 Advanced Analogic Technologies, Incorporated Multi-die semiconductor package with one or more embedded die pads
US8995694B2 (en) 2012-02-01 2015-03-31 Knowles Electronics, Llc Embedded circuit in a MEMS device
US9576884B2 (en) * 2013-03-09 2017-02-21 Adventive Ipbank Low profile leaded semiconductor package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150104A1 (en) * 2005-08-16 2008-06-26 Zimmerman Michael A Leadframe with different topologies for mems package
US20100044842A1 (en) * 2008-08-25 2010-02-25 Infineon Technologies Ag Semiconductor device
US20120087521A1 (en) * 2010-10-12 2012-04-12 Analog Devices, Inc. Microphone Package with Embedded ASIC
CN102969252A (zh) * 2011-08-31 2013-03-13 飞思卡尔半导体公司 利用具有附接的信号管道的引线框架的具有包封前穿通通孔形成的半导体装置封装
KR20130048810A (ko) * 2011-11-03 2013-05-13 주식회사 네패스 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546196A (zh) * 2016-06-29 2018-01-05 三菱电机株式会社 半导体装置及其制造方法
CN111564956A (zh) * 2019-02-13 2020-08-21 英飞凌科技股份有限公司 用于功率级模块和集成电感器的具有载体框架的功率级设备
CN111564956B (zh) * 2019-02-13 2023-10-27 英飞凌科技股份有限公司 用于功率级模块和集成电感器的具有载体框架的功率级设备

Also Published As

Publication number Publication date
US20160207759A1 (en) 2016-07-21
WO2015031711A1 (en) 2015-03-05
CN105659379B (zh) 2018-09-21
KR101840626B1 (ko) 2018-03-21
KR20160047557A (ko) 2016-05-02
US10160637B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN104576421B (zh) 半导体器件和用于制造半导体器件的方法
US9595453B2 (en) Chip package method and package assembly
US9209081B2 (en) Semiconductor grid array package
TWI715567B (zh) 晶片封裝
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
CN103779235A (zh) 扇出晶圆级封装结构
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
CN104051395A (zh) 芯片堆叠封装及其方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN104051334A (zh) 半导体封装和封装半导体装置的方法
CN105659379A (zh) 具有嵌入式管芯的模制引线框架封装
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN104465542A (zh) 具有模塑通孔的叠层封装结构
CN110010553A (zh) 形成超高密度嵌入式半导体管芯封装的半导体器件和方法
US20150062854A1 (en) Electronic component module and method of manufacturing the same
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
TW201631701A (zh) 以聚合物部件爲主的互連體
CN103579188A (zh) 嵌入式集成电路封装及其制造方法
JP2014518455A (ja) 熱的に溶融されるパッケージ構成要素を伴うリードキャリア
US10163658B2 (en) Semiconductor package with multiple molding routing layers and a method of manufacturing the same
CN101924038B (zh) 电子器件封装及制造方法
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
FI125526B (fi) Sähköisiä komponentteja sisältävä paketoitu piirilevyrakenne ja menetelmä sähköisiä komponentteja sisältävän paketoidun piirilevyrakenteen valmistamiseksi
CN103325752B (zh) 电路封装、电子电路封装和用于包封电子电路的方法
CN112670252A (zh) 具有分离的衬底区段的封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant