KR20130048810A - 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지 - Google Patents

리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지 Download PDF

Info

Publication number
KR20130048810A
KR20130048810A KR1020110113649A KR20110113649A KR20130048810A KR 20130048810 A KR20130048810 A KR 20130048810A KR 1020110113649 A KR1020110113649 A KR 1020110113649A KR 20110113649 A KR20110113649 A KR 20110113649A KR 20130048810 A KR20130048810 A KR 20130048810A
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor chip
package
base
lead
Prior art date
Application number
KR1020110113649A
Other languages
English (en)
Other versions
KR101297015B1 (ko
Inventor
세이 헤안 소흐
유엔 지엔 시에우
권용태
Original Assignee
주식회사 네패스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 네패스 filed Critical 주식회사 네패스
Priority to KR1020110113649A priority Critical patent/KR101297015B1/ko
Priority to PCT/KR2011/009049 priority patent/WO2013065895A1/ko
Publication of KR20130048810A publication Critical patent/KR20130048810A/ko
Application granted granted Critical
Publication of KR101297015B1 publication Critical patent/KR101297015B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지에 관해 개시한다. 이를 위해 본 발명은 팬 아웃 구조의 반도체 패키지를 구현하기 위해 리드프레임을 반도체 칩 외곽에 설치한다. 따라서 리드프레임을 신호리드를 이용하여 이를 평면적, 입체적으로 이용하여 복잡한 회로 디자인을 단순화시켜 메탈층의 형성 층수를 줄이고, 리드프레임을 반도체 패키지 내부에서 평면형 연결단자 혹은 입체적으로 수직형 연결단자로 활용할 수 있다.

Description

리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지{METHOD OF MANUFACTURING FAN-OUT SEMICONDUCTOR PACKAGE USING LEAD FRAME, SEMICONDUCTOR PACKAGE THEREOF, AND PACKAGE ON PACKAGE THEREOF}
본 발명은 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지에 관한 것으로, 더욱 상세하게는 리드프레임을 팬-아웃(fan-out) 달성을 위한 회로패턴 혹은 비아(via) 연결통로로 사용하는 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 상기 반도체 패키지를 상하로 적층된 구조인 패키지 온 패키지(POP; Package On Package. 이하 "POP"라 함)에 관한 것이다.
반도체 소자는 웨이퍼 제조단계부터 선 폭(line width)을 줄이고, 내부에 포함되는 회로의 설계 단순화를 통해 그 크기를 지속적으로 줄여왔다. 이와 함께 하나의 반도체 소자 내에 보다 많은 기능의 전자 회로를 포함시키기 위해 끊임없는 연구 개발이 진행되어 왔다. 이에 따라 반도체 칩의 크기는 점차 작아져 왔고, 반도체 칩 내부에 포함된 외부연결단자인 본드패드의 크기 및 간격은 더욱 조밀한 파인 피치형(pine-pitch type)으로 진화되어 왔다.
하지만, 반도체 칩을 사용한 반도체 패키지 제조공정에서는, 반도체 칩에 형성된 좁은 간격의 본드패드를 더욱 넓게 확장시켜야만 솔더볼(solder ball)이나 범프(bump) 등과 같은 큰 크기를 갖는 외부연결단자(external connection terminals)를 부착시킬 수 있다. 이러한 필요를 충족시키기 위해 반도체 칩에 포함된 본드패드의 배치를 효과적으로 확장시킬 수 있는 여러 형태의 팬-아웃 반도체 패키지가 소개되고 있다.
한편, 반도체 패키지에 있어서 팬 아웃(fan-out) 구조란, 본드패드와 연결된 재배선 패턴이 반도체 칩의 크기보다 넓게 확장되어 재배치되는 것을 말하며, 팬-인(fan-in) 구조란, 반도체 칩의 크기 한도 내에서 본드패드가 다시 재배치되는 것을 말한다. 한국공개특허 제2011-0077213호에 팬-아웃 타입의 반도체 패키지가 개시되어 있다. 하지만, 이러한 기술로는 제조공정 단순화에 한계가 있는 단점이 있다.
본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공하는 것을 목적으로 한다.
본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공하는 것을 다른 목적으로 한다.
본 발명은, 리드프레임을 이용하여 재배선 금속패턴이 형성되는 층수를 줄이고, 리드프레임의 신호리드를 평면형 혹은 수직형 연결 통로로 사용함으로써, 반도체 패키지 제조공정의 공정을 단순화시키고, 제조 단가를 낮추고, 제품의 성능을 더욱 향상시킬 수 있는 리드프레임을 이용한 패키지 온 패키지(POP)를 제공하는 것을 또 다른 목적으로 한다.
본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 갖는 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 제1 베이스 위의 상기 반도체 칩 및 리드프레임을 봉지재로 밀봉하고 제1 베이스를 제거하는 단계와, 상기 봉지재 및 반도체 칩 위에 절연막을 형성하고 상기 봉지재의 리드 및 반도체 칩의 본드패드를 노출하는 패터닝을 진행하는 단계와, 상기 노출된 신호리드와 본드패드를 연결하는 재배선 금속패턴을 형성하고 상부에 절연막 패턴을 형성하여 상기 재배선 금속패턴의 일부를 노출하는 재배선 금속패드 형성하는 단계와, 상기 노출된 재배선 금속패드에 도전성 연결 단자 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 측면에 따르면, 본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 포함하고 상기 신호리드에는 하프 에칭에 의한 돌출부가 마련된 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하고, 상기 제1 베이스를 제거하는 단계와, 상기 결과물에서 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출하는 단계와, 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계와, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계와, 상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다.
본 발명의 다른 측면에 따르면, 본 발명은, 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 신호리드가 하프 에칭에 의한 돌출부의 형태로 마련된 스트립 상태의 리드프레임을 준비하는 단계와, 상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계와, 상기 반도체 칩 및 리드프레임을 완전히 밀봉하는 봉지재를 형성하는 단계와, 상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 신호리드를 분리하여 노출시키고 상기 제1 베이스를 제거하는 단계와, 상기 결과물에서 상기 제1 베이스가 제거된 방향의 전면에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드패드를 노출시키는 단계와, 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계와, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계와, 상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계와, 상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 제공한다.
본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩과, 상기 반도체 칩의 밑면 및 외곽을 감싸는 봉지재와, 상기 봉지재 내부에 위치한 리드프레임 재질의 복수개의 신호리드와, 상기 반도체 칩의 본드패드와 상기 리드프레임 재질의 복수개의 신호리드를 연결하는 재배선 금속패턴과, 상기 재배선 금속패턴과 연결된 재배선 금속패드와, 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공한다.
본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩과, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재와, 상기 봉지재 내부에 위치하며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴과, 상기 재배선 금속패턴과 연결된 재배선 금속패드와, 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 리드프레임을 이용한 팬-아웃 반도체 패키지를 제공한다.
본 발명의 또 다른 측면에 따르면, 본 발명은, 반도체 칩, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴, 상기 재배선 금속패턴과 연결된 재배선 금속패드, 및 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 제1 반도체 패키지와, 상기 제1 반도체 패키지 위에 도전성 연결단자를 통해 탑재되며, 반도체 칩, 상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴, 상기 재배선 금속패턴과 연결된 재배선 금속패드, 및 상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 제2 반도체 패키지를 포함하는 리드프레임을 이용한 패키지 온 패키지를 제공한다.
본 발명에 의하면, 첫째 리드프레임에서 여러 개의 신호리드를 분리하여 사용함으로써, 팬-아웃 반도체 패키지를 제조하는데 사용되는 메탈층 형성 개수를 줄일 수 있다. 이때 리드프레임의 신호리드는 복잡한 회로 디자인을 단순화시키거나, 수직형 연결단자로 사용될 수 있다.
둘째, 리드프레임에서 하프 에칭(half etching)에 의한 돌출부를 이용하여 리드프레임의 신호리드로 사용함으로써, 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 수직형 연결단자로 사용할 수 있다. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다.
도 1은 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 2 및 도 3은 본 발명의 제1 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다.
도 4 내지 도 9는 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 11 및 도 12는 본 발명의 제2 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다.
도 13 내지 도 18은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 19는 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 20 및 도 21은 본 발명의 제3 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다.
도 22 내지 도 27은 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 28 및 도 29는 도 22 및 도 23에 대한 변형예를 보여주는 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
제1 실시예
도 1은 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 1을 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부가 마련된 도 2 및 도 3과 같은 리드프레임을 준비(S100)한다. 상기 리드프레임은 에치드 리드프레임(etched leadframe) 혹은 (stamped leadframe)일 수 있다. 하지만, 본 발명은 이에 한정되지 않고, 상기 리드프레임으로서 도전성 구조를 가지는 일반적인 도전성 플레이트(예, 금속 플레이트)가 제한 없이 적용 가능하며, 상기 리드프레임의 제조방법도 다양하게 선택될 수 있다. 그리고 상기 리드프레임을 제1 베이스 위에 부착(S102)한다. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 도 4와 같이 함께 부착(S104)한다.
그리고 몰딩 공정(molding process)을 진행하여, 도 5와 같이 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩을 밀봉하는 봉지재를 형성(S106)하고, 봉지재 형성을 위해 사용된 제1 베이스를 도 6과 같이 제거(S108)한다. 그 후, 상기 제1 베이스가 제거된 결과물을 뒤집어서 필요에 따라 제2 베이스(도7의 118)를 선택적으로 결과물 하부에 부착한다. 이어서 상기 결과물 위에 절연막을 형성하고 패터닝하여 절연막 패턴을 만들어 상기 반도체 칩의 본드패드와 상기 리드프레임의 신호리드를 외부로 노출(S110)시킨다. 그리고 재배선 금속패턴을 형성하여 상기 본드패드와 신호리드를 도 8과 같이 연결(S112)시킨다. 그리고 절연막 패턴을 다시 형성하여 상기 재배선 금속패턴의 일부를 노출시키는 재배선 금속패드를 노출(S114)시킨다. 그 후 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 8과 같이 부착(S116)시킨다. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다.
한편 상기 선택적으로 부착된 제2 베이스는 도전성 연결단자를 부착한 후, 제거하는 것이 바람직하다. 마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 도 9와 같이 진행(S118)하여 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조공정을 완료한다. 이때 상기 도2의 C1은 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다.
도 2 및 도 3은 본 발명의 제1 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 이때 도 3은 도 2의 3-3'의 절단면을 가리킨다.
도 2 및 도 3을 참조하면, 본 발명의 제1 실시예에 사용되는 리드프레임(100)은, 도 2와 같이 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip) 형태인 것이 적합하다. 상기 스트립 형태의 리드프레임(100)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립 형태일 수도 있다.
상기 리드프레임(100)은 외곽에 각각의 신호리드(102)들을 지지하기 위한 댐버 라인(damber line, 106)이 형성되고, 상기 댐버 라인(106)과 연결된 복수개의 신호리드(102)가 구성되어 있다. 한편 도 2에 도시된 신호리드(102)의 형태는, 본 발명을 설명하기 위한 예시적인 것이며, 반도체 칩과의 효과적인 연결을 위해 다양한 모양으로 변형이 가능하다.
이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(100)은, 신호리드(102) 안쪽으로 반도체 칩이 탑재될 수 있는 공간인, 개구부(104)가 마련된 특징이 있다. 통상적인 리드프레임은 중앙부에 칩 탑재부가 형성되어 개구부가 없는 형태이지만, 본 발명에 의한 리드프레임(100)은 이 곳이 비어 있는 개구부가 마련된 특징이 있으며, 이러한 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다.
도 4 내지 도 9는 본 발명의 제1 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 도2 및 도 3의 리드프레임(100)을 제1 베이스(112) 위에 접착성 소재를 사용하여 부착한다. 상기 제1 베이스(112)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며 예컨대, 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. 이어서 반도체 칩(108)을 상기 리드프레임의 개구부(도3의 104)를 통해 접착성 소재를 사용하여 상기 제1 베이스(112) 위에 탑재한다. 한편, 상기 반도체 칩(108)은 회로부가 형성된 활성영역(A)이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면(B)이 위쪽을 향하도록 탑재되는 것이 적합하다. 따라서 회로부가 형성된 활성영역(A)에 마련된 본드패드(110)는 상기 제1 베이스(112)와 맞닿는 형태가 된다.
도 5 내지 도 7을 참조하면, 상기 반도체 칩(108)이 탑재된 결과물에 몰딩 공정을 진행한다. 상기 몰딩 공정에서 봉지재(114)를 사용하여 상기 반도체 칩(108) 및 리드프레임의 신호리드(102)를 충분히 덮도록 밀봉한다. 상기 봉지재(114)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 사용될 수 있다.
그 후, 도 6과 같이 반도체 칩(108) 및 신호리드(102)의 고정을 위해 사용된 제1 베이스(112)를 떼어내어 제거하여 패널(116)을 만든다. 이에 따라 패널(116)에서 반도체 칩(108)의 본드패드(110) 및 신호리드(102)가 제1 베이스(112)를 떼어낸 자리에 노출된다. 상기 제1 베이스를 떼어낸 결과물을 다시 뒤집어서 반도체 칩(108)의 밑면이 위치하는 방향에 제2 베이스(118)를 도 7과 같이 선택적으로 부착한다. 상기 제2 베이스(118) 역시 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다.
도 8 및 도 9를 참조하면, 먼저 노출된 본드패드(110)와 신호리드(102)가 있는 전면에 절연막(124)을 형성하고 이를 패터닝하여 상기 본드패드(110)와 신호리드(102)가 외부로 노출되게 한다. 그리고 상기 노출된 본드패드(110)와 신호리드(102)가 있는 절연막(124) 위에 상기 본드패드(110)와 신호리드(102)를 연결하는 재배선 금속패턴(122)을 형성한다. 상기 재배선 금속패턴(122)은, 신호리드(102)와 함께 반도체 칩(108) 내에 형성된 본드패드(110)의 배열을 반도체 칩(108) 외곽에 형성된 신호리드(102)까지 확장시켜 팬-아웃 반도체 패키지를 구현하는 수단이 된다.
이어서 상기 재배선 금속패턴(122)이 형성된 결과물에 다시 절연막(124)을 형성하고, 이를 패터닝하여 상기 재배선 금속패턴(122)의 일부를 노출시키는 재배선 금속패드를 형성한다. 한편, 상기 재배선 금속패드는 도 8과 같이 본드패드와 연결된 단층 구조의 금속층 패턴에 형성될 수도 있고, 필요에 따라 도 9와 같이 2층 구조에 형성된 금속층 패턴에 형성될 수도 있다. 그리고 상기 노출된 재배선 금속패드에 도전성 연결단자(126), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. 이어서 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단부(128)를 따라 분리하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다.
한편, 상기 싱귤레이션 공정은 리드프레임의 댐버 라인(도2의 106)을 포함하여 외곽부분은 모두 제거하고 도 2의 C1과 같이 신호리드(102)만 서로 분리된 상태로 남게 된다. 이러한 신호리드(도2의 102)는 팬 아웃 구조의 반도체 패키지에서 회로 배선을 평면적 혹은 수직적으로 확장시킬 수 있는 기능을 하기 때문에, 재배선 금속패턴의 층수를 낮추고, 회로 배선에 대한 디자인을 단순화시키는 수단이 될 수 있다. 또한, 상기 싱귤레이션 공정은 상기 블레이드를 사용한 절단 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다.
이어서 도 9를 사용하여 본 발명의 바람직한 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 구조에 관해 설명한다.
본 발명의 일 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지는, 반도체 칩(도7의 108)과, 상기 반도체 칩의 밑면 및 외곽을 감싸는 봉지재(도8의 114)와, 상기 반도체 칩의 본드패드(도7의 110)와 상기 리드프레임의 재질의 복수개의 신호리드(도7의 102)를 연결하는 재배선 금속패턴(122), 상기 재배선 금속패턴과 연결된 재배선 금속패드 및 상기 재배선 금속패드에 부착된 도전성 연결단자(126)를 포함한다.
이때 리드프레임 소재의 신호리드(도7의 102)는, 반도체 칩의 주변에 있는 봉지재 내부에 수평적 혹은 수직적으로 배치되어, 재배선 금속패턴을 형성하는 층수를 최소화시킬 수 있게 하며, 복잡한 회로 디자인을 단순화시키고, 반도체 패키지의 전기적 성능을 개선시킬 수 있는 역할을 수행한다.
제1실시예에서는 2개의 반도체 칩(108)들이 도시되어 있지만, 본 발명은 이에 한정되지 않고, 3개 이상의 반도체 칩(108)들이 부착 가능하다. 이 때, 가로-세로 방향에 대하여 반도체 칩(108)들의 매트릭스 배열이 가능하다.
도 10은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 10을 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부가 마련된 도 11 및 도 12와 같은 리드프레임을 준비(S200)한다. 상기 리드프레임은 하프 에칭(half etching)에 의한 돌출부가 형성된 에치드 리드프레임(etched leadframe)인 것이 적합하다. 이어서 상기 리드프레임을 제1 베이스 위에 부착(S202)한다. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 도 13과 같이 함께 부착(S204)한다. 이때, 반도체 칩의 본드 패드가 아래쪽을 향하도록 부착하고, 리드프레임의 돌출부는 위쪽을 향하도록 부착하는 것이 적합하다.
그리고 몰딩 공정(molding process)을 진행하여, 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩을 밀봉하는 봉지재를 형성(S206)하고, 리드프레임의 돌출부를 연마저지층(polishing stopper)으로 연마를 진행하여 신호리드의 돌출부가 도 14와 같이 외부로 노출되게 한다. 그리고 노출된 리드프레임의 신호리드에 상부 금속패드, 예컨대 상하 연결형 금속패드를 도 15와 같이 형성(S210)한다. 그 후, 봉지재 형성을 위해 사용된 제1 베이스를 제거(S212)한다.
이어서 상기 결과물에서 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출(S214)시킨다. 그리고 하부 금속패턴, 예컨대 재배선 금속패턴으로 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결(S216)시키고, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 도 16과 같이 형성(S218)한다. 그 후 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 16과 같이 부착(S220)시킨다. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다.
마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 진행(S222)하고, 도 18과 같이 두 개의 반도체 패키지를 도전성 연결단자와 상부 금속패드를 이용하여 수직으로 탑재하여 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지, 예컨대 패키지 온 패키지(POP)의 제조공정을 완료한다. 이때 상기 도 11의 C2는 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다.
도 11 및 도 12는 본 발명의 제2 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 여기서 도 12는 도 11의 12-12'의 절단면을 가리킨다.
도 11 및 도 12를 참조하면, 본 발명의 제2 실시예에 사용되는 리드프레임(200)은, 외곽에 각각의 신호리드(202)들을 지지하기 위한 댐버 라인(damber line, 206)이 형성되고, 상기 댐버 라인(206)과 연결된 복수개의 신호리드(202)가 구성되어 있다. 한편 상기 신호리드(202)는 리드프레임의 일부만 에칭(etching)되 하프 에칭부(도12의 203)와 하프에칭이 되지 않아 돌출된 형태인 돌출부(도12의 201)를 포함한다. 도 11에 도시된 신호리드(202)의 형태는, 본 발명을 설명하기 위한 예시적인 것이며, 반도체 칩과의 연결을 위해 다양한 모양으로 변형되어도 무방하다.
이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(200)은, 신호리드(202) 안쪽으로 반도체 칩이 탑재될 수 있는 공간인, 개구부(204)가 마련된 특징이 있다. 이러한 개구부(204)의 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다.
한편, 도 11에서는 하나의 반도체 패키지에 포함되는 리드프레임(200) 형태만을 도시하였으나, 이는 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip)인 것이 적합하다. 상기 스트립 형태의 리드프레임(200)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립일 수도 있다.
도 13 내지 도 18은 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 13 내지 도 15를 참조하면, 도 11 및 도 12에 도시된 리드프레임(200)을 제1 베이스(212) 위에 접착성 소재를 사용하여 부착한다. 이때, 리드프레임의 신호리드(202)에서 돌출부(도12의 201)가 위쪽을 향하도록 상기 리드프레임(200)을 부착하는 것이 적합하다. 상기 제1 베이스(212)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. 이어서 반도체 칩(208)을 상기 리드프레임의 개구부(도 12의 204)를 통해 접착성 소재를 사용하여 상기 제1 베이스(212) 위에 탑재한다. 한편, 상기 반도체 칩(208)은 회로부가 형성된 활성영역이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면이 위쪽을 향하도록 탑재되는 것이 적합하다. 따라서 회로부가 형성된 활성영역에 형성된 본드패드(210)는 상기 제1 베이스(212)와 맞닿는 형태가 된다.
상기 반도체 칩(208)이 탑재된 결과물에 몰딩 공정을 진행한다. 상기 몰딩 공정에서 봉지재(213)를 사용하여 상기 반도체 칩(208) 및 리드프레임의 신호리드(202)를 도 13과 같이 완전히 밀봉한다. 상기 봉지재(213)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 재질로 사용될 수 있다. 그리고 도 14와 같이 상기 리드프레임의 돌출부(201)를 연마저지층(polishing stopper)으로 봉지재(213)의 상부를 연마하여 봉지재(213) 표면에 신호리드의 돌출부(201)가 외부로 노출되도록 한다.
이어서 도 15와 같이 절연막(214)을 도포한 후, 이를 패터닝하여 신호리드의 돌출부(201)가 노출되게 한 후, 상기 절연막(214) 상부에 금속막을 블랭킷(blanket) 방식으로 형성한 후, 이를 패턴닝하여 신호리드의 돌출부(201)와 전기적으로 연결된 상부 금속패드(216)를 형성한다. 상기 상부 금속패드(216)는 팬-아웃 반도체 패키지를 상하 방향으로 적층하여 패키지 온 패키지(POP)를 만드는 공정에서 수직 연결 통로의 역할을 수행할 수 있다. 그 후, 반도체 칩(208) 및 신호리드(202)의 고정을 위해 사용된 제1 베이스(212)를 떼어내어 제거한다. 다만, 상기 상부 금속패드(216)의 형성 전에, 단일 또는 복수 층의 상부 금속 패턴(미도시)을 더 형성할 수도 있다.
도 16을 참조하면, 상기 제1 베이스(212)를 제거한 면에 노출된 본드패드(210)와 신호리드(202)가 있는 전면에 절연막(218)을 형성하고 이를 패터닝하여 상기 본드패드(210)와 신호리드(202)가 외부로 노출되게 한다. 그리고 상기 노출된 본드패드(210)와 신호리드(202)가 있는 절연막(218) 위에 상기 본드패드(210)와 신호리드(202)를 연결하는 하부 금속패턴(220), 예컨대 재배선 금속패턴을 형성한다. 본 실시예에서는, 하부 금속패턴(220)이 단일층으로 형성되어 있지만, 본 발명은 이에 한정되지 않고, 복수 층으로 형성될 수도 있다. 상기 재배선 금속패턴(220)은 반도체 칩에 형성된 본드패드(210)의 배열을 반도체 칩(208) 외곽에 형성된 신호리드(202)까지 확장시켜 팬-아웃 반도체 패키지를 만드는 주요 수단이 된다.
이어서 상기 하부 금속패턴(220)이 형성된 결과물 전면에 절연막(218) 패턴을 형성하고 상기 하부 금속패턴(220)과 연결되고 절연막(218) 패턴에 의해 외부로 노출된 하부 금속패드(222)를 형성한다. 상기 절연막(218)은 동일 재질 혹은 다른 재질로 만들어진 다층 구조의 박막일 수 있다. 그 후, 그리고 하부 금속패드(222)에 도전성 연결단자(226), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. 만일, 상기 도전성 연결단자(226)가 솔더볼 또는 솔더 범프일 경우, 상기 도전성 연결단자(226)와 상기 하부 금속패드(222) 사이에 UBM(Under Bump Metal)이 더 형성될 수도 있다. 또한, 상부 금속패드(216)에도 UBM이 더 형성될 수도 있다.
그리고 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단(224)하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다.
한편, 상기 싱귤레이션 공정에서 리드프레임의 일부 댐버 라인(도11의 206)을 포함하여 외곽부분은 모두 제거되고 도 11의 C2와 같이 신호리드(202)만 서로 분리된 상태로 남게 된다. 이러한 신호리드(도 11의 202)는, 팬 아웃 구조의 반도체 패키지에서 재배선 금속패턴의 층수를 줄이고, 하프 에칭된 계단 구조로 되어 있어 회로 디자인을 단순화시키는 수단이 될 수 있다. 또한, 상기 싱귤레이션 공정은 블레이드 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다.
도 17은 상기 싱귤레이션 공정에 의해 제조가 완료된 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 단면이다.
도 17을 참조하면, 본 발명의 제2 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지(230A)는, 반도체 칩(도 14의 208)과, 상기 반도체 칩의 외곽을 감싸며 상기 반도체 칩과 동일 높이를 갖는 봉지재(도14의 213A)와, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드(도 14의 202)와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴(220)과, 상기 재배선 금속패턴과 연결된 재배선 금속패드(222) 및 상기 재배선 금속패드(222)에 부착된 도전성 연결단자(226)를 포함하여 구성된다.
여기서 상기 신호리드(202)는 팬-아웃 반도체 패키지를 제조하는데 사용되는 메탈층, 예컨대 재배선 금속패턴의 층 개수를 줄이는 역할을 수행하여 반도체 칩의 본드패드와 외부연결단자인 도전형 연결단자 사이의 경로에 있는 회로 디자인을 단순화시키는 장점이 있다. 이와 함께, 상기 하프 에칭된 신호리드(202)는, 봉지재(213A) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다.
도 18을 참조하면, 도 17에 도시된 리드프레임을 이용한 제1,2반도체 패키지(230B, 230A)를 상하로 적층하여 패키지 온 패키지(POP)를 제조한 단면이다. 이때, 도면의 D 부분처럼 제1 반도체 패키지(230B)의 신호리드 상부에 상부 금속패드(216)를 만들지 않을 수도 있다. 또한 제2 반도체 패키지(230A) 및 제1 반도체 패키지(230B)는 제2 반도체 패키지(230A)의 도전형 연결단자(226A)에 의해 서로 물리적 및 전기적으로 연결되어 있다.
상기 제1 반도체 패키지(230B)와 상기 제2 반도체 패키지(230A)는 서로 실질적으로 동일한 구조를 가지지만, 본 발명은 이에 한정되지 않고, 서로 다른 크기 및 기능을 가질 수도 있다.
한편, 제2 반도체 패키지(230A)에 상부 금속패드(216)가 형성된 경우, 저항, 커패시터 등과 같은 수동소자(228)를 추가로 부착하여 패키지 온 패키지의 기능을 개선할 수 있다.
도 19는 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 플로차트이다.
도 19를 참조하면, 먼저 반도체 칩이 안착될 수 있는 개구부와 하프 에칭부가 마련된 도 20 및 도 21과 같은 리드프레임을 준비(S300)한다. 상기 리드프레임은 하프 에칭(half etching)에 의한 돌출부가 형성된 에치드 리드프레임(etched leadframe)인 것이 적합하다. 이어서 상기 리드프레임을 제1 베이스 위에 부착(S302)한다. 상기 리드프레임을 상기 제1 베이스에 부착하는 방식은 도 22와 같이 돌출부가 아래로 향하도록 부착하는 것이 적합하다. 이와 함께 반도체 칩을 상기 리드프레임의 개구부를 통해 제1 베이스 위에 함께 부착(S304)한다. 이때, 반도체 칩의 본드 패드가 아래쪽을 향하도록 부착하는 것이 적합하다.
그리고 몰딩 공정(molding process)을 진행하여, 상기 제1 베이스 위에 상기 리드프레임과 반도체 칩의 상부까지 완전히 밀봉하는 봉지재를 형성(S306)하고, 상부 봉지재 및 리드프레임 하프 에칭부(도 21의 303)를 완전히 제거한다. 이에 따라, 하프에칭부(도 21의 303)와 돌출부로 이루어진 신호리드(도 21의 302)는 각각 분리되면서 도 23과 같이 돌출부(302)만이 봉지재 외부로 노출(S308)되게 된다. 그리고 노출된 리드프레임의 신호리드에 상부 금속패드, 예컨대 상하 연결형 금속패드를 도 24와 같이 형성(S310)한다. 그 후, 봉지재 형성을 위해 사용된 제1 베이스를 제거(S312)한다.
이어서 상기 결과물에서 상부 금속패드가 형성된 반대면 전체에 절연막을 형성하고 이를 패터닝하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출(S314)시킨다. 그리고 하부 금속패턴, 예컨대 재배선 금속패턴으로 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결(S316)시키고, 상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 도 25와 같이 형성(S318)한다. 상기 노출된 재배선 금속패드에 도전성 연결단자를 도 26과 같이 부착(S320)시킨다. 상기 도전성 연결단자는 솔더볼 혹은 솔더 범프일 수 있다.
마지막으로 스트립 상태의 리드프레임에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정(singulation process)을 진행(S322)하고, 도 27과 같이 두 개의 반도체 패키지를 도전성 연결단자를 이용하여 수직으로 탑재하여 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지, 예컨대 패키지 온 패키지(POP)의 제조공정을 완료(S324)한다. 이때 상기 도 20의 C3에서 돌출부(301)는 리드프레임 중에서 각각 분리된 신호단자가 반도체 패키지 내부에 남는 부분을 가리킨다.
도 20 및 도 21은 본 발명의 제3 실시예에 사용되는 리드프레임을 설명하기 위한 평면도 및 단면도이다. 도 21은 도 20의 21-21'의 절단면을 가리킨다.
도 20 및 도 21을 참조하면, 본 발명의 제3 실시예에 사용되는 리드프레임(300)은 앞서 설명된 리드프레임들과 같이 댐버 라인은 포함하지 않고, 하프 에칭된 평판형의 하프에칭부(303)에 오직 신호리드로 사용될 돌출부(302)만이 장방형으로 형성되어 있다. 상기 신호리드 즉 돌출부(302)의 형태는 다양한 모양으로 변형되어도 무방하다.
이와 함께 본 발명의 바람직한 실시예에 의한 리드프레임(300)은, 중앙부에 반도체 칩이 탑재될 수 있는 공간인, 개구부(304)가 마련된 특징이 있다. 이러한 개구부(304)의 구조는 팬-아웃 구조의 반도체 패키지를 만드는 과정에서 유용하게 적용됨을 후속 공정을 통해 확인할 수 있다.
한편, 도 20 및 21에서는 하나의 반도체 패키지에 포함되는 리드프레임(300) 형태만을 도시하였으나, 이는 적어도 두 이상의 리드프레임이 긴 띠 모양으로 배열된 스트립(strip)인 것이 적합하다. 상기 스트립 형태의 리드프레임(300)은 하나의 반도체 패키지를 형성하기 위한 단위 리드프레임이 매트릭스 형태로 복수개가 배열된 스트립일 수도 있다.
도 22 내지 도 27은 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법을 설명하기 위한 단면도들이다.
도 22 내지 도 24를 참조하면, 도 20 및 도 21에 도시된 리드프레임(300)을 제1 베이스(312) 위에 접착성 소재를 사용하여 부착한다. 이때, 리드프레임에서 돌출부(도 22의 302)가 아래쪽을 향하도록 상기 리드프레임(300)을 부착하는 것이 적합하다. 상기 제1 베이스(312)는 고형(rigid type) 재질의 소재이면 어느 것이나 사용이 가능하며, 일 예로 몰드 성형물 혹은 폴리이미드 테이프 등을 사용할 수 있다. 이어서 반도체 칩(308)을 상기 리드프레임의 개구부(도 21의 304)를 통해 접착성 소재를 사용하여 상기 제1 베이스(312) 위에 탑재한다. 한편, 상기 반도체 칩(308)은 회로부가 형성된 활성영역이 아래 방향을 향하도록 탑재되는 것이 적합하며, 회로부가 형성되지 않은 밑면이 위쪽을 향하도록 탑재되는 것이 적합하다. 따라서 회로부가 형성된 활성영역에 형성된 본드패드(310)는 상기 제1 베이스(312)와 맞닿는 형태가 된다.
상기 반도체 칩(308)이 탑재된 결과물에 몰딩 공정을 진행한다. 상기 몰딩 공정에서 봉지재(314)를 사용하여 상기 반도체 칩(308) 상부 및 리드프레임(300)의 상부를 도 22와 같이 완전히 밀봉한다. 상기 봉지재(314)는 에폭시 몰드 컴파운드(Epoxy Mold Compound)와 같은 고분자 화합물이 재질로 사용될 수 있다.
이어서 도 23과 같이 봉지재(314)의 상부 및 리드프레임(300)의 하프 에칭부(도 21의 303)를 완전히 연마하여 리드프레임(300)에서 돌출부 형태의 신호리드(302)가 각각 분리됨과 동시에 봉지재(314) 표면으로 노출되도록 한다. 이때, 하프 에칭부(303)를 연마하면서 상기 반도체 칩(308)의 밑면도 함께 연마될 수 있다. 변형예로, 반도체 칩(308)을 밑면이 연마되지 않도록 하기 위해서는, 미래 반도체 칩(308)을 연마된 상태로 부착하는 방식을 사용할 수도 있다.
또한, 상기 돌출부의 분리는 다음과 같이 수행될 수도 있다. 도 28을 참조하면, 리드프레임(300')의 돌출부(302v)의 두께가 상기 반도체 칩(308)의 두께보다 큰 상태에서 봉지재(314')에 덮여 있는 상태에서 연마가 수행되면, 도 29와 같이 상기 반도체 칩(308)의 밑면이 연마되지 않게 된다. 이 때, 상기 반도체 칩(308)은 봉지재(314A')에 의하여 덮인 상태이다.
다시 도 24를 참조하면, 절연막(316)을 도포한 후, 이를 패터닝하여 신호리드(302)가 노출되게 한 후, 상기 절연막(316) 상부에 금속막을 블랭킷(blanket) 방식으로 형성한 후, 이를 패터닝하여 신호리드(302)와 전기적으로 연결된 상부 금속패드(320)를 형성한다. 상기 상부 금속패드(320)는 팬-아웃 반도체 패키지를 상하 방향으로 적층하여 패키지 온 패키지(POP)를 만드는 공정에서 수직 연결 통로의 역할을 수행할 수 있다. 그 후, 반도체 칩(308) 및 신호리드(302)의 고정을 위해 사용된 제1 베이스(312)를 떼어내어 제거한다. 다만, 상기 상부 금속패드(320)의 형성 전에, 단일 또는 복수 층의 상부 금속 패턴(미도시)을 더 형성할 수도 있다.
도 25를 참조하면, 상기 제1 베이스(312)를 제거한 면에 노출된 본드패드(310)와 신호리드(302)가 있는 전면에 다른 절연막(322)을 형성하고 이를 패터닝하여 상기 본드패드(310)와 신호리드(302)가 외부로 노출되게 한다. 그리고 상기 노출된 본드패드(310)와 신호리드(302)가 있는 절연막(322) 위에 상기 본드패드(310)와 신호리드(302)를 연결하는 하부 금속패턴(324), 예컨대 재배선 금속패턴을 형성한다. 본 실시예에서는, 하부 금속패턴(324)이 단일층으로 형성되어 있지만, 본 발명은 이에 한정되지 않고, 복수 층으로 형성될 수도 있다. 상기 재배선 금속패턴(324)은 반도체 칩에 형성된 본드패드(310)의 배열을 반도체 칩(308) 외곽에 형성된 신호리드(302)까지 확장시켜 팬-아웃 반도체 패키지를 만드는 주요 수단이 된다.
이어서 상기 하부 금속패턴(324)이 형성된 결과물 전면에 절연막(322) 패턴을 형성하고 상기 하부 금속패턴(324)과 상하 방향으로 연결되고 절연막(322) 패턴에 의해 외부로 노출된 하부 금속패드(326)를 형성한다. 상기 절연막(322)은 동일 재질 혹은 다른 재질로 만들어진 다층 구조의 박막일 수 있다. 그 후, 그리고 하부 금속패드(326)에 도전성 연결단자(328), 예컨대 솔더볼이나 솔더 범프(bump)를 부착한다. 그리고 다이아몬드 재질의 블레이드(blade) 등을 사용하여 각각의 리드프레임을 절단(330)하여 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행한다. 상기 싱귤레이션 공정은 블레이드 대신에 펀치(punch)를 사용한 절단을 진행하거나, 레이저(LASER)를 사용한 절단을 진행할 수도 있다.
한편, 본 실시예에 의한 신호리드(도 21의 302)는, 봉지재(314) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호 연결에 유리한 장점이 있다.
도 26은 도 25의 싱귤레이션 공정에 의해 제조가 완료된 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지의 단면도이다.
도 26을 참조하면, 본 발명의 제3 실시예에 의한 리드프레임을 이용한 팬-아웃 반도체 패키지(340)는, 반도체 칩(도 23의 308)과, 상기 반도체 칩의 외곽을 감싸며 상기 반도체 칩과 동일 높이를 갖는 봉지재(도 23의 314A)와, 상기 봉지재 내부에 포함되며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드(도 23의 302)와, 상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴(324)과, 상기 재배선 금속패턴과 연결된 재배선 금속패드(326) 및 상기 재배선 금속패드(326)에 부착된 도전성 연결단자(328)를 포함하여 구성된다.
여기서 상기 신호리드(302)는 봉지재(314A) 내부에 별도의 비아 홀(via hole)이나 비아 콘택(via contact)을 형성하지 않고도 반도체 패키지의 상하를 관통하는 수직형 연결단자로 사용할 수 있다. 이러한 구조는 두 개의 반도체 패키지를 수직으로 쌓아 만드는 패키지 온 패키지(POP)에서 신호연결에 유리한 장점이 있다.
도 27을 참조하면, 도 26에 도시된 리드프레임을 이용한 제1,2 패키지(340B, 340A)를 상하로 적층하여 패키지 온 패키지(POP)를 제조한 단면이다. 이때, 상기 제1 반도체 패키지(340B)의 신호리드 상부에 상부 금속패드(320)를 만들지 않을 수도 있다. 또한 상기 제2 반도체 패키지(340A) 및 상기 제2 반도체 패키지(340B)는 상기 제2 반도체 패키지(340A)의 도전성 연결단자(328)에 의해 서로 물리적 및 전기적으로 연결되어 있다. 상기 도전성 연결단자(328)가 솔더볼이나 솔더범프일 경우, 상부 금속패드(320) 및 하부 금속패드(326)에는 UBM이 더 형성될 수도 있다.
상기 제1 반도체 패키지(340B)와 상기 제2 반도체 패키지(340A)는 서로 실질적으로 동일한 구조를 가지지만, 본 발명은 이에 한정되지 않고, 서로 다른 크기 및 기능을 가질 수도 있다.
한편, 상기 제2 반도체 패키지(340A)에 상부 금속패드가 형성된 경우, 저항, 커패시터 등과 같은 수동소자(330)를 추가로 부착하여 패키지 온 패키지의 기능을 개선할 수 있다.
100: 리드프레임, 102: 신호리드,
104: 개구부, 106: 댐버 라인(damber line),
108: 반도체 칩, 110: 본드 패드,
112: 제1 베이스, 114: 봉지재,
116: 패널, 118: 제2 베이스,
122: 재배선 금속패턴, 124: 절연막,
126: 도전성 연결단자. 128: 절단부.

Claims (21)

  1. 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 갖는 스트립 상태의 리드프레임을 준비하는 단계;
    상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계;
    상기 제1 베이스 위의 상기 반도체 칩 및 리드프레임을 봉지재로 밀봉하고 제1 베이스를 제거하는 단계;
    상기 봉지재 및 반도체 칩 위에 절연막을 형성하고 상기 봉지재의 리드 및 반도체 칩의 본드패드를 노출하는 패터닝을 진행하는 단계;
    상기 노출된 신호리드와 본드패드를 연결하는 재배선 금속패턴을 형성하고 상부에 절연막 패턴을 형성하여 상기 재배선 금속패턴의 일부를 노출하는 재배선 금속패드 형성하는 단계:
    상기 노출된 재배선 금속패드에 도전성 연결 단자 부착하는 단계; 및
    상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  2. 청구항 1에 있어서,
    상기 반도체 칩을 상기 제1 베이스 위에 탑재하는 방법은,
    상기 반도체 칩에서 회로부가 형성된 활성영역이 아래로 향하도록 탑재하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  3. 청구항 2에 있어서,
    상기 제1 베이스를 제거하는 단계 후,
    상기 봉지재 및 반도체 칩의 활성영역이 형성된 면의 반대면에 제2 베이스를 부착하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  4. 청구항 3에 있어서,
    상기 도전성 연결단자를 부착하는 단계 후,
    상기 제2 베이스를 제거하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  5. 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 복수개의 신호리드를 포함하고 상기 신호리드에는 하프 에칭에 의한 돌출부가 마련된 스트립 상태의 리드프레임을 준비하는 단계;
    상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계;
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하고, 상기 제1 베이스를 제거하는 단계;
    상기 결과물에서 돌출부가 형성된 반대면 전체에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 외부로 노출하는 단계;
    상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계;
    상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계;
    상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계; 및
    상기 리드프레임 스트립에서 단위 반도체 패키지를 분리함과 동시에 개개의 신호라인을 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  6. 청구항 5에 있어서,
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 외부로 노출시키는 몰딩 공정을 진행하는 방법은,
    봉지재를 상기 리드프레임의 돌출부 및 반도체 칩의 밑면을 덮도록 몰딩하는 단계; 및
    상기 리드프레임의 돌출부 및 반도체 칩의 밑면이 노출되도록 상기 봉지재를 연마하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  7. 청구항 5에 있어서,
    상기 리드프레임의 돌출부 및 상기 반도체 칩의 밑면만을 노출시키는 몰딩 공정 후, 상기 제1 베이스를 제거하기 전에,
    상기 노출된 리드프레임의 돌출부에 상부 금속패드를 형성하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  8. 청구항 5 또는 청구항 7에 있어서
    상기 싱귤레이션 공정 후에,
    상기 싱귤레이션이 진행된 두 개의 반도체 패키지를 상기 도전성 연결단자를 이용하여 상하로 탑재하여 패키지 온 패키지(POP)를 제조하는 단계를 더 진행하는 것을 특징으로 하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  9. 청구항 8에 있어서,
    상기 패키지 온 패키지에서 상부 반도체 패키지의 상부 금속패드 위에 수동소자를 탑재하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  10. 중앙에 반도체 칩이 안착될 수 있는 개구부가 마련되고 주변에 신호리드가 하프 에칭에 의한 돌출부의 형태로 마련된 스트립 상태의 리드프레임을 준비하는 단계;
    상기 리드프레임을 제1 베이스에 부착하고, 상기 리드프레임의 개구부를 통해 상기 제1 베이스 위에 반도체 칩을 탑재하는 단계;
    상기 반도체 칩 및 리드프레임을 완전히 밀봉하는 봉지재를 형성하는 단계;
    상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 신호리드를 분리하여 노출시키고 상기 제1 베이스를 제거하는 단계;
    상기 결과물에서 상기 제1 베이스가 제거된 방향의 전면에 절연막 패턴을 형성하여 상기 리드프레임의 신호리드 및 반도체 칩의 본드패드를 노출시키는 단계;
    상기 리드프레임의 신호리드 및 반도체 칩의 본드 패드를 연결하는 하부 금속패턴을 형성하는 단계;
    상기 하부 금속패턴이 형성된 결과물 전면에 절연막 패턴을 형성하고 상기 하부 금속패턴과 연결되고 절연막 패턴에 의해 외부로 노출된 하부 금속패드를 형성하는 단계;
    상기 하부 금속패드 위에 도전성 연결단자를 부착하는 단계; 및
    상기 리드프레임 스트립에서 단위 반도체 패키지를 분리하는 싱귤레이션 공정을 진행하는 단계를 포함하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  11. 청구항 10에 있어서,
    상기 리드프레임 및 상기 반도체 칩을 상기 제1 베이스에 부착하는 방법은,
    상기 리드프레임의 돌출부가 아래로 향하고, 상기 반도체 칩에서 회로부가 형성된 활성영역이 아래로 향하도록 부착하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  12. 청구항 10에 있어서,
    상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 신호리드를 분리하는 방법은,
    중앙에 탑재된 반도체 칩의 밑면도 함께 연마하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  13. 청구항 10에 있어서,
    상기 봉지재 및 리드프레임의 하프 에칭부를 연마하여 신호리드를 분리하여 노출시키는 단계 후, 상기 제1 베이스를 제거하는 단계 전에,
    상기 노출된 신호리드 위에 상부 금속패드를 형성하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  14. 청구항 10 또는 청구항 13에 있어서,
    상기 싱귤레이션 공정 후에,
    상기 싱귤레이션이 진행된 두 개의 반도체 패키지를 상기 도전성 연결단자를 이용하여 상하로 탑재하여 패키지 온 패키지(POP)를 제조하는 단계를 더 진행하는 것을 특징으로 하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  15. 청구항 14에 있어서,
    상기 패키지 온 패키지에서 상부 반도체 패키지의 상부 금속패드 위에 수동소자를 탑재하는 단계를 더 진행하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법.
  16. 반도체 칩;
    상기 반도체 칩의 밑면 및 외곽을 감싸는 봉지재;
    상기 봉지재 내부에 위치한 리드프레임 재질의 복수개의 신호리드;
    상기 반도체 칩의 본드패드와 상기 리드프레임 재질의 복수개의 신호리드를 연결하는 재배선 금속패턴;
    상기 재배선 금속패턴과 연결된 재배선 금속패드; 및
    상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지.
  17. 반도체 칩;
    상기 반도체 칩의 외곽을 감싸며, 상기 반도체 칩과 동일 높이를 갖는 봉지재;
    상기 봉지재 내부에 위치하며 봉지재를 상하 방향으로 관통하는 형태의 리드프레임 재질의 복수개의 신호리드;
    상기 반도체 칩의 본드패드와 상기 신호리드를 연결하는 재배선 금속패턴;
    상기 재배선 금속패턴과 연결된 재배선 금속패드; 및
    상기 재배선 금속패드에 부착된 도전성 연결단자를 구비하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지.
  18. 청구항 17에 있어서,
    상기 팬-아웃 반도체 패키지는,
    상기 재배선 금속패턴과 연결되는 반대 방향의 신호리드에 형성된 상하 연결형 상부 금속패드를 더 구비하는 것을 특징으로 하는 리드프레임을 이용한 팬-아웃 반도체 패키지.
  19. 청구항 17에 기재된 제1 반도체 패키지; 및
    상기 제1 반도체 패키지 위에 도전성 연결단자를 통해 탑재되고, 청구항 17에 기재된 제2 반도체 패키지를 구비하는 것을 특징으로 하는 패키지 온 패키지(POP).
  20. 청구항 19에 있어서,
    상기 제1 및 제2 반도체 패키지는,
    상기 재배선 금속패턴과 연결되는 반대 방향의 신호리드에 형성된 상하 연결형 상부 금속패드를 더 구비하는 것을 특징으로 하는 패키지 온 패키지(POP).
  21. 청구항 19에 있어서,
    상기 제2 반도체 패키지는 상기 제1 반도체 패키지와 동일 구조를 갖는 것을 특징으로 하는 패키지 온 패키지(POP).
KR1020110113649A 2011-11-03 2011-11-03 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지 KR101297015B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110113649A KR101297015B1 (ko) 2011-11-03 2011-11-03 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
PCT/KR2011/009049 WO2013065895A1 (ko) 2011-11-03 2011-11-25 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110113649A KR101297015B1 (ko) 2011-11-03 2011-11-03 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Publications (2)

Publication Number Publication Date
KR20130048810A true KR20130048810A (ko) 2013-05-13
KR101297015B1 KR101297015B1 (ko) 2013-08-14

Family

ID=48192223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110113649A KR101297015B1 (ko) 2011-11-03 2011-11-03 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지

Country Status (2)

Country Link
KR (1) KR101297015B1 (ko)
WO (1) WO2013065895A1 (ko)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105659379A (zh) * 2013-08-29 2016-06-08 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
CN107452635A (zh) * 2016-06-01 2017-12-08 恩智浦美国有限公司 半导体装置封装和其制造方法
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
KR20200117838A (ko) * 2019-04-04 2020-10-14 주식회사 네패스 반도체 패키지 및 그 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
CN209045531U (zh) * 2017-09-15 2019-06-28 Pep创新私人有限公司 一种半导体芯片封装结构
KR102613403B1 (ko) 2017-12-29 2023-12-14 인텔 코포레이션 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
CN108417498A (zh) * 2018-03-14 2018-08-17 中国电子科技集团公司第五十八研究所 一种芯片的封装方法及封装芯片
CN116314101A (zh) * 2023-05-24 2023-06-23 晶艺半导体有限公司 一种qfn堆叠封装结构及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
JP2005294443A (ja) 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP5207896B2 (ja) 2008-09-18 2013-06-12 新光電気工業株式会社 半導体装置及びその製造方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
CN105637633B (zh) * 2013-08-07 2019-11-08 伊文萨思公司 具有预形成过孔的嵌入式封装
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
CN105659379A (zh) * 2013-08-29 2016-06-08 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
USRE49987E1 (en) 2013-11-22 2024-05-28 Invensas Llc Multiple plated via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US11990382B2 (en) 2014-01-17 2024-05-21 Adeia Semiconductor Technologies Llc Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN107452635A (zh) * 2016-06-01 2017-12-08 恩智浦美国有限公司 半导体装置封装和其制造方法
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
KR20200117838A (ko) * 2019-04-04 2020-10-14 주식회사 네패스 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
WO2013065895A1 (ko) 2013-05-10
KR101297015B1 (ko) 2013-08-14

Similar Documents

Publication Publication Date Title
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US7388280B2 (en) Package stacking lead frame system
US7326592B2 (en) Stacked die package
US7288439B1 (en) Leadless microelectronic package and a method to maximize the die size in the package
KR101587561B1 (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US7888172B2 (en) Chip stacked structure and the forming method
US6798049B1 (en) Semiconductor package and method for fabricating the same
JP3420057B2 (ja) 樹脂封止型半導体装置
TWI441265B (zh) 雙模製之多晶片封裝件系統
US7732901B2 (en) Integrated circuit package system with isloated leads
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR101590540B1 (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
US7489044B2 (en) Semiconductor package and fabrication method thereof
US20070210422A1 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US20070181997A1 (en) Semiconductor device package with heat sink leadframe and method for producing it
US20070164411A1 (en) Semiconductor package structure and fabrication method thereof
US8692388B2 (en) Integrated circuit package system with waferscale spacer
US11227848B2 (en) Chip package array, and chip package
US11715714B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US8269324B2 (en) Integrated circuit package system with chip on lead
TW201308548A (zh) 小基板多晶片記憶體封裝構造
US11469219B1 (en) Dual die semiconductor package and manufacturing method thereof
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
JPH11307483A (ja) 半導体装置の製法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 7