KR100827388B1 - 반도체 패키지의 제조방법 - Google Patents

반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR100827388B1
KR100827388B1 KR1020060130246A KR20060130246A KR100827388B1 KR 100827388 B1 KR100827388 B1 KR 100827388B1 KR 1020060130246 A KR1020060130246 A KR 1020060130246A KR 20060130246 A KR20060130246 A KR 20060130246A KR 100827388 B1 KR100827388 B1 KR 100827388B1
Authority
KR
South Korea
Prior art keywords
plating
alloy
plating layer
nickel
gold
Prior art date
Application number
KR1020060130246A
Other languages
English (en)
Inventor
이지용
최광욱
Original Assignee
주식회사 씨오엘테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨오엘테크 filed Critical 주식회사 씨오엘테크
Priority to KR1020060130246A priority Critical patent/KR100827388B1/ko
Priority to PCT/KR2007/006687 priority patent/WO2008075908A1/en
Priority to US12/519,546 priority patent/US8043898B2/en
Application granted granted Critical
Publication of KR100827388B1 publication Critical patent/KR100827388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 도금편차를 줄임으로써 도금품질이 향상되도록 하고 몰딩컴파운드로 몰딩함에 있어 몰딩성이 향상되도록 하며 인쇄회로기판에 반도체 패키지를 실장함에 있어 납땜성이 향상되도록 한 반도체 패키지의 제조방법에 관한 것이다.
본 발명에 따른 반도체 패키지의 제조방법은, 캐리어프레임 상에 포토레지스트를 이용하여 패드부분과 리드부분을 포함하는 제 1 패턴층을 형성하는 제 1 단계와, 패드부분과 리드부분을 제외한 전체 부분에 상기 제 1 패턴층과 동일한 높이로 베이스도금층을 형성하는 제 2 단계와, 상기 제 1 패턴층을 제거하고 그 부분에 메탈범프의 형성을 위한 제 1 도금적층부를 형성하는 제 3 단계와, 상기 베이스도금층 상에 포토레지스트를 이용하여 제 2 패턴층을 적층형성하는 제 4 단계와, 상기 제 1 도금적층부 상에 제 2 도금적층부를 적층형성하는 제 5 단계와, 상기 제 2 패턴층을 제거하는 제 6 단계와, 상기 제 2 패턴층이 제거된 제 2 도금적층부의 측면에 산화층을 형성하는 제 7 단계와, 상기 패드부분의 제 2 도금적층부 상에 패드프레임을 적층하고 상기 패드프레임 상에 다이를 어태칭하는 제 8 단계와, 상기 다이와 상기 리드부분의 제 2 도금적층부를 와이어로 본딩하고 상기 캐리어프레임의 상부를 몰딩컴파운드로 몰딩한 후, 상기 캐리어프레임과 상기 베이스도금층을 식각하여 제거하는 제 9 단계를 포함하여 이루어진다.
반도체, 패키지, 캐리어프레임, 패턴층, 베이스도금층, 도금적층부, 패드프레임, 다이, 본딩, 몰딩, 식각

Description

반도체 패키지의 제조방법{Method for manufacturing semiconductor package}
도 1은 본 발명의 일 실시예에 따른 제조방법에 의해 제조된 반도체 패키지의 단면도.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 반도체 패키지의 제조공정도.
도 3a 내지 도 3c는 본 발명의 일 실시예들에 따른 반도체 패키지의 제조방법에 있어서, 제 1 및 제 2 도금적층부의 변형예들의 단면도.
도 4는 본 발명의 다른 실시예에 따른 제조방법에 의해 제조된 반도체 패키지의 단면도.
도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조공정도.
도 6a 내지 도 6c는 본 발명의 다른 실시예들에 따른 반도체 패키지의 제조방법에 있어서, 도금적층부의 변형예들의 단면도.
* 도면의 주요한 부분에 대한 부호의 설명 *
1, 100 : 반도체 패키지
11 : 캐리어프레임
13 : 제 1 패턴층
21 : 베이스도금층
30, 30', 30" : 제 1 도금적층부
41 : 제 2 패턴층
50, 50', 50" : 제 2 도금적층부
71 : 산화층
81 : 패드프레임
83 : 다이
91 : 와이어
93 : 몰딩컴파운드
111 : 캐리어프레임
113 : 패턴층
121 : 베이스도금층
130, 130', 130" : 도금적층부
151 : 산화층
161 : 패드프레임
163 : 다이
171 : 와이어
173 : 몰딩컴파운드
181 : 솔더볼
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 더욱 상세하게는 도금편차를 줄임으로써 도금품질이 향상되도록 하고 몰딩컴파운드로 몰딩함에 있어 몰딩성이 향상되도록 하며 인쇄회로기판에 반도체 패키지를 실장함에 있어 납땜성이 향상되도록 한 반도체 패키지의 제조방법에 관한 것이다.
일반적으로 반도체 조립은 섭스트레이트(substrate) 또는 리드프레임(lead frame)을 이용하여 반도체 패키지를 제조한 후 인쇄회로기판에 솔더볼(solder ball)이나 솔더페이스트(solder paste)를 인쇄하여 실장하게 되는데, 여기서 반도체용 섭스트레이트로는 폴리이미드(PI) 필름을 사용하는 볼그리드어레이(BGA; Ball Grid Array)용 섭스트레이트가 많이 사용되며, 리드프레임으로는 메탈계 리드프레임이 많이 사용된다.
그러나 종래 기술에 따른 반도체 패키지의 제조방법의 경우에는, 캐리어프레임 상에 패턴을 형성한 후에 동도금층을 형성함에 있어서 전면적에 걸쳐 동을 도금하지는 않음에 따라 도금편차가 너무 커질 수 밖에 없고, 그 결과 불량한 도금품질에 의해 반도체의 품질이 떨어지는 문제점이 있다.
또한 다이와 리드부분을 와이어로 본딩한 이후에 캐리어프레임의 상부를 몰 딩컴파운드로 몰딩함에 있어서, 몰딩컴파운드가 금속부분과 직접 접촉함에 따라 캐리어프레임과 몰딩컴파운드 사이의 결합력, 즉 몰딩성이 떨어지는 문제점도 있다.
따라서 본 발명의 목적은 도금편차를 줄임으로써 도금품질이 향상되도록 하고 몰딩컴파운드로 몰딩함에 있어 몰딩성이 향상되도록 하며 인쇄회로기판에 반도체 패키지를 실장함에 있어 납땜성이 향상되도록 한 반도체 패키지의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 반도체 패키지를 신속용이하게 제조할 수 있도록 한 반도체 패키지의 제조방법을 제공하는 것이다.
전술한 본 발명의 목적들은, 캐리어프레임 상에 포토레지스트를 이용하여 패드부분과 리드부분을 포함하는 제 1 패턴층을 형성하는 제 1 단계와, 패드부분과 리드부분을 제외한 전체 부분에 상기 제 1 패턴층과 동일한 높이로 베이스도금층을 형성하는 제 2 단계와, 상기 제 1 패턴층을 제거하고 그 부분에 메탈범프의 형성을 위한 제 1 도금적층부를 형성하는 제 3 단계와, 상기 베이스도금층 상에 포토레지스트를 이용하여 제 2 패턴층을 적층형성하는 제 4 단계와, 상기 제 1 도금적층부 상에 제 2 도금적층부를 적층형성하는 제 5 단계와, 상기 제 2 패턴층을 제거하는 제 6 단계와, 상기 제 2 패턴층이 제거된 제 2 도금적층부의 측면에 산화층을 형성 하는 제 7 단계와, 상기 패드부분의 제 2 도금적층부 상에 패드프레임을 적층하고 상기 패드프레임 상에 다이를 어태칭하는 제 8 단계와, 상기 다이와 상기 리드부분의 제 2 도금적층부를 와이어로 본딩하고 상기 캐리어프레임의 상부를 몰딩컴파운드로 몰딩한 후, 상기 캐리어프레임과 상기 베이스도금층을 식각하여 제거하는 제 9 단계를 포함하여 이루어지는 반도체 패키지의 제조방법을 제공함에 의해 달성된다.
전술한 본 발명의 목적은 또한, 캐리어프레임 상에 포토레지스트를 이용하여 패드부분과 리드부분 이외의 부분에 패턴층을 형성하는 제 1 단계와, 상기 패드부분과 리드부분에 전체적으로 상기 패턴층 보다 낮은 높이로 베이스도금층을 형성하는 제 2 단계와, 상기 베이스도금층 상에 도금적층부를 형성하는 제 3 단계와, 상기 패턴층을 제거하는 제 4 단계와, 상기 패턴층이 제거된 도금적층부의 측면에 산화층을 형성하는 제 5 단계와, 상기 패드부분의 도금적층부 상에 패드프레임을 적층하고 상기 패드프레임 상에 다이를 어태칭하는 제 6 단계와, 상기 다이와 상기 리드부분의 도금적층부를 와이어로 본딩하고 캐리어프레임의 상부를 몰딩컴파운드로 몰딩한 후, 상기 캐리어프레임 및 베이스도금층을 식각하여 제거하는 제 7 단계와, 상기 리드부분의 도금적층부의 하단에 솔더볼을 어태칭하는 제 8 단계를 포함하여 이루어지는 반도체 패키지의 제조방법을 제공함에 의해 달성된다.
이하에는, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세하게 설명하되, 이는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용 이하게 실시할 수 있을 정도로 상세하게 설명하기 위한 것이지, 이로 인해 본 발명의 기술적인 사상 및 범주가 한정되는 것을 의미하지는 않는다.
도 1에는 본 발명의 일 실시예에 따른 제조방법에 의해 제조된 반도체 패키지(1)의 단면도가 도시되고, 도 2a 내지 도 2i에는 본 발명의 일 실시예에 따른 반도체 패키지(1)의 제조공정이 순차적으로 도시되며, 도 3a 내지 도 3c에는 본 발명의 일 실시예에 따른 반도체 패키지(1)의 제조방법에 있어서, 제 1 도금적층부(30, 30', 30") 및 제 2 도금적층부(50, 50', 50")의 변형예들의 부분단면도가 도시된다.
본 발명의 일 실시예에 따른 반도체 패키지(1)의 제조방법은 반도체 조립공정에 있어 도금품질을 향상시킴과 동시에 본딩성과 몰딩성이 향상되도록 하고 인쇄회로기판에 반도체 패키지를 실장함에 있어 납땜성이 향상되도록 하는 것으로, 도 1 내지 도 2i에 도시되는 바와 같이, 캐리어프레임(11) 상에 포토레지스트를 이용하여 패드부분과 리드부분을 포함하는 제 1 패턴층(13)을 형성하는 제 1 단계와, 패드부분과 리드부분을 제외한 전체 부분에 제 1 패턴층(13)과 동일한 높이로 베이스도금층(21)을 형성하는 제 2 단계와, 제 1 패턴층(13)을 제거하고 그 부분에 메탈범프의 형성을 위한 제 1 도금적층부(30, 30', 30")를 형성하는 제 3 단계와, 상기 베이스도금층(21) 상에 포토레지스트를 이용하여 제 2 패턴층(41)을 적층형성하는 제 4 단계와, 제 1 도금적층부(30, 30', 30") 상에 제 2 도금적층부(50, 50', 50")를 적층형성하는 제 5 단계와, 제 2 패턴층(41)을 제거하는 제 6 단계와, 제 2 패턴층(41)이 제거된 제 2 도금적층부(50, 50', 50")의 측면에 산화층(71)을 형성하는 제 7 단계와, 패드부분의 제 2 도금적층부(50, 50', 50") 상에 패드프레임(81)을 적층하고 패드프레임(81) 상에 다이(83)를 어태칭하는 제 8 단계와, 다이(83)와 리드부분의 제 2 도금적층부(50, 50', 50")를 와이어(91)로 본딩하고 캐리어프레임(11)의 상부를 몰딩컴파운드(93)로 몰딩한 후, 캐리어프레임(11)과 베이스도금층(21)을 식각하여 제거하는 제 9 단계를 포함하여 이루어진다.
여기서 캐리어프레임(11)은 패턴형성를 포함하는 반도체 패키지(1)의 제조를 위한 베이스플레이트를 형성하는 것으로, 동 또는 동합금으로 형성되거나 또는 니켈 또는 니켈합금으로 형성되는 것이 바람직하다.
전술한 캐리어프레임(11) 상에는 제 1 패턴층(13)이 형성되는데, 이 제 1 패턴층(13)은 다이(83)가 적층되는 패드부분과 각종 리드부분을 포함하는 것으로, 포토레지스트로 형성된다.
그 다음에는 제 1 패턴층(13)이 형성된 캐리어프레임(11) 상에 베이스도금층(21)이 제 1 패턴층(13)과 동일한 높이로 적층형성되는데, 이 베이스도금층(21)은 도금품질을 결정하는 중요한 부분으로서, 우수한 도금품질을 제공하기 위하여 캐리어프레임(11) 상에서 패드부분과 리드부분을 제외한 전체 부분에 걸쳐 형성되는 것이 바람직하다. 또한 베이스도금층(21)은 동 또는 동합금, 니켈 또는 니켈합금, 은 또는 은합금, 및 주석 또는 주석합금 중 하나로 도금되어 형성될 수 있다.
베이스도금층(21)을 형성한 다음에는 메탈범프의 형성을 위해 제 1 패턴층(13)을 제거한 후 이 부분에 제 1 도금적층부(30, 30', 30")를 형성하게 되고, 그 다음에 베이스도금층(21) 상에 포토레지스트를 이용하여 제 2 패턴층(41)을 적층형성한 후, 와이어본딩을 위해 제 1 도금적층부(30, 30', 30") 상에 제 2 도금적층부(50, 50', 50")를 형성한 다음 제 2 패턴층(41)을 제거하게 된다.
여기서 메탈범프의 형성을 위한 제 1 도금적층부(30, 30', 30")와 와이어본딩을 위한 제 2 도금적층부(50, 50', 50")는 도 3a 내지 도 3c에 도시되는 바와 같이 다양한 형태로 형성될 수 있다.
우선, 도 3a에 도시되는 바와 같이, 제 1 도금적층부(30)는 금 또는 금합금으로 도금되어 형성되는 제 1 도금층(31)과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 2 도금층(33)과, 동 또는 동합금으로 도금되어 형성되는 제 3 도금층(35)이 차례로 적층되어 이루어지고, 제 2 도금적층부(50)는 동 또는 동합금으로 도금되어 형성되는 제 4 도금층(51)과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 5 도금층(53)과, 금 또는 금합금층으로 도금되어 형성되는 제 6 도금층(55)이 차례로 적층되어 이루어지는 것이 바람직하다.
또한 실시예에 따라서는 도 3b에 도시되는 바와 같이, 제 1 도금적층부(30')는 금후레쉬로 도금되어 형성되는 제 1 도금층(31')과, 금/은합금으로 도금되어 형성되는 제 2 도금층(33')과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층(35')과, 동 또는 동합금으로 도금되어 형성되는 제 4 도금층(37')이 차례로 적층되어 이루어지고, 제 2 도금적층부(50')는 동 또는 동합금으로 도금되어 형성되는 제 5 도금층(51')과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 6 도금층(53')과, 금/은합금으로 도금되어 형성되는 제 7 도금층(55')과, 금후레쉬로 도금 되어 형성되는 제 8 도금층(57')이 차례로 적층되어 이루어질 수도 있다.
여기서, 제 2 도금층(33')과 제 7 도금층(55')을 형성하는 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되는 것이 바람직하다.
또한 실시예에 따라서는 도 3c에 도시되는 바와 같이, 제 1 도금적층부(30")는 금후레쉬로 도금되어 형성되는 제 1 도금층(31")과, 금/은합금으로 도금되어 형성되는 제 2 도금층(33")과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층(35")과, 니켈/동합금으로 도금되어 형성되는 제 4 도금층(37")과, 동 또는 동합금으로 도금되어 형성되는 제 5 도금층(39")이 차례로 적층되어 이루어지고, 제 2 도금적층부(50")는 동 또는 동합금으로 도금되어 형성되는 제 6 도금층(51")과, 니켈/동합금으로 도금되어 형성되는 제 7 도금층(53")과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 8 도금층(55")과, 금/은합금으로 도금되어 형성되는 제 9 도금층(57")과, 금후레쉬로 도금되어 형성되는 제 10 도금층(59")이 차례로 적층되어 이루어질 수도 있다.
여기서 제 2 도금층(33")과 제 9 도금층(57")을 형성하는 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되는 것이 바람직하고, 제 4 도금층(37")과 제 7 도금층(53")을 형성하는 니켈/동합금은 70중량%의 니켈과 30중량%의 동으로 형성되는 것이 바람직하다.
전술한 설명에서는 제 1 패턴층(13)을 제거한 후 이 부분에 제 1 도금적층부(30, 30', 30")를 형성하고, 베이스도금층(21) 상에 제 2 패턴층(41)을 적층형성한 후, 제 1 도금적층부(30, 30', 30") 상에 제 2 도금적층부(50, 50', 50")를 형성한 다음 제 2 패턴층(41)을 제거하는 순서로 설명되어 있지만, 실시예에 따라서는 제 1 패턴층(13)을 제거한 후 베이스도금층(21) 상에 제 2 패턴층(41)을 적층형성한 다음, 제 1 패턴층(13)을 제거한 부분에 제 1 도금적층부(30, 30', 30")와 제 2 도금적층부(50, 50', 50")를 동시에 형성할 수도 있는데, 이 경우에는 제 1 도금적층부(30)의 제 3 도금층(35)과 제 2 도금적층부(50)의 제 4 도금층(51), 제 1 도금적층부(30')의 제 4 도금층(37')과 제 2 도금적층부(50')의 제 5 도금층(51'), 제 1 도금적층부(30")의 제 5 도금층(39")과 제 2 도금적층부(50")의 제 6 도금층(51")은 일시에 형성될 수 있다.
또한 메탈범프를 형성하는 제 1 도금적층부(30, 30', 30")의 하단은 전기적 특성이 우수한 금 또는 금합금, 금후레쉬로 형성되는 제 1 도금층(31, 31', 31")으로 둘러싸여지는 것이 바람직하다.
그 다음에는 제 2 패턴층(41)이 제거된 제 2 도금적층부(50, 50', 50")의 측면에 산화층(71)을 형성하게 되는데, 이 산화층(71)은 제 2 도금적층부(50, 50', 50")와 몰딩컴파운드(93)와의 접합력을 향상시켜 우수한 몰딩성을 제공하는 것으로, 제 2 도금적층부(50, 50', 50") 중에서도 동 또는 동합금으로 형성되는 제 4 도금층(51), 제 5 도금층(51'), 제 6 도금층(51")의 측면에 블랙옥사이드 처리를 통해 형성되는 것이 바람직하다.
그 다음에는 패드부분의 제 2 도금적층부(50, 50', 50") 상에 패드프레임(81)을 적층하고 패드프레임(81) 상에 다이(83)를 어태칭한 다음, 다이(83)와 리드부분의 제 2 도금적층부(50, 50', 50")를 와이어(91)로 본딩하고 캐리어프레임(11) 의 상부를 몰딩컴파운드(93)로 몰딩한 후, 캐리어프레임(11)과 베이스도금층(21)을 식각하여 제거하는 패키지 싱귤레이션(package singulation)을 통해 본 발명의 일 실시예에 따른 반도체 패키지(1)를 제조하게 된다. 이러한 부분은 공지된 방법과 유사하므로 여기서는 상세히 설명하지 않도록 한다.
전술한 바와 같은 공정들에 의해 제조된 본 발명의 일 실시예에 따른 반도체 패키지(1)는 캐리어프레임(11) 상에 패드부분과 리드부분을 제외한 전체 부분에 베이스도금층(21)이 도금됨에 따라 도금품질이 향상됨과 동시에 산화층(71)의 형성을 통해 몰딩컴파운드(93)와의 접합성이 향상되며, 특히 별도의 솔더볼을 어태칭할 필요가 없으므로 반도체 패키지(1)를 신속용이하게 제조할 수 있으며, 특히 다핀 패키지 제조에 적합하다.
도 4에는 본 발명의 다른 실시예에 따른 제조방법에 의해 제조된 반도체 패키지(100)의 단면도가 도시되고, 도 5a 내지 도 5h는 본 발명의 다른 실시예에 따른 반도체 패키지(100)의 제조공정이 순차적으로 도시되며, 도 6a 내지 도 6c는 본 발명의 다른 실시예들에 따른 반도체 패키지(100)의 제조방법에 있어서, 도금적층부의 변형예들의 단면도가 도시된다.
본 발명의 다른 실시예에 따른 반도체 패키지(100)의 제조방법은 반도체 조립공정에 있어 도금품질을 향상시킴과 동시에 본딩성과 몰딩성이 향상되도록 하고 인쇄회로기판에 반도체 패키지를 실장함에 있어 납땜성이 향상되도록 하는 것으로, 도 4 내지 도 6c에 도시되는 바와 같이, 캐리어프레임(111) 상에 포토레지스트를 이용하여 패드부분과 리드부분 이외의 부분에 패턴층(113)을 형성하는 제 1 단계와, 패드부분과 리드부분에 전체적으로 상기 패턴층(113) 보다 낮은 높이로 베이스도금층(121)을 형성하는 제 2 단계와, 베이스도금층(121) 상에 도금적층부(130, 130', 130")를 형성하는 제 3 단계와, 베이스패턴층(121)을 제거하는 제 4 단계와, 베이스패턴층(121)이 제거된 도금적층부(130, 130', 130")의 측면에 산화층(151)을 형성하는 제 5 단계와, 패드부분의 도금적층부(130, 130', 130") 상에 패드프레임(161)을 적층하고 패드프레임(161) 상에 다이(163)를 어태칭하는 제 6 단계와, 다이(161)와 리드부분의 도금적층부(130)를 와이어(171)로 본딩하고 캐리어프레임(111)의 상부를 몰딩컴파운드(173)로 몰딩한 후, 캐리어프레임(111) 및 베이스도금층(121)을 식각하여 제거하는 제 7 단계와, 리드부분의 도금적층부(130, 130', 130")의 하단에 솔더볼(181)을 어태칭하는 제 8 단계를 포함하여 이루어진다.
여기서 캐리어프레임(111)은 패턴형성를 포함하는 반도체 패키지(100)의 제조를 위한 베이스플레이트를 형성하는 것으로, 동 또는 동합금으로 형성되거나 또는 니켈 또는 니켈합금으로 형성되는 것이 바람직하다.
전술한 캐리어프레임(111) 상에는 패턴층(113)이 형성되는데, 이 패턴층(113)은 다이(163)가 적층되는 패드부분과 각종 리드부분을 포함하는 것으로, 포토레지스트로 형성된다.
그 다음에는 패턴층(113)이 형성된 캐리어프레임(111) 상에 베이스도금층(121)이 제 1 패턴층(113) 보다 낮은 높이로 적층형성되는데, 이 베이스도금층(121)은 도금품질을 결정하는 중요한 부분으로서, 우수한 도금품질을 제공하기 위 하여 캐리어프레임(111) 상에서 패드부분과 리드부분을 제외한 전체 부분에 형성되는 것이 바람직하다. 또한 베이스도금층(121)은 동 또는 동합금, 니켈 또는 니켈합금, 은 또는 은합금, 및 주석 또는 주석합금 중 하나로 도금되어 형성될 수 있다.
베이스도금층(121)을 형성한 다음에는 패턴층(113)을 제거한 후 이 부분에 도금적층부(130, 130', 130")를 형성하게 된다.
도금적층부(130, 130', 130")는 도 6a 내지 도 6c에 도시되는 바와 같이 다양한 형태로 형성될 수 있는데, 도 6a에 도시되는 바와 같이, 도금적층부(130)는 금 또는 금합금으로 도금되어 형성되는 제 1 도금층(131)과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 2 도금층(132)과, 동 또는 동합금으로 도금되어 형성되는 제 3 도금층(133)과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 4 도금층(134)과, 금 또는 금합금층으로 도금되어 형성되는 제 5 도금층(135)이 차례로 적층되어 이루어지는 것이 바람직하다.
또한 실시예에 따라서는 도 6b에 도시되는 바와 같이, 도금적층부(130')는 금후레쉬로 도금되어 형성되는 제 1 도금층(131')과, 금/은합금으로 도금되어 형성되는 제 2 도금층(132')과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층(133')과, 동 또는 동합금으로 도금되어 형성되는 제 4 도금층(134')과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 5 도금층(135')과, 금/은합금으로 도금되어 형성되는 제 6 도금층(136')과, 금후레쉬로 도금되어 형성되는 제 7 도금층(137')이 차례로 적층되어 이루어질 수도 있다.
여기서, 제 2 도금층(132')과 제 6 도금층(136')을 형성하는 금/은합금은 30 중량%의 금과 70중량%의 은으로 형성되는 것이 바람직하다.
또한 실시예에 따라서는 도 6c에 도시되는 바와 같이, 도금적층부(130")는 금후레쉬로 도금되어 형성되는 제 1 도금층(131")과, 금/은합금으로 도금되어 형성되는 제 2 도금층(132")과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층(133")과, 니켈/동합금으로 도금되어 형성되는 제 4 도금층(134")과, 동 또는 동합금으로 도금되어 형성되는 제 5 도금층(135")과, 니켈/동합금으로 도금되어 형성되는 제 6 도금층(136")과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 7 도금층(137")과, 금/은합금으로 도금되어 형성되는 제 8 도금층(138")과, 금후레쉬로 도금되어 형성되는 제 9 도금층(139")이 차례로 적층되어 이루어질 수도 있다.
여기서 제 2 도금층(132")과 제 8 도금층(138")을 형성하는 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되는 것이 바람직하고, 제 4 도금층(134")과 제 6 도금층(136")을 형성하는 니켈/동합금은 70중량%의 니켈과 30중량%의 동으로 형성되는 것이 바람직하다.
그 다음에는 패턴층(113)이 제거된 도금적층부(130, 130', 130")의 측면에 산화층(151)을 형성하게 되는데, 이 산화층(151)은 도금적층부(130, 130', 130")와 몰딩컴파운드(173)와의 접합력을 향상시켜 우수한 몰딩성을 제공하는 것으로, 도금적층부(130, 130', 130") 중에서도 동 또는 동합금으로 형성되는 제 3 도금층(133), 제 4 도금층(134'), 제 5 도금층(135")의 측면에 블랙옥사이드 처리를 통해 형성되는 것이 바람직하다.
그 다음에는 패드부분의 도금적층부(130, 130', 130") 상에 패드프레임(161) 을 적층하고 패드프레임(161) 상에 다이(163)를 어태칭한 다음, 다이(163)와 리드부분의 도금적층부(130, 130', 130")를 와이어(171)로 본딩하고 캐리어프레임(111)의 상부를 몰딩컴파운드(173)로 몰딩한 후, 캐리어프레임(111)과 베이스도금층(121)을 식각하여 제거한 후 리드부분의 도금적층부(130, 130', 130")의 하단에 솔더볼(181)을 어태칭함으로써, 본 발명의 다른 실시예에 따른 반도체 패키지(100)를 제조하게 된다. 이러한 부분은 공지된 방법과 유사하므로 여기서는 상세히 설명하지 않도록 한다.
전술한 바와 같은 공정들에 의해 제조된 본 발명의 다른 실시예에 따른 반도체 패키지(100)는 캐리어프레임(111) 상에 패드부분과 리드부분을 제외한 전체 부분에 베이스도금층(121)이 도금됨에 따라 도금품질이 향상됨과 동시에 산화층(151)의 형성을 통해 몰딩컴파운드(173)와의 몰딩성이 향상될 수 있다.
따라서 본 발명에 따른 반도체 패키지의 제조방법에 따르면, 도금의 두께를 50~100㎛ 도금시 도금두께 편차를 5㎛ 이내로 유지 할 수 있어 도금 품질과 함께 메탈범프의 크기를 일정하게 유지시킬 수 있으며, 반도체 조립공정에서 몰딩컴파운드와 패드프레임간의 결합력을 향상과 인쇄회로 기판과의 납땜성을 향상하기 때문에 다핀 패케지(High Pin Count) 적용에 유리하다.
아래의 표는 본 발명의 몰딩컴파운드와 패드프레임 사이의 결합력, 즉 몰딩성을 종래기술과 비교한 표이다.
종래기술 본발명
최대 1.30kgf 1.66kgf
최소 0.93kgf 1.44kgf
평균 1.21kgf 1.53kgf
아래의 표는 본 발명의 납땜성을 종래기술과 비교한 표이다.
종래기술 본 발명
피치 400~500㎛ 200 ~ 300㎛
핀수 (10 X 10) 70~80핀 150~200핀
위의 표에서 몰딩컴파운드와의 결합력, 즉 몰딩성이 종래기술보다 약 0.3kgf이상 향상되며, 또한 인쇄회로기판과의 납땜성 향상으로 작은 패키지 내에 2배 이상의 핀을 실장할 수 있음을 알 수 있다.

Claims (19)

  1. 캐리어프레임 상에 포토레지스트를 이용하여 패드부분과 리드부분을 포함하는 제 1 패턴층을 형성하는 제 1 단계;
    패드부분과 리드부분을 제외한 전체 부분에 상기 제 1 패턴층과 동일한 높이로 베이스도금층을 형성하는 제 2 단계;
    상기 제 1 패턴층을 제거하고 그 부분에 메탈범프의 형성을 위한 제 1 도금적층부를 형성하는 제 3 단계;
    상기 베이스도금층 상에 포토레지스트를 이용하여 제 2 패턴층을 적층형성하는 제 4 단계;
    상기 제 1 도금적층부 상에 제 2 도금적층부를 적층형성하는 제 5 단계;
    상기 제 2 패턴층을 제거하는 제 6 단계;
    상기 제 2 패턴층이 제거된 제 2 도금적층부의 측면에 산화층을 형성하는 제 7 단계;
    상기 패드부분의 제 2 도금적층부 상에 패드프레임을 적층하고 상기 패드프레임 상에 다이를 어태칭하는 제 8 단계; 및
    상기 다이와 상기 리드부분의 제 2 도금적층부를 와이어로 본딩하고 상기 캐리어프레임의 상부를 몰딩컴파운드로 몰딩한 후, 상기 캐리어프레임과 상기 베이스도금층을 식각하여 제거하는 제 9 단계;를 포함하여 이루어지는 반도체 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 캐리어프레임은 동 또는 동합금, 및 니켈 또는 니켈합금 중 하나로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  3. 제 2 항에 있어서,
    상기 베이스도금층은 동 또는 동합금, 니켈 또는 니켈합금, 은 또는 은합금, 및 주석 또는 주석합금 중 하나로 도금되어 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  4. 제 3 항에 있어서,
    상기 제 1 도금적층부는 금 또는 금합금으로 도금되어 형성되는 제 1 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 2 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 3 도금층이 차례로 적층되어 이루어지고,
    상기 제 2 도금적층부는 동 또는 동합금으로 도금되어 형성되는 제 4 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 5 도금층과, 금 또는 금합금층으로 도금되어 형성되는 제 6 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  5. 제 3 항에 있어서,
    상기 제 1 도금적층부는 금후레쉬로 도금되어 형성되는 제 1 도금층과, 금/은합금으로 도금되어 형성되는 제 2 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 4 도금층이 차례로 적층되어 이루어지고,
    상기 제 2 도금적층부는 동 또는 동합금으로 도금되어 형성되는 제 5 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 6 도금층과, 금/은합금으로 도금되어 형성되는 제 7 도금층과, 금후레쉬로 도금되어 형성되는 제 8 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  6. 제 3 항에 있어서,
    상기 제 1 도금적층부는 금후레쉬로 도금되어 형성되는 제 1 도금층과, 금/은합금으로 도금되어 형성되는 제 2 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층과, 니켈/동합금으로 도금되어 형성되는 제 4 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 5 도금층이 차례로 적층되어 이루어지고,
    상기 제 2 도금적층부는 동 또는 동합금으로 도금되어 형성되는 제 6 도금층 과, 니켈/동합금으로 도금되어 형성되는 제 7 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 8 도금층과, 금/은합금으로 도금되어 형성되는 제 9 도금층과, 금후레쉬로 도금되어 형성되는 제 10 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제 5 항에 있어서,
    상기 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제 6 항에 있어서,
    상기 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되고, 니켈/동합금은 70중량%의 니켈과 30중량%의 동으로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,
    상기 산화층은 블랙옥사이드 처리에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제 4 항 내지 제 6 항 중 어느 하나의 항에 있어서,
    메탈범프를 형성하는 제 1 도금적층부의 하단은 제 1 도금층으로 둘러싸여지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  11. 캐리어프레임 상에 포토레지스트를 이용하여 패드부분과 리드부분 이외의 부분에 패턴층을 형성하는 제 1 단계;
    상기 패드부분과 리드부분에 전체적으로 상기 패턴층 보다 낮은 높이로 베이스도금층을 형성하는 제 2 단계;
    상기 베이스도금층 상에 도금적층부를 형성하는 제 3 단계;
    상기 패턴층을 제거하는 제 4 단계;
    상기 패턴층이 제거된 도금적층부의 측면에 산화층을 형성하는 제 5 단계;
    상기 패드부분의 도금적층부 상에 패드프레임을 적층하고 상기 패드프레임 상에 다이를 어태칭하는 제 6 단계;
    상기 다이와 상기 리드부분의 도금적층부를 와이어로 본딩하고 캐리어프레임의 상부를 몰딩컴파운드로 몰딩한 후, 상기 캐리어프레임 및 베이스도금층을 식각하여 제거하는 제 7 단계; 및
    상기 리드부분의 도금적층부의 하단에 솔더볼을 어태칭하는 제 8 단계;를 포 함하여 이루어지는 반도체 패키지의 제조방법.
  12. 제 11 항에 있어서,
    상기 캐리어프레임은 동 또는 동합금, 및 니켈 또는 니켈합금 중 하나로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  13. 제 12 항에 있어서,
    상기 베이스도금층은 동 또는 동합금, 니켈 또는 니켈합금, 은 또는 은합금, 및 주석 또는 주석합금 중 하나로 도금되어 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  14. 제 13 항에 있어서,
    상기 도금적층부는 금 또는 금합금으로 도금되어 형성되는 제 1 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 2 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 3 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 4 도금층과, 금 또는 금합금층으로 도금되어 형성되는 제 5 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  15. 제 13 항에 있어서,
    상기 도금적층부는 금후레쉬로 도금되어 형성되는 제 1 도금층과, 금/은합금으로 도금되어 형성되는 제 2 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 4 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 5 도금층과, 금/은합금으로 도금되어 형성되는 제 6 도금층과, 금후레쉬로 도금되어 형성되는 제 7 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  16. 제 13 항에 있어서,
    상기 도금적층부는 금후레쉬로 도금되어 형성되는 제 1 도금층과, 금/은합금으로 도금되어 형성되는 제 2 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 3 도금층과, 니켈/동합금으로 도금되어 형성되는 제 4 도금층과, 동 또는 동합금으로 도금되어 형성되는 제 5 도금층과, 니켈/동합금으로 도금되어 형성되는 제 6 도금층과, 니켈 또는 니켈합금으로 도금되어 형성되는 제 7 도금층과, 금/은합금으로 도금되어 형성되는 제 8 도금층과, 금후레쉬로 도금되어 형성되는 제 9 도금층이 차례로 적층되어 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  17. 제 15 항에 있어서,
    상기 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  18. 제 16 항에 있어서,
    상기 금/은합금은 30중량%의 금과 70중량%의 은으로 형성되고, 니켈/동합금은 70중량%의 니켈과 30중량%의 동으로 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
  19. 제 11 항 내지 제 13 항 중 어느 하나의 항에 있어서,
    상기 산화층은 블랙옥사이드 처리에 의해 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020060130246A 2006-12-19 2006-12-19 반도체 패키지의 제조방법 KR100827388B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060130246A KR100827388B1 (ko) 2006-12-19 2006-12-19 반도체 패키지의 제조방법
PCT/KR2007/006687 WO2008075908A1 (en) 2006-12-19 2007-12-20 Method of manufacturing semiconductor package
US12/519,546 US8043898B2 (en) 2006-12-19 2007-12-20 Method of manufacturing semiconductor package with etch removal of carrier frame and base plating layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060130246A KR100827388B1 (ko) 2006-12-19 2006-12-19 반도체 패키지의 제조방법

Publications (1)

Publication Number Publication Date
KR100827388B1 true KR100827388B1 (ko) 2008-05-07

Family

ID=39536478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060130246A KR100827388B1 (ko) 2006-12-19 2006-12-19 반도체 패키지의 제조방법

Country Status (3)

Country Link
US (1) US8043898B2 (ko)
KR (1) KR100827388B1 (ko)
WO (1) WO2008075908A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077511A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광 소자 및 광원 모듈

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof
US8987054B2 (en) 2013-03-15 2015-03-24 Semiconductor Components Industries, L.L.C. Semiconductor devices and methods of making the same
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown
JP7304145B2 (ja) * 2018-11-07 2023-07-06 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN111326494A (zh) * 2020-02-28 2020-06-23 维沃移动通信有限公司 封装结构、制作方法、电路板结构及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060108250A (ko) * 2006-08-18 2006-10-17 최현규 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
KR20060127499A (ko) * 2005-06-07 2006-12-13 성낙훈 금속 칩 스케일 반도체 패키지의 제조방법과 그 방법에의한 금속 칩 스케일 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2837355B2 (ja) * 1994-09-09 1998-12-16 川崎製鉄株式会社 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
JP3616742B2 (ja) * 1996-07-31 2005-02-02 シャープ株式会社 半導体パッケージ用チップ支持基板
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
US6882048B2 (en) * 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
US7033517B1 (en) * 2003-09-15 2006-04-25 Asat Ltd. Method of fabricating a leadless plastic chip carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060127499A (ko) * 2005-06-07 2006-12-13 성낙훈 금속 칩 스케일 반도체 패키지의 제조방법과 그 방법에의한 금속 칩 스케일 반도체 패키지
KR20060108250A (ko) * 2006-08-18 2006-10-17 최현규 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170077511A (ko) * 2015-12-28 2017-07-06 엘지이노텍 주식회사 발광 소자 및 광원 모듈
KR102562192B1 (ko) * 2015-12-28 2023-08-01 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자 및 광원 모듈

Also Published As

Publication number Publication date
US8043898B2 (en) 2011-10-25
WO2008075908A1 (en) 2008-06-26
US20090305466A1 (en) 2009-12-10

Similar Documents

Publication Publication Date Title
US6429508B1 (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
US8994193B2 (en) Semiconductor package including a metal plate, semiconductor chip, and wiring structure, semiconductor apparatus and method for manufacturing semiconductor package
US6784525B2 (en) Semiconductor component having multi layered leadframe
US6734044B1 (en) Multiple leadframe laminated IC package
KR100827388B1 (ko) 반도체 패키지의 제조방법
US20090071699A1 (en) Packaging substrate structure and method for manufacturing the same
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
JP2012129419A (ja) 半導体パッケージ及びその製造方法
JP2012164877A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
TWI471991B (zh) 半導體封裝
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법
CN111933623B (zh) 一种基于基板侧面焊盘的封装互连结构及方法
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
CN111725168A (zh) 半导体元件搭载用基板
KR101030032B1 (ko) 반도체 패키지 및 그 제조방법
JP6191664B2 (ja) 半導体装置の多面付け体および半導体装置
US20090039493A1 (en) Packaging substrate and application thereof
US20220328394A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
TW201203411A (en) Manufacturing method of chip package and chip package manufactured using the same
KR101072233B1 (ko) 반도체 패키지 및 그 제조방법
KR101175982B1 (ko) 다열 리드 프레임 및 그 제조방법
KR20110067510A (ko) 패키지 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130412

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150422

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee