CN111326494A - 封装结构、制作方法、电路板结构及电子设备 - Google Patents

封装结构、制作方法、电路板结构及电子设备 Download PDF

Info

Publication number
CN111326494A
CN111326494A CN202010131638.4A CN202010131638A CN111326494A CN 111326494 A CN111326494 A CN 111326494A CN 202010131638 A CN202010131638 A CN 202010131638A CN 111326494 A CN111326494 A CN 111326494A
Authority
CN
China
Prior art keywords
packaging
package
circuit board
layer
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010131638.4A
Other languages
English (en)
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202010131638.4A priority Critical patent/CN111326494A/zh
Publication of CN111326494A publication Critical patent/CN111326494A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明实施例提供了一种封装结构。在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。

Description

封装结构、制作方法、电路板结构及电子设备
技术领域
本发明涉及封装技术领域，特别是涉及一种封装结构、制作方法、电路板结构及电子设备。
背景技术
随着科技的发展，电子设备已经成为日常生活中常用的工具。通常，在电子设备中的电路板上需要对封装结构进行封装，以通过封装结构实现电路板的部分功能。
相关技术中，封装结构包括封装器件、封装载板本体和封装层。封装器件焊接在封装本体的第一表面上，封装层也设置在封装本体的第一表面上，且封装层覆盖封装器件。封装载板的第二表面上设置至少一个第一焊盘，且第一焊盘的外部设置保护层。在将封装结构封装在电路板上时，通过锡膏将封装结构上的第一焊盘与电路板上的第二焊盘焊接，之后通过塑封层将封装结构封装在电路板上。
由于封装载板本体上的第一焊盘与电路板上的第二焊盘焊接之后，封装载板的第二表面与电路板之间的缝隙较小，在通过塑封层将封装架构封装在电路板上时，难以在封装载板本体的第二表面与电路板之间的缝隙中填充塑封层的胶体，导致在对已经封装了封装结构的电路板进行高温过炉时，封装结构第二表面与电路板之间的锡膏融化之后，可能使得第一焊盘或者第二焊盘连通，导致电路板出现短路。
发明内容
本发明实施例提供了一种封装结构及电子设备，能够解决相关技术中将封装结构封装在电路板上之后，在对电路板进行高温锅炉时，电路板出现短路的问题。
第一方面，本发明实施例提供了一种封装结构，所述封装结构包括封装载板、封装器件和封装层；
所述封装载板包括封装载板本体和至少一个凸块；
所述封装器件与所述封装载板本体的第一表面连接，所述封装层设置在所述封装载板本体的第一表面，且所述封装层覆盖所述封装器件；
所述封装载板本体的第二表面设置有至少一个凸块，所述凸块用于与电路板焊接。
第二方面，本发明实施例提供了一种封装结构的制作方法，所述封装结构的制作方法包括：
在金属板第一表面上制作至少一个凸块；
在所述凸块上制作封装载板本体；
将封装器件连接在封装载板本体的第一表面，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件；
将所述金属板的第二表面研磨，以露出所述凸块，得到所述封装结构。
第三方面，本发明实施例提供了另一种封装结构的制作方法，所述封装结构的制作方法包括：
在金属板的第一表面上制作至少一个凸块；
在所述凸块上制作封装载板本体；
将所述金属板的第二表面研磨，以露出所述凸块；
将封装器件连接在所述封装载板本体的第一表面，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件，得到所述封装结构。
第四方面，本发明实施例提供了另一种封装结构的制作方法，所述封装结构的制作方法包括：
将封装器件连接在封装载板本体的第一表面上，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件；
将所述封装载板本体的第二表面与金属板的第一表面上设置的至少一个凸块连接；
将金属板的第二表面研磨，以露出所述凸块，得到所述封装结构。
第五方面，本发明实施例提供了一种电路板结构，所述电路板结构包括电路板、塑封层以及上述第一方面任一项所述的封装结构；
所述封装结构与所述塑封层设置在所述电路板的同一个表面上，且所述塑封层覆盖所述封装结构。
第六方面，本发明实施例提供了一种电子设备，所述电子设备包括上述第五方面所述的电路板结构。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构的第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1表示相关技术提供的一种封装结构的示意图；
图2表示相关技术提供的一种封装结构与电路板连接的示意图；
图3表示本发明实施例提供的一种封装结构的示意图；
图4表示本发明实施例提供的一种封装结构的制作方法的流程图；
图5表示本发明实施例提供的一种金属板的第一表面的示意图；
图6表示图5中A-A处的截面图；
图7表示本发明实施例提供的一种在凸块的示意图；
图8表示本发明实施例提供的另一种凸块的示意图；
图9表示本发明实施例提供的另一种凸块的示意图；
图10表示本发明实施例提供的一种封装器件连接在封装载板本体的第一表面的示意图；
图11表示本发明实施例提供的一种封装载板本体的示意图；
图12表示本发明实施例提供的另一种封装器件封装在封装载板本体上的示意图；
图13表示本发明实施例提供的另一种封装结构的示意图；
图14表示本发明实施例提供的另一种封装结构的制作方法；
图15表示本发明实施例提供的另一种封装结构的制作方法；
图16表示本发明实施例提供的一种封装载板本体的示意图；
图17表示本发明实施例提供的另一种封装载板本体的示意图；
图18表示本发明实施例提供的另一种封装结构的示意图；
图19表示实现本发明各个实施例的一种电子设备的硬件结构示意图；
图20表示本发明实施例提供的一种电路板结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在对本发明实施例提供的封装结构进行解释说明之前，先对本发明实施例提供的封装结构的场景作解释说明：参照图1，示出了相关技术提供的一种封装结构的示意图。如图1所示，封装结构包括封装器件01、封装载板本体02和封装层03。封装器件01焊接在封装载板本体02的第一表面上，封装层03设置在封装载板本体02的第一表面上，且封装层03覆盖封装器件01。封装载板本体02的第二表面上设置至少一个第一焊盘031，封装载板本体02的第二表面上还设置有第一保护层032，第一保护层032与至少一个第一焊盘031接触，且第一保护层032位于封装载板本体02的最外层。第一保护层032上设置有至少一个通孔，一个通孔对应一个第一焊盘031，且第一焊盘031位于通孔中。参照图2，示出了相关技术提供的一种封装结构与电路板连接的示意图。如图2所示，在需要将封装结构封装在电路板04上时，通过锡膏033将封装结构上的第一焊盘031与电路板04上的第二焊盘041焊接，之后在封装结构上封装一层塑封层042，将封装结构上封装在电路板04上。
由于封装载板本体02的第一焊盘031位于第一保护层032上的通孔中，并且电路板上设置第二保护层043，因此，在通过锡膏033将封装结构上的第一焊盘031与电路板04上的第二焊盘041焊接之后，封装载板本体02的第二表面与电路板04之间的缝隙00较小。在通过塑封层042将封装结构封装在电路上04时，难以在封装载板本体的第二表面与电路板之间的缝隙中填充塑封层042的胶体，使得封装载板本体02的第二表面与电路板04之间的缝隙填充胶体不充分，导致在对已经封装了封装结构的电路板04进行高温过炉时，封装结构第二表面与电路板04之间的锡膏033融化之后可能使得第一焊盘031或者第二焊盘041连通，导致电路板04出现短路。本发明实施例提供封装结构就是应用在这种场景下。
参照图3，示出了本发明实施例提供的一种封装结构的示意图。如图3所示，该封装结构包括封装载板10、封装器件20和封装层30。
封装载板10包括封装载板本体11和至少一个凸块12。封装器件20与封装载板本体11的第一表面连接，封装层30设置在封装载板本体11的第一表面，且封装层30覆盖封装器件20。封装载板本体11的第二表面设置有至少一个凸块12，凸块12用于与电路板焊接。
在本发明实施例中，通过将封装器件20连接在封装载板本体11的第一表面，封装层30设置在封装载板本体11的第一表面，且封装层30覆盖封装器件20，封装载板本体11的第二表面设置至少一个凸块12，凸块12用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块12与电路板焊接，使得封装载板本体11的第二表面与电路板之间的缝隙变大，便于在封装载板本体11的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构第二表面与电路之间的锡膏00融化之后能够被胶体阻挡，不会导致电路板短路。
另外，在一些实施例中，如图3所示，封装载板本体11可以包括至少一层线路板111。线路板111可以包括至少一个导电件1111，靠近第二表面的线路板111上的导电件1111与凸块12连接。其中，第二表面为封装载板的第二表面。
由于封装载板本体11包括至少一层线路板111，线路板111包括至少一个导电件1111，并且封装器件20中通常包括至少一个电子元件，也形成较为复杂的电路，因此，在将封装器件20连接在封装器件20封装载板本体11上之后，封装载板本体11中线路板111上的导电件1111可以按照预设布局设置在线路上，使得线路板111上的导电件1111也可以形成电路，最终使得线路板111上的导电件1111形成的电路能够将封装器件20中的电路中的信号传递。其中，预设布局指的是与封装器件20中的电路的布局相同或相似的布局。
并且，当封装载板本体11中需要较为复杂的电路时，封装载板本体11中可以包括多层线路板111，每层线路上可以包括至少一个导电件1111。
通过上述内容可知，由于封装载板本体11包括至少一层线路板111，线路板111上包括至少一个导电件1111，并且线路板111上的导电件1111可以按照与封装器件20中的电路的布局相同或相似的布局进行设置，因此，在将封装器件20与封装载板本体11的第一表面连接之后，封装器件20中的电路通过封装载板本体11中至少一个导电件可以进行信号传输，并且，由于凸块12与电路板焊接，因此，至少一个导电件1111可以将封装器件20中的信号传输至电路板。
另外，为了便于在封装载板本体11的第一表面上设置封装器件20，在一些实施例中，如图3所示，封装载板本体11的第一表面设置有至少一个第一焊盘112，封装载板本体11的第一表面上设置有保护层113，保护层113覆盖第一焊盘112，且保护层113对应第一焊盘112的位置处设置有通孔。
由于保护层113对应第一焊盘112的位置处设置有通孔，因此，在将封装器件20与封装载板本体11的第一表面连接时，封装器件20可以通过第一焊盘112与封装载板本体11进行连接，通过这样的设置，可以便于封装器件20将信号传输至封装载板本体11中，即封装器件20中的信号通过第一焊盘112传输至封装载板本体11。
另外，当封装载板本体11的第一表面设置有至少一个第一焊盘112时，在将封装器件20连接在封装载板本体11的第一表面上时，封装器件20可以与第一焊盘112连接。并且，至少一个第一焊盘112可以形成需要的电路，在封装载板本体11的第一表面上设置保护层113之后，并且保护层113在第一焊盘112的位置处设置有通孔，此时，保护层113不会阻碍第一焊盘112与封装器件20连接，并且保护层113还可以保护第一焊盘112形成的电路。也即是，通过设置第一焊盘112，可以便于封装器件20与封装载板本体11连接，通过设置保护层113，可以起到保护第一焊盘112形成的电路的作用。
需要说明的是，保护层113可以为液态光致阻焊剂，保护层113也可以称为绿油。
另外，为了进一步便于封装器件20与封装载板本体11的第一表面连接，在一些实施例中，如图3所示，封装器件20可以包括至少一个第二焊盘21，第二焊盘21与第一焊盘112连接。其中，第二焊盘21与第一焊盘112可以通过锡膏00焊接。
当封装器件20包括至少一个第二焊盘21时，此时可以通过第二焊盘21与第一焊盘112焊接，使得封装器件20与封装载板本体11的第一表面连接，即，通过在封装器件20上设置至少一个第二焊盘21，可以便于封装器件20与封装载板本体11的第一表面连接。
需要说明的是，在一些实施例中，如图3所示，封装结构还可以包括被动零件40，封装层30覆盖被动零件40，且被动零件40与封装载板本体11上的第一焊盘112通过锡膏00焊接。另外，图3中被动零件40只是一种示意图，并不代表实际的封装零件的形状。
另外，需要说明的是，在本发明实施例中，凸块12的高度可以在60微米-250微米之间，当然，凸块12的高度还可以根据实际需要进行设定，本发明实施例在此不做限定。并且，凸块12可以金属块，可选地，凸块12可以为铜块。
在本发明实施例中，由于封装器件包括至少一个第二焊盘，封装载板本体的第一表面设置至少一个第一焊盘，因此，可以通过第二焊盘与第一焊盘将封装器件连接在封装载板本体的第一表面，即通过第二焊盘和第一焊盘，便于封装器件连接在封装载板本体的第一表面。另外，由于封装载板本体的包括至少一层线路板，线路板包括至少一个导电件，导电件与凸块连接，而凸块与电路板连接，因此，封装器件中的信号可以通过至少一个导电件传输至封装载板本体中，封装载板本体通过凸块将信号传输至电路板中，即通过设置至少一个导电件和凸块，可以便于封装器件中的信号传输至电路板。另外，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
参照图4，示出了本发明实施例提供的一种封装结构的制作方法的流程图。如图4所示，该封装结构的制作方法包括：
步骤401：在金属板的第一表面上制作至少一个凸块。
其中，参照图5，示出了本发明实施例提供的一种金属板的第一表面的示意图。参照图6，示出了图5中A-A处的截面图。如图5和图6所示，在金属板的第一表面，可以采用半蚀刻工艺制作至少一个凸块12。此时，在金属板的第一表面上可以预先标定需要制作的凸块12的位置，之后采用半蚀刻工艺将除标定的需要制作的凸块12的位置之外的板面进行蚀刻，便可以得到至少一个凸块12。
在金属板的第一表面，还可以采用冲压工艺，在金属板的第一表面上制作至少一个凸块12。当然，还可以采用其他工艺在金属板的第一表面上制作至少一个凸块12，本发明实施例在此不做限定。
需要说明的是，金属板可以为铜板，当然金属板还可以为其它板，比如铝板，铁板等，本发明实施例在此不做限定。
步骤402：在凸块上制作封装载板本体。
其中，在一些实施例中，封装载板本体11可以包括至少一层线路板111，线路板111包括至少一个导电件1111，此时，参照图7，示出了本发明实施例提供的一种在凸块的示意图。参照图8，示出了本发明实施例提供的另一种凸块的示意图。如图7和图8所示，步骤402的实现方式可以为：在凸块12上压合保护膜121。在保护膜121上制作至少一层线路板111，得到封装载板本体11。
其中，在凸块12上压合保护膜121之后，可以避免在后续的工艺中，对凸块12造成伤害。保护膜121可以为Dry film(干膜)，当然，保护膜121还可以为其它膜，本发明实施例在此不做限定。
另外，在保护膜上制作至少一层线路板的实现方式可以为：参照图9，示出了本发明实施例提供的另一种凸块的示意图。如图9所示，在保护膜121上压合介质层122，在介质层122上制作至少一个通孔，在通孔中电镀导电件1111，形成一个线路板111。在封装载板本体包括多层线路板的情况下，重复执行压合介质层122，在介质层122上制作至少一个通孔，并在通孔中电镀导电件的步骤，直至线路板111的层数达到预设层数。其中，预设层数指的是实际需要的层数。预设层数可以为一层，两层等，对于预设层数的数量，本发明实施例在此不做限定。
其中，在介质层122上制作至少一个通孔，可以采用影像转移工艺，将需要在介质层122上开孔的位置标定，之后在标定的位置处采用蚀刻工艺，在标定的位置处开孔。
需要说明的是，每层线路板111均可以按照上述步骤制作，当线路板111的层数达到预设层数时，此时，可以停止上述步骤。
另外，在本发明实施例中，介质层122可以为PP(Polypropylene，聚丙烯)，介质层122还可以为其它材质，本发明实施例在此不做限定。在本发明实施例中，导电件1111可以为铜，当然导电件1111还可以为其它可导电的材料，本发明实施例在此不做限定。
步骤403：将封装器件连接在封装载板本体的第一表面，并在封装载板本体的第一表面设置封装层，封装层覆盖封装器件。
参照图10，示出了本发明实施例提供的一种封装器件连接在封装载板本体的第一表面的示意图。参照图11，示出了本发明实施例提供的一种封装载板本体的示意图。如图10所示，封装器件20可以包括至少一个第二焊盘21，将第二焊盘21与封装载板本体11的第一表面连接。由于封装载板本体11的第一表面为一层线路板，此时，可以将第二焊盘21与封装载板本体11的第一表面上的导电件1111焊接。
在将封装器件20连接在封装载板本体11的第一表面之后，此时，可以在封装载板本体11的第一表面再设置封装层30，使得封装层30覆盖封装器件20。表明已经将封装器件20封装在封装载板本体11的第一表面上。其中，封装层30可以为胶层。
另外，在将封装器件20连接在封装载板本体11的第一表面上时，为了便于将封装器件20连接在封装载板本体11的第一表面，在将封装器件20连接在封装载板本体11的第一表面之前，如图11所示，可以在封装载体的第一表面制作至少一个第一焊盘112，并在封装载板本体11的第一表面上制作保护层113，保护层113覆盖第一焊盘112，且保护层113在焊盘的位置处开有通孔。
此时，由于保护层113上开有通孔，因此，保护层113不会阻挡第一焊盘112，并且保护层113可以对第一焊盘112起到保护作用。其中，可以将第一焊盘112与第二焊盘21通过锡膏00焊接。
步骤404：将金属板的第二表面研磨，以露出凸块，得到封装结构。
参照图12，示出了本发明实施例提供的另一种封装器件封装在封装载板本体上的示意图。参照图13，示出了本发明实施例提供的另一种封装结构的示意图。如图11和图12所示，步骤404的实现方式可以为：将金属板的第二表面研磨，在将金属板的第二表面研磨之后，将保护膜121取出，使得凸块12露出。需要说明的是，在将保护膜121取出之后，便可以得到本发明实施例提供的封装结构。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构的第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
参照图14，示出了本发明实施例提供的另一种封装结构的制作方法，如图14所示，该封装结构的制作方法包括：
步骤1401：在金属板的第一表面上制作至少一个凸块。
其中，步骤1401的实现方式可以参考上述步骤401的实现方式，在此不再赘述。
步骤1402：在凸块上制作封装载板本体。
其中，步骤1402的实现方式可以参考上述步骤402的实现方式，在此不再赘述。
步骤1403：将金属板的第二表面研磨，以露出凸块。
其中，步骤1403的实现方式可以参考上述步骤1403的实现方式，在此不再赘述。
步骤1404：将封装器件连接在封装载板本体的第一表面，并在封装载板本体的第一表面设置封装层，封装层覆盖封装器件，得到封装结构。
其中，步骤1404的实现方式可以参考步骤404的实现方式，在此不再赘述。
需要说明的是，在本实施例中，由于先将金属板的第二表面研磨，以露出凸块，再将封装器件连接在封装载板本体的第一表面，因此，可以避免在将金属板的第二表面研磨之后，难以将保护膜取出的情况发生。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构的第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
参照图15，示出了本发明实施例提供的另一种封装结构的制作方法，该封装结构的制作方法包括：
步骤1501：将封装器件连接在封装载板本体的第一表面上，并在封装载板本体的第一表面设置封装层，封装层覆盖封装器件。
参照图16，示出了本发明实施例提供的一种封装载板本体的示意图。如图16所示，步骤1501的实现方式可以为：获取相关技术中的封装载板本体11，之后可以将封装器件20上的第二焊盘21与封装载板本体11上的第一焊盘112焊接，之后在封装载板本体11的第一表面上设置封装层30，并使得封装层30覆盖封装器件20。
需要说明的是，封装层30可以为胶层，也即是，可以用胶体将封装器件20封装在封装载板本体11的第一表面。
步骤1502：将封装载板本体的第二表面与金属板的第一表面上设置的至少一个凸块连接。
参照图17，示出了本发明实施例提供的另一种封装载板本体的示意图。如图17所示，步骤1502的实现方式可以为：可以获取一块金属板，且该金属板的第一表面上设置有至少一个凸块12，封装载板本体11的第二表面上设置有至少一个导电件1111，将导电件1111与凸块12通过锡膏00焊接。
步骤1503：将金属板的第二表面研磨，以露出凸块，得到封装结构。
参照图18，示出本发明实施例提供的另一种封装结构的示意图。如图18所示，可以将金属板的第二表面研磨，在将金属板的第二表面研磨之后，便可以使得凸块12露出。
需要说明的是，在本实施例中，通过获取相关技术中的封装载板本体11，之后将封装器件20封装在封装载板本体11的第一表面上，之后将封装载板本体11的第二表面与金属板的第一表面上的至少一个凸块12连接，最后将金属板的第二表面研磨，使得至少一个凸块12相互隔离。也即是，通过获取相关技术中的封装载板本体，之后利用相关技术中的封装载板本体制作本发明实施例提供的封装结构。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构的第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
图19为实现本发明各个实施例的一种电子设备的硬件结构示意图。该电子设备1900包括但不限于：射频单元1901、网络模块1902、音频输出单元1903、输入单元1904、传感器1905、显示单元1906、用户输入单元1907、接口单元1908、存储器1909、处理器1910、以及电源1911等部件。本领域技术人员可以理解，图19中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，电子设备包括但不限于手机、平板电脑、笔记本电脑、掌上电脑、车载终端、可穿戴设备、以及计步器等。
另外，该电子设备1900包括上述任一实施例中的封装结构，封装结构包括封装载板10、封装器件20和封装层30。
封装载板10包括封装载板本体11和至少一个凸块12。封装器件20与封装载板本体11的第一表面连接，封装层30设置在封装载板本体11的第一表面，且封装层30覆盖封装器件20。封装载板本体11的第二表面设置有至少一个凸块12，凸块12用于与电路板焊接。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构的第二表面与电路之间的锡膏融化之后能够被胶体阻挡，不会导致电路板短路。
应理解的是，本发明实施例中，射频单元1901可用于收发信息或通话过程中，信号的接收和发送，具体的，将来自基站的下行数据接收后，给处理器1910处理；另外，将上行的数据发送给基站。通常，射频单元1901包括但不限于天线、至少一个放大器、收发信机、耦合器、低噪声放大器、双工器等。此外，射频单元1901还可以通过无线通信系统与网络和其他设备通信。
电子设备通过网络模块1902为用户提供了无线的宽带互联网访问，如帮助用户收发电子邮件、浏览网页和访问流式媒体等。
音频输出单元1903可以将射频单元1901或网络模块1902接收的或者在存储器1909中存储的音频数据转换成音频信号并且输出为声音。而且，音频输出单元1903还可以提供与电子设备1900执行的特定功能相关的音频输出(例如，呼叫信号接收声音、消息接收声音等等)。音频输出单元1903包括扬声器、蜂鸣器以及受话器等。
输入单元1904用于接收音频或视频信号。输入单元1904可以包括图形处理器(Graphics Processing Unit，GPU)19041和麦克风19042，图形处理器19041对在视频捕获模式或图像捕获模式中由图像捕获装置(如摄像头)获得的静态图片或视频的图像数据进行处理。处理后的图像帧可以显示在显示单元1906上。经图形处理器19041处理后的图像帧可以存储在存储器1909(或其它存储介质)中或者经由射频单元1901或网络模块1902进行发送。麦克风19042可以接收声音，并且能够将这样的声音处理为音频数据。处理后的音频数据可以在电话通话模式的情况下转换为可经由射频单元1901发送到移动通信基站的格式输出。
电子设备1900还包括至少一种传感器1905，比如光传感器、运动传感器以及其他传感器。具体地，光传感器包括环境光传感器及接近传感器，其中，环境光传感器可根据环境光线的明暗来调节显示面板19061的亮度，接近传感器可在电子设备1900移动到耳边时，关闭显示面板19061和/或背光。作为运动传感器的一种，加速计传感器可检测各个方向上(一般为三轴)加速度的大小，静止时可检测出重力的大小及方向，可用于识别电子设备姿态(比如横竖屏切换、相关游戏、磁力计姿态校准)、振动识别相关功能(比如计步器、敲击)等；传感器1905还可以包括指纹传感器、压力传感器、虹膜传感器、分子传感器、陀螺仪、气压计、湿度计、温度计、红外线传感器等，在此不再赘述。
显示单元1906用于显示由用户输入的信息或提供给用户的信息。显示单元1906可包括显示面板19061，可以采用液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode,OLED)等形式来配置显示面板19061。
用户输入单元1907可用于接收输入的数字或字符信息，以及产生与电子设备的用户设置以及功能控制有关的键信号输入。具体地，用户输入单元1907包括触控面板19071以及其他输入设备19072。触控面板19071，也称为触摸屏，可收集用户在其上或附近的触摸操作(比如用户使用手指、触笔等任何适合的物体或附件在触控面板19071上或在触控面板19071附近的操作)。触控面板19071可包括触摸检测装置和触摸控制器两个部分。其中，触摸检测装置检测用户的触摸方位，并检测触摸操作带来的信号，将信号传送给触摸控制器；触摸控制器从触摸检测装置上接收触摸信息，并将它转换成触点坐标，再送给处理器1910，接收处理器1910发来的命令并加以执行。此外，可以采用电阻式、电容式、红外线以及表面声波等多种类型实现触控面板19071。除了触控面板19071，用户输入单元1907还可以包括其他输入设备19072。具体地，其他输入设备19072可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆，在此不再赘述。
进一步的，触控面板19071可覆盖在显示面板19061上，当触控面板19071检测到在其上或附近的触摸操作后，传送给处理器1910以确定触摸事件的类型，随后处理器1910根据触摸事件的类型在显示面板19061上提供相应的视觉输出。虽然在图19中，触控面板19071与显示面板19061是作为两个独立的部件来实现电子设备的输入和输出功能，但是在某些实施例中，可以将触控面板19071与显示面板19061集成而实现电子设备的输入和输出功能，具体此处不做限定。
接口单元1908为外部装置与电子设备1900连接的接口。例如，外部装置可以包括有线或无线头戴式耳机端口、外部电源(或电池充电器)端口、有线或无线数据端口、存储卡端口、用于连接具有识别模块的装置的端口、音频输入/输出(I/O)端口、视频I/O端口、耳机端口等等。接口单元1908可以用于接收来自外部装置的输入(例如，数据信息、电力等等)并且将接收到的输入传输到电子设备1900内的一个或多个元件或者可以用于在电子设备1900和外部装置之间传输数据。
存储器1909可用于存储软件程序以及各种数据。存储器1909可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器1909可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
处理器1910是电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或执行存储在存储器1909内的软件程序和/或模块，以及调用存储在存储器1909内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。处理器1910可包括一个或多个处理单元；可选的，处理器1910可集成应用处理器和调制解调处理器，其中，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器1910中。
电子设备1900还可以包括给各个部件供电的电源1911(比如电池)，可选的，电源1911可以通过电源管理系统与处理器1910逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。
另外，电子设备1900包括一些未示出的功能模块，在此不再赘述。
可选的，本发明实施例还提供一种电子设备，包括处理器110，存储器109，存储在存储器109上并可在所述处理器110上运行的计算机程序，该计算机程序被处理器110执行时实现上述封装结构的制作方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
本发明实施例还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述封装结构的制作方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。其中，所述的计算机可读存储介质，如只读存储器(Read-Only Memory，简称ROM)、随机存取存储器(Random AccessMemory，简称RAM)、磁碟或者光盘等。
参照图20，示出了本发明实施例提供的一种电路板结构的示意图。如图20所示，该电路板结构包括电路板50、塑封层60以及上述实施例中任一个实施例中的封装结构。
封装结构与塑封层60设置在电路板50的同一个表面上，且塑封层60覆盖封装结构。
其中，电路板50的表面上可以设置至少一个第三焊盘51，且电路板50的表面上还可以设置电路保护层52，电路保护层52覆盖第三焊盘51，在电路板50层在第三焊盘51的位置处设置通孔。此时，封装结构中的凸块便可以与电路板50上的第三焊盘51通过锡膏00焊接。
在本发明实施例中，通过将封装器件连接在封装载板本体的第一表面，封装层设置在封装载板本体的第一表面，且封装层覆盖封装器件，封装载板本体的第二表面设置至少一个凸块，凸块用于与电路板焊接，使得需要将封装结构封装在电路板上时，可以将凸块与电路板焊接，使得封装载板本体的第二表面与电路板之间的缝隙变大，便于在封装载板本体的第二表面与电路板之间的缝隙中填充胶体，使得在对已经封装在封装结构的电路板进行高温过炉时，封装结构第二表面与电路之间的锡膏00融化之后能够被胶体阻挡，不会导致电路板短路。
本发明实施例提供了一种电子设备，该电子设备包括上述实施例中提供的电路板结构。该电子设备包括但不局限于智能手机、平板电脑、笔记本电脑等。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
尽管已描述了本发明实施例的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制。

Claims (12)

1.一种封装结构，其特征在于，所述封装结构包括封装载板(10)、封装器件(20)和封装层(30)；
所述封装载板(10)包括封装载板本体(11)和至少一个凸块(12)；
所述封装器件(20)与所述封装载板本体(11)的第一表面连接，所述封装层(30)设置在所述封装载板本体(11)的第一表面，且所述封装层(30)覆盖所述封装器件(20)；
所述封装载板本体(11)的第二表面设置有至少一个凸块(12)，所述凸块(12)用于与电路板焊接。
2.根据权利要求1所述的封装结构，其特征在于，所述封装载板本体(11)包括至少一层线路板(111)；
所述线路板(111)包括至少一个导电件(1111)，靠近所述第二表面的线路板(111)上的导电件(1111)与所述凸块(12)连接。
3.根据权利要求2所述的封装结构，其特征在于，所述封装载板本体(11)的第一表面设置有至少一个第一焊盘(112)，所述封装载板本体(11)的第一表面上设置有保护层(113)，所述保护层(113)覆盖所述第一焊盘(112)，且所述保护层(113)对应所述第一焊盘(112)的位置处设置有通孔。
4.根据权利要求3所述的封装结构，其特征在于，所述封装器件(20)包括至少一个第二焊盘(21)，所述第二焊盘(21)与所述第一焊盘(112)连接。
5.一种封装结构的制作方法，其特征在于，所述封装结构的制作方法包括：
在金属板的第一表面上制作至少一个凸块；
在所述凸块上制作封装载板本体；
将封装器件连接在所述封装载板本体的第一表面，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件；
将所述金属板的第二表面研磨，以露出所述凸块，得到所述封装结构。
6.根据权利要求5所述的封装结构的制作方法，其特征在于，所述封装载板本体包括至少一层线路板，所述线路板包括至少一个导电件；
所述在所述凸块上制作封装载板本体，包括：
在所述凸块上压合保护膜；
在所述保护膜上制作所述至少一层线路板，得到所述封装载板本体。
7.根据权利要求6所述的封装结构的制作方法，其特征在于，所述在所述保护膜上制作所述至少一层线路板，包括：
在所述保护膜上压合介质层；
在所述介质层上制作至少一个通孔；
在所述通孔中电镀导电件，形成一个所述线路板。
8.根据权利要求5所述的封装结构的制作方法，其特征在于，在所述将封装器件连接在封装载板本体的第一表面之前，所述封装结构的制作方法还包括：
在所述封装载体的第一表面制作至少一个第一焊盘，并在所述封装载板本体的第一表面上制作保护层，所述保护层覆盖所述第一焊盘，且所述保护层在所述第一焊盘的位置处开有通孔。
9.一种封装结构的制作方法，其特征在于，所述封装结构的制作方法包括：
在金属板的第一表面上制作至少一个凸块；
在所述凸块上制作封装载板本体；
将所述金属板的第二表面研磨，以露出所述凸块；
将封装器件连接在所述封装载板本体的第一表面，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件，得到所述封装结构。
10.一种封装结构的制作方法，其特征在于，所述封装结构的制作方法包括：
将封装器件连接在封装载板本体的第一表面上，并在所述封装载板本体的第一表面设置封装层，所述封装层覆盖所述封装器件；
将所述封装载板本体的第二表面与金属板的第一表面上设置的至少一个凸块连接；
将金属板的第二表面研磨，以露出所述凸块，得到所述封装结构。
11.一种电路板结构，其特征在于，所述电路板结构包括电路板、塑封层以及权利要求1-4中任一项所述的封装结构；
所述封装结构与所述塑封层设置在所述电路板的同一个表面上，且所述塑封层覆盖所述封装结构。
12.一种电子设备，其特征在于，所述电子设备包括权利要求11中所述的电路板结构。
CN202010131638.4A 2020-02-28 2020-02-28 封装结构、制作方法、电路板结构及电子设备 Pending CN111326494A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010131638.4A CN111326494A (zh) 2020-02-28 2020-02-28 封装结构、制作方法、电路板结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010131638.4A CN111326494A (zh) 2020-02-28 2020-02-28 封装结构、制作方法、电路板结构及电子设备

Publications (1)

Publication Number Publication Date
CN111326494A true CN111326494A (zh) 2020-06-23

Family

ID=71171324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010131638.4A Pending CN111326494A (zh) 2020-02-28 2020-02-28 封装结构、制作方法、电路板结构及电子设备

Country Status (1)

Country Link
CN (1) CN111326494A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080188037A1 (en) * 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20090305466A1 (en) * 2006-12-19 2009-12-10 Ji-Yong Lee Method of manufacturing semiconductor package
US20110215448A1 (en) * 2010-03-02 2011-09-08 Cho Namju Integrated circuit package system with package stacking and method of manufacture thereof
US20160276236A1 (en) * 2015-03-20 2016-09-22 Amkor Technology, Inc. Method of forming a molded substrate electronic package and structure
CN110739229A (zh) * 2018-07-19 2020-01-31 台湾积体电路制造股份有限公司 芯片封装体结构的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090305466A1 (en) * 2006-12-19 2009-12-10 Ji-Yong Lee Method of manufacturing semiconductor package
US20080188037A1 (en) * 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20110215448A1 (en) * 2010-03-02 2011-09-08 Cho Namju Integrated circuit package system with package stacking and method of manufacture thereof
US20160276236A1 (en) * 2015-03-20 2016-09-22 Amkor Technology, Inc. Method of forming a molded substrate electronic package and structure
CN110739229A (zh) * 2018-07-19 2020-01-31 台湾积体电路制造股份有限公司 芯片封装体结构的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备
CN111954391B (zh) * 2020-08-26 2021-09-14 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Similar Documents

Publication Publication Date Title
CN111459330B (zh) 一种电子设备及压力按键操作方法
CN107396275B (zh) 一种振幅检测装置、方法及移动终端
US20220413448A1 (en) Electronic device and control method
CN110621122A (zh) 多层电路板的制作方法、多层电路板和电子设备
CN108762573A (zh) 一种触摸屏、触控压力检测方法及终端
CN110023877B (zh) 一种组装方法及终端
CN111326494A (zh) 封装结构、制作方法、电路板结构及电子设备
CN111162753B (zh) 晶体振荡装置、射频模组和电子设备
CN107624004A (zh) 一种印刷电路板的贴合方法及一种印刷电路板
CN108229374B (zh) 指纹模组、指纹模组的制作方法以及电子装置
CN110036539B (zh) 一种带usb端口的设备
CN108052228A (zh) 一种显示模组、显示模组的制作方法及移动终端
CN209168870U (zh) 被动器件、集成电路及终端
CN207783275U (zh) 电路板组件及具有其的电子装置
CN107547985B (zh) 移动终端的主板、pcb及麦克风
CN110996497A (zh) 柔性线路板及终端设备
CN111403792A (zh) 电池、电池的制作方法及电子设备
CN110213905B (zh) 一种组装电路板的封装方法、组装电路板及终端
CN111403793A (zh) 电池、电池的制作方法及电子设备
EP3550810B1 (en) Electronic device
CN108111720A (zh) 电子设备的摄像头及具有其的电子设备
CN115019655B (zh) 显示面板及其制备方法
CN213403626U (zh) 电路板及移动终端
CN108174063A (zh) 摄像头及具有其的电子设备
CN218385223U (zh) 芯片堆叠结构及智能终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200623

RJ01 Rejection of invention patent application after publication