JP7304145B2 - リードフレーム、半導体装置及びリードフレームの製造方法 - Google Patents

リードフレーム、半導体装置及びリードフレームの製造方法 Download PDF

Info

Publication number
JP7304145B2
JP7304145B2 JP2018209997A JP2018209997A JP7304145B2 JP 7304145 B2 JP7304145 B2 JP 7304145B2 JP 2018209997 A JP2018209997 A JP 2018209997A JP 2018209997 A JP2018209997 A JP 2018209997A JP 7304145 B2 JP7304145 B2 JP 7304145B2
Authority
JP
Japan
Prior art keywords
lead
plating layer
lead frame
plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018209997A
Other languages
English (en)
Other versions
JP2020077747A (ja
Inventor
真太郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018209997A priority Critical patent/JP7304145B2/ja
Priority to US16/668,078 priority patent/US11791250B2/en
Publication of JP2020077747A publication Critical patent/JP2020077747A/ja
Application granted granted Critical
Publication of JP7304145B2 publication Critical patent/JP7304145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、リードフレーム、半導体装置及びリードフレームの製造方法に関する。
薄型の半導体装置として、ＦＣ（Flip Chip）－ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置が知られている。ＦＣ－ＱＦＮ型の半導体装置では、リードフレームの載置面に載置した半導体素子が封止樹脂によって封止され、載置面とは反対側に位置する封止樹脂の裏面からリード部の一部が露出している。
このようなＦＣ－ＱＦＮ型の半導体装置の製造工程では、まず、金属基板に対してエッチング加工を行うことで、各半導体素子に対応する領域がマトリクス状に配置されたリードフレームを得る。リードフレームでは、各半導体素子に対応する領域がコネクティングバーによって区画されている。このコネクティングバーは、ソーイングバーとも呼称される。コネクティングバーには、各半導体素子の周囲に配置される複数のリード部が連結されている。
続いて、ＦＣ－ＱＦＮ型の半導体装置の製造工程では、半導体素子上にＣｕピラーが配置され、その先端にはんだが塗布される。そして、Ｃｕピラーの先端にはんだが塗布された半導体素子を反転してリードフレームに搭載し、はんだを溶融させて半導体素子とリードフレームとを接合する。続いて、封止樹脂を用いて半導体素子を封止するモールディングが行われる。その後、封止樹脂及びコネクティングバーをソーイングブレードで切断して、各半導体素子を分離するソーイング加工が行われる。
ＦＣ－ＱＦＮ型の半導体装置の製造工程における半導体素子とリードフレームとの接合では、半導体素子を反転してリードフレームに搭載した後にリフローが行われる。その際、リードフレーム面がＣｕで形成されていると、はんだがリードフレーム上で濡れ拡がらず、半導体素子が移動して位置が安定しないことが考えられる。そこで、接合性の向上と、チップ位置ずれ対策として、接合面にはんだが濡れやすいＡｇめっきを配設し、Ａｇめっきの周囲にはんだが濡れない酸化Ｃｕ処理を施す技術が提供されている。
特開２００４－３４９４９７号公報 特開２００４－３３２１０５号公報
しかしながら、接合面に部分的にめっき層を形成する処理は、エッチングなどでリードフレームの形状を成形した後に行われる。そのため、端子とめっき層の領域に位置ずれが生じる可能性がある。さらに、めっき層がリードフレーム端面付近に配置される場合、位置ずれによるめっき欠けが生じるおそれがある。
開示の技術は、上記に鑑みてなされたものであって、めっき層の欠けを抑えたリードフレーム、半導体装置及びリードフレームの製造方法を提供することを目的とする。
本願の開示するリードフレーム、半導体装置及びリードフレームの製造方法の一つの態様において、リードフレームは、リード部及び以下の各部を有する。めっき層は、前記リード部の半導体素子の接続領域に設けられる。凹部は、前記リード部の前記めっき層の周囲に設けられる。酸化層は、前記リード部の前記凹部を含む表面に設けられる。
１つの側面では、本発明は、めっき層の欠けを抑えることができる。
図１は、リードフレームの概略平面図である。 図２は、単位リードフレームの平面図である。 図３は、リードの内側端部を拡大した図である。 図４は、図２におけるリードフレームのＩＶ－ＩＶ断面図である。 図５は、図３のリードフレームのＶ－Ｖ断面図である。 図６は、実施例に係るリードフレームを用いて作成された半導体装置の断面図である。 図７は、半導体装置の半導体素子のリードとの接合部分の拡大図である。 図８Ａは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｂは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｃは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｄは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｅは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｆは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｇは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｈは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｉは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｊは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｋは、実施例に係るリードフレームの製造方法を示す断面図である。 図８Ｌは、実施例に係るリードフレームの製造方法を示す断面図である。 図９は、めっきレジストの除去を説明するための図である。 図１０は、めっきレジストの層が形成された状態のリードフレームにおけるめっき層部分の拡大断面図である。 図１１は、めっきレジスト除去後のリードフレーム上におけるめっき層部分の拡大断面図である。 図１２Ａは、実施例に係る半導体装置の製造方法を示す断面図である。 図１２Ｂは、実施例に係る半導体装置の製造方法を示す断面図である。 図１２Ｃは、実施例に係る半導体装置の製造方法を示す断面図である。 図１３は、接合面が円形のＣｕピラーと四角形のめっき層との接合状態を表す図である。 図１４Ａは、リードの幅方向の外縁まで届くめっき層の一例の図である。 図１４Ｂは、リードの幅方向の外縁まで届くめっき層の一例の図である。
以下に、本願の開示するリードフレーム、半導体装置及びリードフレームの製造方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示するリードフレーム、半導体装置及びリードフレームの製造方法が限定されるものではない。
［実施例］
［リードフレームの構成］
図１は、リードフレームの概略平面図である。図１に示すように、リードフレーム１は、平面視略矩形状の基板フレーム２を有する。基板フレーム２の材料としては、例えば銅（Ｃｕ）、Ｃｕをベースにした合金、鉄－ニッケル（Ｆｅ－Ｎｉ）又はＦｅ－Ｎｉをベースにした合金等を用いることができる。基板フレーム２の厚さは、例えば０．０５～０．２５ｍｍ程度とすることができる。
基板フレーム２には、複数の樹脂封止領域３が分離して画定される。本実施例では、基板フレーム２は、３つの樹脂封止領域３を有する。各樹脂封止領域３には、単位リードフレーム１００がマトリクス状に複数個連設して形成される。本実施例では、各樹脂封止領域３は、５×５の単位リードフレーム１００を含む。この単位リードフレーム１００は、最終的に半導体素子が搭載されて個々の半導体装置（パッケージ）として切り出されるものである。なお、各樹脂封止領域３の外周には、長手方向（図中の左右方向）に延在されるレール部４と、幅方向（図中の上下方向）に延在されるレール部５とが形成される。また、半導体装置の組み立てを行う際には、各単位リードフレーム１００に半導体素子が搭載された後、各樹脂封止領域３毎に一括モールディング方式により樹脂封止が行われる。
図２は、単位リードフレーム１００の平面図である。以下の説明では、単位リードフレーム１００を単にリードフレーム１００という。なお、以下の説明において、「表面」とは、後述する半導体素子２１を載置するための載置面側に位置する面を示し、「裏面」とは、半導体素子２１を載置するための載置面とは反対側に位置する面を示す。
リードフレーム１００は、フレーム部１０１及びフレーム部１０１に支持された複数のリード１０２を含む。フレーム部１０１は、四角形枠状に形成される。リード１０２は、フレーム部１０１と直交してフレーム部１０１の内側に向かって延びるように形成される。リード１０２は、切断線Ｌ１にて切断され半導体装置における部材の１つとなる。
リード１０２は、内側端部にめっき層２３を有する。図３は、リードの内側端部を拡大した図である。めっき層２３は、リード１０２に半導体素子２１を実装するために設けられる。めっき層２３としては、例えば、銀（Ａｇ）めっきを用いることができる。なお、めっき層２３として、例えば、ニッケル（Ｎｉ）めっき、パラジウム（Ｐｄ）めっき又は金（Ａｕ）めっきを用いてもよい。他にも、めっき層２３は、例えば、Ｎｉめっき層とＡｇめっき層を重ねて形成されるなど、複数のめっき層により形成されてもよい。例えば、リード１０２側からから順にＮｉめっき層とＡｕめっき層とを積層してめっき層２３としてもよい。また、リード１０２側から順にＮｉめっき層とＰｄめっき層とＡｕめっき層とを積層してめっき層２３としてもよい。さらに、めっき層２３の周囲には凹部２４が形成される。
図４は、図２におけるリードフレームのＩＶ－ＩＶ断面図である。図４に示すように、リード１０２は、金属板である基材２６を有する。基材２６は、導電性を有する。基材２６の材料は、例えば、銅（Ｃｕ）、Ｃｕ合金、又は鉄とニッケルの合金である４２アロイなどの金属を用いることができる。
基材２６は、図２に示すフレーム部１０１から中央部に向かって延びる長手方向の中央部付近が裏面側から薄く形成される。ここで、本実施例では、基材２６の裏面側に段差が付くように形成したが、これに限らず、例えば、基材２６の裏面を削らなくてもよいし、裏面全てを削ってもよい。
リード１０２は、基材２６における図２におけるリードフレーム１００の中央に向かう先端部付近の領域にめっき層２３が形成される。また、リード１０２は、めっき層２３の周囲に基材２６の表面を凹ませた凹部２４を有する。さらに、リード１０２は、表面側のめっき層２３を除く領域に酸化層２５を有する。酸化層２５は、凹部２４の領域にも形成される。酸化層２５は、例えば、酸化銅の皮膜である。
図５は、図３のリードフレームのＶ－Ｖ断面図である。本実施例では、めっき層２３の領域は円形であり、且つ凹部２４もめっき層２３の周囲を囲む環状の形状である。そのため、図５に示すＶ－Ｖ断面は、図４のめっき層２３の近傍を拡大した図と同様となる。図５に示すように、凹部２４は、断面が半円状の曲面である。そして、めっき層２３の周囲の凹部２４の全面を含む領域に酸化層２５が形成される。
［半導体装置の構成］
次に、図６を参照して、本実施例に係るリードフレーム１００を用いて作成された半導体装置２００について説明する。図６は、実施例に係るリードフレームを用いて作成された半導体装置の断面図である。図６は、リード１０２に半導体素子２１を搭載した状態の半導体装置２００の図２におけるＩＶ－ＩＶ断面と同じ位置の断面を表す。
半導体素子２１は、例えば、集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等である。半導体素子２１は電極であるＣｕピラー２２を有する。Ｃｕピラー２２は、例えば、めっき層２３と同様の平面形状を有する。そして、Ｃｕピラー２２は、はんだ３０を介してリード１０２のめっき層２３に接続される。はんだ３０は、例えば、はんだボールを用いることができる。
ここで、図７に示すように、めっき層２３の周囲には、酸化層２５が形成される。図７は、半導体装置の半導体素子のリードとの接合部分の拡大図である。酸化層２５は、はんだ３０が濡れにくい。そのため、リード１０２において、めっき層２３の周囲が酸化層２５により覆われることで、はんだ３０の必要以上の広がり（ブリードアウト）を抑えることができる。
図６に戻って説明を続ける。半導体素子２１及びリード１０２は、封止樹脂２７により覆われる。封止樹脂２７としては、例えばエポキシ樹脂やシリコーン樹脂等を用いることが可能である。各リード１０２の外部端子部２８は、半導体装置２００の裏面において封止樹脂２７から露出する。各リード１０２の外部端子部２８は、半導体装置２０の外装となる外装めっき層２９によって覆われる。
［リードフレームの製造方法］
次に、図２に示すリードフレーム１００の製造方法について、図８Ａ～８Ｋを参照して説明する。図８Ａ～８Ｋは、実施例に係るリードフレームの製造方法を示す断面図である。
まず、図８Ａに示すように、平板状の金属基板４１を準備する。金属基板４１の材料としては、銅や銅合金、Ｒｅ－Ｎｉ合金等からなる金属を使用することができる。
次に、図８Ｂに示すように、金属基板４１の表面全体及び裏面全体にそれぞれ感光性レジスト４２ａ及び４３ａを形成する。例えば、感光性レジスト４２ａ及び４３ａは、金属基板４１にドライフィルムレジストと呼ばれるフィルム上のレジストを張り付けることで形成される。また他にも、ドライフィルムレジストに代えて液状のレジスト剤を塗布及び完成させることで、感光性レジスト４２ａ及び４３ａを形成してもよい。
次に、図８Ｃに示すように、所定のパターンを有するフォトマスク４４及び４５を用いて、感光性レジスト４２ａ、４３ａを露光する。
次に、図８Ｄに示すように、露光された感光性レジスト４２ａ及び４３ａを現像することによって、所定の開口部を有するレジスト層４２及び４３を形成する。具体的には、金属基板４１の表面側において、貫通エッチング加工が施される部分に開口部４２ｂが形成される。また、金属基板４１の表面側において、ハーフエッチング加工が施され凹部２４が形成される部分に開口部４２ｃが形成される。一方、金属基板４１の裏面側において、貫通エッチング加工が施される部分及びハーフエッチング加工が施される部分に開口部４３ｂが形成される。
次に、図８Ｅに示すように、レジスト層４２及び４３をマスク（耐腐食マスク）として金属基板４１に腐蝕液でエッチングを施すことで基材２６を生成する。腐蝕液は、使用する金属基板４１の材質に応じて適宜選択することができる。例えば、金属基板４１として銅を用いる場合、塩化第二鉄水溶液や塩化第二銅水溶液等が使用される。金属基板４１のエッチングは、例えば、金属基板４１の表面及び裏面に腐食液をスプレーで吹き付けることによって、行われる。これにより、複数のリード１０２を有する基材２６が形成される。また、リード１０２が形成される際に、基材２６の表面側から凹む凹部２４か形成される。ここで、開口部４２ｃの大きさが小さいため、腐食液が供給される量が開口部４２ｂに比べて少なくなる。そのため、凹部２４は、基材２６の裏面側に貫通しない程度のハーフエッチングにより形成される。この凹部２４は、リード１０２の形成と同時に行われるため、リード１０２に対する位置ずれが発生せずに、所望の位置に形成される。
次に、図８Ｆに示すように、レジスト層４２層４３を剥離して除去する。
次に、図８Ｇに示すように、液レジストに図８Ｆの状態のリードフレーム１００を漬け込み、凹部２４を含む領域にめっきレジスト６４ａを塗布し、乾燥させる。めっきレジスト６４ａは、ネガ型のレジストであり、露光された部分が残る。
次に、図８Ｈに示すように、凹部２４で囲われた領域を覆うフォトマスク４７を用いて、めっきレジスト４６ａを露光する。
次に、図８Ｉに示すように、露光されためっきレジスト４６ａを現像することによって、凹部２４で囲われた領域を露出させる開口部４６ｂを有するめっきレジスト層４６を形成する。
次に、図８Ｊに示すように、開口部４６ｂで露出した基材２６の表面にめっき層２３を形成する。めっき層２３は、例えば、基材２６からの給電による電解めっき法により形成される。なお、電解めっき法に代えて、無電解めっき法により形成してもよい。
次に、図８Ｋに示すように、めっきレジスト層４６を剥離して除去する。
次に、図８Ｌに示すように、基材２６の表面に酸化層２５を形成する。酸化層２５は、基材２６の表面の酸化処理により得ることができる。この酸化処理は、めっき層２３に反応しない酸化処理である。例えば、酸化処理としては、黒化処理液中にリードフレーム１００を浸漬して陽極酸化処理を行う強制酸化処理を用いることができる。この場合、リードフレーム１００の表面側と裏面側とで表面側を陽極にして裏面側を陰極にすることで裏面の酸化を抑えて表面を酸化することができる。また、黒化処理液を、リードフレーム１００に吹き付けることで酸化処理を行ってもよい。他にも、酸化させない領域にフィルムを張るなどして所定の領域を酸化するなどの方法を用いることができる。また、この酸化処理においては、基材２６の表面のみが酸化されてもよいし、基板２６の表面及び側面が酸化されてもよい。
黒化処理液は、例えば、強アルカリ化合物と酸化剤の混合液である。強アルカリ化合物としては、例えば、水酸化ナトリウム、水酸化カリウム等を用いることができ、これらの単体、又は２種以上を混合して用いることができる。酸化剤としては、例えば、亜塩素酸ナトリウム等を用いることができる。なお、任意の添加物を追加的に用いることもできる。黒化処理液としては、例えば、亜塩素酸ナトリウム（ＮａＣｌＯ２）を０～１００ｇ／Ｌ、水酸化ナトリウム（ＮａＯＨ）を５～６０ｇ／Ｌ、リン酸三ナトリウム（Ｎａ３ＰＯ４）を０～２００ｇ／Ｌ、含むものを用いることができる。処理条件としては、例えば、溶温を約５０～８０度とし、処理時間を約１秒間～２０秒間とし、陰極電流密度を約０．２～１０Ａ／ｃｍ２とすることができる。
これにより、リード１０２を有するリードフレーム１００が製造される。
ここで、図９を参照して、凹部２４に囲われた領域のめっきレジストの除去について詳細に説明する。図９は、めっきレジストの除去を説明するための図である。
状態６１は、めっきレジスト４６ａが基材２６の表面に形成された状態である。状態６１は、図８Ｇに示す状態である。そして、状態６２に示すように凹部２４に囲われた領域を覆うフィルムやガラスで形成されたフォトマスク４７を配置する。この状態が、図８Ｈに示す状態である。
ここで、フォトマスク４７は、凹部２４の外周で囲われた領域よりも小さく、且つ、凹部２４の内周で囲われた領域よりも大きいサイズである。具体的には、フォトマスク４７は、めっき層２３を形成することを所望する領域に対して、いずれの方向にもフォトマスク４７を配置する装置の位置ずれの能力の２倍以上の幅の余裕を有することが好ましい。例えば、フォトマスク４７を配置する装置において最大５０μｍの位置ずれが発生するのであれば、本実施例の場合、フォトマスク４７は直径が凹部２４の内周で囲われた円形領域の直径よりも１００μｍ大きいことが好ましい。すなわち、フォトマスク４７と凹部２４の内周で囲われた円形領域との中心が一致した場合、フォトマスク４７は、凹部２４の内周から５０μｍ突き出す状態となる。
また、凹部２４のサイズは、内周から外周までの距離がフォトマスク４７を配置する装置の位置ずれの能力の２倍以上であることが好ましい。すなわち、フォトマスク４７は、凹部２４の外周と内周の間の半分の位置までの大きさを有してもよい。また、凹部２４は、深いほど好ましい。ただし、凹部２４の深さは、基材２６の板厚に応じて決まり、およそ板厚の５０％程度である。
そして、フォトマスク４７で凹部２４の内周で囲われた領域を覆った状態で光を当てて露光すると状態６２のようになる。この時、フォトマスク４７と凹部２４の外周との間に照射された光は、回析や屈折が発生し、また、凹部２４の表面で反射することで、フォトマスク４７と凹部２４の内周の間の直接光が照射されない領域も露光する。これにより、状態６３で示すように、フォトマスク４７が接していた凹部２４の内周で囲われた領域以外の部分をほとんど露光することができ、フォトマスク４７が接していた凹部２４の内周で囲われた領域のめっきレジスト４６ａを主に除去できる。これにより、状態６３に示すように、凹部２４の内周で囲われた領域を露出させる開口部４６ｂを有するめっきレジスト４６が形成される。この状態が、図８Ｉで示す状態である。
次に、状態６３となったリード１０２にめっき層２３を形成すると、図１０に示すようにめっきレジスト４６の開口部４６ｂの位置にめっき層２３を形成することができ、リード１０２上の所望の位置にめっき層２３を形成することができる。図１０は、めっきレジストの層が形成された状態のリードフレームにおけるめっき層部分の拡大断面図である。これは、図８Ｊで示す状態である。
そして、図１０に示す状態のリード１０２からめっきレジストを除去することで、図１１に示すように、リード１０２上の所望の位置にめっき層２３が形成されたリード１０２を生成することができる。図１１は、めっきレジスト除去後のリードフレーム上におけるめっき層部分の拡大断面図である。これは、図８Ｋで示す状態である。
［半導体製造装置の製造方法］
図６に示した半導体装置２００の製造方法について、図１２Ａ～１２Ｃを参照して説明する。図１２Ａ～１２Ｃは、実施例に係る半導体装置の製造方法を示す断面図である。
図１２Ａに示す工程では、リード１０２に半導体素子２１を実装する。リードフレーム１００のめっき層２３又は半導体素子２１の電極であるＣｕピラー２２の少なくとも一方にはんだ３０を付着させる。なお、はんだボールを用いてはんだ３０を付着させるようにしてもよい。次に、半導体素子２１はＣｕピラー２２が下になるように反転させられる。そして、めっき層２３とＣｕピラー２２とを位置合わせした後、リフロー処理によって溶融したはんだ１３が硬化することにより、半導体素子２１がリード１０２に接続される。この処理は、フリップチップボンディングと呼ばれる。
ここで、本実施例に係るリードフレーム１００では、リード１０２に対する位置ずれの発生し難い凹部２４の内周の領域にめっき層２３が形成される。そのため、めっき層２３とＣｕピラー２２とを結合する際に、双方に十分な結合面を確保することができ、確実に半導体素子２１とリード１０２とを接合することができる。
図１２Ｂに示す工程では、リード１０２の一部と半導体素子２１とを覆う封止樹脂２７を形成する。封止樹脂２７は、例えば、トランスファモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いて形成される。この状態で、リード１０２の外部端子部２８が、封止樹脂２７から露出する。
図１２Ｃに示す工程では、リード１０２の封止樹脂２７から露出する外部端子部２８に外装めっき層２９を形成する。この外装めっき層２９は、例えば、スズめっきである。外装めっき層２９は、例えば、電解めっき法又は無電解めっき法により形成される。そして、個片化処理において切断線Ｌ１にて個片化されることで、図６に示す半導体装置２００が得られる。
以上に説明したように、本実施例に係るリードフレームは、めっき層を形成する所望領域の周囲に凹部を有する基板にめっきレジストが塗布され、所望領域よりも大きいマスクで所望領域を覆い露光が行われることで、所望領域のめっきレジストが除去されてそこにめっき層が形成される。これにより、めっき層を所望の位置に形成することができる。特にめっきをする所望領域の周りに凹部を設けることで、確実に所望領域にめっきを施すことができる。
また、めっき層の周囲に酸化層を配置することで、めっき層とリードを結合するハンダの濡れ拡がりが抑制できる。これにより、リードの電極とリードとを結合する際の位置ずれを抑制でき、確実に接合することができる。
さらに、凹部の底面を曲面にすることで、機械の位置ずれ精度を考慮して所望領域よりもサイズの大きいマスクを配置しても、反射などによりマスクの影の部分まで露光することができ、所望領域以外の部分に確実に酸化層を形成することができる。
また、本実施例では、銅でできたリードの所望領域上に例えば銀めっきを施す。これにより、はんだの濡れを所望領域に広げることができ、ＩＣチップなどの電子部品をリードに確実に接合することができる。
（変形例）
なお、上記実施例は、以下の態様で実施してもよい。なお、以下の説明では、上述した実施例と同様の部材については同じ符号を付し、説明の一部またはすべてを省略する場合がある。
上述した実施例では、Ｃｕピラー２２のはんだ付けされる面の形状が円形であることを想定して説明したが、Ｃｕピラー２２は、他の形状でもよい。例えば、Ｃｕピラー２２は、楕円形や四角形であってもよい。その場合、めっき層２３は、Ｃｕピラー２２と同型であることが好ましい。
また、はんだ３０がある程度流れることを許容できる場合であれば、めっき層２３は、Ｃｕピラー２２よりもはんだ３０の流れが許容できる範囲で大きくてもよい。
さらに、Ｃｕピラー２２がめっき層２３に含まれる大きさであり、且つ、はんだ３０の流れが許容できる範囲サイズの差であれば、Ｃｕピラー２２とめっき層２３との形状が異なってもよい。例えば、図１３に示すように、Ｃｕピラー２２の接続面が円形である場合に、めっき層２３がその円形を含む大きさの四角形の形状であってもよい。図１３は、接合面が円形のＣｕピラーと四角形のめっき層との関係を表す図である。
さらに、上述した実施例では、めっき層２３が、リード１０２の表面に含まれるサイズの場合で説明したが、めっき層２３は、リード１０２の幅方向、すなわち図２においてフレーム部１０１から中心に向かう方向に直交する方向でリード１０２の外縁まで届いてもよい。例えば、図１４Ａに示すように、めっき層２３がリード１０２の幅方向の両サイドに届く形状でもよい。その場合、凹部２４はリード１０２の幅方向に貫通する形状となる。また、図１４Ｂに示すように、凹部２４は直線で形成され、めっき層２３がリード１０２の幅方向の両サイドに届く四角形状であってもよい。図１４Ａ及び１４Ｂは、リードの幅方向の外縁まで届くめっき層の一例の図である。
以上に説明したように、めっき層とリードの電極の接合面の形状が円形でない場合や、リードの外縁までめっき層が届く場合であっても、凹部を設けることでめっき層を所望の位置に形成することができる。また、めっき層の周囲に酸化層を配置することで、めっき層とリードを結合するハンダの濡れ拡がりが抑制できる。これにより、リードの電極とリードとを結合する際の位置ずれを抑制でき、確実に接合することができる。
また、めっき層とリードの電極の接合面とが異なる形状を有する場合であっても、はんだの流れる量が許容範囲であれば、確実に接合することができる。
１ リードフレーム
２１ 半導体素子
２２ Ｃｕピラー
２３ めっき層
２４ 凹部
２５ 酸化層
３０ はんだ
１００ 単位リードフレーム
１０２ リード
２００ 半導体装置

Claims (10)

  1. 第１部分と前記第１部分よりも薄い第２部分とを有するリード部と、
    前記リード部の前記第２部分に位置する半導体素子の接続領域に設けられ、前記リード部の幅方向の両側まで延びるめっき層と、
    前記リード部の前記第２部分上において前記めっき層を挟んで互いに対向し、前記リード部を幅方向に貫通する一対の凹部と、
    前記リード部の前記一対の凹部を含む表面に設けられた酸化層と
    を備え、
    前記めっき層の外周は、円弧状であり、
    前記一対の凹部の各々は、前記リード部の幅方向に垂直な断面において、底面が曲面状であり、
    前記一対の凹部の各々の内周は、円弧状であり且つ平面視で前記めっき層の外周と重なる位置に位置する
    ことを特徴とするリードフレーム。
  2. 前記一対の凹部は、前記めっき層の周囲を囲うことを特徴とする請求項１に記載のリードフレーム。
  3. 前記リード部は、銅を材料とし、
    前記めっき層は、銀を材料とする
    ことを特徴とする請求項１又は２に記載のリードフレーム。
  4. 前記酸化層は、前記リード部の材料となる金属の酸化物からなることを特徴とする請求項１～３のいずれか一つに記載のリードフレーム。
  5. 第１部分と前記第１部分よりも薄い第２部分とを有するリード部と、
    前記リード部の前記第２部分に位置する半導体素子の接続領域に設けられ、前記リード部の幅方向の両側まで延びるめっき層と、
    前記リード部の前記第２部分上において前記めっき層を挟んで互いに対向し、前記リード部を幅方向に貫通する一対の凹部と、
    前記リード部の前記一対の凹部を含む表面に設けられた酸化層と、
    前記めっき層にはんだにより端子が接続された半導体素子と、
    前記リード部及び前記半導体素子を被覆する封止樹脂と
    を備え、
    前記めっき層の外周は、円弧状であり、
    前記一対の凹部の各々は、前記リード部の幅方向に垂直な断面において、底面が曲面状であり、
    前記一対の凹部の各々の内周は、円弧状であり且つ平面視で前記めっき層の外周と重なる位置に位置する
    ことを特徴とする半導体装置。
  6. リードと、前記リードの半導体素子の接続領域の周囲に設けられた凹部とを形成する第１工程と、
    前記接続領域にめっき層を形成する第２工程と、
    前記リードの前記凹部を含む表面に酸化層を形成する第３工程と
    を備え、
    前記第１工程は、
    金属基板に、エッチングレジスト層を形成する工程と、
    前記エッチングレジスト層をマスクとして前記金属基板にハーフエッチングを施すことにより、前記金属基板における所定領域の隣接領域に凹部を有する前記リードを形成する工程と、
    前記金属基板から前記エッチングレジスト層を除去する工程とを含み、
    前記第２工程は、
    前記リードの前記凹部及び前記所定領域を含む領域にめっきレジストを形成する工程と、
    前記所定領域よりも面積が大きいマスクで所定領域を覆い前記めっきレジストを露光し次いで現像することで、前記所定領域のめっきレジストを除く工程と、
    前記所定領域にめっき層を形成する工程とを含み、
    前記第３工程は、
    前記リードから前記めっきレジストを除去する工程と、
    前記凹部を含み且つ前記所定領域を除く前記リード上の領域に酸化層を形成する工程とを含む
    ことを特徴とするリードフレームの製造方法。
  7. 前記凹部は、底面が曲面状であることを特徴とする請求項６に記載のリードフレームの製造方法。
  8. 前記凹部は、前記めっき層の全周を囲うことを特徴とする請求項６又は７に記載のリードフレームの製造方法。
  9. 前記リードは、銅を材料とし、
    前記めっき層は、銀を材料とする
    ことを特徴とする請求項６～８のいずれか一つに記載のリードフレームの製造方法。
  10. 前記第３工程は、前記リードの基材となる金属を酸化処理することで前記酸化層を形成する工程を含むことを特徴とする請求項６～９のいずれか一つに記載のリードフレームの製造方法。
JP2018209997A 2018-11-07 2018-11-07 リードフレーム、半導体装置及びリードフレームの製造方法 Active JP7304145B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018209997A JP7304145B2 (ja) 2018-11-07 2018-11-07 リードフレーム、半導体装置及びリードフレームの製造方法
US16/668,078 US11791250B2 (en) 2018-11-07 2019-10-30 Lead frame, semiconductor device, and lead frame manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018209997A JP7304145B2 (ja) 2018-11-07 2018-11-07 リードフレーム、半導体装置及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2020077747A JP2020077747A (ja) 2020-05-21
JP7304145B2 true JP7304145B2 (ja) 2023-07-06

Family

ID=70459863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018209997A Active JP7304145B2 (ja) 2018-11-07 2018-11-07 リードフレーム、半導体装置及びリードフレームの製造方法

Country Status (2)

Country Link
US (1) US11791250B2 (ja)
JP (1) JP7304145B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153987A (ja) 2014-02-18 2015-08-24 株式会社デンソー モールドパッケージ
JP2017028152A (ja) 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
JP2018056386A (ja) 2016-09-29 2018-04-05 Ｓｈマテリアル株式会社 リードフレーム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041325A (ja) * 1996-07-25 1998-02-13 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP3706533B2 (ja) * 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3883543B2 (ja) 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
KR100827388B1 (ko) * 2006-12-19 2008-05-07 주식회사 씨오엘테크 반도체 패키지의 제조방법
US8124447B2 (en) * 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
WO2010150365A1 (ja) * 2009-06-24 2010-12-29 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US8633063B2 (en) * 2011-05-05 2014-01-21 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
JP2014007363A (ja) * 2012-06-27 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP6253531B2 (ja) * 2014-06-30 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153987A (ja) 2014-02-18 2015-08-24 株式会社デンソー モールドパッケージ
JP2017028152A (ja) 2015-07-24 2017-02-02 株式会社三井ハイテック リードフレーム及びその製造方法
JP2018056386A (ja) 2016-09-29 2018-04-05 Ｓｈマテリアル株式会社 リードフレーム

Also Published As

Publication number Publication date
US20200144166A1 (en) 2020-05-07
JP2020077747A (ja) 2020-05-21
US11791250B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
KR100811338B1 (ko) 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법
JP6653139B2 (ja) リードフレーム及びその製造方法
CN109285823B (zh) 半导体元件搭载用基板以及其制造方法
JP5930843B2 (ja) リードフレーム及びその製造方法
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP6679125B2 (ja) リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
CN110943064A (zh) 引线框架及其制造方法
JP6892796B2 (ja) 電子部品装置及びその製造方法
JP7304145B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US10622286B2 (en) Lead frame and method for manufacturing the same
JP5850347B2 (ja) 樹脂封止型半導体装置
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2022168143A (ja) 半導体装置用基板、および半導体装置
JP4357728B2 (ja) 樹脂封止型半導体装置
TW201826480A (zh) 導線框
JP2014049718A (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP2017168511A (ja) 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP5943386B2 (ja) リードフレーム及びその製造方法
JP2017162944A (ja) 半導体装置及びその製造方法並びにその半導体装置の製造に用いるテープレスｑｆｎ用リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230626

R150 Certificate of patent or registration of utility model

Ref document number: 7304145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150