JP6892796B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP6892796B2
JP6892796B2 JP2017133444A JP2017133444A JP6892796B2 JP 6892796 B2 JP6892796 B2 JP 6892796B2 JP 2017133444 A JP2017133444 A JP 2017133444A JP 2017133444 A JP2017133444 A JP 2017133444A JP 6892796 B2 JP6892796 B2 JP 6892796B2
Authority
JP
Japan
Prior art keywords
metal
connection terminal
lead frame
electronic component
pad portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017133444A
Other languages
English (en)
Other versions
JP2019016705A (ja
Inventor
行範 羽鳥
行範 羽鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017133444A priority Critical patent/JP6892796B2/ja
Priority to US16/028,735 priority patent/US10818580B2/en
Publication of JP2019016705A publication Critical patent/JP2019016705A/ja
Application granted granted Critical
Publication of JP6892796B2 publication Critical patent/JP6892796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301—Structure
    • H01L2224/3303—Layer connectors having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/83911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームを使用する電子部品装置及びその製造方法に関する。
従来、リードフレームを使用してパワーMOSFETを備えたパワー半導体チップをパッケージした電子部品装置が開発されている。そのような電子部品装置では、パワー半導体チップの複数のはんだバンプが下側のリードフレームにフリップチップ接続され、パワー半導体チップの背面が上側のリードフレームにはんだで接続される。
特開２００４−３３２１０５号公報 特開２００６−５０１６７５号公報
後述する予備的事項で説明するように、リードフレームを使用してパワー半導体チップをパッケージングする電子部品装置では、銅電極上のパッド部にパワー半導体チップの端子部がはんだによって接続される。
はんだをリフロー加熱する際に、はんだに含有されるフラックスがパッド部の周囲に流出するため、パッド部の周囲の銅電極上においてもはんだの濡れ性が確保され、はんだがパッド部の周囲に流出する。
このため、パッド部から外側にはんだが流出することにより、パワー半導体チップが傾いたり、位置ずれして搭載されたり、リードフレーム内で電気ショートやオープンが発生するおそれがある。
リードフレームのパッド部に電子部品を金属接合材で接続する際にパッド部から周囲への金属接合材の流出が防止される新規な構造の電子部品装置及び製造方法を提供することを目的とする。
以下の開示の一観点によれば、第１金属電極と、前記第１金属電極の上面に形成され、金属めっき層からなる第１パッド部と、前記第１パッド部の周囲領域の前記第１金属電極の上面に形成された第１金属酸化層とを含む第１接続端子を備えた第１リードフレームと、第２金属電極と、前記第２金属電極の下面に形成され、金属めっき層からなる第２パッド部と、前記第２パッド部の周囲領域の前記第２金属電極の下面に形成された第２金属酸化層とを含む第２接続端子を備えた第２リードフレームと、下面側に第１端子部を備え、上面側に第２端子部を備えた電子部品とを有し、前記電子部品の第１端子部が前記第１接続端子の第１パッド部に第１金属接合材によって接続され、前記電子部品の第２端子部が前記第２接続端子の第２パッド部に第２金属接合材によって接続されている電子部品装置が提供される。
以下の開示によれば、電子部品装置の第１リードフレームの第１接続端子では、第１金属電極の上面に金属めっき層からなる第１パッド部が形成され、第１パッド部の周囲領域の第１金属電極の上面に第１金属酸化層が形成されている。
そして、電子部品の下面側の第１端子部が第１接続端子の第１パッド部に金属接合材によって接続されている。
一つの好適な態様では、金属接合材は、フラックスを含むはんだからなる。フラックスは金属層の表面の自然酸化膜を除去して、はんだの濡れ性を確保する機能を有する。
はんだをリフロー加熱してフラックスがパッド部の周囲に流出する際に、フラックスはパッド部の周囲の一定の厚みを有する第１金属酸化層を還元するため、フラックスの活性力が低減する。
このため、パッド部の周囲領域でははんだの濡れ性が得られないため、パッド部内にはんだが配置され、第１金属酸化層上へのはんだの流出が抑制される。よって、電子部品が傾いたり、位置ずれして搭載されたり、リードフレーム内で電気ショートやオープンが発生することが防止される。
図１（ａ）及び（ｂ）は予備的事項に係るリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す断面図（その１）である。 図２（ａ）及び（ｂ）は予備的事項に係るリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す断面図（その２）である。 図３は実施形態の一方のリードフレームの全体の様子を示す平面図である。 図４（ａ）及び（ｂ）は実施形態の一方のリードフレームを示す部分平面図及び部分断面図である。 図５（ａ）〜（ｃ）は実施形態のリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す断面図及び平面図である 図６（ａ）及び（ｂ）は比較例１のリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す断面図及び平面図である。 図７（ａ）〜（ｃ）は比較例２のリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す断面図及び平面図である。 図８は実施形態の他方のリードフレームの全体の様子を示す平面図である。 図９（ａ）及び（ｂ）は実施形態の他方のリードフレームを示す部分平面図及び部分断面図である。 図１０（ａ）及び（ｂ）は実施形態の一方のリードフレームの製造方法を示す平面図（その１）である。 図１１（ａ）及び（ｂ）は実施形態の一方のリードフレームの製造方法を示す部分平面図及び部分断面図（その２）である。 図１２（ａ）及び（ｂ）は実施形態の一方の第１リードフレームの製造方法を示す部分平面図及び部分断面図（その３）である。 図１３（ａ）及び（ｂ）は実施形態の一方の第１リードフレームの製造方法を示す部分平面図及び部分断面図（その４）である。 図１４（ａ）及び（ｂ）は実施形態の他方のリードフレームの製造方法を示す平面図（その１）である。 図１５（ａ）及び（ｂ）は実施形態の他方のリードフレームの製造方法を示す部分平面図及び部分断面図（その２）である。 図１６（ａ）及び（ｂ）は実施形態の他方のリードフレームの製造方法を示す部分平面図及び部分断面図（その３）である。 図１７（ａ）及び（ｂ）は実施形態の他方のリードフレームの製造方法を示す部分平面図及び部分断面図（その４）である。 図１８（ａ）及び（ｂ）は実施形態の他方のリードフレームの製造方法を示す分部平面図及び部分断面図（その５）である。 図１９（ａ）及び（ｂ）は実施形態の電子部品装置の製造方法を示す部分平面図及び部分断面図（その１）である。 図２０（ａ）及び（ｂ）は実施形態の電子部品装置の製造方法を示す平面図及び断面図（その２）である。 図２１は実施形態の電子部品装置の製造方法を示す部分断面図（その３）である。 図２２（ａ）及び（ｂ）は実施形態の電子部品装置の製造方法を示す部分平面図及び部分断面図（その４）である。 図２３（ａ）及び（ｂ）は実施形態の電子部品装置の製造方法を示す部分平面図及び部分断面図（その５）である。 図２４は実施形態の電子部品装置の製造方法を示す部分断面図（その６）である。 図２５は実施形態の電子部品装置の製造方法を示す部分断面図（その７）である。 図２６は実施形態の電子部品装置の製造方法を示す部分断面図（その８）である。 図２７は実施形態の電子部品装置の製造方法を示す部分断面図（その９）である。 図２８は実施形態の電子部品装置を示す断面図である。 図２９（ａ）及び（ｂ）は実施形態の電子部品装置を示す平面図である。 図３０は実施形態の第１変形例の電子部品装置を示す断面図である。 図３１は実施形態の第２変形例の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
図１及び図２は、予備的事項に係るリードフレームのパッド部にパワー半導体チップをはんだで接続する様子を示す図である。
図１（ａ）に示すように、まず、銅板をパターンニングすることにより、銅電極１２０を備えたリードフレーム１００を用意する。リードフレーム１００には、複数の製品領域が区画されており、図1（ｂ）では一つの製品領域の一部が示されている。
次いで、図１（ｂ）に示すように、銅電極１２０の接続部分に銀（Ａｇ）めっき層を形成してパッド部Ｐを得る。パッド部Ｐは平面視で四角状であり、その面積は比較的大きく、例えば２ｍｍ×２ｍｍ〜５ｍｍ×５ｍｍである。
続いて、図２（ａ）に示すように、銅電極１２０上のパッド部Ｐの上にはんだペースト２００ａを塗布する。はんだペースト２００ａでは、はんだにフラックスが含有されている。フラックスは、パッド部Ｐに対するはんだの濡れ性を得るために含有されている。さらに、パワー半導体チップ３００を用意する。
そして、図２（ｂ）に示すように、パワー半導体チップ３００の下面側の端子部（不図示）をはんだペースト２００ａの上に配置し、押圧後に、リフロー加熱する。
これより、パワー半導体チップ３００の端子部がはんだ２００によって銅電極１２０上のパッド部Ｐに接続される。このとき、はんだペースト２００ａをリフロー加熱する際に、はんだペースト２００ａ内のフラックスがはんだ粒子と共にパッド部Ｐから周囲に流出する。
このため、パッド部Ｐの周囲の銅電極１２０の自然酸化膜が除去されて、はんだの濡れ性が確保される。その結果、パッド部Ｐの周囲の銅電極１２０の上にはんだ２００が流出して形成される。四角状のパッド部Ｐの四方ではんだの流出量が異なると、図２（ｂ）に示すように、パワー半導体チップ３００が傾いたり、位置ずれして搭載されてしまう。
また、パワー半導体チップ３００は、安定した電気接続を得るために、リードフレーム１００の大きな面積のパッド部Ｐに十分な厚みを有するはんだ２００で接続される。よって、塗布するはんだペースト２００ａのボリュームも大きくなるため、はんだ２００の横方向へ流出する距離も長くなる。
このため、リードフレーム１００の一つの製品領域内の銅電極１２０（接続端子）の間、及び隣り合う製品領域の間ではんだ２００の流出による電気ショートが発生するおそれがある。また、パワー半導体チップ３００の位置ずれによる電気オープンが発生するおそれがある。
以下に説明する実施形態のリードフレームでは、前述した課題を解消することができる。
（実施の形態）
図３〜図９は実施形態のリードフレームを説明するための図、図１０〜図１８は実施形態のリードフレームの製造方法を説明するための図である。
また、図１９〜図２６は実施形態の電子部品装置の製造方法を説明するための図、図２７は実施形態の電子部品装置を示す図である。
実施形態の電子部品装置は、一方のリードフレームと他方のリードフレームとを有する。以下、一方のリードフレームの符号を「１ａ」とし、他方のリードフレームの符号を「１ｂ」とする。
実施形態のリードフレーム及び電子部品装置の構造の説明では、一方のリードフレーム１ａを第１リードフレームの一例とし、他方のリードフレーム１ｂを第２リードフレームの一例として説明する。
最初に、一方のリードフレーム１ａについて説明する。図３は実施形態の一方のリードフレーム１ａの全体の様子を表面側からみた平面図である。
図３に示すように、リードフレーム１ａは外形が矩形状の外枠部１２を備えており、外枠部１２の内側に複数の製品領域Ｒが区画されている。
図４（ａ）及び（ｂ）は図３のリードフレーム１ａの一つの製品領域Ｒを拡大した部分拡大平面図である。図４（ｂ）は図４（ａ）の平面図のＩ−Ｉに沿った断面図である。
図４（ａ）に示すように、リードフレーム１ａは、図３のリードフレーム１ａの外枠部１２に連結された内枠部１４を備えている。内枠部１４によって区画された四角領域が一つの製品領域Ｒとなっている。
各製品領域Ｒの横方向の一端領域（右側領域）にゲート用接続端子ＧＴが配置されている。図４（ｂ）の断面図に示すように、ゲート用接続端子ＧＴは、金属電極２０ａと、金属電極２０ａの上面に形成されたパッド部ＧＰと、パッド部ＧＰの周囲領域の金属電極２０ａの上面、側面及び下面に形成された金属酸化層２２とから形成される。
金属酸化層２２は、パッド部ＧＰ以外の金属電極２０ａの外面全体を被覆して形成されている。ゲート用接続端子ＧＴの金属電極２０ａが連結部１６によって内枠部１４に連結されている。
ゲート用接続端子ＧＴのパッド部ＧＰは金属めっき層からなる。金属めっき層としては、貴金属めっき層が好適に使用され、銀（Ａｇ）めっき層、金（Ａｕ）めっき層、又はパラジウム（Ｐｄ）めっき層などが使用される。
また、各製品領域Ｒの中央領域にソース用接続端子ＳＴが配置されている。図４（ｂ）の断面図に示すように、ソース用接続端子ＳＴは、金属電極２０ｂと、金属電極２０ｂの上面に形成されたパッド部ＳＰと、パッド部ＳＰの周囲領域の金属電極２０ｂの上面、側面及び下面に形成された金属酸化層２２とから形成される。
金属酸化層２２は、パッド部ＳＰ以外の金属電極２０ｂの外面全体を被覆して形成されている。ソース用接続端子ＳＴのパッド部ＳＰは、パッド部ＧＰと同様に、金属めっき層から形成される。
ソース用接続端子ＳＴの金属電極２０ｂが連結部１６によって内枠部１４に連結されている。
ソース用接続端子ＳＴの金属電極２０ｂは右辺の中央部から内側領域にかけて開口部２０ｘが形成されている。ソース用接続端子ＳＴの金属電極２０ｂの開口部２０ｘにゲート用接続端子ＧＴが配置されている。
また、各製品領域Ｒの横方向の他端側領域（左側領域）にドレイン用接続端子ＤＴが配置されている。図４（ｂ）の断面図に示すように、ドレイン用接続端子ＤＴは、金属電極２０ｃと、金属電極２０ｃの上面に形成されたパッド部ＤＰと、パッド部ＤＰの周囲領域の金属電極２０ｃの上面、側面及び下面に形成された金属酸化層２２とから形成される。
金属酸化層２２は、パッド部ＤＰ以外の金属電極２０ｃの外面全体を被覆して形成されている。ドレイン用接続端子ＤＴのパッド部ＤＰは、パッド部ＧＰと同様に、金属めっき層からなる。
ドレイン用接続端子ＤＴの金属電極２０ｃが連結部１６によって内枠部１４に連結されている。
また、金属酸化層２２は、連結部１６、内枠部１４及び外枠部１２の外面にも形成されている。
このように、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴは、相互に分離された状態で、内枠部１４に連結部１６で連結されて支持されている。
リードフレーム１ａのゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴの各金属電極２０ａ，２０ｂ，２０ｃは、金属板が両面側からエッチングされることにより、貫通加工されて形成される。ソース用接続端子ＳＴの金属電極２０ｂでは、下部の幅が上部の幅よりも小さく設定され、下部の外周に段差Ｌが形成されている。
また同様に、ゲート接続端子ＧＴの金属電極２０ａの下部の外周に段差Ｌが形成されている。また同様に、ドレイン用接続端子ＤＴの金属電極２０ｃの下部の外周に段差部Ｌが形成されている。
各段差部Ｌは、リードフレーム１ａが封止樹脂で封止される際に、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴが封止樹脂から抜け落ちることを防止するアンカーとして機能する。
連結部１６は、金属板が下面側からハーフエッチングされて残された金属板の上部からなる。
ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、及びドレイン用接続端子ＤＴに形成された各金属酸化層２２は、各金属電極２０ａ，２０ｂ、２０ｃの外面が陽極酸化されて形成される。例えば、各金属電極２０ａ，２０ｂ、２０ｃは銅電極であり、各金属酸化層２２は銅酸化層（Ｃｕ２Ｏ層）である。
金属酸化層２２は、針状結晶を有する酸化層である。また、金属酸化層２２は、金属めっき層の表面と比較して、表面粗度が粗い特性を有する。
金属酸化層２２は、パッド部ＧＰ，ＳＰ，ＤＰ以外の金属電極２０ａ，２０ｂ、２０ｃの外面全体に形成されているため、後述する封止樹脂とリードフレームとの密着性を向上させることができる。
リードフレーム１ａのゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴが第１リードフレームの第１接続端子の一例である。また、リードフレーム１ａの金属電極２０ａ，２０ｂ，２０ｃが第１リードフレームの第１金属電極の一例である。
本願発明者は、実施形態のリードフレーム１ａの効果を確認するため、実際に実験を行った。図５（ａ）〜（ｃ）は、リードフレームのパッド部にパワー半導体チップがはんだで接続される様子が示されている。
図５、図６（比較例１）、及び図７（比較例２）は、実験用サンプルを用いた実験結果を示すものである。リードフレームのパッド部を模した矩形の銅板を使用して実験した。
図５（ａ）に示すように、実験サンプルとして、銅板から形成した銅電極１１の上に銀めっき層からなるパッド部Ｐを形成し、パッド部Ｐの周囲領域の銅電極１１を陽極酸化して銅酸化層２２（Ｃｕ２Ｏ層）を形成した。そして、パッド部Ｐの上にフラックスを含有するはんだペースト２４ａを塗布した。さらに、パワー半導体チップ５を用意した。
次いで、図５（ｂ）に示すように、パワー半導体チップ５の端子部（不図示）をはんだペースト２４ａの上に配置し、押圧した状態でリフロー加熱することにより、パワー半導体チップ５の端子部をはんだ２４によってパッド部Ｐに接続した。
このとき、図５（ｂ）及び（ｃ）に示すように、パッド部Ｐと銅酸化層２２との界面ではんだ２４の流出が止まり、パッド部Ｐの周囲の銅酸化層２２の上にははんだ２０が流出しなかった。図５（ｃ）は図５（ｂ）を上側からみた平面図である。
はんだペースト２４ａに含まれるフラックスは、はんだの濡れ性を確保するために、金属層の表面の自然酸化膜を還元して除去する機能を有する。このため、図５（ｂ）及び（ｃ）において、フラックスがパッド部Ｐから周囲に流出する際に、パッド部Ｐの周囲の銅酸化層２２を還元するため、フラックスの活性力が低減する。
その結果、パッド部Ｐの周囲でははんだの濡れ性が得られず、はんだの流出が起こらない。
本実施形態では、パッド部Ｐの周囲に一定の厚みを有する銅酸化層２２を特別に形成しているため、このような効果が現れる。銅酸化層２２の厚みは、例えば、０．１μｍ〜０．２μｍに設定される。このため、銅酸化層２２がフラックスで還元されても、銅酸化層２２は完全に除去されずに残った状態となる。
このように、大面積のパッド部Ｐに大きなボリュームのはんだ２４を形成してもパッド部Ｐの周囲にはんだ２４が流出しない。このため、パワー半導体チップ５を十分な厚さのはんだ２４によってリードフレームに傾きや位置ずれが発生することなく信頼性よく接続することができる。
また、後述するように、リードフレーム１ａを使用して電子部品装置を構築する際に、製品領域Ｒ内の接続端子の間、及び隣り合う製品領域Ｒの間ではんだの流出による電気ショートが発生することが防止される。
比較例１として、図６（ａ）及び（ｂ）に示すように、前述した予備的事項で説明したように、図５（ａ）〜（ｃ）において、銅酸化層２２を省略して同様な実験を行った。
その結果によれば、パッド部Ｐの周囲では銅電極１１の表面が露出しているため、パッド部Ｐの周囲でフラックスの活性力の低減が起こらず、パッド部Ｐの周囲でもはんだの濡れ性が得られるため、はんだ２４がパッド部Ｐの周囲に流出する。
実際には、銅電極１１の表面には自然酸化膜が形成されており、フラックスがパッド部Ｐの周囲の自然酸化膜を還元して除去する。しかし、このとき、銅電極１１の自然酸化膜の厚みは極薄のため、フラックスの活性力の低減は少ない。
また、前述した図５（ａ）において、銅電極１１の表面を陽極酸化して銅酸化層２２を形成すると、銅酸化層２２は表面粗れした状態で形成される。このため、比較例２として、パッド部Ｐの周囲の銅電極１１の表面に銅酸化層２２の代わりに銅めっき層を形成して表面粗れさせると、はんだの流出が止まるかどうかの実験を行った。
比較例２では、図７（ａ）に示すように、前述した図５（ａ）において、銅酸化層２２の代わりに、電解めっきにより銅めっき層２３を形成して、同様な実験を行った。電解めっきの条件を調整することにより、銅めっき層２３が表面粗れして形成されるようにした。
その結果によれば、パッド部Ｐの周囲に表面粗れした銅めっき層２３を形成しても、フラックスの活性化の低減は起こらず、逆に、はんだ２４がパッド部Ｐの周囲に大きく流出した。これは、表面が粗れることで、はんだ２４の流れ出しが加速したためと考えられる。
このように、パッド部Ｐの周囲に銅酸化層２２を形成することで、はんだを流出が止まる現象は、表面粗れではなく、銅酸化層２２によってフラックスの活性化が低減するためであることが分かった。
また、上記した図６の比較例１及び図７の比較例２では、はんだ２４が流出する問題と共に、パッド部Ｐに対してパワー半導体チップ５の傾きや回転などの位置ずれが発生する問題がある。このため、パワー半導体チップ５の接続の信頼性が低下する問題が発生する。
これに対して、前述した図５で説明した本実施形態では、はんだ２４の流出、及びパワー半導体チップ５の傾きや位置ずれの発生が防止され、接続の信頼性を向上させることができる。
銅電極１１は金属電極の一例であり、はんだ２４は金属接合材の一例である。よって、接続端子として機能する各種の金属電極上のパッド部の周囲領域に金属酸化層を形成することにより、同様な効果が得られる。また、金属接合材として、銀ペーストなどを使用する場合も同様な効果が得られる。
次に、図８及び図９を参照して、実施形態の他方のリードフレーム１ｂ（第２リードフレーム）について説明する。図８は実施形態の他方のリードフレーム１ｂの全体の様子を表面側からみた平面図である。
図８に示すように、リードフレーム１ｂは、前述した図３、図４（ａ）及び（ｂ）のリードフレーム１ａと同様に、外形が矩形状の外枠部１２を備えており、外枠部１２の内側に複数の製品領域Ｒが区画されている。
図９（ａ）及び（ｂ）は図８のリードフレーム１ｂの一つの製品領域Ｒを拡大した部分拡大平面図である。図９（ｂ）は図９（ａ）の平面図のＩＩ−ＩＩに沿った断面図である。
図９（ａ）に示すように、リードフレーム１ｂは、図８のリードフレーム１ｂの外枠部１２に連結された内枠部１４を備えている。内枠部１４によって区画された四角領域が一つの製品領域Ｒとなっている。
リードフレーム１ｂは、各製品領域Ｒの主要部に板状に一体的に配置されたドレイン用中継接続端子３０Ｔを備えている。第２リードフレームの第２接続端子の一例がドレイン用中継接続端子３０Ｔである。
ドレイン用中継接続端子３０Ｔは、金属電極３０ａを有し、金属電極３０ａの四隅が連結部１６によって内枠部１４に連結されている。
図９（ｂ）の断面図を加えて参照すると、金属電極３０ａは、横方向の一端側に上側に曲がる屈曲部Ｂに繋がる接続部３０ｂを備えている。接続部３０ｂは、屈曲部Ｂによって金属電極３０ａよりも上側の高さ位置に配置されている。接続部３０ｂの上面及び下面は水平方向に配置されている。
このようにして、ドレイン用中継接続端子３０Ｔに電子部品が収容される収容部Ｓが設けられている。リードフレーム１ｂのドレイン用中継接続端子３０Ｔの金属電極３０ａが第２リードフレームの第２金属電極の一例である。
また、ドレイン用中継接続端子３０Ｔの金属電極３０ａの上に金属めっき層からなるパッド部ＤＰｘが形成されている。さらに、金属電極３０ａの接続部３０ｂの上にパッドＣＰが形成されている
また、前述した図４（ａ）及び（ｂ）のリードフレーム１ａと同様に、パッド部ＤＰｘ及びパッド部ＣＰの各周囲領域の金属電極３０ａの上面、側面及び下面に金属酸化層２２が形成されている。
金属酸化層２２は、パッド部ＤＰｘ及びパッド部ＣＰ以外の金属電極３０ａの外面全体を被覆して形成されている。また、金属酸化層２２は、連結部１６、内枠部１４及び外枠部１２の外面にも形成されている。
後述するように、電子部品装置を構築する際に、パワー半導体チップのドレイン端子部がリードフレーム１ｂのドレイン用中継接続端子３０ＴのパッドＤＰｘにはんだで接続される。
このとき、前述したリードフレーム１ａと同様に、パッド部ＤＰｘの周囲に金属酸化層２２が形成されているため、リフロー時に、パッド部ＤＰｘの外周ではんだの流出が抑制される。
これにより、リフロー後のパワー半導体チップの位置ずれや傾きが抑制される。また、パワー半導体チップよりも外側に流出するはんだによる電気ショートの発生が防止される。さらには、パワー半導体チップとパッド部ＤＰｘとのはんだによる接続面積を広く確保することができ、安定した電気接続を成し得る。
後述するように、リードフレーム１ｂのドレイン用中継接続端子３０Ｔの接続部３０ｂが前述したリードフレーム１ａのドレイン用接続端子ＤＴに接続される。そして、ドレイン用中継接続端子３０Ｔの収容部Ｓにパワー半導体チップが収容される。
このように、リードフレーム１ｂのドレイン用中継接続端子３０Ｔは、リードフレーム１ａとでパワー半導体チップを挟んでパッケージする。
次に、前述した一方のリードフレーム１ａ及び他方のリードフレーム１ｂの製造方法について説明する。
最初に、一方のリードフレーム１ａの製造方法について説明する。図１０（ａ）に示すように、まず、金属板２０を用意する。金属板２０として、好適には、銅板が使用される。銅板は、純銅又は銅合金から形成され、その厚みは０．１ｍｍ〜０．２５ｍｍである。
そして、図１０（ｂ）に示すように、金属板２０の両面側にレジスト層（不図示）をそれぞれパターニングして形成し、金属板２０を両面側からウェットエッチングする。
金属板２０の上面からのエッチング面と下面からのエッチング面とが連通することで、金属板２０が貫通加工されてパターン化される。これにより、外枠部１２が形成されると共に、外枠部１２の内側に複数の製品領域Ｒが区画される。
図１１（ａ）及び（ｂ）には、図１０（ｂ）の一つの製品領域Ｒが部分的に示されている。図１１（ａ）及び（ｂ）に示すように、前述した図４（ａ）及び（ｂ）で説明したゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、及びドレイン用接続端子ＤＴの各金属電極２０ａ，２０ｂ，２０ｃが連結部１６で内枠部１４に連結された状態で形成される。
金属板２０の下面側のレジスト層のサイズを上面側のレジスト層のサイズよりも小さくすることにより、各金属電極２０ａ，２０ｂ，２０ｃの下部の外周に段差Ｌが形成される。
次いで、図１１（ａ）及び（ｂ）の各金属電極２０ａ，２０ｂ，２０ｃの各パッド部ＧＰ，ＳＰ，ＤＰになる領域に開口部が配置されためっきレジスト層（不図示）を金属板２０の上に形成する。金属板２０の下面側は保護層（不図示）で保護される。
そして、金属板２０をめっき給電経路に利用する電解めっきにより、めっきレジスト層の開口部に銀めっき層を形成した後に、レジスト層を除去する。
これにより、図１２（ａ）及び（ｂ）に示すように、ゲート用接続端子ＧＴとなる金属電極２０ａの上に銀めっき層からなるパッド部ＧＰが形成される。また同時に、ソース用接続端子ＳＴとなる金属電極２０ｂ上の中央部に銀めっき層からなるパッド部ＳＰが形成される。
また同時に、ドレイン用接続端子ＤＴとなる金属電極２０ｃ上の中央部に銀めっき層からなるパッド部ＤＰが形成される。
銀めっき層からなる各パッド部ＧＰ，ＳＰ，ＤＰの厚みは、例えば、５μｍである。銀めっき層は、貴金属めっき層の一例であり、金めっき層やパラジウムめっき層などを形成してもよい。
続いて、図１３（ａ）及び（ｂ）に示すように、図１２の構造体の金属板２０の外面を陽極酸化することにより、各パッド部ＧＰ，ＳＰ，ＤＰの周囲領域の金属電極２０ａ，２０ｂ，２０ｃの上面、側面及び下面に金属酸化層２２を形成する。
陽極酸化は、図１２（ａ）及び（ｂ）の構造体を陽極酸化処理液に浸漬させ、金属板２０を陽極にして電流を流すことにより行われる。
金属板２０が銅板の場合は、陽極酸化は、例えば、次のような処理条件によって行われる。
陽極酸化処理液：
亜塩素酸ナトリウム（ＮａＣｌＯ２） ０〜１００ｇ／Ｌ
水酸化ナトリウム（ＮａＯＨ） ５〜６０ｇ／Ｌ
リン酸三ナトリウム（Ｎａ３ＰＯ４） ０〜２００ｇ／Ｌ
処理条件：
浴温 ５０℃〜８０℃
処理時間 １秒〜２０秒
電流密度 ０．２Ａ／ｄｍ２
このようにして、各パッド部ＧＰ，ＳＰ，ＤＰの周囲領域の金属電極２０ａ，２０ｂ，２０ｃの上面、側面及び下面に金属酸化層２２がそれぞれ形成される。パッド部ＧＰ，ＳＰ，ＤＰは貴金属めっき層からなるため、陽極酸化されない。このようにして、パッド部ＧＰ，ＳＰ，ＤＰの周囲領域に金属酸化層２２がそれぞれセルフアラインで形成される。
金属酸化層２２の厚みは、０．１μｍ〜０．２μｍである。また、金属酸化層２２は表面粗れした状態で形成される。
次に、他方のリードフレーム１ｂの製造方法について説明する。図１４（ａ）に示すように、まず、金属板３０を用意する。そして、前述したリードフレーム１ａの製造方法と同様に、金属板３０の両面側にレジスト層（不図示）をそれぞれパターニングして形成し、金属板３０を両面側からウェットエッチングして貫通加工する。
これより、図１４（ｂ）に示すように、外枠部１２が形成されると共に、外枠部１２の内側に複数の製品領域Ｒが区画される。
図１５（ａ）及び（ｂ）には、図１４（ｂ）の一つの製品領域Ｒが部分的に示されている。
図１５（ａ）及び（ｂ）に示すように、前述した図９（ａ）及び（ｂ）で説明したドレイン用中継接続端子３０Ｔを得るための金属電極３０ａが連結部１６で内枠部１４に連結された状態で形成される。
次いで、図１６（ａ）及び（ｂ）に示すように、前述した図１２（ａ）及び（ｂ）のリードフレーム１ａのパッド部ＧＰ，ＳＰ，ＤＰの形成方法と同様な方法により、銀めっき層を形成してパッド部ＤＰｘ，ＣＰを得る。パッド部ＤＰｘは金属電極３０ａの中央部に配置され、パッド部ＣＰは金属電極３０ａの接続部になる領域に配置される。
続いて、図１７（ａ）及び（ｂ）に示すように、前述した図１３（ａ）及び（ｂ）のリードフレーム１ａの金属酸化層２２の形成方法と同様な方法により、パッド部ＤＰｘ，ＣＰ以外の金属電極３０ａの外面に金属酸化層２２を形成する。
その後に、図１８（ａ）及び（ｂ）に示すように、プレス加工により、平板状の金属電極部３０ａの一端部を曲げ加工することにより、上側に曲がる屈曲部Ｂに繋がる接続部３０ｂを形成する。これにより、前述した図９（ａ）及び（ｂ）で説明した接続部３０ｂを備えた金属電極３０ａが得られる。
このようにして、前述した図９の他方のリードフレーム１ｂが得られる。
以上のように、一方のリードフレーム１ａを得る工程は、他方のリードフレーム１ｂを得ることを含み、一方のリードフレーム１ａ及び他方のリードフレーム１ｂを並行して製造してもよい。
次に、前述した一方のリードフレーム１ａ及び他方のリードフレーム１ｂを使用して電子部品装置を製造する方法について説明する。以下の電子部品装置の製造方法の例では、第１リードフレームとして、他方のリードフレーム１ｂを採用し、第２リードフレームとして、一方のリードフレーム１ａを採用する。
図１９（ａ）及び（ｂ）に示すように、まず、第１リードフレームとして、前述した図９（ａ）及び（ｂ）の他方のリードフレーム１ｂを用意し、ドレイン用中継接続端子３０Ｔのパッド部ＤＰｘの上にはんだペースト２４ａを塗布する。
はんだペースト２４ａは、ディスペンサ又はスクリーン印刷などよって形成される。はんだペースト２４ａには、はんだにフラックスが含有されている。
はんだペースト２４ａとして、高融点はんだが使用され、例えば、９５ｗｔ％鉛（Ｐｂ）／５％錫（Ｓｎ）はんだが使用される。Ｐｂフリーはんだやフラックスレスはんだなどの各種のはんだを使用することができる。
はんだペースト２４ａは金属接合材の一例であり、銀ペーストなどを使用してもよい。
さらに、図２０（ａ）及び（ｂ）に示すように、パワーMOSFETを備えたパワー半導体チップ５を用意する。図２０（ｂ）は図２０（ａ）のＩＩＩ−ＩＩＩに沿った断面図である。また、図２０（ｃ）は図２０（ａ）を裏面側からみた平面図である。
パワー半導体チップ５は一方の面に、ゲート電極に接続されたゲート端子部５ａと、ソース電極に接続されたソース端子部５ｂとを備え、他方の面にドレイン電極に接続されたドレイン端子部５ｃを備えている。図２０（ｃ）に示すように、ドレイン端子部５ｃは、パワー半導体チップ５の他方の面の全体に配置されている。
電子部品の一例がパワー半導体チップであり、リードフレームのパッド部にはんだで接続できる各種の電子部品を使用することができる。
そして、図２１に示すように、図１９（ｂ）のドレイン用中継接続端子３０Ｔのパッド部ＤＰｘ上のはんだペースト２４ａに、図２０のパワー半導体チップ５のドレイン端子部５ｃを位置合わせして配置する。
これにより、図２２（ａ）及び（ｂ）に示すように、パワー半導体チップ５のドレイン端子部５ｃがドレイン用中継接続端子３０Ｔのパッド部ＤＰｘ上のはんだペースト２４ａに仮接着される。この段階では、はんだペースト２４ａに対してリフロー加熱を行わずに、はんだペースト２４ａを未硬化の状態にしておく。
次いで、図２３（ａ）及び（ｂ）に示すように、第２リードフレームとして、前述した図４（ａ）及び（ｂ）のリードフレーム１ａを用意し、各パッド部ＧＰ，ＳＰ，ＤＰの上にはんだペースト２４ａを塗布する。
この際、ゲート用接続端子ＧＴのパッド部ＧＰのサイズが小さいため、スクリーン印刷によるはんだペースト２４ａの塗布が好適である。
さらに、図２４に示すように、図２３（ｂ）のリードフレーム１ａを上下反転させる。そして、前述した図２２（ｂ）の構造体のパワー半導体チップ５の上に、図２３（ｂ）のリードフレーム１ａのはんだペースト２４ａが形成された面を対向させて配置する。
このとき、リードフレーム１ａのゲート用接続端子ＧＴのパッド部ＧＰがパワー半導体チップ５のゲート端子部５ａに位置合わせされて配置される。また同時に、リードフレーム１ａのソース用接続端子ＳＴのパッド部ＳＰがパワー半導体チップ５のソース端子部５ｂに位置合わせされて配置される。
また同時に、リードフレーム１ａのドレイン用接続端子ＤＴのパッド部ＤＰがリードフレーム１ｂのドレイン用中継接続端子３０Ｔの接続部３０ｂのパッド部ＣＰに位置合わせされて配置される。
このようにして、図２５に示すように、パワー半導体チップ５をリードフレーム１ａとリードフレーム１ｂとで挟んで押圧し、リフロー加熱する。その後に、フラックス洗浄が行われる。
これにより、リードフレーム１ａのゲート用接続端子ＧＴのパッド部ＧＰがパワー半導体チップ５のゲート端子部５ａにはんだ２４で接続される。また同時に、リードフレーム１ａのソース用接続端子ＳＴのパッド部ＳＰがパワー半導体チップ５のソース端子部５ｂにはんだ２４で接続される。
また同時に、リードフレーム１ａのドレイン用接続端子ＤＴのパッド部ＤＰがリードフレーム１ｂのドレイン用中継接続端子３０Ｔの接続部３０ｂのパッド部ＣＰにはんだ２４で接続される。
また同時に、リードフレーム１ｂのドレイン用中継接続端子３０Ｔのパッド部ＤＰｘがパワー半導体チップ５のドレイン端子部５ｃにはんだ２４によって接続される。
このとき、前述したように、リードフレーム１ａの各パッド部ＧＰ，ＳＰ，ＤＰの周囲領域に金属酸化層２２が形成されている。
このため、前述した原理により、はんだ２４の流出はリードフレーム１ａの各パッド部ＧＰ，ＳＰ，ＤＰの外周で抑制され、その周囲領域へのはんだ２４の流出が抑制される。このようにして、金属酸化層２２の上にははんだ２４が流出せず、金属酸化層２２がはんだ２４から露出した状態となる。
これにより、リードフレーム１ａの各製品領域Ｒ内のゲート用接続子端子ＧＴとソース用接続端子ＳＴとがはんだ２４によって電気ショートすることが防止される。また、リードフレーム１ａの各製品領域Ｒ内のソース用接続端子ＳＴとドレイン用接続端子ＤＴとが電気ショートすることが防止される。
さらに、リードフレーム１ａの隣り合う製品領域Ｒの間ではんだ２４の流出による電気ショートが発生するおそれもない。よって、リードフレーム１ａの複数の製品領域Ｒのレイアウトを高密度化できると共に、設計デザインの自由度を向上させることができる。
また、リードフレーム１ａの各製品領域Ｒにおいて、はんだ２４の厚み及びパワー半導体チップ５の傾きのばらつきが改善される。このため、リードフレーム１ａ内の複数のパワー半導体チップ５の電気接続の特性変動が低減されると共に、温度サイクル試験での信頼性を向上させることができる。
また、はんだ２４の流出が抑制されるため、パワー半導体チップ５の傾きや位置ずれが防止される。これにより、電子部品装置内の電気ショートやオープンの発生が防止される。
例えば、パワー半導体チップ５のゲート端子部５ａのサイズは、２００μｍ×２００μｍ〜３００μｍ×３００μｍ程度と微小なものである。また、これに対応するリードフレーム１ａのゲート用接続端子ＧＴのパッド部ＧＰも微小なものとなる。
よって、はんだ２４の流出に伴うパワー半導体チップ５の僅かな傾きや回転などの位置ずれが発生すると、パワー半導体チップ５のゲート端子部５ａとリードフレーム１ａのゲート用接続端子ＧＴのパッドＧＰとの電気オープンが発生する。
また、リードフレーム１ａのゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、及びドレイン用接続端子ＤＴは、相互に近接して配置されている。よって、僅かなはんだ２４の流出に伴い、これらの接続端子ＧＴ，ＳＴ，ＤＴの間で電気ショートが発生する。
本実施形態では、はんだ２４の流出が抑制されるため、これらの問題を解決することができる。
また同様に、リードフレーム１ｂのドレイン用中継接続端子３０Ｔのパッド部ＤＰｘの周囲領域に金属酸化層２２が形成されているため、はんだ２４の流出はパッド部ＤＰｘの外周で抑制され、その周囲領域へのはんだ２４の流出が抑制される。
これにより、製造工程中に隣り合う製品領域Ｒの間で、パワー半導体チップ５同士がはんだ２４によって短絡することが防止される。
以上のように、パワー半導体チップ５をリードフレーム１ｂのドレイン用中継接続端子３０Ｔのパッド部ＤＰｘに接続する工程は、リードフレーム１ａの各パッド部ＧＰ，ＳＰ，ＤＰをパワー半導体チップ５に接続することを含む。
前述した製造方法の例とは逆に、第１リードフレームとして、一方のリードフレーム１ａを採用し、第２リードフレームとして、他方のリードフレーム１ｂを採用してもよい。
この場合は、一方のリードフレーム１ａの接続端子ＧＴ，ＳＴ，ＤＴの上にパワー半導体チップ５を配置した後に、パワー半導体チップ５の上に他方のリードフレーム１ｂのドレイン用中継接続端子３０Ｔが配置される。この態様では、図２５の構造体が上下反転した状態となり、同様な接続構造が得られる。
また、前述した製造方法の例では、一方のリードフレーム１ａと他方のリードフレーム１ｂとでパワー半導体チップ５を挟んだ状態でリフロー加熱を行うことにより、上下側のはんだ接続を同時に行っている。
この製造方法の他に、最初に、一方のリードフレーム１ａにパワー半導体チップ５をリフロー加熱によってはんだ２４で接続した後に、パワー半導体チップ５の上に他方のリードフレーム１ｂをはんだ２４で接続してもよい。
また逆に、最初に、他方のリードフレーム１ｂにパワー半導体チップ５をリフロー加熱によってはんだ２４で接続した後に、パワー半導体チップ５の上に一方のリードフレーム１ａをリフロー加熱によってはんだ２４で接続してもよい。
続いて、図２６に示すように、リードフレーム１ａとリードフレーム１ｂとの間の隙間に封止樹脂４０を充填する。封止樹脂４０は、トランファモールド工法によって形成される。
図２５の構造体をモールド金型の下型及び上型で挟み、横方向に配置された注入口から樹脂を注入することにより封止樹脂４０が形成される。封止樹脂４０の好適な一例としては、エポキシ樹脂が使用される。
封止樹脂４０は、リードフレーム１ａとパワー半導体チップ５との間、及びリードフレーム１ｂとパワー半導体チップ５との間に、パワー半導体チップ５の全体を埋め込むように形成される。
また、封止樹脂４０は、リードフレーム１ａのゲート用接続端子ＧＴとソース用接続端子ＳＴとの間の領域、ソース用接続端子ＳＴとドレイン用接続端子ＤＴとの間の領域、及び連結部１６の裏面側のハーフエッチングされた部分を埋め込んで形成される。
また、リードフレーム１ｂでは、ドレイン用中継接続端子３０Ｔ同士の間の領域、及び接続部３０ｂの外面側の空間を埋め込んで形成される。
また、リードフレーム１ａのゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴの各外面（外部接続面）が封止樹脂４０から露出した状態となる。また、リードフレーム１ｂのドレイン用中継接続端子３０Ｔの外面が封止樹脂４０から露出した状態となる。
このように、リードフレーム１ａ，１ｂを封止樹脂４０から露出させることにより、パワー半導体チップ５から発する熱の放熱性を向上させることができる。
次いで、図２７に示すように、外装めっきの前処理により、封止樹脂４０から露出するゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、ドレイン用接続端子ＤＴ、及びドレイン用中継接続端子３０Ｔの金属酸化層２２を除去する。外装めっきの前処理としては、酸処理又はアルカリ処理が行われる。
続いて、電解めっきにより外装めっきを施して、封止樹脂４０から露出するゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、ドレイン用接続端子ＤＴ、及びドレイン用中継接続端子３０Ｔの表面に外装めっき層５０を形成する。
外装めっきとしては、錫（Ｓｎ）１００％めっき、錫（Ｓｎ）／ビスマス（Ｂｉ）めっき、又は、錫（Ｓｎ）／銀（Ａｇ）めっきが施される。
その後に、製品領域Ｒごとにリードフレーム１ａからリードフレーム１ｂまで切断して、連結部１６、内枠部１４及び外枠部１２を分離する。
以上により、図２８に示すように、実施形態の電子部品装置２が製造される。図２８では、図２７の構造体を切断して個片化した後に、上下反転させた状態が示されている。
図２９（ａ）は図２８の電子部品装置２を上側からみた平面図、図２９（ｂ）は図２８の電子部品装置２を下側からみた平面図である。
図２８に示すように、実施形態の電子部品装置２は、最下に前述した図４で説明したゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴを備えたリードフレーム１ａを備えている。
リードフレーム１ａが第１リードフレームの一例である。また、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴが第１接続端子の一例である。
ゲート用接続端子ＧＴは、金属電極２０ａと、金属電極２０ａの上に形成されたパッド部ＧＰと、パッド部ＧＰの周囲領域の金属電極２０ａの上面及び側面に形成された金属酸化層２２とから形成される。パッド部ＧＰは金属めっき層から形成される。また、金属電極２０ａの下面に外装めっき層５０が形成されている。
また同様に、ソース用接続端子ＳＴは、金属電極２０ｂと、金属電極２０ｂの上に形成されたパッド部ＳＰと、パッド部ＳＰの周囲領域の金属電極２０ｂの上面及び側面に形成された金属酸化層２２とから形成される。パッド部ＳＰは金属めっき層から形成される。また、金属電極２０ｂの下面に外装めっき層５０が形成されている。
さらに同様に、ドレイン用接続端子ＤＴは、金属電極２０ｃと、金属電極２０ｃの上に形成されたパッド部ＤＰと、パッド部ＤＰの周囲領域の金属電極２０ｃの上面及び側面に形成された金属酸化層２２とから形成される。パッド部ＤＰは金属めっき層から形成される。また、金属電極２０ｃの下面に外装めっき層５０が形成されている。
そして、ゲート用接続端子ＧＴ及びソース用接続端子ＳＴの上にパワー半導体チップ５が搭載されている。パワー半導体チップ５の下面側のゲート端子部５ａがゲート用接続端子ＧＴのパッド部ＧＰにはんだ２４によって接続されている。
また、パワー半導体チップ５の下面側のソース端子部５ｂがソース用接続端子ＳＴのパッド部ＳＰにはんだ２４によって接続されている。
パワー半導体チップ５の下面側のゲート端子部５ａ及びソース端子部５ｂが電子部品の下面側の第１端子部の一例である。
ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴの各パッド部ＧＰ，ＳＰ，ＤＰの周囲領域の金属電極２０ａ，２０ｂ，２０ｃの上面に金属酸化層２２がそれぞれ形成されている。このため、前述した原理のように、金属酸化層２２によるフラックスの活性化の低減効果が得られる。
よって、各パッド部ＧＰ，ＳＰ，ＤＰの上に形成されたはんだ２４は、リフロー加熱で溶融する際に、各パッド部ＧＰ，ＳＰ，ＤＰ内に留まって配置され、それらの周囲領域の金属酸化層２２上へのはんだ２４の流出が抑制される。このようにして、金属酸化層２２がはんだ２４から露出している。
これにより、ゲート用接続端子ＧＴとソース用接続端子ＳＴとの間、及びソース用接続端子ＳＴとドレイン用接続端子ＤＴとの間で、はんだ２４の流出による電気ショートの発生が防止される。
続いて、同じく図２８に示すように、パワー半導体チップ５の上にはドレイン用中継接続端子３０Ｔを備えたリードフレーム１ｂが配置されている。リードフレーム１ｂが第２リードフレームの一例である。また、ドレイン用中継接続端子３０Ｔが第２接続端子の一例である。
ドレイン用中継接続端子３０Ｔは、パワー半導体チップ５の上に配置された金属電極３０ａを有する。金属電極３０ａは、一端側から下側に曲がる屈曲部Ｂに繋がる接続部３０ｂを備えている。接続部３０ｂの下面に金属めっき層から形成されたパッド部ＣＰが形成されている。
ドレイン用中継接続端子３０Ｔの接続部３０ｂの高さ位置は金属電極３０ａの高さ位置よりも低く、接続部３０ｂの下面のパッド部ＣＰがはんだ２４によってドレイン用接続端子ＤＴのパッド部ＤＰに接続されている。接続部３０ｂに繋がる屈曲部Ｂによって金属電極３０ａの下側に設けられた収容部Ｓにパワー半導体チップ５が収容されている。
また、ドレイン用中継接続端子３０Ｔの下面の中央部には金属めっき層から形成されたパッド部ＤＰｘが形成されている。そして、パッド部ＤＰｘ及びパッドＣＰの各周囲領域の金属電極３０ａの下面及び側面に金属酸化層２２が形成されている。また、金属電極３０ａの上面に外装めっき層５０が形成されている。
また、ドレイン用中継接続端子３０Ｔのパッド部ＤＰｘがパワー半導体チップ５の上面側のドレイン端子部５ｃにはんだ２４によって接続されている。パワー半導体チップ５の上面側のドレイン端子部５ｃが電子部品の上面側の第２端子部の一例である。
ドレイン用中継接続端子３０Ｔにおいても、パッド部ＤＰｘ及びパッド部ＣＰの各周囲領域に金属酸化層２２が形成されている。このため、はんだ２４はパッド部ＤＰｘ内に留まって配置され、パッド部ＤＰｘの周囲領域へのはんだ２４の流出が抑制される。
また同様に、はんだ２４はパッド部ＣＰ内に留まって配置され、パッド部ＣＰの周囲領域へのはんだ２４の流出が抑制される。
これにより、パワー半導体チップ５とドレイン用中継接続端子３０Ｔとの電気的な接続の信頼性を向上させることができる。
このようにして、パワー半導体チップ５の下面側のゲート端子部５ａがゲート用接続端子ＧＴに接続されている。また、パワー半導体チップ５の下面側のソース端子部５ｂがソース用接続端子ＳＴに接続されている。また、パワー半導体チップ５の上面側のドレイン端子部５ｃがドレイン用中継接続端子３０Ｔを介してドレイン用接続端子ＤＴに接続されている。
また、第１リードフレーム１ａと第２リードフレーム１ｂとの間にパワー半導体チップ５を封止する封止樹脂４０が充填されている。封止樹脂４０は、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、及びドレイン用接続端子ＤＴの各段差部Ｌに充填されている。
これにより、段差部Ｌによるアンカー効果によって、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ、及びドレイン用接続端子ＤＴが封止樹脂４０から抜け落ちることが防止される。
図２９（ｂ）に示すように、図２８の電子部品装置２を下側からみると、電子部品装置２の下面の中央主要部にソース用接続端子ＳＴが配置され、ソース用接続端子ＳＴは一端側の辺に切欠状の開口部２０ｘが設けられている。
そして、ソース用接続端子ＳＴの開口部２０ｘに、長方形状のゲート用接続端子ＧＴが配置されている。また、電子部品装置２の他端側に長方形状のドレイン接続端子ＤＴが配置されている。
ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴの下面に形成された外装めっき層５０が封止樹脂４０から露出している。
また、図２９（ａ）に示すように、図２８の電子部品装置２を上側からみると、電子部品装置２の上面の主要部に四角状のドレイン用中継接続端子３０Ｔが配置されている。ドレイン用中継接続端子３０Ｔの上面に形成された外装めっき層５０が封止樹脂４０から露出している。
そして、電子部品装置２のゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴがはんだによってマザーボードなどの実装基板の接続部に接続される。このとき、電子部品装置２内のはんだ２４が再溶融しないように、はんだ２４（Ｐｂ／Ｓｎはんだ）よりもリフロー温度が低い鉛フリーはんだ（２５０℃程度）で電子部品装置２が実装基板に接続される。
図３０には、実施形態の第１変形例の電子部品装置２ａが示されている。第１変形例の電子部品装置２ａでは、前述した図２６で封止樹脂４０を形成する際に、ドレイン用中継接続端子３０Ｔの外面を封止樹脂４０で被覆する。
これにより、図３０に示すように、ドレイン用中継接続端子３０Ｔの上面が封止樹脂４０で封止されて保護される。このため、前述した図２７で外装めっき層５０を形成する際に、ゲート用接続端子ＧＴ、ソース用接続端子ＳＴ及びドレイン用接続端子ＤＴのみに外装めっき層５０が形成される。
そして、ドレイン用中継接続端子３０Ｔは、上面側に金属酸化層２２が残された状態で封止樹脂４０で被覆された状態となる。
変形例の電子部品装置２ａでは、ドレイン用中継接続端子３０Ｔが外部と絶縁されるため、不用意な短絡などが防止される。
また、図３１には、実施形態の第２変形例の電子部品装置２ｂが示されている。第２変形例の電子部品装置２ｂでは、前述した図１３（ｂ）でリードフレーム１ａに金属酸化層２２を形成する際に、外装めっき層５０が形成される外面（図１３（ｂ）では下面）をマスクで被覆して金属酸化層２２が形成されないようにする。
また同様に、前述した図１７（ｂ）でリードフレーム１ｂに金属酸化層２２を形成する際に、外装めっき層５０を形成する外面（図１７（ｂ）では下面）をマスクで被覆して金属酸化層２２が形成されないようにする。
これにより、図３１に示すように、前述した図２６で封止樹脂４０を形成する際に、リードフレーム１ａの金属電極２０ａ，２０ｂ，２０ｃの下面が封止樹脂４０の下面と面一になった状態で、封止樹脂４０から露出する。また同様に、リードフレーム１ｂの金属電極３０ａの上面が封止樹脂４０の上面と面一になった状態で、封止樹脂４０から露出する。
その後に、リードフレーム１ａの金属電極２０ａ，２０ｂ，２０ｃの下面、リードフレーム１ｂの金属電極３０ａの上面に外装めっき層５０が形成される。
このようにすることにより、外装めっき層５０を形成する際に、リードフレーム１ａ，１ｂの各外面から金属酸化層２２を除去する必要がないため、外装めっきの前処理が簡単になり、外装めっき層５０を容易に形成することができる。
図２８、図３０及び図３１の電子部品装置２，２ａ，２ｂでは、電子部品（パワー半導体チップ５）の下面側に第１接続端子（ゲート用、ソース用、ドレイン用接続端子ＧＴ，ＳＴ，ＤＴ）が接続され、上面側に第２接続端子（ドレイン用中継接続端子３０Ｔ）が接続されている。
この形態の他に、下面側のみに端子部を備えた電子部品を第１接続端子に接続し、第２接続端子を省略し、電子部品の上面側が封止樹脂で封止された形態としてもよい。
また、下面側にエリアアレイ型で配置された複数のバンプ状の端子部を備えた半導体チップなどの電子部品を使用し、電子部品の複数の端子部をリードフレームの対応するパッド部にはんだでフリップチップ接続してもよい。この場合も、電子部品の隣り合う端子部の間ではんだの流出による電気ショートなどの発生が防止される。
１ａ…一方のリードフレーム、１ｂ…他方のリードフレーム、２，２ａ，２ｂ…電子部品装置、５…パワー半導体チップ、５ａ…ゲート端子部、５ｂ…ソース端子部、５ｃ…ドレイン端子部、１１…銅電極、１２…外枠部、１４…内枠部、１６…連結部、２０，３０…金属板、２０ａ，２０ｂ，２０ｃ，３０ａ…金属電極、２２…金属酸化層、２４…はんだ、２４ａ…はんだペースト、３０Ｔ…ドレイン用中継接続端子、３０ｂ…接続部、４０…封止樹脂、５０…外装めっき層、ＧＴ…ゲート用接続端子、ＳＴ…ソース用接続端子、ＤＴ…ドレイン用接続端子、ＣＰ，ＧＰ，ＳＰ，ＤＰ，ＤＰｘ…パッド部、Ｌ…段差部、Ｒ…製品領域、Ｓ…収容部。

Claims (12)

  1. 第１金属電極と、
    前記第１金属電極の上面に形成され、金属めっき層からなる第１パッド部と、
    前記第１パッド部の周囲領域の前記第１金属電極の上面に形成された第１金属酸化層とを含む第１接続端子を備えた第１リードフレームと、
    第２金属電極と、
    前記第２金属電極の下面に形成され、金属めっき層からなる第２パッド部と、
    前記第２パッド部の周囲領域の前記第２金属電極の下面に形成された第２金属酸化層とを含む第２接続端子を備えた第２リードフレームと、
    下面側に第１端子部を備え、上面側に第２端子部を備えた電子部品と
    を有し、
    前記電子部品の第１端子部が前記第１接続端子の第１パッド部に第１金属接合材によって接続され、
    前記電子部品の第２端子部が前記第２接続端子の第２パッド部に第２金属接合材によって接続されていることを特徴とする電子部品装置。
  2. 前記第１金属接合材は前記第１パッド部内に配置され、前記第１金属酸化層が前記第１金属接合材から露出していることを特徴とする請求項１に記載の電子部品装置。
  3. 前記第２金属接合材は前記第２パッド部内に配置され、前記第２金属酸化層が前記第２金属接合材から露出していることを特徴とする請求項１又は２に記載の電子部品装置。
  4. 前記電子部品の第１端子部は、パワー半導体チップのゲート端子部及びソース端子部であり、前記電子部品の第２端子部は前記パワー半導体チップのドレイン端子部であり、
    前記第１接続端子は、ゲート用接続端子、ソース用接続端子及びドレイン用接続端子であり、
    前記パワー半導体チップのゲート端子部及びソース端子部が、前記ゲート用接続端子及び前記ソース用接続端子にそれぞれ接続され、
    前記第２接続端子の第２パッド部が前記パワー半導体チップのドレイン端子部に接続されていると共に、前記第２接続端子の一端側の接続部が前記ドレイン用接続端子に接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  5. 前記第１リードフレームと、前記電子部品と、前記第２リードフレームと、を封止し、上面と下面とを有する封止樹脂を有し、
    前記封止樹脂の下面から、前記第１金属電極の下面が露出していることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品装置。
  6. 前記封止樹脂の上面から、前記第２金属電極の上面が露出していることを特徴とする請求項５に記載の電子部品装置。
  7. 第１の金属板をパターニングして第１金属電極を形成する工程と、
    前記第１金属電極の上面に金属めっき層を形成して第１パッド部を得る工程と、
    前記第１パッド部の周囲領域の前記第１金属電極の上面に第１金属酸化層を形成して、
    前記第１金属電極、前記第１パッド部及び前記第１金属酸化層を含む第１接続端子を備えた第１リードフレームを得る工程と、
    第２の金属板をパターニングして第２金属電極を形成する工程と、
    前記第２金属電極の下面に金属めっき層を形成して第２パッド部を得る工程と、
    前記第２パッド部の周囲領域の前記第２金属電極の下面に第２金属酸化層を形成して、
    前記第２金属電極、前記第２パッド部及び前記第２金属酸化層を含む第２接続端子を備えた第２リードフレームを得る工程と、
    電子部品の下面側の第１端子部を前記第１接続端子の第１パッド部に第１金属接合材によって接続する工程と、
    前記電子部品の上面側の第２端子部を前記第２接続端子の第２パッド部に第２金属接合材によって接続する工程と、
    を有する
    ことを特徴とする電子部品装置の製造方法。
  8. 電子部品の第１端子部を前記第１接続端子の第１パッド部に第１金属接合材によって接続する工程において、
    前記第１金属接合材は前記第１パッド部内に配置され、前記第１金属酸化層が前記第１金属接合材から露出することを特徴とする請求項７に記載の電子部品装置の製造方法。
  9. 電子部品の第２端子部を前記第２接続端子の第２パッド部に第２金属接合材によって接続する工程において、
    前記第２金属接合材は前記第２パッド部内に配置され、前記第２金属酸化層が前記第２金属接合材から露出することを特徴とする請求項７又は８に記載の電子部品装置の製造方法。
  10. 前記第１金属電極を形成する工程において、
    前記第１の金属板は銅板であり、前記第１金属電極は銅電極であり、
    前記第１金属酸化層を形成する工程において、前記銅電極を陽極酸化して銅酸化層を形成し、
    前記第２金属電極を形成する工程において、
    前記第２の金属板は銅板であり、前記第２金属電極は銅電極であり、
    前記第２金属酸化層を形成する工程において、前記銅電極を陽極酸化して銅酸化層を形成することを特徴とする請求項７乃至９のいずれか一項に記載の電子部品装置の製造方法。
  11. 前記第１リードフレームと、前記電子部品と、前記第２リードフレームと、を封止し、上面と下面とを有する封止樹脂を形成する工程を有し、
    前記封止樹脂を形成する工程では、前記封止樹脂の下面から、前記第１金属電極の下面が露出することを特徴とする請求項７乃至１０のいずれか一項に記載の電子部品装置の製造方法。
  12. 前記封止樹脂を形成する工程では、前記封止樹脂の上面から、前記第２金属電極の上面が露出することを特徴とする請求項１１に記載の電子部品装置の製造方法。
JP2017133444A 2017-07-07 2017-07-07 電子部品装置及びその製造方法 Active JP6892796B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017133444A JP6892796B2 (ja) 2017-07-07 2017-07-07 電子部品装置及びその製造方法
US16/028,735 US10818580B2 (en) 2017-07-07 2018-07-06 Electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017133444A JP6892796B2 (ja) 2017-07-07 2017-07-07 電子部品装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019016705A JP2019016705A (ja) 2019-01-31
JP6892796B2 true JP6892796B2 (ja) 2021-06-23

Family

ID=64903463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017133444A Active JP6892796B2 (ja) 2017-07-07 2017-07-07 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US10818580B2 (ja)
JP (1) JP6892796B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302652B2 (en) * 2019-12-20 2022-04-12 Texas Instruments Incorporated Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die
JP7467214B2 (ja) * 2020-04-22 2024-04-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法
US20210398895A1 (en) * 2020-06-22 2021-12-23 Intel Corporation Power delivery structures
JPWO2022059288A1 (ja) * 2020-09-18 2022-03-24

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
JPH11121673A (ja) * 1997-10-09 1999-04-30 Toppan Printing Co Ltd リードフレーム
US6307755B1 (en) * 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US6777800B2 (en) 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP3883543B2 (ja) 2003-04-16 2007-02-21 新光電気工業株式会社 導体基材及び半導体装置
US20080150064A1 (en) * 2006-12-12 2008-06-26 Zimmerman Michael A Plastic electronic component package
US8129229B1 (en) * 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
US7830024B2 (en) * 2008-10-02 2010-11-09 Advanced Semiconductor Engineering, Inc. Package and fabricating method thereof
US8586419B2 (en) * 2010-01-19 2013-11-19 Vishay-Siliconix Semiconductor packages including die and L-shaped lead and method of manufacture
US9478484B2 (en) * 2012-10-19 2016-10-25 Infineon Technologies Austria Ag Semiconductor packages and methods of formation thereof
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
JP2016058612A (ja) * 2014-09-11 2016-04-21 株式会社デンソー 半導体装置
US9780018B2 (en) * 2014-12-16 2017-10-03 Infineon Technologies Americas Corp. Power semiconductor package having reduced form factor and increased current carrying capability
JP6269573B2 (ja) * 2015-05-18 2018-01-31 株式会社デンソー 半導体装置
JP6653139B2 (ja) * 2015-07-24 2020-02-26 株式会社三井ハイテック リードフレーム及びその製造方法

Also Published As

Publication number Publication date
US10818580B2 (en) 2020-10-27
US20190013262A1 (en) 2019-01-10
JP2019016705A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
JP6892796B2 (ja) 電子部品装置及びその製造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6809414B1 (en) Semiconductor chip assembly with bumped conductive trace
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
US10008437B2 (en) Lead frame and electronic component device
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
US11955410B2 (en) Electronic component apparatus having a first lead frame and a second lead frame and an electronic component provided between the first lead frame and the second lead frame
JP2016018806A (ja) 配線基板、配線基板の製造方法
JP2006237151A (ja) 配線基板および半導体装置
JP2013247199A (ja) リードフレーム及びその製造方法
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
CN108074903B (zh) 引线框架和电子元件装置
JP7173487B2 (ja) 半導体装置
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2018190942A (ja) リードフレーム及びその製造方法
CN108155170B (zh) 引线框
JP7304145B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP7430988B2 (ja) 電子装置
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP2018088512A (ja) 半導体装置用配線部材
JP2006310415A (ja) モジュール
JP5943386B2 (ja) リードフレーム及びその製造方法
CN103165558A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210528

R150 Certificate of patent or registration of utility model

Ref document number: 6892796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150