WO2022059288A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022059288A1
WO2022059288A1 PCT/JP2021/024518 JP2021024518W WO2022059288A1 WO 2022059288 A1 WO2022059288 A1 WO 2022059288A1 JP 2021024518 W JP2021024518 W JP 2021024518W WO 2022059288 A1 WO2022059288 A1 WO 2022059288A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
solder
semiconductor device
electrode pad
semiconductor chip
Prior art date
Application number
PCT/JP2021/024518
Other languages
English (en)
French (fr)
Inventor
達志 金田
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to JP2022550356A priority Critical patent/JPWO2022059288A1/ja
Publication of WO2022059288A1 publication Critical patent/WO2022059288A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Definitions

  • This disclosure relates to semiconductor devices.
  • Patent Document 1 As a semiconductor device used for a power module, a semiconductor device in which a metal plate is connected to an electrode of a semiconductor chip by using solder has been proposed (for example, Patent Document 1).
  • FIG. 1 is a top view showing a semiconductor device according to the first embodiment.
  • FIG. 2 is a top view showing the semiconductor device according to the first embodiment, excluding the metal plate and the first film.
  • FIG. 3 is a bottom view showing the metal plate and the first film in the first embodiment.
  • FIG. 4 is a cross-sectional view (No. 1) showing the semiconductor device according to the first embodiment.
  • FIG. 5 is a cross-sectional view (No. 2) showing the semiconductor device according to the first embodiment.
  • FIG. 6 is a top view showing the semiconductor device according to the second embodiment, excluding the metal plate, the first film, and the second film.
  • FIG. 7 is a bottom view showing the metal plate, the first film, and the second film in the second embodiment.
  • FIG. 1 is a top view showing a semiconductor device according to the first embodiment.
  • FIG. 2 is a top view showing the semiconductor device according to the first embodiment, excluding the metal plate and the first film.
  • FIG. 3 is a bottom view showing the metal plate
  • FIG. 8 is a cross-sectional view showing the semiconductor device according to the second embodiment.
  • FIG. 9 is a cross-sectional view showing the semiconductor device according to the third embodiment.
  • FIG. 10 is a cross-sectional view showing the semiconductor device according to the fourth embodiment.
  • FIG. 11 is a schematic diagram showing the layout of the semiconductor device according to the fifth embodiment.
  • characteristics such as on-resistance may vary.
  • the characteristics as designed may not be obtained.
  • the object of the present disclosure is to provide a semiconductor device capable of suppressing variations in characteristics.
  • the semiconductor device is a first semiconductor chip having a first surface and a second surface opposite to the first surface, and having a first electrode pad on the first surface.
  • a metal plate having a third surface facing the first surface, and a first solder connecting the first electrode pad and the third surface, and the third surface is the first surface. It has a first region in contact with solder and a second region adjacent to the first region, and the solder wettability of the second region is lower than the solder wettability of the first region, and the first solder Includes a portion that overlaps the boundary between the first region and the second region.
  • the inventor of the present application has conducted a diligent study to investigate the cause of the variation in characteristics in conventional semiconductor devices. As a result, it was found that when the metal plate was connected to the electrodes of the semiconductor chip, the molten solder was excessively wet and spread and solidified, and the posture of the metal plate may not be as designed. It was also found that, due to the variation in the posture of the metal plate, when a plurality of units including the metal plate and the semiconductor chip are provided, the characteristics may differ between the units.
  • the first region and the second region are provided on the third surface of the metal plate, and the solder wettability of the second region is lower than the solder wettability of the first region. Further, the first solder includes a portion that is in contact with the first region and overlaps the boundary between the first region and the second region. In this way, excessive wetting and spreading of the first solder is suppressed. Therefore, variations in characteristics can be suppressed.
  • the second region may surround the first region. In this case, it is easier to suppress the wetting and spreading of the solder.
  • the first film provided in the second region and having a lower solder wettability than the metal plate may be provided. In this case, it is easier to suppress the wetting and spreading of the solder.
  • the first film may include a chromium plating film or a solder resist film.
  • the chrome plating film or the solder resist film repels the molten solder, and it is easier to suppress the wetting and spreading of the solder.
  • the first semiconductor chip has an insulating substrate having a second electrode pad on the second surface and having a fourth surface on which a first conductive layer is formed, and the above. It may have a second solder connecting the second electrode pad and the first conductive layer. In this case, it is easy to stabilize the position of the first semiconductor chip.
  • the insulating substrate may have a second conductive layer on the fourth surface and a third solder connecting the metal plate and the second conductive layer. In this case, an electric potential can be applied to the metal plate through the second conductive layer.
  • the metal plate has a fifth surface facing the second conductive layer, and the fifth surface is in a third region in contact with the third solder and the third region. It has an adjacent fourth region, and the solder wettability of the fourth region is lower than the solder wettability of the third region, and the third solder has the third region and the fourth region. It may include a portion that overlaps the boundary. In this case, it is easy to stabilize the position of the metal plate.
  • the metal plate has a fifth surface facing the second conductive layer and a sixth surface continuous with the fifth surface and extending in a direction away from the fourth surface.
  • the fifth surface has a third region in contact with the third solder
  • the sixth surface has a fourth region continuous with the third region
  • the solder wettability of the fourth region is determined.
  • the third solder may include a portion that overlaps the boundary between the third region and the fourth region, which is lower than the solder wettability of the third region. In this case, it is easy to stabilize the position of the metal plate.
  • the fourth region may surround the third region. In this case, it is easier to suppress the wetting and spreading of the solder.
  • the second conductive layer has a fifth region in contact with the third solder and a sixth region adjacent to the fifth region, and the sixth region.
  • the solder wettability of the solder is lower than that of the fifth region, and the third solder may include a portion overlapping the boundary between the fifth region and the sixth region. In this case, it is easier to stabilize the position of the metal plate.
  • the first electrode pad may be inside the edge of the first region in a plan view from a direction perpendicular to the first surface. In this case, it is easy to form a fillet on the first solder.
  • the distance between the edge of the first electrode pad and the edge of the first region may be 0.1 mm or more and 0.5 mm or less. In this case, it is easier to form a fillet on the first solder.
  • the boundary between the first region and the second region has a rectangular shape with rounded corners in a plan view from a direction perpendicular to the first surface. May be good. In this case, good mechanical reliability can be obtained for the first solder.
  • the first semiconductor chip may be a transistor, and the first electrode pad may be a source electrode pad. In this case, the connection reliability between the source electrode pad and the metal plate can be improved.
  • the first semiconductor chip may be a diode
  • the first electrode pad may be an anode electrode pad.
  • the connection reliability between the anode electrode pad and the metal plate can be improved.
  • the first semiconductor chip may be a silicon carbide semiconductor chip. In this case, excellent withstand voltage can be obtained.
  • a second semiconductor chip having a seventh surface and an eighth surface opposite to the seventh surface and having a third electrode pad on the seventh surface. It has a fourth solder connecting the third electrode pad and the third surface, and the seventh surface has a seventh region in contact with the fourth solder and an eighth region adjacent to the seventh region.
  • the solder wettability of the 8th region is lower than the solder wettability of the 7th region, and the 4th solder has a portion overlapping the boundary between the 7th region and the 8th region. It may be included.
  • the second semiconductor chip can be connected to the first semiconductor chip, and the position of the second semiconductor chip can be easily stabilized.
  • the eighth region may surround the seventh region. In this case, it is easier to suppress the wetting and spreading of the solder.
  • a plurality of units including the first semiconductor chip, the second semiconductor chip, the metal plate, the first solder, and the fourth solder may be provided. In this case, characteristics such as withstand voltage can be improved.
  • the semiconductor device can be used as a single-phase bridge circuit.
  • the surface including the X1-X2 direction and the Y1-Y2 direction is defined as the XY surface
  • the surface including the Y1-Y2 direction and the Z1-Z2 direction is defined as the YZ surface
  • the surface including the Z1-Z2 direction and the X1-X2 direction is defined as the ZX surface. do.
  • the Z1 direction is upward and the Z2 direction is downward.
  • the plan view means to see the object from the Z1 side.
  • FIG. 1 is a top view showing a semiconductor device according to the first embodiment.
  • FIG. 2 is a top view showing the semiconductor device according to the first embodiment, excluding the metal plate and the first film.
  • FIG. 3 is a bottom view showing the metal plate and the first film in the first embodiment.
  • 4 and 5 are cross-sectional views showing a semiconductor device according to the first embodiment.
  • FIG. 4 shows a cross section along the IV-IV line in FIGS. 1 to 3
  • FIG. 5 shows a cross section along the VV line in FIGS. 1 to 3.
  • the semiconductor device 1 mainly includes a heat radiating plate 11, a first semiconductor chip 101, a second semiconductor chip 201, and a metal plate 301.
  • the heat radiating plate 11 includes a surface on the Z1 side and a surface on the Z2 side, and an insulating substrate 401 is provided above the surface on the Z1 side.
  • the insulating substrate 401 includes a fourth surface 411 on the Z1 side and a ninth surface 412 on the Z2 side, and a first conductive layer 451 and a second conductive layer 452 are formed on the fourth surface 411, and the ninth surface is formed.
  • a third conductive layer 453 is formed on 412.
  • the second conductive layer 452 is on the X2 side of the first conductive layer 451.
  • the third conductive layer 453 is connected to the heat sink 11 by the sixth solder 12.
  • the heat sink 11 is a copper (Cu) plate on which a nickel (Ni) plating film is formed.
  • the insulating substrate 401 is a ceramic substrate such as a silicon nitride (Si 3 N 4 ) substrate.
  • the first conductive layer 451 and the second conductive layer 452 and the third conductive layer 453 are copper layers.
  • the sixth solder 12 is tin (Sn) -silver (Ag) -copper (Cu) -based solder, tin (Sn) -antimony (Sb) -based solder, or the like.
  • the first semiconductor chip 101 and the second semiconductor chip 201 are mounted on the insulating substrate 401.
  • the first semiconductor chip 101 is on the X2 side of the second semiconductor chip 201.
  • the first semiconductor chip 101 is, for example, a transistor such as an insulated gate bipolar transistor (IGBT), and has a rectangular planar shape in a plan view.
  • the first semiconductor chip 101 includes a first surface 111 on the Z1 side and a second surface 112 on the Z2 side.
  • a source electrode pad 131 and a gate electrode pad 133 are provided on the first surface 111, and a drain electrode pad 132 is provided on the second surface 112.
  • the gate electrode pad 133 is on the Y1 side of the source electrode pad 131.
  • the source electrode pad 131 and the gate electrode pad 133 have a rectangular planar shape, and the area of the source electrode pad 131 is larger than the area of the gate electrode pad 133.
  • the drain electrode pad 132 has a rectangular planar shape and is provided substantially over the entire second surface 112.
  • the drain electrode pad 132 is connected to the first conductive layer 451 by the second solder 142.
  • the second solder 142 is a Sn—Ag—Cu-based solder, a Sn—Sb-based solder, or the like.
  • the source electrode pad 131 is an example of the first electrode pad
  • the drain electrode pad 132 is an example of the second electrode pad.
  • the second semiconductor chip 201 is a diode such as a Schottky Barrier Diode (SBD), for example, and has a rectangular planar shape.
  • the second semiconductor chip 201 includes a seventh surface 211 on the Z1 side and an eighth surface 212 on the Z2 side.
  • the anode electrode pad 231 is provided on the seventh surface 211, and the cathode electrode pad 232 is provided on the eighth surface 212.
  • the anode electrode pad 231 has a rectangular planar shape and is provided substantially over the entire seventh surface 211.
  • the cathode electrode pad 232 has a rectangular planar shape and is provided substantially over the entire eighth surface 212.
  • the cathode electrode pad 232 is connected to the first conductive layer 451 by the fifth solder 242.
  • the fifth solder 242 is a Sn—Ag—Cu-based solder, a Sn—Sb-based solder, or the like.
  • the anode electrode pad 231 is an example of the third electrode pad, and the cathode electrode pad 232 is an example of the fourth electrode pad.
  • the metal plate 301 includes a first portion 301A located above the first semiconductor chip 101 and the second semiconductor chip 201, a second portion 301B located above the second conductive layer 452, a first portion 301A, and a second portion. It has a third portion 301C that connects the portion 301B.
  • the metal plate 301 includes a first surface 111 of the first semiconductor chip 101 and a third surface 311 facing the seventh surface 211 of the second semiconductor chip 201 in the first portion 301A, and a second surface 301B in the second portion 301B. A fifth surface 312 facing the conductive layer 452 is provided.
  • the metal plate 301 is, for example, a copper plate.
  • the metal plate 301 may be a copper plate on which a nickel-plated film is formed.
  • the metal plate 301 is formed, for example, by bending one metal plate.
  • the third surface 311 includes a first region 351, a second region 352 adjacent to the first region 351, a seventh region 353, and an eighth region 354 adjacent to the seventh region 353.
  • the first region 351 faces the source electrode pad 131
  • the seventh region 353 faces the anode electrode pad 231.
  • the first region 351 is wider than the source electrode pad 131, and the source electrode pad 131 is inside the edge of the first region 351.
  • the first region 351 has a planar shape with rounded rectangles.
  • the distance L1 between the edge of the source electrode pad 131 and the edge of the first region 351 is 0.1 mm or more and 0.5 mm or less, preferably 0.2 mm or more and 0.4 mm or less.
  • the distance L1 is the distance from the point on the edge of the source electrode pad 131 to the point on the edge of the nearest first region 351 in a plan view.
  • the distance L1 need not be uniform over the entire circumference of the source electrode pad 131.
  • the seventh region 353 is wider than the anode electrode pad 231 and the anode electrode pad 231 is inside the edge of the seventh region 353.
  • the seventh region 353 has a planar shape with rounded rectangles.
  • the distance L2 between the edge of the anode electrode pad 231 and the edge of the seventh region 353 is 0.1 mm or more and 0.5 mm or less, preferably 0.2 mm or more and 0.4 mm or less.
  • the distance L2 is the distance from the point on the edge of the anode electrode pad 231 to the point on the edge of the nearest seventh region 353 in a plan view.
  • the distance L2 need not be uniform over the entire circumference of the anode electrode pad 231.
  • the second region 352 is an annular region and surrounds the first region 351.
  • the inner edge of the second region 352 coincides with the edge of the first region 351 and the boundary between the first region 351 and the second region 352 has a rectangular planar shape with rounded corners.
  • the eighth region 354 is an annular region and surrounds the seventh region 353.
  • the inner edge of the eighth region 354 coincides with the edge of the seventh region 353, and the boundary between the seventh region 353 and the eighth region 354 has a rectangular planar shape with rounded corners.
  • a part of the second region 352 and a part of the eighth region 354 may overlap.
  • the first film 21 having a lower solder wettability than the metal plate 301 is provided in the second region 352 and the eighth region 354.
  • the first film 21 includes, for example, a chromium plating film or a solder resist film.
  • the metal plate 301 is exposed from the first film 21.
  • the solder wettability of the second region 352 is lower than the solder wettability of the first region 351, and the solder wettability of the eighth region 354 is lower than the solder wettability of the seventh region 353.
  • solder wettability There are the following methods for evaluating solder wettability. For example, a first sample obtained by cutting out a member (for example, copper) to be bonded to solder in a size of 20 mm ⁇ 20 mm and a second sample in which a material expected to repel solder such as Cr plating is formed on the member are prepared. Then, a solder ball having a size of 0.76 mm ⁇ before melting is placed on each of the first sample and the second sample, and heated on a hot plate to sufficiently melt. For example, when the solder melting temperature is 185 ° C., the substrate is heated until the actual temperature of the substrate reaches 220 ° C. or higher to sufficiently melt the solder. Then remove from the hot plate and cool to room temperature.
  • a solder melting temperature is 185 ° C.
  • solder wet spread ratio S defined by the following formula (1) is calculated according to the wet spread test method, and the larger the value of the solder wet spread ratio S, the larger the solder wettability. It is stipulated as.
  • the size of the solder ball and the size of the member are examples, and may be other than that.
  • the solder wettability may be evaluated by a method of confirming the contact angle between the solder and the member after the solder is melted on the member and then solidified.
  • the confirmation of the magnitude of the solder wettability the method of confirming the contact angle between the solder and the member after melting and curing may be used as described above.
  • the contact angle can be measured by, for example, the ⁇ / 2 method.
  • the source electrode pad 131 and the third surface 311 are connected by the first solder 141.
  • the first solder 141 is in contact with the first region 351 of the third surface 311 and includes a portion overlapping the boundary between the first region 351 and the second region 352.
  • the area of the cross section of the first solder 141 parallel to the XY plane is the smallest at the interface with the source electrode pad 131, becomes larger as it approaches the first region 351 and becomes the largest at the interface with the first region 351. It is preferable that a fillet is formed on the first solder 141.
  • the first solder 141 is a Sn—Ag—Cu-based solder, a Sn—Sb-based solder, or the like.
  • the anode electrode pad 231 and the third surface 311 are connected by the fourth solder 241.
  • the fourth solder 241 is in contact with the seventh region 353 of the third surface 311 and includes a portion overlapping the boundary between the seventh region 353 and the eighth region 354.
  • the area of the cross section of the fourth solder 241 parallel to the XY plane is the smallest at the interface with the anode electrode pad 231, becomes larger as it approaches the seventh region 353, and becomes the largest at the interface with the seventh region 353. It is preferable that a fillet is formed in the fourth solder 241.
  • the fourth solder 241 is a Sn—Ag—Cu-based solder, a Sn—Sb-based solder, or the like.
  • the second portion 301B of the metal plate 301 is located closer to the insulating substrate 401 than the first portion 301A, and the fifth surface 312 of the second portion 301B is connected to the second conductive layer 452 by the third solder 341.
  • the third solder 341 is a Sn—Ag—Cu-based solder, a Sn—Sb-based solder, or the like.
  • the solder paste that becomes the second solder 142 and the solder paste that becomes the fifth solder 242 are used, respectively, to use the first semiconductor chip 101 and the second semiconductor chip.
  • 201 is mounted on the insulating substrate 401. That is, the first conductive layer 451 and the drain electrode pad 132 are connected by the second solder 142, and the first conductive layer 451 and the cathode electrode pad 232 are connected by the fifth solder 242.
  • the metal plate 301 is formed into the first semiconductor chip 101 and the second semiconductor chip 201, respectively. And fixed on the second conductive layer 452. That is, the source electrode pad 131 and the first region 351 are connected by the first semiconductor chip 101, the anode electrode pad 231 and the seventh region 353 are connected by the fourth solder 241 and the metal plate 301 is connected by the third solder 341.
  • the second portion 301B and the second conductive layer 452 are connected.
  • the solder paste melts, but since the first film 21 is provided in the second region 352, the molten solder that becomes the first solder 141 wets and spreads to the boundary between the first region 351 and the second region 352. However, it is difficult to invade the second region 352. Similarly, since the first film 21 is provided in the eighth region 354, the molten solder serving as the fourth solder 241 wets and spreads to the boundary between the seventh region 353 and the eighth region 354, but in the eighth region 354. Is hard to invade. Then, the posture of the metal plate 301 is controlled by the surface tension generated in the molten solder paste. At this time, the thicknesses of the first solder 141 and the second solder 142 are unlikely to vary.
  • the position and orientation of the metal plate 301 can be stabilized, and predetermined predetermined characteristics, for example, the characteristics as designed can be obtained. As described above, according to the first embodiment, the variation in characteristics can be suppressed.
  • the second region 352 surrounds the first region 351 in order to suppress excessive wetting and spreading of the molten solder which is the first solder 141 and the molten solder which is the fourth solder 241 and to obtain better reliability.
  • the eighth region 354 surrounds the seventh region 353.
  • the second region 352 does not have to surround the entire circumference of the first region 351 and the eighth region 354 is the seventh region. It does not have to surround the entire circumference of 353.
  • the second region 352 and the eighth region 354 may be provided in a C shape so as to suppress wet spread.
  • the first film 21 is provided, it is easier to suppress the wetting and spreading of the molten solder. Since the chrome-plated film and the solder resist film have the property of repelling solder, it is preferable that the first film 21 includes a chrome-plated film or a solder resist film.
  • the first semiconductor chip 101 and the second semiconductor chip 201 can be mounted and used on the insulating substrate 401. By using the insulating substrate 401, it is easy to stabilize the positions of the first semiconductor chip 101 and the second semiconductor chip 201. Further, by connecting the metal plate 301 to the second conductive layer 452 by the third solder 341, the electric potential can be applied to the metal plate 301 through the second conductive layer 452. Although the details will be described later, a unit including the first semiconductor chip 101 and the second semiconductor chip 201 may be provided on the plurality of insulating substrates 401.
  • the source electrode pad 131 is inside the edge of the first region 351 and the anode electrode pad 231 is inside the edge of the seventh region 353, so that fillets are formed in the first solder 141 and the fourth solder 241. It's easy to do.
  • the distances L1 and L2 are 0.1 mm or more and 0.5 mm or less, a particularly good fillet is likely to be formed.
  • the first solder 141 has a large curvature and is unlikely to have a sharp portion. Therefore, good mechanical reliability can be obtained for the first solder 141.
  • the boundary between the 7th region 353 and the 8th region 354 has a rectangular shape with rounded corners, the fourth solder 241 has a large curvature and is unlikely to have a sharp portion. Therefore, good mechanical reliability can be obtained for the fourth solder 241.
  • the connection reliability between the source electrode pad 131 and the anode electrode pad 231 and the metal plate 301 can be improved.
  • the heat radiating plate 11 can be connected to the third conductive layer 453 of the insulating substrate 401 by using a solder paste that becomes the sixth solder 12 after fixing the metal plate 301.
  • the contact angle which is an index of the quality of the wettability of the solder
  • the contact angle is preferably 45 degrees or more, or 90 degrees or more. In this case, the wet spread of the solder can be suppressed.
  • the larger the difference between the contact angle in the region where the solder wettability is high and the contact angle in the region where the solder wettability is low the easier it is to suppress the excessive wetting spread of the solder paste.
  • the higher the solder wettability the smaller the contact angle and the more wet and spread the solder.
  • the type of solder is not particularly limited.
  • the solder before melting may be a metal material having a solder composition, and the form may be a solder paste, a plate-shaped solder, or a thread-shaped solder.
  • the contact angle of the solder in the present disclosure refers to the contact angle between the member and the solder after the plate-shaped solder or solder paste is heated, melted, cooled and solidified.
  • FIG. 6 is a top view showing the semiconductor device according to the second embodiment, excluding the metal plate, the first film, and the second film.
  • FIG. 7 is a bottom view showing the metal plate, the first film, and the second film in the second embodiment.
  • FIG. 8 is a cross-sectional view showing the semiconductor device according to the second embodiment.
  • FIG. 8 shows a cross section along lines VIII-VIII in FIGS. 6 and 7.
  • the fifth surface 312 has a third region 355 and a fourth region 356 adjacent to the third region 355.
  • the fourth region 356 is an annular region, and the third region 355 is located inside the fourth region 356.
  • the third region 355 has, for example, a rectangular planar shape with rounded corners.
  • the fourth region 356 surrounds the third region 355. The inner edge of the fourth region 356 coincides with the edge of the third region 355, and the boundary between the third region 355 and the fourth region 356 has a rounded rectangular planar shape.
  • a second film 22 having a lower solder wettability than the metal plate 301 is provided in the fourth region 356.
  • the second film 22 includes, for example, a chrome-plated film or a solder resist film.
  • the metal plate 301 is exposed from the second film 22.
  • the solder wettability of the fourth region 356 is lower than the solder wettability of the third region 355.
  • the third solder 341 is in contact with the third region 355 of the fifth surface 312, and includes a portion overlapping the boundary between the third region 355 and the fourth region 356.
  • the second conductive layer 452 has a fifth region 457 and a sixth region 458 adjacent to the fifth region 457.
  • the sixth region 458 is an annular region, and the fifth region 457 is located inside the sixth region 458.
  • the fifth region 457 has, for example, a rectangular planar shape with rounded corners.
  • the sixth region 458 surrounds the fifth region 457.
  • the inner edge of the sixth region 458 coincides with the edge of the fifth region 457, and the boundary between the fifth region 457 and the sixth region 458 has a rounded rectangular planar shape.
  • a third film 23 having a lower solder wettability than the second conductive layer 452 is provided in the sixth region 458.
  • the third film 23 includes, for example, a chromium plating film or a solder resist film.
  • the second conductive layer 452 is exposed from the third film 23.
  • the solder wettability of the sixth region 458 is lower than the solder wettability of the fifth region 457.
  • the third solder 341 is in contact with the fifth region 457 of the second conductive layer 452, and includes a portion overlapping the boundary between the fifth region 457 and the sixth region 458.
  • the third region 355 and the fifth region 457 face each other.
  • the fifth region 457 is wider than the third region 355, and the third region 355 is inside the edge of the fifth region 457.
  • the third region 355 and the fifth region 457 are connected to each other by the third solder 341.
  • the area of the cross section of the third solder 341 parallel to the XY plane is the smallest at the interface with the third region 355, becomes larger as it approaches the fifth region 457, and becomes the largest at the interface with the fifth region 457. It is preferable that a fillet is formed in the third solder 341.
  • the molten solder that becomes the third solder 341 when the metal plate 301 is fixed on the second conductive layer 452 is the third region 355 and the fourth region 356 on the fifth surface 312. Although it wets and spreads to the boundary of the solder, it is difficult to invade the fourth region 356. Similarly, on the second conductive layer 452, the molten solder wets and spreads to the boundary between the fifth region 457 and the sixth region 458, but does not easily penetrate into the sixth region 458. Therefore, as in the first embodiment, the position and posture of the metal plate 301 can be further stabilized, and variations in characteristics can be suppressed.
  • FIG. 9 is a cross-sectional view showing the semiconductor device according to the third embodiment.
  • the second film 22 is provided in an annular shape on the lower end of the side surface 313 of the second portion 301B instead of the fifth surface 312 of the second portion 301B.
  • the fourth region 356 is provided on the side surface 313 of the second portion 301B.
  • the side surface 313 is continuous with the fifth surface 312 and extends in a direction away from the fourth surface 411.
  • the fourth region 356 is continuous with the third region 355.
  • the side surface 313 is an example of the sixth surface.
  • FIG. 10 is a cross-sectional view showing the semiconductor device according to the fourth embodiment.
  • the first film 21 is provided not at the third surface 311 of the first portion 301A but at the lower end of the side surface 314 of the first portion 301A. That is, the second region 352 and the eighth region 354 are provided on the side surface 314 of the first portion 301A.
  • a film such as a chrome plating film or a solder resist film having a lower solder wettability than the first conductive layer 451 is also provided around the portion of the first conductive layer 451 to which the second solder 142 and the fifth solder 242 are connected. Is preferable.
  • the first semiconductor chip may be a diode and the second semiconductor chip may be a transistor.
  • the combination of a transistor and a diode, particularly the combination of an IGBT and an SBD, can be suitably used for, for example, a power module.
  • the first semiconductor chip and the second semiconductor chip may be, for example, a silicon carbide semiconductor chip manufactured by using a silicon carbide (SiC) substrate.
  • the silicon carbide semiconductor chip provides, for example, excellent withstand voltage.
  • a fifth embodiment relates to a semiconductor device having a plurality of units including a first semiconductor chip, a second semiconductor chip, a metal plate, a first solder, and a fourth solder in the first embodiment.
  • FIG. 11 is a schematic diagram showing the layout of the semiconductor device according to the fifth embodiment.
  • the upper arm 501 connected between the P terminal 511, the N terminal 512, the O terminal 513, and the P terminal 511 and the O terminal 513.
  • a lower arm 502 connected between the N terminal 512 and the O terminal 513.
  • the upper arm 501 and the lower arm 502 are directly connected between the P terminal 511 and the N terminal 512, and the O terminal 513 is connected to the connection point between the upper arm 501 and the lower arm 502.
  • the upper arm 501 includes a plurality of units 51
  • the lower arm 502 includes a plurality of units 52.
  • the wiring 521 is connected to the P terminal 511, the wiring 522 is connected to the N terminal 512, and the wiring 523 is connected to the O terminal 513.
  • the P terminal 511 is an example of a first power supply terminal, and the N terminal 512 is an example of a second electrode terminal.
  • Each of the unit 51 and the unit 52 includes a first semiconductor chip 101 mounted on an insulating substrate, a second semiconductor chip 201, and a metal plate 301.
  • the first semiconductor chip 101 is a transistor
  • the second semiconductor chip 201 is a diode.
  • the drain electrode pad of the first semiconductor chip 101 and the cathode electrode pad of the second semiconductor chip 201 are connected to the first conductive layer 451 via the second solder and the fifth solder, respectively.
  • the source electrode pad 131 of the first semiconductor chip 101 and the anode electrode pad 231 of the second semiconductor chip 201 are connected to the metal plate 301 via the first solder and the fourth solder, respectively.
  • a first film is provided around the first solder and the second solder.
  • the first conductive layer 451 is connected to the wiring 523, and the metal plate 301 is connected to the wiring 521.
  • the first conductive layer 451 is connected to the wiring 522, and the metal plate 301 is connected to the wiring 521.
  • the wirings 521 and 523 correspond to the second conductive layer 452 in the first embodiment.
  • the semiconductor device 5 according to the fifth embodiment can be used as a single-phase bridge circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体装置は、第１面と、前記第１面とは反対側の第２面とを備え、前記第１面に第１電極パッドを有する第１半導体チップと、前記第１面に対向する第３面を備える金属板と、前記第１電極パッドと前記第３面とを接続する第１はんだと、を有し、前記第３面は、前記第１はんだが接する第１領域と、前記第１領域に隣接する第２領域と、を有し、前記第２領域のはんだ濡れ性は、前記第１領域のはんだ濡れ性よりも低く、前記第１はんだは、前記第１領域と前記第２領域との境界と重なる部分を含む。

Description

半導体装置
　本開示は、半導体装置に関する。
　本出願は、２０２０年９月１８日出願の日本出願第２０２０－１５７４４３号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
　パワーモジュールに用いられる半導体装置として、半導体チップの電極にはんだを用いて金属板が接続された半導体装置が提案されている（例えば特許文献１）。
日本国特開２０１６－１６２７７３号公報
　本開示の半導体装置は、第１面と、前記第１面とは反対側の第２面とを備え、前記第１面に第１電極パッドを有する第１半導体チップと、前記第１面に対向する第３面を備える金属板と、前記第１電極パッドと前記第３面とを接続する第１はんだと、を有し、前記第３面は、前記第１はんだが接する第１領域と、前記第１領域に隣接する第２領域と、を有し、前記第２領域のはんだ濡れ性は、前記第１領域のはんだ濡れ性よりも低く、前記第１はんだは、前記第１領域と前記第２領域との境界と重なる部分を含む。
図１は、第１実施形態に係る半導体装置を示す上面図である。 図２は、第１実施形態に係る半導体装置を、金属板及び第１膜を除いて示す上面図である。 図３は、第１実施形態における金属板及び第１膜を示す下面図である。 図４は、第１実施形態に係る半導体装置を示す断面図（その１）である。 図５は、第１実施形態に係る半導体装置を示す断面図（その２）である。 図６は、第２実施形態に係る半導体装置を、金属板、第１膜及び第２膜を除いて示す上面図である。 図７は、第２実施形態における金属板、第１膜及び第２膜を示す下面図である。 図８は、第２実施形態に係る半導体装置を示す断面図である。 図９は、第３実施形態に係る半導体装置を示す断面図である。 図１０は、第４実施形態に係る半導体装置を示す断面図である。 図１１は、第５実施形態に係る半導体装置のレイアウトを示す模式図である。
　［本開示が解決しようとする課題］
　従来の金属板を含んだ半導体装置では、オン抵抗等の特性がばらつくことがある。例えば、設計通りの特性が得られないことがある。
　本開示は、特性のばらつきを抑制できる半導体装置を提供することを目的とする。
　［本開示の効果］
　本開示によれば、特性のばらつきを抑制できる。
　実施するための形態について、以下に説明する。
　［本開示の実施形態の説明］
　最初に本開示の実施態様を列記して説明する。
　〔１〕　本開示の一態様に係る半導体装置は、第１面と、前記第１面とは反対側の第２面とを備え、前記第１面に第１電極パッドを有する第１半導体チップと、前記第１面に対向する第３面を備える金属板と、前記第１電極パッドと前記第３面とを接続する第１はんだと、を有し、前記第３面は、前記第１はんだが接する第１領域と、前記第１領域に隣接する第２領域と、を有し、前記第２領域のはんだ濡れ性は、前記第１領域のはんだ濡れ性よりも低く、前記第１はんだは、前記第１領域と前記第２領域との境界と重なる部分を含む。
　本願発明者は、従来の半導体装置において特性がばらつく原因を究明すべく鋭意検討を行った。この結果、金属板を半導体チップの電極に接続する際に、溶融したはんだが過剰に濡れ広がり凝固し、金属板の姿勢が設計通りとなっていないことがあることが判明した。また、金属板の姿勢のばらつきにより、金属板と半導体チップとを含むユニットが複数設けられている場合には、ユニットの間で特性の相違が発生し得ることも判明した。本開示では、金属板の第３面に第１領域及び第２領域が設けられており、第２領域のはんだ濡れ性が第１領域のはんだ濡れ性よりも低い。また、第１はんだは、第１領域に接し、第１領域と第２領域との境界と重なる部分を含む。このように、第１はんだの過剰な濡れ広がりが抑制されている。従って、特性のばらつきを抑制できる。
　〔２〕　〔１〕において、前記第２領域は、前記第１領域を包囲してもよい。この場合、はんだの濡れ広がりをより抑制しやすい。
　〔３〕　〔１〕又は〔２〕において、前記第２領域に設けられた、前記金属板よりもはんだ濡れ性が低い第１膜を有してもよい。この場合、はんだの濡れ広がりをより抑制しやすい。
　〔４〕　〔３〕において、前記第１膜は、クロムめっき膜又はソルダーレジスト膜を含んでもよい。この場合、クロムめっき膜又はソルダーレジスト膜が、溶融したはんだをはじき、はんだの濡れ広がりをより抑制しやすい。
　〔５〕　〔１〕～〔４〕において、前記第１半導体チップは、前記第２面に第２電極パッドを有し、第１導電層が形成された第４面を備える絶縁基板と、前記第２電極パッドと前記第１導電層とを接続する第２はんだと、を有してもよい。この場合、第１半導体チップの位置を安定させやすい。
　〔６〕　〔５〕において、前記絶縁基板は、前記第４面に第２導電層を有し、前記金属板と前記第２導電層とを接続する第３はんだを有してもよい。この場合、第２導電層を通じて金属板に電位を印加できる。
　〔７〕　〔６〕において、前記金属板は、前記第２導電層に対向する第５面を有し、前記第５面は、前記第３はんだが接する第３領域と、前記第３領域に隣接する第４領域と、を有し、前記第４領域のはんだ濡れ性は、前記第３領域のはんだ濡れ性よりも低く、前記第３はんだは、前記第３領域と前記第４領域との境界と重なる部分を含んでもよい。この場合、金属板の位置を安定させやすい。
　〔８〕　〔６〕において、前記金属板は、前記第２導電層に対向する第５面と、前記第５面に連続し、前記第４面から離れる方向に延びる第６面と、有し、前記第５面は、前記第３はんだが接する第３領域を有し、前記第６面は、前記第３領域に連続する第４領域を有し、前記第４領域のはんだ濡れ性は、前記第３領域のはんだ濡れ性よりも低く、前記第３はんだは、前記第３領域と前記第４領域との境界と重なる部分を含んでもよい。この場合、金属板の位置を安定させやすい。
　〔９〕　〔７〕又は〔８〕において、前記第４領域は、前記第３領域を包囲してもよい。この場合、はんだの濡れ広がりをより抑制しやすい。
　〔１０〕　〔６〕～〔９〕において、前記第２導電層は、前記第３はんだが接する第５領域と、前記第５領域に隣接する第６領域と、を有し、前記第６領域のはんだ濡れ性は、前記第５領域のはんだ濡れ性よりも低く、前記第３はんだは、前記第５領域と前記第６領域との境界と重なる部分を含んでもよい。この場合、金属板の位置を更に安定させやすい。
　〔１１〕　〔１〕～〔１０〕において、前記第１面に垂直な方向からの平面視で、前記第１電極パッドは、前記第１領域の縁の内側にあってもよい。この場合、第１はんだにフィレットを形成しやすい。
　〔１２〕　〔１１〕において、前記第１電極パッドの縁と前記第１領域の縁との間の距離は、０．１ｍｍ以上０．５ｍｍ以下であってもよい。この場合、第１はんだにフィレットをより形成しやすい。
　〔１３〕　〔１〕～〔１２〕において、前記第１面に垂直な方向からの平面視で、前記第１領域と前記第２領域との境界は、角丸長方形状の形状を有してもよい。この場合、第１はんだに良好な機械的信頼性を得ることができる。
　〔１４〕　〔１〕～〔１３〕において、前記第１半導体チップは、トランジスタであり、前記第１電極パッドは、ソース電極パッドであってもよい。この場合、ソース電極パッドと金属板との間の接続信頼性を向上できる。
　〔１５〕　〔１〕～〔１３〕において、前記第１半導体チップは、ダイオードであり、前記第１電極パッドは、アノード電極パッドであってもよい。この場合、アノード電極パッドと金属板との間の接続信頼性を向上できる。
　〔１６〕　〔１〕～〔１５〕において、前記第１半導体チップは、炭化珪素半導体チップであってもよい。この場合、優れた耐圧が得られる。
　〔１７〕　〔１〕～〔１６〕において、第７面と、前記第７面とは反対側の第８面とを備え、前記第７面に第３電極パッドを有する第２半導体チップと、前記第３電極パッドと前記第３面とを接続する第４はんだと、を有し、前記第７面は、前記第４はんだが接する第７領域と、前記第７領域に隣接する第８領域と、を有し、前記第８領域のはんだ濡れ性は、前記第７領域のはんだ濡れ性よりも低く、前記第４はんだは、前記第７領域と前記第８領域との境界と重なる部分を含んでもよい。この場合、第１半導体チップに第２半導体チップを接続でき、第２半導体チップの位置を安定させやすい。
　〔１８〕　〔１７〕において、前記第８領域は、前記第７領域を包囲してもよい。この場合、はんだの濡れ広がりをより抑制しやすい。
　〔１９〕　〔１７〕又は〔１８〕において、前記第１半導体チップ、前記第２半導体チップ、前記金属板、前記第１はんだ及び前記第４はんだを含むユニットを複数有してもよい。この場合、耐圧等の特性を向上できる。
　〔２０〕　〔１９〕において、第１電源端子と、第２電源端子と、出力端子と、前記第１電源端子と前記出力端子との間に接続された上アームと、前記第２電源端子と前記出力端子との間に接続された下アームと、を有し、前記上アーム及び前記下アームは、それぞれ前記ユニットを含んでもよい。この場合、半導体装置を単相ブリッジ回路として用いることができる。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本明細書及び図面において、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面とし、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面とし、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面とする。便宜上、Ｚ１方向を上方向、Ｚ２方向を下方向とする。また、本開示において平面視とは、Ｚ１側から対象物を視ることをいう。
　（第１実施形態）
　まず、第１実施形態について説明する。図１は、第１実施形態に係る半導体装置を示す上面図である。図２は、第１実施形態に係る半導体装置を、金属板及び第１膜を除いて示す上面図である。図３は、第１実施形態における金属板及び第１膜を示す下面図である。図４及び図５は、第１実施形態に係る半導体装置を示す断面図である。図４は、図１～図３中のIV-IV線に沿った断面を示し、図５は、図１～図３中のV-V線に沿った断面を示す。
　図１～図５に示すように、第１実施形態に係る半導体装置１は、主として、放熱板１１と、第１半導体チップ１０１と、第２半導体チップ２０１と、金属板３０１とを有する。
　放熱板１１は、Ｚ１側の面と、Ｚ２側の面とを備え、Ｚ１側の面の上方に、絶縁基板４０１が設けられている。絶縁基板４０１は、Ｚ１側の第４面４１１と、Ｚ２側の第９面４１２とを備え、第４面４１１に第１導電層４５１と、第２導電層４５２とが形成され、第９面４１２に第３導電層４５３が形成されている。第２導電層４５２は、第１導電層４５１のＸ２側にある。第３導電層４５３は第６はんだ１２により放熱板１１に接続されている。
　例えば、放熱板１１は、ニッケル（Ｎｉ）めっき膜が形成された銅（Ｃｕ）板である。例えば、絶縁基板４０１は、窒化シリコン（Ｓｉ３Ｎ４）基板等のセラミック基板である。例えば、第１導電層４５１、第２導電層４５２及び第３導電層４５３は、銅層である。例えば、第６はんだ１２は、スズ（Ｓｎ）－銀（Ａｇ）－銅（Ｃｕ）系はんだ又はスズ（Ｓｎ）－アンチモン（Ｓｂ）系はんだ等である。
　絶縁基板４０１の上に第１半導体チップ１０１及び第２半導体チップ２０１が実装されている。例えば、第１半導体チップ１０１が第２半導体チップ２０１のＸ２側にある。
　第１半導体チップ１０１は、例えば絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）等のトランジスタであり、平面視で、矩形状の平面形状を有する。第１半導体チップ１０１は、Ｚ１側の第１面１１１と、Ｚ２側の第２面１１２とを備える。第１面１１１にソース電極パッド１３１と、ゲート電極パッド１３３とが設けられ、第２面１１２にドレイン電極パッド１３２が設けられている。例えば、ゲート電極パッド１３３は、ソース電極パッド１３１のＹ１側にある。平面視で、ソース電極パッド１３１及びゲート電極パッド１３３は、矩形状の平面形状を有し、ソース電極パッド１３１の面積がゲート電極パッド１３３の面積より大きい。平面視で、ドレイン電極パッド１３２は、矩形状の平面形状を有し、概ね第２面１１２の全体にわたって設けられている。ドレイン電極パッド１３２は、第２はんだ１４２により第１導電層４５１に接続されている。例えば、第２はんだ１４２は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。ソース電極パッド１３１は第１電極パッドの一例であり、ドレイン電極パッド１３２は第２電極パッドの一例である。
　第２半導体チップ２０１は、例えばショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）等のダイオードであり、矩形状の平面形状を有する。第２半導体チップ２０１は、Ｚ１側の第７面２１１と、Ｚ２側の第８面２１２とを備える。第７面２１１にアノード電極パッド２３１が設けられ、第８面２１２にカソード電極パッド２３２が設けられている。平面視で、アノード電極パッド２３１は、矩形状の平面形状を有し、概ね第７面２１１の全体にわたって設けられている。平面視で、カソード電極パッド２３２は、矩形状の平面形状を有し、概ね第８面２１２の全体にわたって設けられている。カソード電極パッド２３２は、第５はんだ２４２により第１導電層４５１に接続されている。例えば、第５はんだ２４２は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。アノード電極パッド２３１は第３電極パッドの一例であり、カソード電極パッド２３２は第４電極パッドの一例である。
　金属板３０１は、第１半導体チップ１０１及び第２半導体チップ２０１の上方に位置する第１部分３０１Ａと、第２導電層４５２の上方に位置する第２部分３０１Ｂと、第１部分３０１Ａと第２部分３０１Ｂとを連結する第３部分３０１Ｃとを有する。金属板３０１は、第１部分３０１Ａに、第１半導体チップ１０１の第１面１１１及び第２半導体チップ２０１の第７面２１１に対向する第３面３１１を備え、第２部分３０１Ｂに、第２導電層４５２に対向する第５面３１２を備える。金属板３０１は、例えは銅板である。金属板３０１が、ニッケルめっき膜が形成された銅板であってもよい。金属板３０１は、例えば１枚の金属板が曲げ加工されることで形成されている。
　図３に示すように、第３面３１１は、第１領域３５１と、第１領域３５１に隣接する第２領域３５２と、第７領域３５３と、第７領域３５３に隣接する第８領域３５４とを有する。第１領域３５１はソース電極パッド１３１に対向し、第７領域３５３はアノード電極パッド２３１に対向する。
　平面視で、第１領域３５１はソース電極パッド１３１よりも広く、ソース電極パッド１３１は第１領域３５１の縁の内側にある。例えば、第１領域３５１は、角丸長方形状の平面形状を有する。例えば、ソース電極パッド１３１の縁と第１領域３５１の縁との間の距離Ｌ１は、０．１ｍｍ以上０．５ｍｍ以下であり、好ましくは０．２ｍｍ以上０．４ｍｍ以下である。距離Ｌ１は、平面視で、ソース電極パッド１３１の縁上の点から最も近い第１領域３５１の縁上の点までの距離である。距離Ｌ１は、ソース電極パッド１３１の全周にわたって均一である必要はない。
　同様に、平面視で、第７領域３５３はアノード電極パッド２３１よりも広く、アノード電極パッド２３１は第７領域３５３の縁の内側にある。例えば、第７領域３５３は、角丸長方形状の平面形状を有する。例えば、アノード電極パッド２３１の縁と第７領域３５３の縁との間の距離Ｌ２は、０．１ｍｍ以上０．５ｍｍ以下であり、好ましくは０．２ｍｍ以上０．４ｍｍ以下である。距離Ｌ２は、平面視で、アノード電極パッド２３１の縁上の点から最も近い第７領域３５３の縁上の点までの距離である。距離Ｌ２は、アノード電極パッド２３１の全周にわたって均一である必要はない。
　平面視で、第２領域３５２は環状の領域であって、第１領域３５１を包囲する。第２領域３５２の内側の縁は、第１領域３５１の縁と一致し、第１領域３５１と第２領域３５２との境界は、角丸長方形状の平面形状を有する。
　同様に、平面視で、第８領域３５４は環状の領域であって、第７領域３５３を包囲する。第８領域３５４の内側の縁は、第７領域３５３の縁と一致し、第７領域３５３と第８領域３５４との境界は、角丸長方形状の平面形状を有する。なお、第２領域３５２の一部と第８領域３５４の一部とが重複していてもよい。
　第２領域３５２及び第８領域３５４に、金属板３０１よりもはんだ濡れ性が低い第１膜２１が設けられている。第１膜２１は、例えばクロムめっき膜又はソルダーレジスト膜を含む。第１領域３５１及び第７領域３５３では、金属板３０１が第１膜２１から露出している。このように、第２領域３５２のはんだ濡れ性は、第１領域３５１のはんだ濡れ性よりも低く、第８領域３５４のはんだ濡れ性は、第７領域３５３のはんだ濡れ性よりも低い。
　はんだ濡れ性の評価は以下のような手法がある。例えば、はんだと接合したい部材（例えば銅）を２０ｍｍ×２０ｍｍで切り出した第１試料と、Ｃｒめっき等はんだを弾くと想定される材料を前記部材に成膜した第２試料とを用意する。そして、溶融前のサイズが０．７６ｍｍφのはんだボールを、第１試料、第２試料のそれぞれに載せ、ホットプレート上で加熱し、十分溶融させる。例えば、はんだ溶融温度が１８５℃の場合、基板の実温度が２２０℃、もしくはそれ以上になるまで加熱して十分溶融させる。その後、ホットプレートから取り出し、室温まで冷却する。
　その形状を確認するため、濡れ広がり試験法に従い、下記の式（１）で定義されるはんだ濡れ広がり率Ｓを算出し、はんだ濡れ広がり率Ｓの値が大きい方が、はんだ濡れ性が大きいものと規定する。なお、はんだボールのサイズや部材の大きさは一例であって、それ以外でもよい。
　Ｓ＝（（Ｄ－ｈ）／Ｄ）×１００（％）　　　・・・式（１）
［Ｓ：はんだ濡れ広がり率、Ｄ：溶融前のはんだの直径、ｈ：溶融後のはんだの高さ］
　あるいは、より簡便には、部材上ではんだを溶融させ、その後、凝固させた後の、はんだと部材の接触角を確認する方法によりはんだ濡れ性を評価してもよい。はんだ濡れ性の大小の確認であれば、上記のように、溶融して硬化した後の、はんだと部材の接触角を確認する方法であってもよい。接触角は、例えば、θ／２法により測定できる。濡れ性が良い領域は９０度以下、悪い領域が９０度以上などとなると、所望の効果が得られる。そして、その角度差が大きいほど、より望ましい結果が得られる。
　ソース電極パッド１３１と第３面３１１とが第１はんだ１４１により接続されている。第１はんだ１４１は、第３面３１１のうちで第１領域３５１に接しており、第１領域３５１と第２領域３５２との境界と重なる部分を含む。第１はんだ１４１のＸＹ平面に平行な断面の面積は、ソース電極パッド１３１との界面で最も小さく、第１領域３５１に近づくほど大きくなり、第１領域３５１との界面で最も大きくなっている。第１はんだ１４１にはフィレットが形成されていることが好ましい。例えば、第１はんだ１４１は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。
　アノード電極パッド２３１と第３面３１１とが第４はんだ２４１により接続されている。第４はんだ２４１は、第３面３１１のうちで第７領域３５３に接しており、第７領域３５３と第８領域３５４との境界と重なる部分を含む。第４はんだ２４１のＸＹ平面に平行な断面の面積は、アノード電極パッド２３１との界面で最も小さく、第７領域３５３に近づくほど大きくなり、第７領域３５３との界面で最も大きくなっている。第４はんだ２４１にはフィレットが形成されていることが好ましい。例えば、第４はんだ２４１は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。
　金属板３０１の第２部分３０１Ｂは第１部分３０１Ａよりも絶縁基板４０１に近く位置し、第２部分３０１Ｂの第５面３１２は、第３はんだ３４１により第２導電層４５２に接続されている。例えば、第３はんだ３４１は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。
　第１実施形態に係る半導体装置１を製造する際には、それぞれ第２はんだ１４２となるはんだペーストと、第５はんだ２４２となるはんだペーストとを用いて、第１半導体チップ１０１及び第２半導体チップ２０１を絶縁基板４０１の上に実装する。すなわち、第２はんだ１４２により第１導電層４５１とドレイン電極パッド１３２とを接続し、第５はんだ２４２により第１導電層４５１とカソード電極パッド２３２とを接続する。
　次いで、それぞれ第１はんだ１４１となるはんだペースト、第４はんだ２４１となるはんだペースト、第３はんだ３４１となるはんだペーストとを用いて、金属板３０１を、第１半導体チップ１０１、第２半導体チップ２０１及び第２導電層４５２の上に固定する。すなわち、第１半導体チップ１０１によりソース電極パッド１３１と第１領域３５１とを接続し、第４はんだ２４１によりアノード電極パッド２３１と第７領域３５３とを接続し、第３はんだ３４１により金属板３０１の第２部分３０１Ｂと第２導電層４５２とを接続する。この時、はんだペーストが溶融するが、第２領域３５２に第１膜２１が設けられているため、第１はんだ１４１となる溶融はんだは第１領域３５１と第２領域３５２との境界まで濡れ広がるものの、第２領域３５２には侵入しにくい。同様に、第８領域３５４に第１膜２１が設けられているため、第４はんだ２４１となる溶融はんだは第７領域３５３と第８領域３５４との境界まで濡れ広がるものの、第８領域３５４には侵入しにくい。そして、溶融したはんだペーストに生じる表面張力により金属板３０１の姿勢が制御される。この時、第１はんだ１４１及び第２はんだ１４２の厚さはばらつきにくい。従って、適切な量のはんだペーストが用いられれば、金属板３０１の位置及び姿勢を安定させることができ、予め定められた所定の特性、例えば設計通りの特性を得ることができる。このように、第１実施形態によれば、特性のばらつきを抑制できる。
　なお、第１はんだ１４１となる溶融はんだ及び第４はんだ２４１となる溶融はんだの過剰の濡れ広がりを抑制して、より優れた信頼性を得るために、第２領域３５２が第１領域３５１を包囲し、第８領域３５４が第７領域３５３を包囲していることが好ましい。ただし、例えば予め溶融はんだが濡れ広がりやすい方向が判明している場合等には、第２領域３５２が第１領域３５１の全周を包囲していなくてもよく、第８領域３５４が第７領域３５３の全周を包囲していなくてもよい。例えば、平面視で、第２領域３５２及び第８領域３５４が、濡れ広がりを抑制するようにしてＣの字状に設けられていてもよい。
　第１膜２１が設けられているため、溶融はんだの濡れ広がりをより抑制しやすい。クロムめっき膜及びソルダーレジスト膜ははんだをはじく特性を備えるため、第１膜２１はクロムめっき膜又はソルダーレジスト膜を含むことが好ましい。
　第１半導体チップ１０１及び第２半導体チップ２０１は、絶縁基板４０１の上に実装して用いることができる。絶縁基板４０１を用いることで、第１半導体チップ１０１及び第２半導体チップ２０１の位置を安定させやすい。また、第３はんだ３４１により金属板３０１を第２導電層４５２に接続することで、第２導電層４５２を通じて金属板３０１に電位を印加できる。詳細は後述するが、第１半導体チップ１０１及び第２半導体チップ２０１を含むユニットを複数絶縁基板４０１の上に設けることもできる。
　平面視で、ソース電極パッド１３１が第１領域３５１の縁の内側にあり、アノード電極パッド２３１が第７領域３５３の縁の内側にあるため、第１はんだ１４１及び第４はんだ２４１にフィレットを形成しやすい。距離Ｌ１及びＬ２が０．１ｍｍ以上０．５ｍｍ以下の場合に、特に良好なフィレットを形成しやすい。
　また、平面視で、第１領域３５１と第２領域３５２との境界が角丸長方形状の形状を有するため、第１はんだ１４１に曲率が大きく、尖ったような部分が生じにくい。このため、第１はんだ１４１に良好な機械的信頼性を得ることができる。同様に、平面視で、第７領域３５３と第８領域３５４との境界が角丸長方形状の形状を有するため、第４はんだ２４１に曲率が大きく、尖ったような部分が生じにくい。このため、第４はんだ２４１に良好な機械的信頼性を得ることができる。
　第１半導体チップ１０１がトランジスタであり、第２半導体チップ２０１がダイオードであるため、ソース電極パッド１３１及びアノード電極パッド２３１と金属板３０１との間の接続信頼性を向上できる。
　なお、放熱板１１は、金属板３０１の固定後に第６はんだ１２となるはんだペーストを用いて絶縁基板４０１の第３導電層４５３に接続することができる。
　なお、はんだの濡れ性の良し悪しの指標である接触角は、はんだ濡れ性が低ければ低いほど、接触角が大きくなる。はんだ濡れ性の悪い領域では、接触角は４５度以上、あるいは９０度以上が好ましい。この場合、はんだの濡れ広がりが抑制できる。また、はんだ濡れ性が高い領域における接触角とはんだ濡れ性が低い領域における接触角との差が大きいほど、はんだペーストの過剰の濡れ広がりを抑制しやすい。逆に、はんだ濡れ性が高ければ高いほど、接触角は小さくなり、はんだが濡れ広がる。
　また、本開示において、はんだの種類は特に限定されない。溶融前のはんだについては、はんだの組成を具備した金属材料であればよく、その形態は、はんだペーストでもよいし、板状のはんだや、糸状のはんだでもよい。本開示におけるはんだの接触角は、板状のはんだやはんだペーストを加熱し溶融した後、冷却し凝固した後の、部材と、はんだとの接触角をいう。
　（第２実施形態）
　次に、第２実施形態について説明する。第２実施形態は、金属板３０１の第２部分３０１Ｂ等にもはんだ濡れ性が低い膜が設けられている点で第１実施形態と相違する。図６は、第２実施形態に係る半導体装置を、金属板、第１膜及び第２膜を除いて示す上面図である。図７は、第２実施形態における金属板、第１膜及び第２膜を示す下面図である。図８は、第２実施形態に係る半導体装置を示す断面図である。図８は、図６及び図７中のVIII-VIII線に沿った断面を示す。
　図６～図８に示すように、第２実施形態に係る半導体装置２では、第５面３１２が、第３領域３５５と、第３領域３５５に隣接する第４領域３５６とを有する。第４領域３５６は環状の領域であって、第３領域３５５は第４領域３５６の内側に位置する。平面視で、第３領域３５５は、例えば角丸長方形状の平面形状を有する。平面視で、第４領域３５６は第３領域３５５を包囲する。第４領域３５６の内側の縁は、第３領域３５５の縁と一致し、第３領域３５５と第４領域３５６との境界は、角丸長方形状の平面形状を有する。
　第４領域３５６に、金属板３０１よりもはんだ濡れ性が低い第２膜２２が設けられている。第２膜２２は、例えばクロムめっき膜又はソルダーレジスト膜を含む。第３領域３５５では、金属板３０１が第２膜２２から露出している。このように、第４領域３５６のはんだ濡れ性は、第３領域３５５のはんだ濡れ性よりも低い。第３はんだ３４１は、第５面３１２のうちで第３領域３５５に接しており、第３領域３５５と第４領域３５６との境界と重なる部分を含む。
　また、第２導電層４５２が、第５領域４５７と、第５領域４５７に隣接する第６領域４５８とを有する。第６領域４５８は環状の領域であって、第５領域４５７は第６領域４５８の内側に位置する。平面視で、第５領域４５７は、例えば角丸長方形状の平面形状を有する。平面視で、第６領域４５８は第５領域４５７を包囲する。第６領域４５８の内側の縁は、第５領域４５７の縁と一致し、第５領域４５７と第６領域４５８との境界は、角丸長方形状の平面形状を有する。
　第６領域４５８に、第２導電層４５２よりもはんだ濡れ性が低い第３膜２３が設けられている。第３膜２３は、例えばクロムめっき膜又はソルダーレジスト膜を含む。第５領域４５７では、第２導電層４５２が第３膜２３から露出している。このように、第６領域４５８のはんだ濡れ性は、第５領域４５７のはんだ濡れ性よりも低い。第３はんだ３４１は、第２導電層４５２のうちで第５領域４５７に接しており、第５領域４５７と第６領域４５８との境界と重なる部分を含む。
　第３領域３５５と第５領域４５７とは互いに対向している。例えば、平面視で、第５領域４５７は第３領域３５５よりも広く、第３領域３５５は第５領域４５７の縁の内側にある。第３はんだ３４１により、第３領域３５５と第５領域４５７とが互いに接続されている。第３はんだ３４１のＸＹ平面に平行な断面の面積は、第３領域３５５との界面で最も小さく、第５領域４５７に近づくほど大きくなり、第５領域４５７との界面で最も大きくなっている。第３はんだ３４１にはフィレットが形成されていることが好ましい。
　他の構成は第１実施形態と同様である。
　第２実施形態では、金属板３０１を第２導電層４５２の上に固定する際に、第３はんだ３４１となる溶融はんだは、第５面３１２上では、第３領域３５５と第４領域３５６との境界まで濡れ広がるものの、第４領域３５６には侵入しにくい。同様に、溶融はんだは、第２導電層４５２上では、第５領域４５７と第６領域４５８との境界まで濡れ広がるものの、第６領域４５８には侵入しにくい。このため、第１実施形態と同様に、金属板３０１の位置及び姿勢を更に安定させることができ、特性のばらつきを抑制できる。
　（第３実施形態）
　次に、第３実施形態について説明する。第３実施形態は、第４領域３５６及び第２膜２２の位置の点で第２実施形態と相違する。図９は、第３実施形態に係る半導体装置を示す断面図である。
　図９に示すように、第３実施形態に係る半導体装置３では、第２膜２２が第２部分３０１Ｂの第５面３１２ではなく、第２部分３０１Ｂの側面３１３の下端に環状に設けられている。すなわち、第４領域３５６が第２部分３０１Ｂの側面３１３に設けられている。側面３１３は、第５面３１２に連続し、第４面４１１から離れる方向に延びる。第４領域３５６は第３領域３５５に連続する。側面３１３は第６面の一例である。
　他の構成は第２実施形態と同様である。
　第３実施形態によっても第２実施形態と同様の効果が得られる。
　（第４実施形態）
　次に、第４実施形態について説明する。第４実施形態は、第２領域３５２、第８領域３５４及び第１膜２１の位置の点で第１実施形態と相違する。図１０は、第４実施形態に係る半導体装置を示す断面図である。
　図１０に示すように、第４実施形態に係る半導体装置４では、第１膜２１が第１部分３０１Ａの第３面３１１ではなく、第１部分３０１Ａの側面３１４の下端に設けられている。すなわち、第２領域３５２及び第８領域３５４が第１部分３０１Ａの側面３１４に設けられている。
　他の構成は第１実施形態と同様である。
　第４実施形態によっても第１実施形態と同様の効果が得られる。
　第１導電層４５１の第２はんだ１４２、第５はんだ２４２が接続される部分の周囲にも、第１導電層４５１よりもはんだ濡れ性が低いクロムめっき膜又はソルダーレジスト膜等の膜が設けられていることが好ましい。
　なお、本開示において、第１半導体チップがダイオードであってもよく、第２半導体チップがトランジスタであってもよい。トランジスタとダイオードとの組み合わせ、特にＩＧＢＴとＳＢＤとの組み合わせは、例えばパワーモジュールに好適に用いることができる。
　第１半導体チップ及び第２半導体チップは、例えば炭化珪素（ＳｉＣ）基板を用いて作製された炭化珪素半導体チップであってもよい。炭化珪素半導体チップにより、例えば優れた耐圧が得られる。
　（第５実施形態）
　次に、第５実施形態について説明する。第５実施形態は、第１実施形態における第１半導体チップ、第２半導体チップ、金属板、第１はんだ及び第４はんだを含むユニットを複数有する半導体装置に関する。図１１は、第５実施形態に係る半導体装置のレイアウトを示す模式図である。
　図１１に示すように、第５実施形態に係る半導体装置５は、Ｐ端子５１１と、Ｎ端子５１２と、Ｏ端子５１３と、Ｐ端子５１１とＯ端子５１３との間に接続された上アーム５０１と、Ｎ端子５１２とＯ端子５１３との間に接続された下アーム５０２とを有する。言い換えると、Ｐ端子５１１とＮ端子５１２との間に上アーム５０１と下アーム５０２とが直接に接続され、上アーム５０１と下アーム５０２との接続点にＯ端子５１３が接続されている。上アーム５０１は複数のユニット５１を含み、下アーム５０２は複数のユニット５２を含む。Ｐ端子５１１に配線５２１が接続され、Ｎ端子５１２に配線５２２が接続され、Ｏ端子５１３に配線５２３が接続されている。Ｐ端子５１１は第１電源端子の一例であり、Ｎ端子５１２は第２電極端子の一例である。
　ユニット５１及びユニット５２の各々は、絶縁基板の上に実装された第１半導体チップ１０１と、第２半導体チップ２０１と、金属板３０１とを含む。第１半導体チップ１０１はトランジスタであり、第２半導体チップ２０１はダイオードである。第１半導体チップ１０１のドレイン電極パッド及び第２半導体チップ２０１のカソード電極パッドは、それぞれ第２はんだ、第５はんだを介して第１導電層４５１に接続されている。第１半導体チップ１０１のソース電極パッド１３１及び第２半導体チップ２０１のアノード電極パッド２３１は、それぞれ第１はんだ、第４はんだを介して金属板３０１に接続されている。第１はんだ及び第２はんだの周囲には第１膜が設けられている。
　ユニット５１において、第１導電層４５１は配線５２３に接続され、金属板３０１は配線５２１に接続されている。ユニット５２において、第１導電層４５１は配線５２２に接続され、金属板３０１は配線５２１に接続されている。配線５２１及び５２３は、第１実施形態における第２導電層４５２に相当する。
　第５実施形態においても、特性のばらつきを抑制できる。また、ユニット５１及び５２が含まれているが、これら複数のユニット５１及び５２の間での特性のばらつきも抑制できる。
　第５実施形態に係る半導体装置５は、単相ブリッジ回路として用いることができる。
　以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
　１、２、３、４、５：半導体装置
　１１：放熱板
　１２：第６はんだ
　２１：第１膜
　２２：第２膜
　２３：第３膜
　５１、５２：ユニット
　１０１：第１半導体チップ
　１１１：第１面
　１１２：第２面
　１３１：ソース電極パッド
　１３２：ドレイン電極パッド
　１３３：ゲート電極パッド
　１４１：第１はんだ
　１４２：第２はんだ
　２０１：第２半導体チップ
　２１１：第７面
　２１２：第８面
　２３１：アノード電極パッド
　２３２：カソード電極パッド
　２４１：第４はんだ
　２４２：第５はんだ
　３０１：金属板
　３０１Ａ：第１部分
　３０１Ｂ：第２部分
　３０１Ｃ：第３部分
　３１１：第３面
　３１２：第５面
　３１３：側面
　３１４：側面
　３４１：第３はんだ
　３５１：第１領域
　３５２：第２領域
　３５３：第７領域
　３５４：第８領域
　３５５：第３領域
　３５６：第４領域
　４０１：絶縁基板
　４１１：第４面
　４１２：第９面
　４５１：第１導電層
　４５２：第２導電層
　４５３：第３導電層
　４５７：第５領域
　４５８：第６領域
　５０１：上アーム
　５０２：下アーム
　５１１：Ｐ端子
　５１２：Ｎ端子
　５１３：Ｏ端子
　５２１、５２２、５２３：配線
　Ｌ１、Ｌ２：距離

Claims (20)

  1. 　第１面と、前記第１面とは反対側の第２面とを備え、前記第１面に第１電極パッドを有する第１半導体チップと、
    　前記第１面に対向する第３面を備える金属板と、
    　前記第１電極パッドと前記第３面とを接続する第１はんだと、
    　を有し、
    　前記第３面は、
    　前記第１はんだが接する第１領域と、
    　前記第１領域に隣接する第２領域と、
    　を有し、
    　前記第２領域のはんだ濡れ性は、前記第１領域のはんだ濡れ性よりも低く、
    　前記第１はんだは、前記第１領域と前記第２領域との境界と重なる部分を含む半導体装置。
  2. 　前記第２領域は、前記第１領域を包囲する請求項１に記載の半導体装置。
  3. 　前記第２領域に設けられた、前記金属板よりもはんだ濡れ性が低い第１膜を有する請求項１または請求項２に記載の半導体装置。
  4. 　前記第１膜は、クロムめっき膜又はソルダーレジスト膜を含む請求項３に記載の半導体装置。
  5. 　前記第１半導体チップは、前記第２面に第２電極パッドを有し、
    　第１導電層が形成された第４面を備える絶縁基板と、
    　前記第２電極パッドと前記第１導電層とを接続する第２はんだと、
    　を有する請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 　前記絶縁基板は、前記第４面に第２導電層を有し、
    　前記金属板と前記第２導電層とを接続する第３はんだを有する請求項５に記載の半導体装置。
  7. 　前記金属板は、前記第２導電層に対向する第５面を有し、
    　前記第５面は、
    　前記第３はんだが接する第３領域と、
    　前記第３領域に隣接する第４領域と、
    　を有し、
    　前記第４領域のはんだ濡れ性は、前記第３領域のはんだ濡れ性よりも低く、
    　前記第３はんだは、前記第３領域と前記第４領域との境界と重なる部分を含む請求項６に記載の半導体装置。
  8. 　前記金属板は、
    　前記第２導電層に対向する第５面と、
    　前記第５面に連続し、前記第４面から離れる方向に延びる第６面と、
    　有し、
    　前記第５面は、前記第３はんだが接する第３領域を有し、
    　前記第６面は、前記第３領域に連続する第４領域を有し、
    　前記第４領域のはんだ濡れ性は、前記第３領域のはんだ濡れ性よりも低く、
    　前記第３はんだは、前記第３領域と前記第４領域との境界と重なる部分を含む請求項６に記載の半導体装置。
  9. 　前記第４領域は、前記第３領域を包囲する請求項７または請求項８に記載の半導体装置。
  10. 　前記第２導電層は、
    　前記第３はんだが接する第５領域と、
    　前記第５領域に隣接する第６領域と、
    　を有し、
    　前記第６領域のはんだ濡れ性は、前記第５領域のはんだ濡れ性よりも低く、
    　前記第３はんだは、前記第５領域と前記第６領域との境界と重なる部分を含む請求項６から請求項９のいずれか１項に記載の半導体装置。
  11. 　前記第１面に垂直な方向からの平面視で、前記第１電極パッドは、前記第１領域の縁の内側にある請求項１から請求項１０のいずれかに記載の半導体装置。
  12. 　前記第１電極パッドの縁と前記第１領域の縁との間の距離は、０．１ｍｍ以上０．５ｍｍ以下である請求項１１に記載の半導体装置。
  13. 　前記第１面に垂直な方向からの平面視で、前記第１領域と前記第２領域との境界は、角丸長方形状の形状を有する請求項１から請求項１２のいずれか１項に記載の半導体装置。
  14. 　前記第１半導体チップは、トランジスタであり、
    　前記第１電極パッドは、ソース電極パッドである請求項１から請求項１３のいずれか１項に記載の半導体装置。
  15. 　前記第１半導体チップは、ダイオードであり、
    　前記第１電極パッドは、アノード電極パッドである請求項１から請求項１３のいずれか１項に記載の半導体装置。
  16. 　前記第１半導体チップは、炭化珪素半導体チップである請求項１から請求項１５のいずれか１項に記載の半導体装置。
  17. 　第７面と、前記第７面とは反対側の第８面とを備え、前記第７面に第３電極パッドを有する第２半導体チップと、
    　前記第３電極パッドと前記第３面とを接続する第４はんだと、
    　を有し、
    　前記第７面は、
    　前記第４はんだが接する第７領域と、
    　前記第７領域に隣接する第８領域と、
    　を有し、
    　前記第８領域のはんだ濡れ性は、前記第７領域のはんだ濡れ性よりも低く、
    　前記第４はんだは、前記第７領域と前記第８領域との境界と重なる部分を含む請求項１から請求項１６のいずれか１項に記載の半導体装置。
  18. 　前記第８領域は、前記第７領域を包囲する請求項１７に記載の半導体装置。
  19. 　前記第１半導体チップ、前記第２半導体チップ、前記金属板、前記第１はんだ及び前記第４はんだを含むユニットを複数有する請求項１７または請求項１８に記載の半導体装置。
  20. 　第１電源端子と、
    　第２電源端子と、
    　出力端子と、
    　前記第１電源端子と前記出力端子との間に接続された上アームと、
    　前記第２電源端子と前記出力端子との間に接続された下アームと、
    　を有し、
    　前記上アーム及び前記下アームは、それぞれ前記ユニットを含む請求項１９に記載の半導体装置。
PCT/JP2021/024518 2020-09-18 2021-06-29 半導体装置 WO2022059288A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022550356A JPWO2022059288A1 (ja) 2020-09-18 2021-06-29

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020157443 2020-09-18
JP2020-157443 2020-09-18

Publications (1)

Publication Number Publication Date
WO2022059288A1 true WO2022059288A1 (ja) 2022-03-24

Family

ID=80776789

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/024518 WO2022059288A1 (ja) 2020-09-18 2021-06-29 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2022059288A1 (ja)
WO (1) WO2022059288A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP2004119944A (ja) * 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
WO2010150522A1 (ja) * 2009-06-22 2010-12-29 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2016162773A (ja) * 2015-02-26 2016-09-05 ローム株式会社 半導体装置
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
JP2018129390A (ja) * 2017-02-08 2018-08-16 トヨタ自動車株式会社 半導体装置
JP2019016705A (ja) * 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019212808A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823002A (ja) * 1994-07-05 1996-01-23 Hitachi Ltd 半導体装置及びその製造方法
JP2004119944A (ja) * 2002-09-30 2004-04-15 Toyota Industries Corp 半導体モジュールおよび実装基板
JP2007059638A (ja) * 2005-08-25 2007-03-08 Nec Corp 半導体装置およびその製造方法
WO2010150522A1 (ja) * 2009-06-22 2010-12-29 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法
JP2016162773A (ja) * 2015-02-26 2016-09-05 ローム株式会社 半導体装置
JP2018129390A (ja) * 2017-02-08 2018-08-16 トヨタ自動車株式会社 半導体装置
JP2019016705A (ja) * 2017-07-07 2019-01-31 新光電気工業株式会社 電子部品装置及びその製造方法
JP2019212808A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2022059288A1 (ja) 2022-03-24

Similar Documents

Publication Publication Date Title
TWI485817B (zh) 微電子封裝及其散熱方法
US9030005B2 (en) Semiconductor device
JP7014298B2 (ja) 半導体装置
KR101812908B1 (ko) 반도체 장치
US20180308833A1 (en) Semiconductor device
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2017050441A (ja) 半導体装置
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP7365368B2 (ja) 半導体装置
WO2022059288A1 (ja) 半導体装置
CN108735679A (zh) 半导体装置
CN105529277A (zh) 用于将电路载体与载体板焊接的方法
JP7347047B2 (ja) 半導体装置
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP2018056152A (ja) 半導体装置
TW201712840A (zh) 半導體封裝結構
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP2021197389A (ja) 半導体装置
JP2020096085A (ja) 半導体装置
WO2022145266A1 (ja) 半導体装置、および半導体装置の製造方法
WO2023243256A1 (ja) 半導体装置
JP5755196B2 (ja) 電力用半導体装置
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
US11935817B2 (en) Power device module with dummy pad die layout
WO2024128062A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21868975

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022550356

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21868975

Country of ref document: EP

Kind code of ref document: A1