JP2018056152A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018056152A
JP2018056152A JP2016186537A JP2016186537A JP2018056152A JP 2018056152 A JP2018056152 A JP 2018056152A JP 2016186537 A JP2016186537 A JP 2016186537A JP 2016186537 A JP2016186537 A JP 2016186537A JP 2018056152 A JP2018056152 A JP 2018056152A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
metal
resin
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016186537A
Other languages
English (en)
Other versions
JP6546892B2 (ja
Inventor
靖 池田
Yasushi Ikeda
靖 池田
宇幸 串間
Takayuki Kushima
宇幸 串間
真司 大久保
Shinji Okubo
真司 大久保
高彰 宮崎
Takaaki Miyazaki
高彰 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2016186537A priority Critical patent/JP6546892B2/ja
Priority to CN201710131977.0A priority patent/CN107871716B/zh
Priority to EP17000658.9A priority patent/EP3300463B1/en
Priority to US15/492,604 priority patent/US10002817B2/en
Publication of JP2018056152A publication Critical patent/JP2018056152A/ja
Application granted granted Critical
Publication of JP6546892B2 publication Critical patent/JP6546892B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】半導体装置の高品質化を図る。
【解決手段】主面３ｄと裏面３ｅとを備え、主面３ｄに複数の金属配線３ａが設けられたセラミック基板３と、複数の金属配線３ａのうちの何れかの金属配線３ａ上に搭載された半導体チップと、複数の金属配線３ａそれぞれの周囲に配置された樹脂部１１と、を有するパワーモジュールである。さらに、金属配線３ａの側面３ｆは、めっき膜３ｇａが形成された第１領域３ｇと、第１領域３ｇより上方に位置し、かつ非めっき領域である第２領域３ｈと、第１領域３ｇと第２領域３ｈの間に位置し、かつ金属粒子１０が形成された第３領域３ｉと、を備えており、樹脂部１１は、金属粒子１０とめっき膜３ｇａとセラミック基板３の主面３ｄとに接合している。
【選択図】図２

Description

本発明は、半導体装置に関し、特にインバータに使用されるパワー系の半導体装置に関する。
パワー系の半導体装置（パワーモジュール）は、半導体素子（以下、半導体チップまたは単にチップとも言う）と絶縁基板、もしくは絶縁基板と放熱用金属板をはんだ等で接合した構造となっているものが多い。
これまで、高耐熱性が要求される半導体装置、特に自動車や建機、鉄道、情報機器分野等に用いられる半導体装置の接続部材としては鉛（Ｐｂ）入りはんだが使用されてきたが、環境負荷低減のため、鉛フリーの接続部材を使用した機器も広く使用されている。
近年、高温動作が可能で、かつ機器の小型軽量化が可能なＳｉＣやＧａＮ等のワイドギャップ半導体の開発が推し進められている。なお、一般的にＳｉ（シリコン）の半導体素子は動作温度の上限が１５０〜１７５℃であるのに対し、ＳｉＣの半導体素子は１７５℃以上での使用が可能である。ただし、使用温度が高温になると、半導体装置（パワーモジュール）に使用される各種部材についても１７５℃以上の耐熱性が要求される。
また、コスト低減のため、高効率で安定な接合プロセスの要求も高まっている。特にＳｉＣパワーモジュールでは、素子がＳｉ素子に比べて、高コストなため、ロバスト性の高いプロセスおよびそれを実現するための実装構造が要求されている。
なお、パワーモジュール等に利用され、使用電圧が高電圧な回路基板における放電特性を高める構造が特許文献１（特開２００５−１１６６０２号公報）に開示されている。
特開２００５−１１６６０２号公報
J.Chem.Software, Vol.3, No.2, p.91-96(1996)
絶縁耐圧仕様が１０ｋＶｍｒｓ以上の高絶縁パワーモジュールでは、高電圧により絶縁基板の金属配線の端部に電界が集中して部分放電が発生しやすい。そのため，絶縁破壊強度の高い樹脂を配線の沿面にコーティングして部分放電を抑止する必要がある。ただし、樹脂コーティングが金属配線の上面まで這い上がると、次工程において端子を接合できなくなるため、「樹脂の這い上がり」を防止することが重要な問題となっている。上記特許文献１（特開２００５−１１６６０２号公報）では、部分放電の対策として次のように述べている。絶縁基板と金属配線が接合層を介して接合され、金属配線の端部より絶縁基板の表面の全面または一部がコーティング材で覆われており、コーティング材の比誘電率が３．０〜１０．０であること。さらに上記接合層の金属配線からのはみ出し長さを２０〜１００μｍとし、配線パターンのトップにせり出しがなく、配線パターンのトップのエッジ部のＲサイズが１０〜１００μｍであることで部分放電を防止できることが開示されている。しかしながら、上述の「樹脂の這い上がり」を防止するための工夫がなされていない。
本発明の目的は、半導体装置の高品質化および高効率な製造を実現可能な技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明に係る半導体装置は、第１面と上記第１面と第２面とを備え、上記第１面に複数の配線部が設けられた絶縁基板と、上記複数の配線部のうちの何れかの配線部上に搭載された半導体チップと、上記複数の配線部それぞれの周囲に配置された樹脂部と、を有している。さらに、上記複数の配線部のうちの何れかの配線部の側面は、めっき膜が形成された第１領域と、上記第１領域より前記絶縁基板の前記第１面から離れる方向に位置し、かつ上記めっき膜が形成されない第２領域と、を備え、上記樹脂部は、上記めっき膜と上記絶縁基板の上記第１面とに接合している。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置の高品質化およびロバスト性の高い製造を実現することができる。
本発明の実施の形態１の半導体装置（パワーモジュール）の構造の一例を示す断面図である。 図１に示す配線部の側面と樹脂部の構造の一例を示す拡大部分断面図である。 本発明におけるＹｏｕｎｇの式を説明する濡れの模式図である。 変形例の配線部の側面と樹脂部の構造を示す拡大部分断面図である。 本発明の実施の形態２の半導体装置（パワーモジュール）の構造の一例を示す断面図である。 図５に示す配線部の側面と樹脂部の構造の一例を示す拡大部分断面図である。 図１に示す半導体装置が搭載された鉄道車両の一例を示す部分側面図である。 図７に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。 図１に示す半導体装置が搭載された自動車の一例を示す斜視図である。 比較例の半導体装置（パワーモジュール）の構造を示す断面図である。 図１０の比較例に示す配線部の構造を示す拡大部分平面図である。 図１１のＡ−Ａ線に沿って切断した構造を示す拡大部分断面図である。
（実施の形態１）
＜半導体装置の構造＞
図１は本発明の実施の形態１の半導体装置（パワーモジュール）の構造の一例を示す断面図、図２は図１に示す配線部の側面と樹脂部の構造の一例を示す拡大部分断面図、図３は本発明におけるＹｏｕｎｇの式を説明する濡れの模式図である。
本実施の形態１の半導体装置は、例えば、鉄道の車両や自動車の車体等に搭載される半導体モジュール（パワーモジュール）である。したがって、複数のパワー系の半導体チップ（半導体素子）１を備えており、樹脂の這い上がり対策が必要な半導体装置である。なお、半導体チップ１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)、Ｄｉｏｄｅ等であるが、ただしこれらに限定されるものではない。
図１に示すパワーモジュール２０を用いて説明する。パワーモジュール２０は、半導体チップ１を支持するセラミック基板（絶縁基板）３と、半導体チップ１の上面に形成された電極１ａとセラミック基板３の金属配線（配線部）３ａとを電気的に接続する導電性の複数のワイヤ６と、外部に引き出される複数の端子（リード）７とを有している。
また、複数の半導体チップ１および複数の端子７が搭載されたセラミック基板３は、主面（第１面）３ｄと、主面３ｄと反対側に位置する裏面（第２面）３ｅと、を備えており、主面３ｄには複数の金属配線（配線部）３ａが設けられている。そして、複数の金属配線３ａのうちの何れかの金属配線３ａ上に、半導体チップ１がはんだ（接合材、はんだ合金）２を介して搭載されており、さらに、複数の金属配線３ａのそれぞれの周囲には樹脂部１１が配置されている。
なお、セラミック基板３は、はんだ（接合材、はんだ合金）５を介してベース板（金属板）４に搭載されている。すなわち、ベース板４は、はんだ５を介してセラミック基板３を支持している。そして、セラミック基板３は、その主面３ｄに複数の金属配線３ａが形成されており、一方、裏面３ｅにも金属配線３ｃが形成されている。つまり、セラミック基板３は、セラミック３ｂと、その両側の面に設けられた金属配線３ａ、３ｃと、からなり、これらの金属配線３ａ、３ｃは、例えば、ＣｕやＡｌ、あるいはＣｕとＡｌの積層型の複合材である。さらに、主面３ｄ側の金属配線３ａのはんだ２が接続される部分にはめっき９が形成されている。一方、裏面３ｅの金属配線３ｃにもその表面にめっき１３が形成されている。なお、セラミック基板３の主面３ｄとは、セラミック３ｂの上面のことであり、一方、セラミック基板３の裏面３ｅとは、セラミック３ｂの下面のことである。
そして、端子７は、その一端が、セラミック基板３の主面３ｄの金属配線３ａに接合されており、さらに他端がケース８の外部に引き出されている。ベース板４は、Ｃｕ板等の放熱用の金属板あるいは金属とセラミックの複合材であるとともに、その表面は、Ｎｉめっき膜４ａによって覆われている。
また、複数のワイヤ６のそれぞれは、例えばＡｌ線またはＣｕ線等である。
ここで、本願発明者が検討した「樹脂の這い上がり」について説明する。
「樹脂の這い上がり」は、図１０〜図１２の比較検討図に示すように、樹脂部１１を形成する樹脂を金属配線３ａの側面３ｆおよびセラミック基板３上に塗布した際に、樹脂が、金属配線３ａの側面３ｆに連続的に濡れ広がることで生じる。図１０に示すパワーモジュールでは、金属配線３ａ、３ｃの全面にＮｉ等のめっき９やめっき１３が形成されている。図１１および図１２に示されるように、金属配線３ａの側面３ｆに非めっき領域を持たないパワーモジュールの場合、セラミック基板３における金属配線３ａの沿面への樹脂コーティングにより、金属配線３ａの側面３ｆを樹脂が這い上がり、金属配線３ａの上面３ｊの端子接合部まで樹脂が到達してしまうという課題が発生する。
なお、一般的に濡れの現象は、図３の模式図によるＹｏｕｎｇの式：γs＝γsL＋γLcosθと呼ばれる関係式で表される。ここで、γsは、固体の表面張力（表面エネルギー）であり、γsLは、固体−液体間の界面張力であり、γLは、液体の表面張力である。そして、固体の表面張力（表面エネルギー:γs）が大きいほど液体が濡れ広がりやすい。
そこで、本願発明者は、金属配線３ａの側面３ｆの表面の状態を均一ではなく、図２に示すように側面３ｆに局所的にめっきの無い領域を設け、樹脂の濡れ広がりやすさを変えて「樹脂の這い上がり」を制御することを考えた。さらに、本願発明者は、「樹脂の這い上がり」を防止可能なパワーモジュールの構造について検討し、絶縁基板のチップ搭載側に設けられた金属配線３ａにおいて、金属配線３ａの側面３ｆの上部付近にめっきの無い領域を設けることで、「樹脂の這い上がり」を防止することが可能であることを見出した。
本実施の形態１のパワーモジュール２０では、図２に示すように、セラミック基板３において、その主面３ｄに形成された金属配線３ａの側面３ｆには、その最上部付近にめっきの無い領域が設けられている。すなわち、金属配線３ａの側面３ｆは、めっき膜３ｇａが形成された第１領域３ｇと、第１領域３ｇより上方（セラミック基板３の主面３ｄから離れる方向）に位置し、かつめっき膜３ｇａが形成されない第２領域３ｈと、を備えている。そして、樹脂部１１が、第２領域３ｈには接合せずに、めっき膜３ｇａとセラミック基板３の主面３ｄとに接合している。
さらに、側面３ｆには、その第１領域３ｇと第２領域３ｈとの間に、金属製の凹凸からなる金属凹凸部を有した第３領域３ｉが形成されている。上記金属凹凸部は、例えば金属粒子１０によって形成された凹凸部である。したがって、側面３ｆは、主面３ｄ側から順に、第１領域３ｇ、第３領域３ｉ、を備え、さらに第３領域３ｉの上方、すなわち最上部に第２領域３ｈを備えている。そして、第１領域３ｇには、めっき膜３ｇａが形成され、第３領域３ｉには、金属粒子１０が形成されている。第２領域３ｈには、何も形成されず、非めっき領域となっている。この場合、樹脂部１１を形成する樹脂は、めっき膜３ｇａと金属粒子１０には濡れる。また、複数の金属粒子１０からなる金属凹凸部は、その表面積が大きい領域であるため、第３領域３ｉに樹脂の濡れ広がりを留めることができ、最上部の非めっき領域である第２領域３ｈには樹脂は到達しない（または到達しにくい）。したがって、樹脂部１１は、金属粒子１０と、めっき膜３ｇａと、セラミック基板３の主面３ｄとに接合している。
詳細には、主面３ｄ側（チップ搭載側）の金属配線３ａの側面３ｆには、その最上部付近より低い（下方）の部分（第１領域３ｇ）に部分めっきとしてめっき膜３ｇａが形成されており、かつめっき膜３ｇａより上方の位置に複数の金属粒子１０が付着した領域（第３領域３ｉ）が設けられている。これにより、セラミック基板３の主面３ｄの周縁部から金属粒子１０が付着した第３領域３ｉまでが樹脂でコーティングされ、樹脂部１１が形成されている。このとき、非めっき領域である第２領域３ｈの金属配線３ａの母材は、めっき膜３ｇａよりも上述の表面エネルギーが小さく濡れ広がりにくい金属である必要がある。これにより、樹脂をめっき膜３ｇａに優先的に濡れ広がらせることができ、また、非めっき領域（第２領域３ｈ）は、めっき膜３ｇａの第１領域３ｇに比べて濡れにくいため、側面３ｆにおける最上部（第２領域３ｈ）への樹脂の濡れ広がりを抑制することができる。
なお、めっき膜３ｇａが形成された第１領域３ｇは、金属粒子１０が付着した第３領域３ｉより面積が大きいことが望ましい。第１領域３ｇが第３領域３ｉより面積が大きいことにより、耐圧を確保できる程度に樹脂を濡れ上がらせることができ、樹脂部１１の厚さを確保することができる。
また、セラミック基板３の主面３ｄに形成された複数の金属配線３ａのうちの全ての金属配線３ａの側面３ｆに、少なくとも第１領域３ｇと第２領域３ｈとが形成されていることが好ましい。これにより、全ての金属配線３ａにおいて、その側面３ｆでの樹脂の這い上がりを抑制することができる。
ここで、本実施の形態１の金属配線３ａの側面３ｆの構造について、さらに具体的に説明する。
本実施の形態１のパワーモジュール２０では、図１に示すセラミック基板３の金属配線３ａのはんだ接合部には、金属配線３ａの母材とは異なる金属であるめっき９が形成されている。パワーモジュール２０は、半導体チップ１の発熱によって接合部が高温になるため、セラミック基板３の金属配線３ａ、３ｃには、酸化雰囲気においてもＣｕやＡｌに比べて酸化が進みにくいＮｉやＮｉ−ＰといったＮｉ系のめっき９、１３、めっき膜３ｇａが用いられる。非特許文献１（J.Chem.Software, Vol.3, No.2, p.91-96(1996)）によれば、Ｎｉの表面エネルギーは２３８０ｅｒｇ／ｃｍ2と金属材料の中でも大きいため、樹脂が濡れ広がりやすい。一方、セラミック基板３の金属配線３ａ、３ｃの母材として用いられるＣｕやＡｌの表面エネルギーは、Ｃｕが１７９０ｅｒｇ／ｃｍ2、Ａｌが１１４０／ｃｍ2と小さく、樹脂が濡れ広がりにくい。そのため、図２に示すように、金属配線３ａの側面３ｆの最上部付近に非めっき領域である第２領域３ｈを設けることで、優先的にＮｉめっき部（めっき膜３ｇａ）に樹脂が濡れ広がり、ＣｕやＡｌ（金属配線３ａの上面３ｊ）への樹脂の濡れ広がりを抑制することができる。
また、めっき膜３ｇａが形成された第１領域３ｇと、非めっき領域である第２領域３ｈとの間の位置（第３領域３ｉ）には、平坦な面よりはその表面積が大きな金属凹凸部が形成されている。一例として、金属凹凸部は、金属粒子１０が付着している領域であり、粒子径が大きくなると単位体積当たりの表面積が小さくなるため、平均粒子径は望ましくは２０μｍ以下である。金属凹凸部の凹凸の大きさは、１００μｍ以下で十分な効果が得られるが、１００μｍより大きくても特に問題はない。すなわち、金属凹凸部は、凹凸によって表面積を大きくすることで、樹脂と金属の接触部の面積を大きくして樹脂がそれより上方に這い上がらないように留めさせるものである。なお、金属配線３ａは、例えばＣｕを主成分とする合金からなり、めっき９、１３およびめっき膜３ｇａはＮｉ系めっき膜であり、さらに金属粒子１０の材質は、例えば、Ｎｉ粒子やＣｕ粒子、Ａｇ粒子などである。ここで、めっき膜３ｇａがＮｉ系めっき膜で、金属粒子１０もＮｉ粒子とすることにより、無電解めっきによって部分めっきであるめっき膜３ｇａを形成する際に、同一の工程で側面３ｆの第３領域３ｉに金属粒子１０を形成することができる。
また、金属粒子１０として、Ｃｕ粒子やＡｇ粒子を採用することで、Ｃｕ粒子やＡｇ粒子は、Ｎｉ粒子に比べて樹脂との濡れ性が悪いため、樹脂の這い上がりをトラップする効果をより高めることができる。
また、めっき膜３ｇａは、側面３ｆにおいて形成された部分めっきであるが、図２に示すように、セラミック基板３の主面３ｄに接するように形成されていることが望ましい。なお、図２のＳ部に示す箇所には、めっき膜３ｇａが形成されなくてもよいが、Ｓ部にめっき膜３ｇａを形成しない場合には、Ｓ部にマスクを掛けた状態で無電解めっきを実施する必要があり、めっき形成の工程数が増える。したがって、無電解めっき時に使用するマスクの数を減らすことが好ましく、めっき膜３ｇａは、セラミック基板３の主面３ｄに接していることが望ましい。
また、図１に示すパワーモジュール２０において、半導体チップ１は、はんだ２を介してセラミック基板３に搭載されており、セラミック基板３は、はんだ５を介してベース板４に搭載されている。ここで、はんだ２、５は、好ましくは、Ｓｎを主成分とするはんだ合金もしくはＰｂを主成分とするはんだ合金であり、例えば、Ｐｂ−Ｓｎ、Ｓｎ−Ｃｕ、Ｓｎ−Ｃｕ−Ｓｎ、Ｓｎ−Ｓｂ、Ｓｎ−Ａｇ−Ｃｕ等のはんだ合金である。もしくはＺｎ−Ａｌ、Ａｕ−Ｇｅ、Ａｕ−Ｓｉ等の接合材であってもよい。また、はんだ２、５はそれぞれ異なる接合材でもよい。例えば、はんだ２の代わりにポーラスなＡｇ、Ａｕ、Ｃｕというような焼結金属を用いてもよい。
なお、ベース板４は、少なくともはんだ５との接合箇所にＮｉ系めっき膜を有したＣｕ板、ＡｌＳｉＣ板、もしくはＭｇＳｉＣ板等を用いることが好ましい。図１に示すパワーモジュール２０では、ベース板４として、その全体がＮｉ系めっき膜で覆われている構造が示されている。
また、パワーモジュール２０において、樹脂部１１を形成する樹脂として、絶縁破壊強度が高いポリアミドイミド系樹脂を採用することが好ましい。これにより、大きな耐圧性を必要とするパワーモジュール２０においても、樹脂部１１で十分な耐圧性を確保することができる。
以上のように本実施の形態１のパワーモジュール２０によれば、金属配線３ａの側面３ｆとセラミック基板３の主面３ｄに対して、樹脂部１１を形成する樹脂コーティングの際に供給された樹脂が、金属配線３ａの母材より表面エネルギーが大きいめっき膜３ｇａに優先的に濡れ広がるとともに、非めっき領域である最上部付近の第２領域３ｈに濡れ広がりにくい。また、めっき膜３ｇａの第１領域３ｇと非めっき領域である第２領域３ｈとの間の第３領域３ｉにおいて、樹脂が金属凹凸部（金属粒子１０）と接触して濡れる面積を大きくすることができるため、樹脂の流れを金属凹凸部が形成された第３領域３ｉで抑制することができる。
これにより、金属配線３ａの側面３ｆにおける樹脂の這い上がりを抑制することができる。なお、金属配線３ａの上面３ｊには、例えば、半導体チップ１、端子７またはチップ部品（図示せず）等がめっき９を介して実装されるが、金属配線３ａの上面３ｊに樹脂が這い上がると、半導体チップ１、端子７または上記チップ部品等が接続不良を引き起こし、半導体装置の歩留まりが低下する。
したがって、本実施の形態１のパワーモジュール２０のように、樹脂の這い上がりを抑制することにより、パワーモジュール（半導体装置）２０の歩留まりを向上させることができる。さらに、樹脂の這い上がりを抑制することで、パワーモジュール（半導体装置）２０の高品質化および高効率な製造を実現することができる。
また、パワーモジュール（半導体装置）２０におけるロバスト性の高い製造を実現することができる。
＜変形例＞
図４は変形例の配線部の側面と樹脂部の構造を示す拡大部分断面図である。
図４に示す構造では、金属配線３ａの側面３ｆの第３領域３ｉに、金属凹凸部として、多孔質の金属膜からなる多孔質金属膜１２が形成されている。すなわち、金属配線３ａの側面３ｆの第３領域３ｉに、ポーラス構造の金属膜（多孔質金属膜１２）が形成されており、この金属膜の表面には、ポーラスによる凹凸が形成されている。
この多孔質金属膜１２は、例えば、ＮｉやＣｕやＡｌを材質とするものであり、上記ＮｉやＣｕやＡｌ等の粒子と溶剤とが混ざったペースト材を塗布し、焼結して固めることで形成することができる。そして、多孔質金属膜１２の表面にはポーラスによる凹凸が形成されているため、表面が平坦に形成された他の金属膜に比較して表面積を大きくすることができる。
これにより、めっき膜３ｇａの第１領域３ｇと非めっき領域である第２領域３ｈとの間の第３領域３ｉにおいて、樹脂が多孔質金属膜（金属凹凸部）１２と接触して濡れる面積を大きくすることができるため、樹脂の流れを多孔質金属膜１２が形成された第３領域３ｉで抑制することができる。
その結果、本変形例においても、金属配線３ａの側面３ｆにおける樹脂の這い上がりを抑制することができる。
（実施の形態２）
図５は本発明の実施の形態２の半導体装置（パワーモジュール）の構造の一例を示す断面図、図６は図５に示す配線部の側面と樹脂部の構造の一例を示す拡大部分断面図である。
図５に示す本実施の形態２の半導体装置は、実施の形態１で説明したパワーモジュール２０と略同様の構造の半導体装置である。したがって、実施の形態１と同様に、鉄道の車両や自動車の車体等に搭載される半導体モジュール（パワーモジュール）であり、複数のパワー系の半導体チップ１を備えている。半導体チップ１は、例えばＩＧＢＴやＭＯＳＦＥＴ、またはＤｉｏｄｅ等であるが、ただしこれらに限定されるものではない。
本実施の形態２のパワーモジュール２０の構造について説明すると、半導体チップ１を支持するセラミック基板３と、半導体チップ１の上面に形成された電極１ａとセラミック基板３の金属配線３ａとを電気的に接続する導電性の複数のワイヤ６と、外部に引き出される複数の端子７とを有している。
さらに、複数の半導体チップ１および複数の端子７が搭載されたセラミック基板３は、主面３ｄと、裏面３ｅと、を備えており、主面３ｄには複数の金属配線３ａが設けられている。そして、複数の金属配線３ａのうちの何れかの金属配線３ａ上に、半導体チップ１がはんだ（接合材、はんだ合金）２を介して搭載されており、さらに、複数の金属配線３ａのそれぞれの周囲には樹脂部１１が配置されている。
また、セラミック基板３は、はんだ（接合材、はんだ合金）５を介してベース板４に搭載されている。すなわち、ベース板４は、はんだ５を介してセラミック基板３を支持している。そして、セラミック基板３は、その主面３ｄに複数の金属配線３ａが形成されており、一方、裏面３ｅにも金属配線３ｃが形成されている。
本実施の形態２のパワーモジュール２０の実施の形態１のパワーモジュール２０との相違点は、図６に示すように、金属配線３ａの側面３ｆにおいて、その部分めっきであるめっき膜３ｇａが形成された第１領域３ｇの直上に非めっき領域である第２領域３ｈのみが形成されており、図２に示すような金属凹凸部を有する第３領域３ｉを備えていないことである。
すなわち、本実施の形態２のパワーモジュール２０では、金属配線３ａの側面３ｆにおいて、Ｎｉ等からなる部分めっきは形成されているが、部分めっきが形成された第１領域３ｇの直上に金属凹凸部が形成された領域を有することなく、非めっき領域である第２領域３ｈのみを有している。そして、樹脂部１１を形成する樹脂は、めっき膜３ｇａに濡れ広がるが、非めっき領域である第２領域３ｈには濡れ広がらない。これにより、樹脂は、めっき膜３ｇａが形成された第１領域と、セラミック基板３の主面３ｄと、に接合している。
したがって、本実施の形態２のパワーモジュール２０においても、金属配線３ａの上面３ｊまで樹脂が這い上がることを防止できる。
以上により、本実施の形態２のパワーモジュール２０においても、実施の形態１のパワーモジュール２０と同様に、樹脂の這い上がりを抑制することにより、パワーモジュール２０の歩留まりを向上させることができる。また、樹脂の這い上がりを抑制することで、本実施の形態２のパワーモジュール２０の高品質化および高効率な製造を実現することができる。
さらに、パワーモジュール２０におけるロバスト性の高い製造を実現することができる。
（適用例）
図７は図１に示す半導体装置が搭載された鉄道車両の一例を示す部分側面図、図８は図７に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
本適用例では、上記実施の形態１、２のパワーモジュール２０を搭載した鉄道車両について説明する。図７に示す鉄道車両２１は、例えば、図１に示すパワーモジュール２０が搭載されたものであり、車両本体２６と、図1のパワーモジュール２０と、パワーモジュール２０を支持する実装部材と、集電装置であるパンタグラフ２２と、インバータ２３とを備えている。そして、パワーモジュール２０は、車両本体２６の下部に設置されたインバータ２３に搭載されている。
図８に示すように、インバータ２３の内部では、プリント基板（実装部材）２５上に複数のパワーモジュール２０が搭載され、さらにこれらのパワーモジュール２０を冷却する冷却装置２４が搭載されている。図１に示す本実施の形態１、２のパワーモジュール２０では、半導体チップ１からの発熱量が多い。したがって、複数のパワーモジュール２０を冷却してインバータ２３の内部を冷却可能なように冷却装置２４が取り付けられている。
これにより、鉄道車両２１において、図１に示すモジュールの接合構造が用いられた複数のパワーモジュール２０を搭載したインバータ２３が設けられていることにより、インバータ２３内が高温環境となった場合であっても、インバータ２３およびそれが設けられた鉄道車両２１の信頼性を高めることができる。すなわち、高温環境下での動作安定性と高電流負荷にも耐え得るパワーモジュール２０およびこれを用いたインバータシステムを実現することができる。
次に、上記実施の形態１、２のパワーモジュール２０を搭載した自動車について説明する。図９は図１に示す半導体装置が搭載された自動車の一例を示す斜視図である。
図９に示す自動車２７は、例えば、図１に示すパワーモジュール２０が搭載されたものであり、車体２８と、タイヤ２９と、図1のパワーモジュール２０と、パワーモジュール２０を支持する実装部材である実装ユニット３０と、を備えている。
自動車２７では、パワーモジュール２０は、実装ユニット３０に含まれるインバータに搭載されているが、実装ユニット３０は、例えば、エンジン制御ユニット等であり、その場合、実装ユニット３０はエンジンの近傍に配置されている。この場合には、実装ユニット３０は、高温環境下での使用となり、これにより、パワーモジュール２０も高温状態となる。
しかしながら、自動車２７において、図１に示すモジュールの接合構造が用いられた複数のパワーモジュール２０を搭載したインバータが設けられていることにより、実装ユニット３０が高温環境となった場合であっても、自動車２７の信頼性を高めることができる。つまり自動車２７においても、高温環境下での動作安定性と高電流負荷にも耐え得るパワーモジュール２０およびこれを用いたインバータシステムを実現することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化・理想化しており、実装上はより複雑な形状となる。
また、実施の形態２で説明したように、金属配線３ａの側面３ｆは、少なくとも部分めっきであるめっき膜３ｇａが形成された第１領域３ｇと、第１領域３ｇの上方の位置に形成された非めっき領域である第２領域３ｈと、を有していればよく、金属凹凸部が形成される図２に示す第３領域３ｉは、必ずしも備えていなくてもよい。
また、樹脂部１１を形成する樹脂は、金属配線３ａの側面３ｆにおいて、めっき膜３ｇａの上方に位置する非めっき領域（第２領域３ｈ）に、接合していてもよいし、接合していなくてもよい。
また、セラミック基板３の主面３ｄに設けられた複数の金属配線３ａにおいて、それらの全ての側面３ｆが第１領域３ｇと第２領域３ｈとを備えていなくてもよいが、複数の金属配線３ａにおける全ての側面３ｆが、少なくとも第１領域３ｇと第２領域３ｈとを備えている方が好ましい。
１ 半導体チップ
３ セラミック基板（絶縁基板）
３ａ 金属配線（配線部）
３ｄ 主面（第１面）
３ｅ 裏面（第２面）
３ｆ 側面
３ｇ 第１領域
３ｇａ めっき膜
３ｈ 第２領域
３ｉ 第３領域
４ ベース板（金属板）
１０ 金属粒子（金属凹凸部）
１１ 樹脂部
１２ 多孔質金属膜（金属凹凸部）
２０ パワーモジュール（半導体装置）

Claims (13)

  1. 第１面と前記第１面と反対側に位置する第２面とを備え、前記第１面に複数の配線部が設けられた絶縁基板と、
    前記複数の配線部のうちの何れかの配線部上に搭載された半導体チップと、
    前記複数の配線部それぞれの周囲に配置された樹脂部と、
    を有し、
    前記複数の配線部のうちの何れかの配線部の側面は、めっき膜が形成された第１領域と、前記第１領域より前記絶縁基板の前記第１面から離れる方向に位置し、かつ前記めっき膜が形成されない第２領域と、を備え、
    前記樹脂部は、前記めっき膜と前記絶縁基板の前記第１面とに接合している、半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記側面は、前記第１領域と前記第２領域との間に、金属製の凹凸からなる金属凹凸部を有した第３領域を備え、
    前記樹脂部は、前記金属凹凸部と前記めっき膜と前記絶縁基板の前記第１面とに接合している、半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記第１領域は、前記第３領域より面積が大きい、半導体装置。
  4. 請求項２に記載の半導体装置において、
    前記金属凹凸部は、金属粒子によって形成された凹凸部である、半導体装置。
  5. 請求項２に記載の半導体装置において、
    前記金属凹凸部は、多孔質の金属膜からなる、半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記めっき膜は、前記絶縁基板の前記第１面に接している、半導体装置。
  7. 請求項１に記載の半導体装置において、
    前記絶縁基板は、セラミック基板である、半導体装置。
  8. 請求項７に記載の半導体装置において、
    前記配線部は、Ｃｕを主成分とする合金からなり、
    前記めっき膜は、Ｎｉ系めっき膜である、半導体装置。
  9. 請求項１に記載の半導体装置において、
    前記複数の配線部のうちの全ての前記配線部の側面が、前記第１領域と前記第２領域とを備えている、半導体装置。
  10. 請求項１に記載の半導体装置において、
    前記側面は、前記第１領域と前記第２領域との間に、金属製の凹凸からなる金属凹凸部を有した第３領域を備え、
    前記絶縁基板は、はんだを介して金属板に実装され、
    前記金属板は、前記はんだとの接合箇所にＮｉ系めっき膜を有したＣｕ板、ＡｌＳｉＣ板もしくはＭｇＳｉＣ板であり、
    前記金属凹凸部は、Ｎｉ粒子からなる凹凸部である、半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記樹脂部を形成する樹脂は、ポリアミドイミド系樹脂である、半導体装置。
  12. 請求項１に記載の半導体装置において、
    鉄道の車両に設けられたインバータに搭載されている、半導体装置。
  13. 請求項１に記載の半導体装置において、
    自動車の車体に設けられたインバータに搭載されている、半導体装置。
JP2016186537A 2016-09-26 2016-09-26 半導体装置 Active JP6546892B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016186537A JP6546892B2 (ja) 2016-09-26 2016-09-26 半導体装置
CN201710131977.0A CN107871716B (zh) 2016-09-26 2017-03-07 半导体装置
EP17000658.9A EP3300463B1 (en) 2016-09-26 2017-04-18 Semiconductor device
US15/492,604 US10002817B2 (en) 2016-09-26 2017-04-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016186537A JP6546892B2 (ja) 2016-09-26 2016-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2018056152A true JP2018056152A (ja) 2018-04-05
JP6546892B2 JP6546892B2 (ja) 2019-07-17

Family

ID=58714858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016186537A Active JP6546892B2 (ja) 2016-09-26 2016-09-26 半導体装置

Country Status (4)

Country Link
US (1) US10002817B2 (ja)
EP (1) EP3300463B1 (ja)
JP (1) JP6546892B2 (ja)
CN (1) CN107871716B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6958026B2 (ja) * 2017-06-30 2021-11-02 富士電機株式会社 半導体装置
US20220330447A1 (en) * 2019-08-29 2022-10-13 Kyocera Corporation Electric circuit board and power module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5459877A (en) * 1977-10-20 1979-05-14 Mitsubishi Electric Corp Production of semiconductor device
US5757071A (en) * 1996-06-24 1998-05-26 Intel Corporation C4 substrate contact pad which has a layer of Ni-B plating
CN1146988C (zh) * 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP4100213B2 (ja) * 2003-03-25 2008-06-11 松下電器産業株式会社 電子部品実装用の基板および電子部品実装方法
EP1465250A1 (en) * 2003-04-02 2004-10-06 Abb Research Ltd. Insulated power semiconductor module with reduced partial discharge and manufacturing method
JP3795038B2 (ja) 2003-10-03 2006-07-12 電気化学工業株式会社 回路基板及びその製造方法
JP2005150179A (ja) * 2003-11-12 2005-06-09 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2012089570A (ja) * 2010-10-15 2012-05-10 Panasonic Corp 半導体装置
EP2816598B1 (en) * 2012-02-13 2020-03-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP5936679B2 (ja) * 2012-03-22 2016-06-22 三菱電機株式会社 半導体装置
US8916968B2 (en) * 2012-03-27 2014-12-23 Infineon Technologies Ag Multichip power semiconductor device
CN103855142B (zh) * 2012-12-04 2017-12-29 东芝照明技术株式会社 发光装置及照明装置
WO2015104808A1 (ja) * 2014-01-09 2015-07-16 株式会社日立製作所 パワー半導体装置および電力変換装置
JP6195019B2 (ja) * 2014-05-12 2017-09-13 三菱電機株式会社 電力用半導体装置及びその製造方法
CN105990266B (zh) * 2015-02-26 2018-12-07 台达电子工业股份有限公司 功率转换电路的封装模块及其制造方法
JP2016219707A (ja) * 2015-05-25 2016-12-22 富士電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN107871716A (zh) 2018-04-03
US20180090412A1 (en) 2018-03-29
CN107871716B (zh) 2020-04-17
EP3300463B1 (en) 2019-03-20
EP3300463A1 (en) 2018-03-28
US10002817B2 (en) 2018-06-19
JP6546892B2 (ja) 2019-07-17

Similar Documents

Publication Publication Date Title
US7821130B2 (en) Module including a rough solder joint
JP6487122B2 (ja) 電力用半導体装置
JP6479036B2 (ja) 半導体装置及びその製造方法
JP2007184525A (ja) 電子機器装置
JP2017147327A (ja) 半導体装置及び製造方法
JP6546892B2 (ja) 半導体装置
WO2018020640A1 (ja) 半導体装置
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
WO2019207996A1 (ja) 半導体装置およびその製造方法
JP2011023748A (ja) 電子機器装置
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JP5418654B2 (ja) 半導体装置
JP7347047B2 (ja) 半導体装置
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP2017050441A (ja) 半導体装置
JP6843503B2 (ja) 半導体装置及び移動体
JP2007027308A (ja) 半導体装置
US20230081341A1 (en) Semiconductor device
JP5151837B2 (ja) 半導体装置の製造方法
WO2021240944A1 (ja) 半導体装置
JP2014053406A (ja) 半導体装置およびその製造方法
JP2015005664A (ja) 電子部品およびその製造方法
JP2023017320A (ja) 半導体装置
JP2021044456A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R150 Certificate of patent or registration of utility model

Ref document number: 6546892

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150