JP6958026B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6958026B2
JP6958026B2 JP2017129041A JP2017129041A JP6958026B2 JP 6958026 B2 JP6958026 B2 JP 6958026B2 JP 2017129041 A JP2017129041 A JP 2017129041A JP 2017129041 A JP2017129041 A JP 2017129041A JP 6958026 B2 JP6958026 B2 JP 6958026B2
Authority
JP
Japan
Prior art keywords
circuit patterns
semiconductor device
protective film
circuit
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017129041A
Other languages
English (en)
Other versions
JP2019012779A (ja
Inventor
健志 甲斐
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017129041A priority Critical patent/JP6958026B2/ja
Priority to CN201810165948.0A priority patent/CN109216286B/zh
Priority to US15/909,963 priority patent/US10699994B2/en
Priority to DE102018204921.1A priority patent/DE102018204921A1/de
Publication of JP2019012779A publication Critical patent/JP2019012779A/ja
Application granted granted Critical
Publication of JP6958026B2 publication Critical patent/JP6958026B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulted Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は、絶縁板と絶縁板のおもて面に形成された複数の回路パターンとを有する基板を備えている。また、回路パターン上に半導体素子及び外部接続端子が配置されており、外部接続端子から印加された信号が回路パターンを経由して半導体素子に入力される。
この外部接続端子を回路パターンに取り付ける際には、筒状のコンタクト部品が用いられる。外部接続端子は、回路パターン上にはんだを介して接合されたコンタクト部品に圧入されて、コンタクト部品を経由して回路パターンに電気的に接続される（例えば、特許文献１参照）。
米国特許出願公開第２００９／０１９４８８４号明細書
ところで、上記半導体装置では回路パターンの表面にニッケル等によるめっき処理が施されている。これにより、回路パターンからの腐食物の生成が抑制されて、当該腐食物の生成による回路パターン間の短絡が防止される。
しかし、このようなめっき処理が施された回路パターンは、はんだに対する濡れ性が低下して、また、はんだ内からボイドを取り除きにくくなる。このため、このようなめっき処理が施された回路パターンにはんだを介して、筒状のコンタクト部品、半導体素子等の構成部品を接合すると、回路パターンに対する構成部品の十分な接合強度が得られなくなってしまう。
本発明は、このような点に鑑みてなされたものであり、回路パターンに対する構成部品の接合強度の低下を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、絶縁板と前記絶縁板のおもて面に形成された複数の回路パターンとを含む基板と、前記複数の回路パターンのおもて面の接合領域を露出して、前記複数の回路パターンの少なくとも互いに対向する側部と共に前記側部に沿って、前記接合領域から離間して前記複数の回路パターンのおもて面の縁部にそれぞれ形成された複数の保護膜と、前記複数の回路パターンの前記接合領域にはんだを介して接合された複数の構成部品と、を有する半導体装置が提供される。
本発明の一観点によれば、絶縁板と前記絶縁板のおもて面に形成された複数の回路パターンとを含む基板と、前記複数の回路パターンのおもて面の接合領域を露出して、平面視で、前記複数の回路パターンの少なくとも互いに対向する側部にそれぞれ形成された複数の保護膜と、前記複数の回路パターンの前記接合領域にはんだを介して接合された複数の構成部品と、を有し、前記複数の保護膜は、平面視で、前記複数の回路パターンのそれぞれの側部のうち、前記複数の回路パターンの少なくとも互いに対向する側部以外には形成されていない、半導体装置が提供される。
開示の技術によれば、回路パターンに対する構成部品の接合強度の低下を抑制して、半導体装置の信頼性の低下を防止することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の平面図（構成部品未記入時）である。 第１の実施の形態の変形例の半導体装置の基板の回路パターンを説明する図である。 第２の実施の形態の半導体装置の要部平面図である。 第２の実施の形態の半導体装置の要部断面図である。 第３の実施の形態の半導体装置の要部平面図である。 第３の実施の形態の半導体装置の要部断面図（その１）である。 第３の実施の形態の半導体装置の要部断面図（その２）である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１〜図３を用いて説明する。
図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。また、図３は、第１の実施の形態の半導体装置の平面図（構成部品未記入時）である。
なお、図１及び図３では、ケース２１の蓋部２１ａ及び金属基板２０の図示を省略している。図２は、図１の一点鎖線Ｘ−Ｘにおける断面図である。さらに、図３は、図１において構成部品（半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ及びコンタクト部品１６ａ〜１６ｇ並びにボンディングワイヤ１７ａ〜１７ｅ）の図示を省略した場合を示している。
半導体装置１０は、図１及び図２に示されるように、セラミック回路基板１４（基板）とセラミック回路基板１４のおもて面に接合された半導体素子１５ａ，１５ｂ，１５ｄと電子部品１５ｃとコンタクト部品１６ａ〜１６ｇとコンタクト部品１６ａ〜１６ｇにそれぞれ取り付けられた外部接続端子１９ａ〜１９ｇとを有している。なお、セラミック回路基板１４（後述する回路パターン１２ａ〜１２ｈ）上に接合されている半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ、コンタクト部品１６ａ〜１６ｇの個数並びに接合位置は一例である。半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ、コンタクト部品１６ａ〜１６ｇは、セラミック回路基板１４（回路パターン１２ａ〜１２ｈ）上であれば、図１及び図２以外の場合でも構わない。
さらに、半導体装置１０は、セラミック回路基板１４が配置された金属基板２０と、金属基板２０上に設けられ、セラミック回路基板１４を覆い、外部接続端子１９ａ〜１９ｇが延出されたケース２１とを有している。
セラミック回路基板１４は、絶縁板１１と絶縁板１１のおもて面に形成された回路パターン１２ａ〜１２ｈと絶縁板１１の裏面に形成された金属板１３とを有している。
回路パターン１２ａ〜１２ｈは、導電性並びにはんだに対する濡れ性に優れた材質により構成されている。このような材質として、例えば、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。このような回路パターン１２ａ〜１２ｈは、それぞれ、図１に示すような、所定の形状を成している。なお、回路パターン１２ａ〜１２ｈの個数、形状並びに絶縁板１１に対する形成位置は一例であって、図１及び図２以外の場合でも構わない。
また、回路パターン１２ａ〜１２ｈには、互いに対向する側面に第１保護膜１２ａ１，１２ａ２，１２ｂ１〜１２ｂ３，１２ｃ１〜１２ｃ３，１２ｄ１，１２ｄ２，１２ｅ１〜１２ｅ４，１２ｆ１，１２ｆ２，１２ｇ１〜１２ｇ３，１２ｈ１，１２ｈ２がそれぞれ形成されている。
具体的には、回路パターン１２ａは、回路パターン１２ｂ，１２ｅに対向する側面に第１保護膜１２ａ１，１２ａ２がそれぞれ形成されている。回路パターン１２ｂは、回路パターン１２ｃ，１２ｅ，１２ａに対向する側面に第１保護膜１２ｂ１〜１２ｂ３がそれぞれ形成されている。回路パターン１２ｃは、回路パターン１２ｄ，１２ｅ，１２ｂに対向する側面に第１保護膜１２ｃ１〜１２ｃ３がそれぞれ形成されている。回路パターン１２ｄは、回路パターン１２ｃ，１２ｅに対向する側面に第１保護膜１２ｄ１，１２ｄ２がそれぞれ形成されている。
回路パターン１２ｅは、回路パターン１２ｄ，１２ｃ，１２ｂ，１２ａに対向する側面に第１保護膜１２ｅ１〜１２ｅ３がそれぞれ形成されている。さらに、回路パターン１２ｅは、回路パターン１２ｆ〜１２ｈに対向する側面に第１保護膜１２ｅ４が形成されている。
回路パターン１２ｆは、回路パターン１２ｅ，１２ｇに対向する側面に第１保護膜１２ｆ１，１２ｆ２がそれぞれ形成されている。回路パターン１２ｇは、回路パターン１２ｆ，１２ｅ，１２ｈに対向する側面に第１保護膜１２ｇ１〜１２ｇ３がそれぞれ形成されている。回路パターン１２ｈは、回路パターン１２ｇ，１２ｅに対向する側面に第１保護膜１２ｈ１，１２ｈ２がそれぞれ形成されている。
なお、以下では、第１保護膜１２ａ１，１２ａ２，１２ｂ１〜１２ｂ３，１２ｃ１〜１２ｃ３，１２ｄ１，１２ｄ２，１２ｅ１〜１２ｅ４，１２ｆ１，１２ｆ２，１２ｇ１〜１２ｇ３，１２ｈ１，１２ｈ２を特に区別しない場合には、符号を一部省略することがある。
このような第１保護膜は、耐食性に優れた材質が用いられる。このような材質は、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。
また、回路パターン１２ａ〜１２ｈのこのような側面に対する上記の第１保護膜は、例えば、無電解めっきにより形成することができる。この際、回路パターン１２ａ〜１２ｈの第１保護膜を形成しない領域には、予め、マスキング（レジスト）を形成しておき、無電解めっき後に当該レジストを除去することで、回路パターン１２ａ〜１２ｈの所望の側面にのみ第１保護膜をそれぞれ形成することができる。
したがって、回路パターン１２ａ〜１２ｈは、互いに対向する側面にのみ上記の第１保護膜がそれぞれ形成されて、それらの第１保護膜が形成された側面以外の領域にはめっき処理が施されておらず、めっき膜等が形成されていない。
このような構成を有するセラミック回路基板１４として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。セラミック回路基板１４は、半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃで発生した熱を回路パターン１２ｅ，１２ｆ，１２ｇ，１２ｈ、絶縁板１１及び金属板１３を介して、金属基板２０側に伝導させることができる。
金属板１３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。
絶縁板１１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。なお、絶縁板１１は平面視で、例えば、矩形状を成している。また、金属板１３は平面視で、絶縁板１１よりも面積が小さな矩形状を成している。
半導体素子１５ａ，１５ｂ，１５ｄは、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１５ａ，１５ｂ，１５ｄは、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、半導体素子１５ａ，１５ｂ，１５ｄは、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子１５ａ，１５ｂ，１５ｄは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体素子１５ａ，１５ｂ，１５ｄは、その裏面側が所定の回路パターン１２ｅ，１２ｆ，１２ｇ，１２ｈ上に接合されている。
半導体素子１５ａ，１５ｂ，１５ｄは、シリコン半導体素子、及び、炭化シリコン等のワイドバンドギャップ素子を用いることができる。
なお、半導体素子１５ａ，１５ｂは、回路パターン１２ｅの接合領域１５ａ１，１５ｂ１上にはんだ１８ｈ，１８ｉを介して接合されている。さらに、半導体素子１５ｄは、回路パターン１２ｈの接合領域１５ｄ１上にはんだ１８ｌを介して接合されている。
電子部品１５ｃは、例えば、抵抗、サーミスタ、コンデンサ、サージアブソーバ等である。このような、電子部品１５ｃは、回路パターン１２ｆ，１２ｇに跨って、回路パターン１２ｆ，１２ｇの接合領域１５ｃ１，１５ｃ２上にはんだ１８ｊ，１８ｋを介してそれぞれ接合されている。
図１及び図３に示されるように、この際、回路パターン１２ａ〜１２ｈは、既述の通り、第１保護膜が形成された側面以外にはめっき処理等が施されていない。このため、はんだ１８ｈ〜１８ｌは回路パターン１２ｅ〜１２ｈの半導体素子１５ａ，１５ｂ，１５ｄ及び電子部品１５ｃの接合領域に直接塗布され、はんだ１８ｈ〜１８ｌの回路パターン１２ｅ〜１２ｈに対する濡れ性の低下が抑制される。したがって、回路パターン１２ｅ〜１２ｈに対する半導体素子１５ａ，１５ｂ，１５ｄ及び電子部品１５ｃの接合強度の低下が抑制される。
仮に、回路パターン１２ｅ，１２ｈの半導体素子１５ａ，１５ｂ，１５ｄの接合領域１５ａ１，１５ｂ１，１５ｄ１にめっき処理が施されている場合には、はんだ１８ｈ，１８ｉ，１８ｌの回路パターン１２ｅ，１２ｈに対する濡れ性が低下してしまう。これにより、半導体素子１５ａ，１５ｂ，１５ｄと回路パターン１２ｅ，１２ｈとの間のはんだ接合部にボイド（空隙）が残存してしまう。そのため、半導体素子１５ａ，１５ｂ，１５ｄの接合強度が低下してしまう。また、半導体素子１５ａ，１５ｂ，１５ｄと金属基板２０との間の熱抵抗が大きくなり、放熱性が低下してしまう。
また、仮に、回路パターン１２ｆ，１２ｇの電子部品１５ｃの接合領域１５ｃ１，１５ｃ２にめっき処理が施されている場合には、はんだ１８ｊ，１８ｋの回路パターン１２ｆ，１２ｇに対する濡れ性が低下してしまう。これにより、電子部品１５ｃの電極面をはんだ１８ｊ，１８ｋが這い上がってしまう。これにより、回路パターン１２ｆ，１２ｇと電子部品１５ｃとの間に形成されるはんだ１８ｊ，１８ｋの量が減少し、電子部品１５ｃの接合強度が低下してしまう。
コンタクト部品１６ａ〜１６ｇは、開口端部間を貫通する中空孔が内部に形成された筒形状を有する。一方の開口端部側がはんだ１８ａ〜１８ｇにより回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈの接合領域１６ａ１〜１６ｇ１上にそれぞれ接合される。また、コンタクト部品１６ａ〜１６ｇは、他方の開口端部から外部接続端子１９ａ〜１９ｇがそれぞれ圧入される。このようにして、コンタクト部品１６ａ〜１６ｇは、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈにはんだ１８ａ〜１８ｇを用いてそれぞれ接合されている。なお、図２では、コンタクト部品１６ａ〜１６ｇのうち、回路パターン１２ｂ，１２ｈ上に接合されているコンタクト部品１６ｂ，１６ｆを示している。このようなコンタクト部品１６ａ〜１６ｇは、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりコンタクト部品１６ａ〜１６ｇの表面にめっき膜を形成してもよい。このようなめっき膜の具体的な材質には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。
外部接続端子１９ａ〜１９ｇは、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。外部接続端子１９ａ〜１９ｇは、棒状であって、その断面は、例えば、正方形を成している。外部接続端子１９ａ〜１９ｇは、コンタクト部品１６ａ〜１６ｇの中空孔にそれぞれ圧入されており、コンタクト部品１６ａ〜１６ｇを経由して回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈに電気的に接続されている。
図１及び図３に示されるように、この際、回路パターン１２ａ〜１２ｈは、既述の通り、第１保護膜が形成された側面以外にはめっき処理等が施されていない。このため、はんだ１８ａ〜１８ｇは回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈのコンタクト部品１６ａ〜１６ｇの接合領域に直接塗布され、はんだ１８ａ〜１８ｇの回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈに対する濡れ性の低下が抑制される。したがって、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈに対するコンタクト部品１６ａ〜１６ｇの接合強度の低下が抑制される。このため、コンタクト部品１６ａ〜１６ｇに対して外部接続端子１９ａ〜１９ｇを確実に安定して圧入することができる。
仮に、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈのコンタクト部品１６ａ〜１６ｇの接合領域にめっき処理が施されている場合には、はんだ１８ａ〜１８ｇの回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈに対する濡れ性が低下してしまう。この際、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈにはんだ１８ａ〜１８ｇを介してコンタクト部品１６ａ〜１６ｇを接合すると、はんだ１８ａ〜１８ｇがコンタクト部品１６ａ〜１６ｇの内部に這い上がってしまう。これにより、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈとコンタクト部品１６ａ〜１６ｇとの間に形成されるはんだ１８ａ〜１８ｇの量が減少し、コンタクト部品１６ａ〜１６ｇの接合強度が低下してしまう。また、コンタクト部品１６ａ〜１６ｇに外部接続端子１９ａ〜１９ｇを圧入することができなくなってしまう。または、コンタクト部品１６ａ〜１６ｇに外部接続端子１９ａ〜１９ｇを圧入しようとすると、コンタクト部品１６ａ〜１６ｇが曲がってしまうおそれもある。
このように回路パターン１２ａ〜１２ｈの半導体素子１５ａ，１５ｂ，１５ｄと電子部品１５ｃとコンタクト部品１６ａ〜１６ｇとの接合領域にはめっき処理等を施していないために、回路パターン１２ａ〜１２ｈに対するはんだ１８ａ〜１８ｇの濡れ性の低下が抑制される。したがって、回路パターン１２ａ〜１２ｈに対する半導体素子１５ａ，１５ｂ，１５ｄと電子部品１５ｃとコンタクト部品１６ａ〜１６ｇとの接合強度の低下が抑制される。
はんだ１８ａ〜１８ｌは、錫−銀−銅からなる合金、錫−亜鉛−ビスマスからなる合金、錫−銅からなる合金、錫−銀−インジウム−ビスマスからなる合金のうち、少なくともいずれかの合金を主成分とする鉛フリーはんだにより構成されている。また、このような主成分の他に、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。
なお、セラミック回路基板１４上では、回路パターン１２ａ〜１２ｈの間が適宜ボンディングワイヤ１７ａ〜１７ｅで電気的に接続されている。具体的には、図１及び図３に示されるように、回路パターン１２ｂのボンディング領域１２ｂ４と回路パターン１２ｅのボンディング領域１２ｅ５とをボンディングワイヤ１７ａで電気的に接続している。回路パターン１２ｃのボンディング領域１２ｃ４と半導体素子１５ａ（ソース電極）とがボンディングワイヤ１７ｂで、回路パターン１２ｄのボンディング領域１２ｄ４と半導体素子１５ａ（ゲート電極）とがボンディングワイヤ１７ｃで電気的にそれぞれ接続されている。さらに、半導体素子１５ａ，１５ｂとの間がボンディングワイヤ１７ｄで、回路パターン１２ａのボンディング領域１２ａ４と回路パターン１２ｈのボンディング領域１２ｈ４とがボンディングワイヤ１７ｅで電気的にそれぞれ接続されている。
なお、ボンディングワイヤ１７ａ〜１７ｅの回路パターン１２ａ〜１２ｅ，１２ｈのボンディング領域１２ａ４，１２ｂ４，１２ｃ４，１２ｄ４，１２ｅ５，１２ｈ４に対する接合は、例えば、超音波接合により行われる。このような、ボンディングワイヤ１７ａ〜１７ｅは、導電性に優れたアルミニウム、銅、金、または、少なくともこれらの一種を含む合金等の金属により構成されている。
図１及び図３に示されるように、この際、回路パターン１２ａ〜１２ｈは、既述の通り、所望の側面以外にはめっき処理等が施されていない。したがって、回路パターン１２ａ〜１２ｅ，１２ｈのボンディング領域１２ａ４，１２ｂ４，１２ｃ４，１２ｄ４，１２ｅ５，１２ｈ４に対してボンディングワイヤ１７ａ〜１７ｅを接合強度を低下させることなく確実に接合することができる。
このように半導体装置１０では、回路パターン１２ａ〜１２ｈ、半導体素子１５ａ，１５ｂ，１５ｄの間を必要に応じてボンディングワイヤ１７ａ〜１７ｅで接続されている。さらに、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈに外部接続端子１９ａ〜１９ｇが電気的に接続されることで半導体素子１５ａ，１５ｂ，１５ｄ及び電子部品１５ｃを含む所定の回路が構成される。
金属基板２０は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により金属基板２０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
なお、この金属基板２０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して接合させ、または、サーマルペースト等を介して機械的に取り付けることで放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンクまたは水冷による冷却装置等を適用することができる。また、金属基板２０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された金属基板２０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
ケース２１は、セラミック回路基板１４を上方から覆う蓋部２１ａとセラミック回路基板１４の外周に設けられ、セラミック回路基板１４の側部を覆う側壁部２１ｂとから構成される箱型を成している。このようなケース２１は、熱可塑性樹脂により構成されている。当該樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
また、このようなケース２１は、ケース２１の側壁部２１ｂが接着剤（図示を省略）を介して金属基板２０に接合される。なお、このような接着剤は、ケース２１の側壁部２１ｂの底部、または、金属基板２０のケース２１の設置領域上に塗布してもよい。接着剤の塗布は、マスクによるスクリーン印刷法やシリンジを用いたディスペンス法等の当該技術において知られている任意の方法を用いることができる。
ケース２１の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、ゲルにより構成されても構わない。このような封止部材は、ケース２１に形成されている所定の注入口からケース２１内に注入される。ケース２１内に注入された封止部材は、金属基板２０上における、セラミック回路基板１４と、半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇと、ボンディングワイヤ１７ａ〜１７ｅと、外部接続端子１９ａ〜１９ｇの一部とを封止する。
この際、回路パターン１２ａ〜１２ｈは、既述の通り、第１保護膜が形成された側面以外にはめっき処理等が施されていない。このため、回路パターン１２ａ〜１２ｈに対する封止部材の密着力が向上する。したがって、封止部材によりケース２１内のセラミック回路基板１４、半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ等を適切に封止することができる。
以上により、半導体装置１０が構成される。
このような半導体装置１０では、外部接続端子１９ａ〜１９ｇに対して、外部から入力信号が印加されて、出力信号を出力する。仮に、回路パターン１２ａ〜１２ｈの側面に第１保護膜が形成されていない場合には、腐食物の生成により回路パターン間の短絡が発生してしまう。具体的には、回路パターン１２ａ〜１２ｈにおいて互いに対向する側面に生じる電界等により、回路パターン１２ａ〜１２ｈの銅がイオン化され、回路パターン１２ａ〜１２ｈ間で銅の腐食物が生成されてしまう（イオンマイグレーション）。このため、隣接する回路パターン間にその腐食物が生成されてしまうと、当該隣接する回路パターン間が短絡してしまう。
ところが、半導体装置１０において、回路パターン１２ａ〜１２ｈのうち、隣接する回路パターンの対向する側面に第１保護膜がそれぞれ形成されている。このため、回路パターン１２ａ〜１２ｈのうちの隣接する回路パターンの対向する側面ではイオンマイグレーションによる腐食物の生成が抑制される。これにより、当該隣接する回路パターン間の短絡の発生を防止することができる。
上記半導体装置１０は、絶縁板１１と絶縁板１１のおもて面に形成された複数の回路パターン１２ａ〜１２ｈとを含むセラミック回路基板１４を有している。また、半導体装置１０は、複数の回路パターン１２ａ〜１２ｈのおもて面の接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１にはんだ１８ａ〜１８ｉを介してそれぞれ配置された半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ及びコンタクト部品１６ａ〜１６ｇ並びにボンディングワイヤ１７ａ〜１７ｅを有している。さらに、半導体装置１０は、複数の回路パターン１２ａ〜１２ｈにおいて互いに対向する側面にそれぞれ形成された複数の第１保護膜を有している。
このような半導体装置１０では、複数の回路パターン１２ａ〜１２ｈは、互いに対向する側面に複数の第１保護膜がそれぞれ形成されており、これらの側面以外はめっき処理等が施されていない。
このため、複数の回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１に直接はんだ１８ａ〜１８ｉを介して半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとを接合すると、はんだ１８ａ〜１８ｉの複数の回路パターン１２ａ〜１２ｈに対する濡れ性の低下が抑制される。したがって、複数の回路パターン１２ａ〜１２ｈに対する半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとの接合強度の低下が抑制される。
さらに、複数の回路パターン１２ａ〜１２ｈは、隣接する回路パターンの対向する側面に複数の第１保護膜がそれぞれ形成されているために、当該隣接する回路パターンの対向する側面にイオンマイグレーションによる腐食物の生成が抑制される。これにより、当該隣接する回路パターン間の短絡の発生を防止することができる。
したがって、半導体装置１０の故障の発生が低減されて、信頼性の低下を防止することができるようになる。
なお、半導体装置１０の構成部品としては、半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ、コンタクト部品１６ａ〜１６ｇ、ボンディングワイヤ１７ａ〜１７ｅが含まれる。構成部品は、これらに限らず、回路パターン１２ａ〜１２ｈに（はんだを介して）接合されるもの、例えば、リードフレーム等も含めることができる。
また、半導体装置１０のセラミック回路基板１４の回路パターン１２ａ〜１２ｈは、絶縁板１１上に、例えば、銅箔を形成して、所定のパターンにエッチングすることで得られる。第１の実施の形態の場合であれば、エッチングにより、回路パターン１２ａ〜１２ｈの側面が絶縁板１１のおもて面に対して垂直となるように形成されている。しかし、エッチング並びに絶縁板１１上の銅箔等の状況によっては、上記のように回路パターン１２ａ〜１２ｈの側面が絶縁板１１のおもて面に対して垂直とならない場合がある。以下、その場合の一例として回路パターン１２ｅ，１２ｈの場合を挙げて、図４を用いて説明する。
図４は、第１の実施の形態の変形例の半導体装置の基板の回路パターンを説明する図である。
なお、図４に示す範囲は、図２における断面の要部を拡大したものである。また、セラミック回路基板１４上の半導体素子１５ａ，１５ｂ，１５ｄ、電子部品１５ｃ及びコンタクト部品１６ａ〜１６ｇ並びにボンディングワイヤ１７ａ〜１７ｅの記載は省略している。
図４に示されるように、エッチングによっては、回路パターン１２ｅ，１２ｈの側面１２ｅｓ，１２ｈｓが絶縁板１１のおもて面に対して垂直ではなく、傾斜して形成される場合がある。
このように回路パターン１２ｅ，１２ｈの側面１２ｅｓ，１２ｈｓが絶縁板１１のおもて面に対して傾斜した場合でも、上記と同様に、側面１２ｅｓ，１２ｈｓに、第１保護膜１２ｅ４，１２ｈ２が形成される。また、図示を省略する他の回路パターン１２ａ〜１２ｄ，１２ｆ，１２ｇの側面がこのように絶縁板１１のおもて面に対して傾斜しても、同様に、第１保護膜が形成される。
そして、このように傾斜した側面に第１保護膜が形成された場合でも、上記半導体装置１０と同様の効果が得られる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の第１保護膜に加えて、第２保護膜を形成する場合について説明する。
第２の実施の形態の半導体装置１０ａについて、図５及び図６を用いて説明する。
図５は、第２の実施の形態の半導体装置の要部平面図であり、図６は、第２の実施の形態の半導体装置の要部断面図である。
なお、図５及び図６に示す半導体装置１０ａにおいて、第１の実施の形態の半導体装置１０（図１〜図３）と同じ符号のものは同じ構成を表している。
また、図５は、第１の実施の形態の図１の回路パターン１２ｅの周辺における平面図に対応している。図６は、図５の一点鎖線Ｘ−Ｘにおける断面図を表している。
半導体装置１０ａは、半導体装置１０と同様に、複数の回路パターン１２ａ〜１２ｈにおいて互いに対向する側面に第１保護膜がそれぞれ形成されている。さらに、半導体装置１０ａでは、回路パターン１２ａ〜１２ｈの側面に形成された第１保護膜に沿って、回路パターン１２ａ〜１２ｈのおもて面の縁部に第２保護膜が形成されている。
例えば、図５及び図６に示されるように、回路パターン１２ｅは、回路パターン１２ｂ〜１２ｄ（図１を参照）に対向する側面に第１保護膜１２ｅ１が形成されていると共に、第１保護膜１２ｅ１に沿って、回路パターン１２ｅのおもて面の縁部に第２保護膜１２ｅ６が形成されている。また、回路パターン１２ｅは、回路パターン１２ａ（図１を参照）に対向する側面に第１保護膜１２ｅ２，１２ｅ３が形成されていると共に、第１保護膜１２ｅ２，１２ｅ３に沿って、回路パターン１２ｅのおもて面の縁部に第２保護膜１２ｅ７，１２ｅ８が形成されている。さらに、回路パターン１２ｅは、回路パターン１２ｆ〜１２ｈ（図１を参照）に対向する側面に第１保護膜１２ｅ４が形成されていると共に、第１保護膜１２ｅ４に沿って、回路パターン１２ｅのおもて面の縁部に第２保護膜１２ｅ９が形成されている。
また、図５に示されるように、回路パターン１２ａは、回路パターン１２ｂ，１２ｅ（図１を参照）に対向する側面に第１保護膜１２ａ１，１２ａ２が形成されていると共に、第１保護膜１２ａ１，１２ａ２に沿って、回路パターン１２ａのおもて面の縁部に第２保護膜１２ａ５，１２ａ６が形成されている。なお、第２保護膜１２ａ６，１２ａ７，１２ｅ６〜１２ｅ９は、特に区別しない場合には、符号を一部省略することがある。
図示を省略するものの、回路パターン１２ａ，１２ｅと同様に、回路パターン１２ｂ〜１２ｄ，１２ｆ〜１２ｈについても、互いに対向する側面に第１保護膜が形成されていると共に、第１保護膜に沿って、回路パターン１２ｂ〜１２ｄ，１２ｆ〜１２ｈのおもて面の縁部に第２保護膜（図示を省略）が形成されている。
なお、第２保護膜は、第１保護膜と同様に、耐食性に優れた材質が用いられる。このような材質もまた、第１保護膜と同様に、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。
また、このような第２保護膜は、第１の実施の形態の第１保護膜と同様に、無電解めっきにより形成することができる。この際、回路パターン１２ａ〜１２ｈの第１保護膜及び第２保護膜を形成しない領域には、予め、マスキング（レジスト）を形成しておき、無電解めっき後に当該レジストを除去することで、回路パターン１２ａ〜１２ｈに第１保護膜及び第２保護膜をそれぞれ形成することができる。
第１の実施の形態で説明したように、回路パターン１２ａ〜１２ｈにおいて、互いに対向する側面に形成された第１保護膜は、そのような側面における腐食物の生成を抑制することができる。
しかしながら、第１保護膜のみでは、隣接する回路パターンのそれぞれのおもて面の（第１保護膜に沿った）縁部における腐食物の生成を抑制することはできない。特に、隣接する回路パターン間の距離が短く、また、隣接する回路パターン間に大きな電界がかかる時には、隣接する回路パターンのおもて面の縁部に腐食物が生成され、場合によっては、当該回路パターン間を接続してしまうおそれがある。
そこで、第２の実施の形態では、側部に形成された第１保護膜と共に、おもて面の縁部の側部に形成された第１保護膜に沿って第２保護膜がさらに形成されている。これにより、回路パターン１２ａ〜１２ｈのうちの隣接する回路パターンの対向する側面及びおもて面の縁部にイオンマイグレーションによる腐食物の生成が抑制される。これにより、当該隣接する回路パターン間の短絡の発生を確実に防止することができる。
このように、半導体装置１０ａでは、複数の回路パターン１２ａ〜１２ｈは、隣接する回路パターンの対向する側面に複数の第１保護膜と、回路パターン１２ａ〜１２ｈのおもて面の縁部に第１保護膜に沿って第２保護膜とがそれぞれ形成されており、これらの側面及び縁部以外はめっき処理等が施されていない。
このため、複数の回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１に直接はんだ１８ａ〜１８ｉを介して半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとを接合すると、はんだ１８ａ〜１８ｉの複数の回路パターン１２ａ〜１２ｈに対する濡れ性の低下が抑制される。したがって、複数の回路パターン１２ａ〜１２ｈに対する半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとの接合強度の低下が抑制される。
さらに、複数の回路パターン１２ａ〜１２ｈは、隣接する回路パターンの対向する側面に複数の第１保護膜（符号省略）及び回路パターンのおもて面の縁部に第１保護膜に沿って第２保護膜がそれぞれ形成されているために、当該隣接する回路パターンの対向する側面にイオンマイグレーションによる腐食物の生成が抑制される。これにより、当該隣接する回路パターン間の短絡の発生を確実に防止することができる。
したがって、半導体装置１０ａの故障の発生が低減されて、信頼性の低下を防止することができるようになる。
［第３の実施の形態］
第２の実施の形態の半導体装置１０ａでは、回路パターン１２ａ〜１２ｈのうち、隣接する回路パターンの対向する側面及び当該側面に沿ったおもて面の縁部にイオンマイグレーションによる腐食物の生成を抑制するために、第１保護膜及び第２保護膜を形成している。
このようなイオンマイグレーションによる回路パターン１２ａ〜１２ｈ間の腐食物の生成をより確実に抑制することができる半導体装置１０ｂについて図７〜図９を用いて説明する。
図７は、第３の実施の形態の半導体装置の要部平面図であり、図８及び図９は、第３の実施の形態の半導体装置の要部断面図である。
なお、図７〜図９に示す半導体装置１０ｂにおいて、第１の実施の形態の半導体装置１０（図１〜図３）と同じ符号のものは同じ構成を表している。
また、図７は、第２の実施の形態と同様に、第１の実施の形態の図１の回路パターン１２ｅの周辺における平面図に対応している。図８は、図７の一点鎖線Ｘ１−Ｘ１における断面図を表している。図９は、図７の一点鎖線Ｘ２−Ｘ２における断面図を表している。
半導体装置１０ｂは、半導体装置１０と同様に、複数の回路パターン１２ａ〜１２ｈにおいて互いに対向する側面に第１保護膜がそれぞれ形成されている。さらに、半導体装置１０ｂでは、複数の回路パターン１２ａ〜１２ｈの互いに対向する側面以外の側面にも第１保護膜がそれぞれ形成されている。また、半導体装置１０ｂでは、回路パターン１２ａ〜１２ｈの側面に形成された第１保護膜に沿って、回路パターン１２ａ〜１２ｈのおもて面の縁部に第２保護膜が形成されている。さらに、半導体装置１０ｂでは、複数の回路パターン１２ａ〜１２ｈの互いに対向する側面以外の側面に形成された第１保護膜に沿って、回路パターン１２ａ〜１２ｈのおもて面の縁部にも第２保護膜がそれぞれ形成されている。そして、半導体装置１０ｂでは、回路パターン１２ａ〜１２ｈのおもて面上に接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１を露出して第３保護膜が形成されている。
すなわち、半導体装置１０ｂの複数の回路パターン１２ａ〜１２ｈは、そのおもて面上の接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１を露出して全体が第１保護膜、第２保護膜、第３保護膜で覆われている。
例えば、図７〜図９に示されるように、回路パターン１２ｅは、第２の実施の形態と同様に、回路パターン１２ａ〜１２ｄ，１２ｆ〜１２ｈ（図１を参照）に対向する側面に第１保護膜１２ｅ１〜１２ｅ４が形成されている。さらに、回路パターン１２ａの残りの側面に第１保護膜１２ｅ１１，１２ｅ１２が形成されている。また、回路パターン１２ｅは、第１保護膜１２ｅ１〜１２ｅ４に沿って、おもて面の縁部に第２保護膜１２ｅ６〜１２ｅ９が形成されている。さらに、回路パターン１２ｅは、保護膜１２ｅ１１，１２ｅ１２に沿って、おもて面の縁部に第２保護膜１２ｅ１３，１２ｅ１４が形成されている。
さらに、回路パターン１２ｅは、おもて面上に接合領域１５ａ１，１５ｂ１を露出して第３保護膜１２ｅ１０が形成されている。
また、図７に示されるように、回路パターン１２ａは、回路パターン１２ｂ，１２ｅ（図１を参照）に対向する側面に第１保護膜１２ａ１，１２ａ２が形成されていると共に、第１保護膜１２ａ１，１２ａ２に沿って、回路パターン１２ａのおもて面の縁部に第２保護膜１２ａ５，１２ａ６が形成されている。
また、回路パターン１２ａは、残りの側面に第１保護膜１２ａ７が形成されていると共に、第１保護膜１２ａ７に沿って、回路パターン１２ａのおもて面の縁部に第２保護膜１２ａ８が形成されている。但し、半導体装置１０ｂの回路パターン１２ａでは、第１保護膜１２ａ２及び第２保護膜１２ａ６は、半導体装置１０ａの場合に対して回路パターン１２ａの辺に沿って延伸して形成されている。
さらに、回路パターン１２ａは、おもて面上に接合領域１６ａ１（図１を参照、図７では省略）を露出して第３保護膜１２ａ１０が形成されている。なお、第３保護膜１２ａ１０，１２ｅ１０は、特に区別しない場合には、符号を一部省略することがある。
図示を省略するものの、回路パターン１２ａ，１２ｅと同様に、回路パターン１２ｂ〜１２ｄ，１２ｆ〜１２ｈについても、周囲の全ての側面及び当該側面に沿ったおもて面の縁部に第１保護膜及び第２保護膜がそれぞれ形成されていると共に、回路パターン１２ｂ〜１２ｄ，１２ｆ〜１２ｈのおもて面上に接合領域１２ｂ１，１２ｃ２，１２ｄ１，１２ｆ１，１２ｇ１，１２ｈ１，１６ａ１〜１６ｇ１を露出して第３保護膜（図示を省略）が形成されている。
なお、第３保護膜は、第１保護膜及び第２保護膜と同様に、耐食性に優れた材質が用いられる。このような材質もまた、第１保護膜と同様に、例えば、アルミニウム、ニッケル、チタン、クロム、モリブデン、タンタル、ニオブ、タングステン、バナジウム、ビスマス、ジルコニウム、ハフニウム、金、白金、パラジウム、または、少なくともこれらの一種を含む合金等である。
また、このような第３保護膜は、第１，第２の実施の形態の第１，第２保護膜と同様に、無電解めっきにより形成することができる。この際、回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１には、予め、マスキング（レジスト）を形成しておき、無電解めっき後に当該レジストを除去することで、回路パターン１２ａ〜１２ｈに第１保護膜、第２保護膜及び第３保護膜をそれぞれ形成することができる。したがって、第１保護膜、第２保護膜及び第３保護膜は、一体的に構成されている。すなわち、半導体装置１０ｂにおける複数の回路パターン１２ａ〜１２ｈに対して形成する第１保護膜、第２保護膜及び第３保護膜は、接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１に対応するマスキング（レジスト）のみを形成すればよい。このため、第１，第２の実施の形態の場合に比べて、第１保護膜、第２保護膜及び第３保護膜の形成が容易となる。
このように上記半導体装置１０ｂでは、複数の回路パターン１２ａ〜１２ｈは、回路パターンの周囲の側面に複数の第１保護膜と、回路パターン１２ａ〜１２ｈのおもて面の縁部に第１保護膜に沿って第２保護膜とがそれぞれ形成されている。さらに、複数の回路パターン１２ａ〜１２ｈは、そのおもて面上に接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１を露出して第３保護膜がそれぞれ形成されている。
このため、複数の回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１に直接はんだ１８ａ〜１８ｉを介して半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとを接合すると、はんだ１８ａ〜１８ｉの複数の回路パターン１２ａ〜１２ｈに対する濡れ性の低下が抑制される。したがって、複数の回路パターン１２ａ〜１２ｈに対する半導体素子１５ａ，１５ｂ，１５ｄと、電子部品１５ｃと、コンタクト部品１６ａ〜１６ｇとの接合強度の低下が抑制される。
さらに、複数の回路パターン１２ａ〜１２ｈは、回路パターンの周囲の側面に複数の第１保護膜、回路パターンのおもて面の縁部に第１保護膜に沿って第２保護膜、回路パターンのおもて面上に接合領域を露出して第３保護膜がそれぞれ形成されている。このため、当該回路パターン間にイオンマイグレーションによる腐食物の生成が確実に抑制される。これにより、当該回路パターン間の短絡の発生をより確実に防止することができる。
したがって、半導体装置１０ｂの故障の発生が低減されて、信頼性の低下を防止することができるようになる。
なお、第３の実施の形態の半導体装置１０ｂの第１保護膜、第２保護膜及び第３保護膜を鑑みると、半導体装置１０は、複数の回路パターン１２ａ〜１２ｈにおいて、複数の回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１が露出されていれば、少なくとも、隣接する回路パターンの対向する側面に複数の第１保護膜が形成されることを要する。
同様に、半導体装置１０ｂは、複数の回路パターン１２ａ〜１２ｈにおいて、複数の回路パターン１２ａ〜１２ｈの接合領域１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１〜１６ｇ１が露出されていれば、少なくとも、隣接する回路パターンの対向する側面に複数の第１保護膜と、回路パターン１２ａ〜１２ｈのおもて面の縁部に第１保護膜に沿って第２保護膜とが形成されることを要する。
１０，１０ａ，１０ｂ 半導体装置
１１ 絶縁板
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ 回路パターン
１２ａ１，１２ａ２，１２ａ７，１２ｂ１，１２ｂ２，１２ｂ３，１２ｃ１，１２ｃ２，１２ｃ３，１２ｄ１，１２ｄ２，１２ｅ１，１２ｅ２，１２ｅ３，１２ｅ４，１２ｅ１１，１２ｅ１２，１２ｆ１，１２ｆ２，１２ｇ１，１２ｇ２，１２ｇ３，１２ｈ１，１２ｈ２ 第１保護膜
１２ａ４，１２ｂ４，１２ｃ４，１２ｄ４，１２ｈ４，１２ｅ５ ボンディング領域
１２ａ５，１２ａ６，１２ａ８，１２ｅ６，１２ｅ７，１２ｅ８，１２ｅ９，１２ｅ１３，１２ｅ１４ 第２保護膜
１２ａ１０，１２ｅ１０ 第３保護膜
１３ 金属板
１４ セラミック回路基板
１５ａ，１５ｂ，１５ｄ 半導体素子
１５ｃ 電子部品
１５ａ１，１５ｂ１，１５ｄ１，１５ｃ１，１５ｃ２，１６ａ１，１６ｂ１，１６ｃ１，１６ｄ１，１６ｅ１，１６ｆ１，１６ｇ１ 接合領域
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ コンタクト部品
１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ ボンディングワイヤ
１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆ，１８ｇ，１８ｈ，１８ｉ，１８ｊ，１８ｋ，１８ｌ はんだ
１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１９ｇ 外部接続端子
２０ 金属基板
２１ ケース
２１ａ 蓋部
２１ｂ 側壁部

Claims (9)

  1. 絶縁板と前記絶縁板のおもて面に形成された複数の回路パターンとを含む基板と、
    前記複数の回路パターンのおもて面の接合領域を露出して、前記複数の回路パターンの少なくとも互いに対向する側部と共に前記側部に沿って、前記接合領域から離間して前記複数の回路パターンのおもて面の縁部にそれぞれ形成された複数の保護膜と、
    前記複数の回路パターンの前記接合領域にはんだを介して接合された複数の構成部品と、
    を有する半導体装置。
  2. 絶縁板と前記絶縁板のおもて面に形成された複数の回路パターンとを含む基板と、
    前記複数の回路パターンのおもて面の接合領域を露出して、平面視で、前記複数の回路パターンの少なくとも互いに対向する側部にそれぞれ形成された複数の保護膜と、
    前記複数の回路パターンの前記接合領域にはんだを介して接合された複数の構成部品と、
    を有し、
    前記複数の保護膜は、平面視で、前記複数の回路パターンのそれぞれの側部のうち、前記複数の回路パターンの少なくとも互いに対向する側部以外には形成されていない、
    半導体装置。
  3. 前記複数の構成部品のいずれかが、前記複数の回路パターンのうち、隣接する回路パターンに跨って接合されている、
    請求項１または２に記載の半導体装置。
  4. 前記複数の構成部品は、半導体素子またはコンタクト部品の少なくともいずれか一方である、
    請求項１または２に記載の半導体装置。
  5. 前記複数の構成部品は、電子部品である、
    請求項３に記載の半導体装置。
  6. 前記複数の回路パターンは、銅または銅合金により構成されている、
    請求項１または２に記載の半導体装置。
  7. 前記複数の保護膜は、ニッケルまたはニッケル合金により構成されている、
    請求項１または２に記載の半導体装置。
  8. 前記はんだは、錫−銀−銅を含む合金、錫−亜鉛−ビスマスを含む合金、錫−銅を含む合金、または錫−銀−インジウム−ビスマスを含む合金のうち、少なくともいずれかの合金を主成分とする鉛フリーはんだである、
    請求項１または２に記載の半導体装置。
  9. 前記はんだは、ニッケル、ゲルマニウム、コバルトまたはシリコンが添加されている、
    請求項８に記載の半導体装置。
JP2017129041A 2017-06-30 2017-06-30 半導体装置 Active JP6958026B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017129041A JP6958026B2 (ja) 2017-06-30 2017-06-30 半導体装置
CN201810165948.0A CN109216286B (zh) 2017-06-30 2018-02-28 半导体装置
US15/909,963 US10699994B2 (en) 2017-06-30 2018-03-01 Semiconductor device having bonding regions exposed through protective films provided on circuit patterns onto which components are soldered
DE102018204921.1A DE102018204921A1 (de) 2017-06-30 2018-03-29 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017129041A JP6958026B2 (ja) 2017-06-30 2017-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2019012779A JP2019012779A (ja) 2019-01-24
JP6958026B2 true JP6958026B2 (ja) 2021-11-02

Family

ID=64661706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017129041A Active JP6958026B2 (ja) 2017-06-30 2017-06-30 半導体装置

Country Status (4)

Country Link
US (1) US10699994B2 (ja)
JP (1) JP6958026B2 (ja)
CN (1) CN109216286B (ja)
DE (1) DE102018204921A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7358921B2 (ja) * 2019-11-08 2023-10-11 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7494521B2 (ja) * 2020-03-30 2024-06-04 富士電機株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297873A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置，構造体及び電子装置
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP4466662B2 (ja) * 2007-03-06 2010-05-26 株式会社デンソー 半導体装置の金属電極形成方法
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP2010225716A (ja) * 2009-03-23 2010-10-07 Toppan Printing Co Ltd 配線基板、配線基板の製造方法、および半導体装置
EP2265099B1 (en) * 2009-06-04 2013-11-27 Honda Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP2010283168A (ja) * 2009-06-04 2010-12-16 Honda Motor Co Ltd 半導体装置
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
US10872841B2 (en) * 2015-07-09 2020-12-22 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using the same
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
JP2019012779A (ja) 2019-01-24
US20190006272A1 (en) 2019-01-03
US10699994B2 (en) 2020-06-30
CN109216286B (zh) 2023-09-19
CN109216286A (zh) 2019-01-15
DE102018204921A1 (de) 2019-01-03

Similar Documents

Publication Publication Date Title
JP5669866B2 (ja) パワー半導体モジュール
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
JP6354845B2 (ja) 半導体モジュール
JP7031172B2 (ja) 半導体装置
CN111052353B (zh) 半导体装置
WO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
JP5652346B2 (ja) パワー半導体モジュール
JPWO2016024445A1 (ja) 半導体装置
JP6866716B2 (ja) 半導体装置
JP6958026B2 (ja) 半導体装置
WO2020208739A1 (ja) 半導体装置
JP2016146444A (ja) 半導体装置および半導体装置の製造方法
CN108735722B (zh) 半导体装置及半导体装置的制造方法
JP7131708B2 (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
US20190258302A1 (en) Power supply module
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP7318238B2 (ja) 半導体装置
JP2016004792A (ja) 半導体装置とその製造方法および機器
JP7322369B2 (ja) 半導体装置の製造方法
US11631622B2 (en) Semiconductor device and semiconductor device manufacturing method
WO2022044541A1 (ja) 半導体装置
JP2005243713A (ja) パワーモジュール及び実装基板
JP2008172120A (ja) パワーモジュール

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210920

R150 Certificate of patent or registration of utility model

Ref document number: 6958026

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150