JP2010283168A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010283168A
JP2010283168A JP2009135499A JP2009135499A JP2010283168A JP 2010283168 A JP2010283168 A JP 2010283168A JP 2009135499 A JP2009135499 A JP 2009135499A JP 2009135499 A JP2009135499 A JP 2009135499A JP 2010283168 A JP2010283168 A JP 2010283168A
Authority
JP
Japan
Prior art keywords
solder
lead
plate
circuit board
solders
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009135499A
Other languages
English (en)
Inventor
Masami Ogura
正巳 小倉
Norito Takayanagi
教人 高柳
Tomoko Yamada
友子 山田
Jun Kato
潤 加藤
Tsugio Masuda
次男 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2009135499A priority Critical patent/JP2010283168A/ja
Priority to EP10164743.6A priority patent/EP2265099B1/en
Priority to KR1020100052203A priority patent/KR20100130960A/ko
Priority to CN201010198571.2A priority patent/CN101908521B/zh
Priority to US12/794,012 priority patent/US8415801B2/en
Publication of JP2010283168A publication Critical patent/JP2010283168A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】従来普通の一般的なモジュール構成で、従来よりも安価で且つはんだ接合部の接合信頼性が確保可能な半導体装置を提供する。
【解決手段】半導体装置は、絶縁基板Cの両面に金属板M1,M2を各々接合してなる回路基板Pと、一方の金属板M1の外面に第1はんだH1を介して接合される少なくとも1個の半導体素子S,S′と、他方の金属板M2の外面に第2はんだH2を介して接合される放熱用ベース板Bとを備えた半導体装置において、第1,第2はんだが、同種のはんだ材で構成され、両金属板M1,M2の板厚の和tM の絶縁基板Cの板厚tC に対する比aが、各はんだH1,H2の温度ストレスに対する耐久性を確保するために、1.5以上で且つ5.5以下の範囲内に設定される。
【選択図】 図1

Description

本発明は、絶縁基板の両面に金属板を各々接合してなる回路基板と、一方の金属板の外面に第1はんだを介して接合される少なくとも1個の半導体素子と、他方の金属板の外面に第2はんだを介して接合される放熱用ベース板とを備えてなる半導体装置に関する。
上記半導体装置、例えばモータ駆動制御システム等に用いられるパワーモジュールは、高出力化に伴い十分な絶縁性と放熱性が要求されるため、セラミック製の絶縁基板を用いてその一面に接合した第1銅板にパワー半導体素子を溶融温度の高い鉛系はんだで接合し、次いで絶縁基板の他面に接合した第2銅板に、前記鉛系はんだの接合部を再溶融させないよう溶融温度が比較的低い錫鉛系共晶はんだで放熱用ベース板を接合している。
一方、近年は環境保護のために、はんだ材の鉛フリー化が進められているが、 その鉛フリーはんだは、その溶融温度が錫鉛系共晶はんだの溶融温度より高いものの、鉛系はんだの溶融温度より低いため、この鉛フリーはんだを用いて上記した従来の手法ではんだ接合を行うと、先に接合した素子側のはんだ接合部が、放熱用ベース板の接合処理時にその熱で再溶融して接合信頼性を著しく低下させるといった問題があった。
また鉛フリーはんだは、鉛系や錫鉛系のはんだと比べて硬いため、亀裂が一旦、発生するとその進展が早く、耐久性に劣るといった問題があった。
そこで前者の問題を解決するために、半導体素子と放熱用ベース板を、溶融温度が相異なる二種の鉛フリーはんだを用いて接合する手法(例えば、特許文献1を参照)や、後者の問題を解決するために、鉛フリーはんだにビスマスやインジウム等のレアメタルを添加して耐久性を高める手法(例えば、下記特許文献2を参照)が知られている。さらにパワーモジュールの構造を大幅に変更し、はんだ接合部等をモールド樹脂で固めて樹脂封止するといった特殊な手法も知られている。
特開2006−237057号公報 特開2007−141948号公報
ところが、上記特許文献1の手法では、溶融温度が相異なる二種の鉛フリーはんだを特別に選定、用意する必要がある上、その二種のはんだを、絶縁基板への半導体素子の接合と放熱用ベース板の接合とで使い分ける必要があり、その取り扱いが全体として煩雑であり、また上記特許文献2の手法では、高価なレアメタルを鉛フリーはんだへの添加材として特別に用いる必要があり、結局、何れの手法でも、材料費や管理費の高騰、更には製造工程の変更を強いられ、大幅なコスト増となる問題がある。
本発明は、かかる事情に鑑みてなされたものであり、従来普通の一般的なモジュール構成で、従来よりも安価で且つはんだ接合部の接合信頼性が確保可能な半導体装置を提供することを目的とする。
上記目的を達成するために、本発明は、絶縁基板の両面に金属板を各々接合してなる回路基板と、一方の金属板の外面に第1はんだを介して接合される少なくとも1個の半導体素子と、他方の金属板の外面に第2はんだを介して接合される放熱用ベース板とを備えた半導体装置において、前記第1はんだ及び前記第2はんだが、同種のはんだ材で構成され、前記一方及び前記他方の金属板の板厚の和の、前記絶縁基板の板厚に対する比が、各はんだの温度ストレスに対する耐久性を確保するために、1.5以上で且つ5.5以下の範囲内に設定されていることを第1の特徴とする。
また本発明は、第1の特徴の構成に加えて、前記第1,第2はんだは、SnCu系、SnAg系またはSnAgCu系の合金よりなる鉛フリーはんだであって、レアメタルを含まないことを第2の特徴とする。
本発明において、「同種のはんだ材」とは、主要成分が同一の合金よりなるはんだ材をいい、例えばSnCu系、SnAg系またはSnAgCu系の合金より選ばれる鉛フリーはんだ材が用いられる。そして、本発明の「同種のはんだ材」には、添加物が含まれても、含まれなくてもよいが、含まれる場合には、その含まれる添加物の組成や添加量が第1,第2はんだで同一であっても或いは異なっていてもよい。何れにせよ、第1,第2はんだの融点の差が20°C以内(即ち特許文献1(特開2006−237057)のように加熱条件を変える必要がない範囲)に収まるように第1,第2はんだの添加物の組成や添加量が選択されることが望ましい。
本発明の第1の特徴によれば、半導体装置における回路基板両面の第1,第2金属板と素子、放熱用ベース板との間をそれぞれ接合するはんだ接合部の耐久信頼性を、樹脂封止等の特殊な手法を採ることなく、且つレアメタル等の高価な添加材を添加した特殊なはんだ材料を使用することなく、十分に確保可能となる。しかもその両はんだ接合部に同種のはんだ材を用いて一括で接合処理することが可能となるから、接合処理作業を簡単且つ迅速に能率よく行うことができる。以上により、その両はんだ接合部の耐久信頼性を確保しながら、材料費低減や工程削減によるコストダウンを達成することができる。
また本発明の第2の特徴によれば、両はんだ接合部に安価な鉛フリーはんだを使用でき、またそのような安価な鉛フリーはんだを用いても、それらの接合部の耐久信頼性を確保しながら、材料費低減や工程削減によるコストダウンを達成できる。
本発明の一実施例に係るパワーモジュールの要部断面図 前記パワーモジュールの要部の分解図 放熱用ベース板側のはんだの熱による亀裂進展解析結果を示すグラフ 前記パワーモジュールのはんだ接合部についての熱疲労試験の解析により、Coffin-Manson 則を用いて得た発生歪と温度サイクルとの関係を示すグラフ 回路基板の平均熱膨張係数αave とサイクル数との関係を示すグラフ 回路基板の平均熱膨張係数αave と、回路基板における両銅板の板厚の和tM の、絶縁基板の板厚tC に対する比aとの関係を示すグラフ 回路基板における銅板の厚みとサイクル数との関係を示すグラフ
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
先ず図1,図2において、半導体装置としてのパワーモジュールPMは、例えば窒化ケイ素などのセラミック材を主要材料とする絶縁基板Cの両面に第1,第2金属板としての第1,第2銅板M1,M2を各々一体的に接合してなる回路基板Pと、第1銅板M1の外面に第1はんだH1を介して接合される少なくとも1個の半導体素子S,S′と、第2銅板M2の外面に第2はんだH2を介して接合される銅製の放熱用ベース板Bとを備えており、各はんだH1,H2は、何れも鉛フリーはんだ材で構成される。
前記回路基板Pの構造は、従来公知のDCB基板と基本的に同一である。
また前記第1,第2はんだH1,H2としては、同種の(本実施例では同一の)鉛フリーはんだ材料、例えば、SnCu系、SnAg系またはSnAgCu系の合金であって、添加物を全く含まないか、或いは含むとしてもその添加物がNi、Co又はGeのうちの少なくとも1つである安価な鉛フリーはんだ材料が使用されており、これには、耐久性を高めるための高価な添加材、例えばビスマスやインジウム等のレアメタルは添加されていない。それら鉛フリーはんだは、その溶融温度が錫鉛系共晶はんだの溶融温度よりも高く、また鉛系はんだの溶融温度よりも低い。
従って、これらSnCu系、SnAg系またはSnAgCu系の鉛フリーはんだ材は、半導体素子S,S′側の第1はんだH1として使用された場合には、その素子の動作温度(160°C以下)に対して十分高い溶融温度(約220°C)を有していて、従来の鉛系高融点はんだと同様に半導体素子の使用に際しての発熱によっても再溶融せず、また放熱用ベース板B側の第2はんだH2として使用された場合には、従来の錫鉛系共晶はんだを使用した場合よりも熱に対する耐久性向上が見込まれることが本発明者による解析の結果により判明した。
即ち、図3には、厚さ(0.3mmと0.5mm)を異ならせた2枚の銅板に放熱用ベース板Bを錫鉛系共晶はんだ又は本発明の鉛フリーはんだでそれぞれ接合した場合における、所定のサイクル温度変化幅での温度サイクル試験(TCT)を行った場合の試験サイクル数と、はんだ接合部の亀裂進展長さとの関係を解析した結果を示しており、この解析からも、鉛フリーはんだを使用した場合の方が、錫鉛系はんだを使用した場合よりも、同一温度サイクルにおいてはんだ接合部の亀裂進展長さが短く、即ち、温度ストレスに対するはんだ接合部の耐久性が高いことが明らかである。
尚、本実施例で用いられる温度サイクル試験(TCT)は、JETA、即ち電子情報技術産業協会により定められている半導体の信頼性規格中の温度サイクル試験に準拠したものであって、例えば自動車に搭載した場合に一回の走行でオン・オフを繰り返す回数要件および材料特性で求まる条件にて試験が行われ、その試験の際のサイクル温度変化幅は、−40°C〜105°Cの範囲に設定されている。
また前記半導体素子S,S′としては、従来公知のパワー半導体素子、例えば、IGBT、MOS−FET、或いはFWDといった各種素子が用いられ、それらは、シリコンを主要材料としている。
また回路基板Pにおいては、各はんだH1,H2の温度ストレスに対する耐久性を十分に確保するために、前記第1,第2銅板M1,M2の板厚の和t1の、絶縁基板Cの板厚t2に対する比aが、各はんだH1,H2の温度ストレスに対する耐久性を確保し得る所定範囲(後述するように1.5以上で且つ5.5以下の範囲)に収まるように設定されている。
本発明者は、前記比aが、各はんだH1,H2の温度ストレスに対する耐久性を確保する上で重要なパラメータであることを、はんだ接合部の疲労試験等の解析結果より究明したものであり、その解析の手法を以下に説明する。
先ず、回路基板Pの各構成要素、放熱用ベース板B、各はんだH1,H2、素子S,S′の解析モデルを作成し、次いで、半導体装置のはんだ接合部の熱疲労試験を行うために前記した温度サイクル試験(TCT)の所定の温度条件に合わせてサイクル温度変化幅を設定する等して、解析条件を設定する。
次に構造解析を実際の実験により或いはコンピュータによる模擬実験(シミュレーション)により実施し、これで得た各はんだH1,H2の接合部の発生歪と、温度サイクル試験でのサイクル数との関係を Coffin-Manson 則に基づいて図4のように求め、この関係からはんだ接合部の耐久信頼性を評価、判断する。尚、この図4によれば、各温度サイクルにおいてはんだ接合部の発生歪(即ち温度ストレス)が小さければ小さいほど、ライフサイクル数(即ち接合部の亀裂進展長さが規定限界に至るまでの試験サイクル数)が大きくなって、はんだ接合部の耐久信頼性が高くなることが明らかである。
この解析結果に基づいて、各はんだH1,H2の接合部の耐久信頼性に対する、パワーモジュールPMの各部の厚さ(例えば素子S,S′の厚さ、各はんだH1,H2の厚さ、各銅板M1,M2の厚さ、両銅板M1,M2の厚さの差、ベース板Bの厚さ等)や熱膨張係数等の寄与率をそれぞれ解析したところ、パワーモジュールPMの各部の厚さのうち銅板M1,M2の厚さの寄与率が最も高く、他の部位の厚さの寄与率は比較的軽微であることが判明した。
さらに前記解析結果によれば、素子側の第1はんだH1は、回路基板Pの平均熱膨張係数が小さいと(即ち素子S,S′の主要材料であるシリコンに近くなるにつれて)耐久信頼性が高くなり、またベース板側の第2はんだH2は、回路基板Pの平均熱膨張係数が大きいと(即ちベース板Bの構成材料である銅に近くなるにつれて)耐久信頼性が高くなることが判明したが、これは、温度変化に伴い各はんだH1,H2に発生する歪が、これを挟む構造物の熱膨張係数の差に依存することに関係しているためと考えられる。
そこで次に、回路基板Pの平均熱膨張係数αave と、はんだ接合部のライフサイクル数との関係を調べたところ、図5のような結果となった。これによれば、素子側の第1はんだH1の耐久信頼性は、回路基板Pの平均熱膨張係数αave が小さくなるほど高くなり、一方、ベース板側の第2はんだH2の耐久信頼性は、回路基板Pの平均熱膨張係数αave が小さくなるほど低くなって、両者が相反する傾向を示すことが裏付けられた。従って、これらはんだH1,H2の耐久信頼性を同時に満足する平均熱膨張係数αave の特定領域に基づいて第1,第2銅板M1,M2の厚みを選定する必要がある。
その選定に当たっては、第1,第2はんだH1,H2の耐久信頼性を満足する目安として、前記した温度サイクル試験(TCT)において、はんだ接合部のライフサイクル数がパワーモジュールのはんだ接合部として要求される所定の要求サイクル数以上(本実施例では1000サイクル以上)の条件を満たすものとする。この条件を満たす回路基板Pの平均熱膨張係数αave は、図5において、7.5〜12ppm/℃の範囲となり、平均熱膨張係数αave がこの範囲である回路基板Pを使用すれば、両はんだH1,H2の耐久信頼性を同時に満足させることができ、パワーモジュールとしての耐久信頼性の要求レベルを満たすことが可能となる。
ところで、第1,第2銅板M1,M2の板厚の和tM の、絶縁基板の板厚tC に対する比をaとすれば、 a=tM /tC となり、
また回路基板Pの平均熱膨張係数をαave とし、またセラミックス製絶縁基板Cの熱膨張係数及びヤング率をそれぞれαC 及びEC とし、銅板M1,M2の銅材の熱膨張係数及びヤング率をそれぞれαM 及びEM としたとき、αave は次式で表すことができる。
αave =(a・αM ・EM +αC ・EC )/(aEM +EC
そして、この式は、上記比aと回路基板Pの平均熱膨張係数αave との関係として、図6のグラフに表すことができる。そして、このグラフにおいて、前記したような第1,第2はんだH1,H2の耐久信頼性を同時に満足させるような回路基板Pの平均熱膨張係数αave の範囲(7.5〜12ppm/℃)を満足させる前記比aの範囲は、1.5〜5.5となる。
従って、その比aの範囲を満足させるように第1,第2銅板M1,M2の板厚の選定を行えば、第1,第2はんだH1,H2の耐久信頼性を同時に満足させることができる第1,第2銅板M1,M2の板厚選定が可能となる。
例えば、絶縁基板の板厚tC が0.32mmである標準的なパワーモジュールPMにおいては、前記比a(=tM /tC )が1.5≦a≦5.5である前記条件を適用して第1,第2銅板M1,M2の板厚の和tM を算出すると、それは、0.48mm〜1.76mmの範囲となる。一方、図7は、このパワーモジュールPMに関して第1,第2銅板M1,M2の板厚の和tM を横軸とし、且つ前記温度サイクル試験(TCT)における温度サイクル数を縦軸として第1,第2はんだH1,H2のライフサイクル数を実験的に求めたグラフが示されている。そして、このグラフにおいて、第1,第2銅板M1,M2の板厚の和tM が前記0.48mm〜1.76mmの範囲(図7ではOK領域と表示)では、第1,第2はんだH1,H2のライフサイクル数が何れも所定の要求サイクル数(実施例では1000)以上となっていて、各はんだ接合部が十分な耐久信頼性を有していることが窺い知れる。
以上のようにして構成した回路基板Pの一面及び他面の銅板M1,M2に半導体素子S,S′及び放熱用ベース板Bをはんだ付けしてパワーモジュールPMを製造するに際しては、回路基板Pの素子側の第1銅板M1の外面に第1鉛フリーはんだH1を介して半導体S,S′を接合する処理と、ベース板側の第2銅板M2の外面に第2鉛フリーはんだH2を介して放熱用ベース板Bを接合する処理とを同一の加熱条件で同時に実行するようにする。
これらのはんだ付け処理は、処理炉としての従来周知のリフロー炉(図示せず)内で行われ、その時のリフロー温度は、リフロー炉内で各はんだH1,H2全体を均一に溶融させ且つ半導体素子S,S′との接合部の耐久信頼性が得られる加熱温度として、240°C以上で且つ320°C以下に設定される。このようなリフロー温度設定により、リフロー炉内ではんだH1,H2全体を均一に溶融させ且つ半導体素子S,S′との接合部の耐久信頼性が得られる加熱温度で各はんだH1,H2を同時に加熱溶融させて、両はんだ接合部を的確に接合処理することができる。
また各はんだH1,H2の接合処理に当たっては、例えば放熱用ベース板B上の所定位置に、所定形状に予め形成された薄板状の第2鉛フリーはんだH2を挟んで回路基板Pの、ベース板側の第2銅板M2の外面を載せ、更にその回路基板Pの素子側の第1銅板M1の外面の所定位置に、予め形成された薄板状の第1鉛フリーはんだH1を挟んで半導体素子S,S′を載せたものを、予め所定のリフロー温度に加熱したリフロー炉内にセットし、所定時間加熱することで各はんだH1,H2を溶融し、その後にリフロー炉より取り出して冷却、固化させることではんだ付け処理を行うようにする。
而して、本実施例のパワーモジュールPMの回路基板Pにおいては、絶縁基板C両側の第1,第2銅板M1,M2の板厚の和tM の、絶縁基板Cの板厚tC に対する比a(=tM /tC )が、同種の(本実施例では同一の)鉛フリーはんだ材よりなる第1,第2はんだH1,H2の温度ストレスに対する耐久性を確保するために、所定の制限された範囲、即ち1.5以上で且つ5.5以下の範囲内に設定されている。しかもその両はんだ接合部には、素子S,S′の動作温度(160°以下)に対し十分高い溶融温度(約220°C)を有していて素子の使用に際しての発熱によっても再溶融せず且つ錫鉛系はんだを使用した場合よりも熱に対する耐久性向上が見込まれる鉛フリーはんだを用いることで、これらをリフロー炉内で前記リフロー温度(即ち240°C以上で且つ320°C以下)で一括で接合処理することができる。
そのため、回路基板P両面の第1,第2銅板M1,M2と、素子S,S′、放熱用ベース板Bとの各間をそれぞれ接合する第1,第2はんだH1,H2による接合部の耐久信頼性を、樹脂封止等の特殊な手法を採ることなく、且つレアメタル等の高価な添加材を添加した特殊なはんだ材料を使用することなく、十分に確保可能となる。しかもその両はんだ接合部を一括で接合処理可能となることで、全体として接合処理作業を簡単且つ迅速に能率よく行うことができる。
かくして、その両はんだH1,H2の接合部に、従来普通に使用される安価な鉛フリーはんだ材料(即ち、SnCu系、SnAg系またはSnAgCu系の合金であって、添加物としてレアメタルを含まない安価な鉛フリーはんだ材料)が使用されても、それらのはんだ接合部の耐久信頼性を十分に確保可能としながら、従来装置と比べて材料費低減や工程削減によるコストダウンを達成できる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明を逸脱することなく種々の設計変更を行うことが可能である。
例えば、前記実施例では、放熱用ベース板として用いる金属板として銅板を使用したが、本発明では、銅、アルミ、タングステン、モリブデン等の複合材でベース板を構成してもよい。
B・・・・放熱用ベース板
C・・・・絶縁基板
H1・・・第1はんだ
H2・・・第2はんだ
M1・・・第1金属板としての第1銅板
M2・・・第2金属板としての第2銅板
P・・・・回路基板
S,S′・・半導体素子
a・・・・比
C ・・・絶縁基板の板厚
M ・・・第1,第2金属板(第1,第2銅板)の板厚の和

Claims (2)

  1. 絶縁基板(C)の両面に金属板(M1,M2)を各々接合してなる回路基板(P)と、一方の金属板(M1)の外面に第1はんだ(H1)を介して接合される少なくとも1個の半導体素子(S,S′)と、他方の金属板(M2)の外面に第2はんだ(H2)を介して接合される放熱用ベース板(B)とを備えた半導体装置において、
    前記第1はんだ(H1)及び前記第2はんだ(H2)は、同種のはんだ材で構成され、 前記一方及び前記他方の金属板(M1,M2)の板厚の和(tM )の、前記絶縁基板(C)の板厚(tC )に対する比(a)が、各はんだ(H1,H2)の温度ストレスに対する耐久性を確保するために、1.5以上で且つ5.5以下の範囲内に設定されていることを特徴とする、半導体装置。
  2. 前記第1,第2はんだ(H1,H2)は、SnCu系、SnAg系またはSnAgCu系の合金よりなる鉛フリーはんだであって、レアメタルを含まないことを特徴とする、請求項1に記載の半導体装置。
JP2009135499A 2009-06-04 2009-06-04 半導体装置 Pending JP2010283168A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009135499A JP2010283168A (ja) 2009-06-04 2009-06-04 半導体装置
EP10164743.6A EP2265099B1 (en) 2009-06-04 2010-06-02 Semiconductor device and method of manufacturing the same
KR1020100052203A KR20100130960A (ko) 2009-06-04 2010-06-03 반도체 장치 및 반도체 장치의 제조 방법
CN201010198571.2A CN101908521B (zh) 2009-06-04 2010-06-04 半导体器件以及其制备方法
US12/794,012 US8415801B2 (en) 2009-06-04 2010-06-04 Semiconductor device having thermal endurance and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009135499A JP2010283168A (ja) 2009-06-04 2009-06-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013214066A Division JP5734385B2 (ja) 2013-10-11 2013-10-11 半導体装置における絶縁基板及び金属板の板厚設定方法

Publications (1)

Publication Number Publication Date
JP2010283168A true JP2010283168A (ja) 2010-12-16

Family

ID=43539655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135499A Pending JP2010283168A (ja) 2009-06-04 2009-06-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2010283168A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216286A (zh) * 2017-06-30 2019-01-15 富士电机株式会社 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204020A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204020A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216286A (zh) * 2017-06-30 2019-01-15 富士电机株式会社 半导体装置
JP2019012779A (ja) * 2017-06-30 2019-01-24 富士電機株式会社 半導体装置
CN109216286B (zh) * 2017-06-30 2023-09-19 富士电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP6044097B2 (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
KR102122625B1 (ko) 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈
JP6111764B2 (ja) パワーモジュール用基板の製造方法
CN106165087B (zh) 功率模块用基板、带散热片的功率模块用基板及带散热片的功率模块
KR102220852B1 (ko) 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2006202884A (ja) 半導体装置およびその製造方法
KR20150067177A (ko) 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
US8415801B2 (en) Semiconductor device having thermal endurance and method of manufacturing the same
JP4683043B2 (ja) 半導体装置の製造方法
JP2010283169A (ja) 半導体装置の製造方法
JP2010199251A (ja) 半導体装置の製造方法
CN106356308B (zh) 管芯结合到板的方法以及使用该方法制成的设备
JP5904257B2 (ja) パワーモジュール用基板の製造方法
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
JP4703492B2 (ja) 鉛フリーはんだ材料
JP2010283168A (ja) 半導体装置
JP5734385B2 (ja) 半導体装置における絶縁基板及び金属板の板厚設定方法
JP5363361B2 (ja) 半導体装置及びその製造方法
JP2016027633A (ja) セラミックス/アルミニウム接合体の製造方法、パワーモジュール用基板の製造方法、及び、セラミックス/アルミニウム接合体、パワーモジュール用基板
JP5195314B2 (ja) 半導体装置の製造方法
JP5927567B2 (ja) 半導体素子の接合構造体と製造方法
JP4954575B2 (ja) 銅または銅含有合金からなる放熱板およびその接合方法
JP5126073B2 (ja) 半導体装置の製造方法
JP6201771B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP5962147B2 (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130717