JP2010283168A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010283168A JP2010283168A JP2009135499A JP2009135499A JP2010283168A JP 2010283168 A JP2010283168 A JP 2010283168A JP 2009135499 A JP2009135499 A JP 2009135499A JP 2009135499 A JP2009135499 A JP 2009135499A JP 2010283168 A JP2010283168 A JP 2010283168A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- plate
- circuit board
- solders
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】半導体装置は、絶縁基板Cの両面に金属板M1,M2を各々接合してなる回路基板Pと、一方の金属板M1の外面に第1はんだH1を介して接合される少なくとも1個の半導体素子S,S′と、他方の金属板M2の外面に第2はんだH2を介して接合される放熱用ベース板Bとを備えた半導体装置において、第1,第2はんだが、同種のはんだ材で構成され、両金属板M1,M2の板厚の和tM の絶縁基板Cの板厚tC に対する比aが、各はんだH1,H2の温度ストレスに対する耐久性を確保するために、1.5以上で且つ5.5以下の範囲内に設定される。
【選択図】 図1
Description
また回路基板Pの平均熱膨張係数をαave とし、またセラミックス製絶縁基板Cの熱膨張係数及びヤング率をそれぞれαC 及びEC とし、銅板M1,M2の銅材の熱膨張係数及びヤング率をそれぞれαM 及びEM としたとき、αave は次式で表すことができる。
そして、この式は、上記比aと回路基板Pの平均熱膨張係数αave との関係として、図6のグラフに表すことができる。そして、このグラフにおいて、前記したような第1,第2はんだH1,H2の耐久信頼性を同時に満足させるような回路基板Pの平均熱膨張係数αave の範囲(7.5〜12ppm/℃)を満足させる前記比aの範囲は、1.5〜5.5となる。
C・・・・絶縁基板
H1・・・第1はんだ
H2・・・第2はんだ
M1・・・第1金属板としての第1銅板
M2・・・第2金属板としての第2銅板
P・・・・回路基板
S,S′・・半導体素子
a・・・・比
tC ・・・絶縁基板の板厚
tM ・・・第1,第2金属板(第1,第2銅板)の板厚の和
Claims (2)
- 絶縁基板(C)の両面に金属板(M1,M2)を各々接合してなる回路基板(P)と、一方の金属板(M1)の外面に第1はんだ(H1)を介して接合される少なくとも1個の半導体素子(S,S′)と、他方の金属板(M2)の外面に第2はんだ(H2)を介して接合される放熱用ベース板(B)とを備えた半導体装置において、
前記第1はんだ(H1)及び前記第2はんだ(H2)は、同種のはんだ材で構成され、 前記一方及び前記他方の金属板(M1,M2)の板厚の和(tM )の、前記絶縁基板(C)の板厚(tC )に対する比(a)が、各はんだ(H1,H2)の温度ストレスに対する耐久性を確保するために、1.5以上で且つ5.5以下の範囲内に設定されていることを特徴とする、半導体装置。 - 前記第1,第2はんだ(H1,H2)は、SnCu系、SnAg系またはSnAgCu系の合金よりなる鉛フリーはんだであって、レアメタルを含まないことを特徴とする、請求項1に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135499A JP2010283168A (ja) | 2009-06-04 | 2009-06-04 | 半導体装置 |
EP10164743.6A EP2265099B1 (en) | 2009-06-04 | 2010-06-02 | Semiconductor device and method of manufacturing the same |
KR1020100052203A KR20100130960A (ko) | 2009-06-04 | 2010-06-03 | 반도체 장치 및 반도체 장치의 제조 방법 |
CN201010198571.2A CN101908521B (zh) | 2009-06-04 | 2010-06-04 | 半导体器件以及其制备方法 |
US12/794,012 US8415801B2 (en) | 2009-06-04 | 2010-06-04 | Semiconductor device having thermal endurance and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135499A JP2010283168A (ja) | 2009-06-04 | 2009-06-04 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013214066A Division JP5734385B2 (ja) | 2013-10-11 | 2013-10-11 | 半導体装置における絶縁基板及び金属板の板厚設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283168A true JP2010283168A (ja) | 2010-12-16 |
Family
ID=43539655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009135499A Pending JP2010283168A (ja) | 2009-06-04 | 2009-06-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283168A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216286A (zh) * | 2017-06-30 | 2019-01-15 | 富士电机株式会社 | 半导体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204020A (ja) * | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
-
2009
- 2009-06-04 JP JP2009135499A patent/JP2010283168A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003204020A (ja) * | 2002-01-04 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109216286A (zh) * | 2017-06-30 | 2019-01-15 | 富士电机株式会社 | 半导体装置 |
JP2019012779A (ja) * | 2017-06-30 | 2019-01-24 | 富士電機株式会社 | 半導体装置 |
CN109216286B (zh) * | 2017-06-30 | 2023-09-19 | 富士电机株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6044097B2 (ja) | ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール | |
KR102122625B1 (ko) | 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈 | |
JP6111764B2 (ja) | パワーモジュール用基板の製造方法 | |
CN106165087B (zh) | 功率模块用基板、带散热片的功率模块用基板及带散热片的功率模块 | |
KR102220852B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
JP2006202884A (ja) | 半導体装置およびその製造方法 | |
KR20150067177A (ko) | 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법 | |
US8415801B2 (en) | Semiconductor device having thermal endurance and method of manufacturing the same | |
JP4683043B2 (ja) | 半導体装置の製造方法 | |
JP2010283169A (ja) | 半導体装置の製造方法 | |
JP2010199251A (ja) | 半導体装置の製造方法 | |
CN106356308B (zh) | 管芯结合到板的方法以及使用该方法制成的设备 | |
JP5904257B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2006332084A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP4703492B2 (ja) | 鉛フリーはんだ材料 | |
JP2010283168A (ja) | 半導体装置 | |
JP5734385B2 (ja) | 半導体装置における絶縁基板及び金属板の板厚設定方法 | |
JP5363361B2 (ja) | 半導体装置及びその製造方法 | |
JP2016027633A (ja) | セラミックス/アルミニウム接合体の製造方法、パワーモジュール用基板の製造方法、及び、セラミックス/アルミニウム接合体、パワーモジュール用基板 | |
JP5195314B2 (ja) | 半導体装置の製造方法 | |
JP5927567B2 (ja) | 半導体素子の接合構造体と製造方法 | |
JP4954575B2 (ja) | 銅または銅含有合金からなる放熱板およびその接合方法 | |
JP5126073B2 (ja) | 半導体装置の製造方法 | |
JP6201771B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法 | |
JP5962147B2 (ja) | ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130717 |