JP6866716B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6866716B2
JP6866716B2 JP2017056844A JP2017056844A JP6866716B2 JP 6866716 B2 JP6866716 B2 JP 6866716B2 JP 2017056844 A JP2017056844 A JP 2017056844A JP 2017056844 A JP2017056844 A JP 2017056844A JP 6866716 B2 JP6866716 B2 JP 6866716B2
Authority
JP
Japan
Prior art keywords
contact component
conductive pattern
solder
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017056844A
Other languages
English (en)
Other versions
JP2018160554A (ja
Inventor
健志 甲斐
健志 甲斐
力宏 丸山
力宏 丸山
啓裕 宮嵜
啓裕 宮嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017056844A priority Critical patent/JP6866716B2/ja
Priority to DE102018200830.2A priority patent/DE102018200830A1/de
Priority to US15/885,057 priority patent/US10398036B2/en
Priority to CN201810093644.8A priority patent/CN108630618B/zh
Publication of JP2018160554A publication Critical patent/JP2018160554A/ja
Application granted granted Critical
Publication of JP6866716B2 publication Critical patent/JP6866716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/4814—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate the wire connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10916—Terminals having auxiliary metallic piece, e.g. for soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体装置に関する。
半導体装置は、例えば、ＩＧＢＴ（Insulted Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体素子を含んでいる。このような半導体装置は、例えば、電力変換装置として利用されている。
半導体装置は、絶縁板と絶縁板のおもて面に形成された導電パターンとを有する基板を備え、導電パターン上に半導体素子及び外部接続端子が配置されており、外部接続端子から印加された信号が導電パターンを経由して半導体素子に入力される。
この外部接続端子を導電パターンに取り付ける際には、筒状のコンタクト部品が用いられる。外部接続端子は、導電パターン上にはんだを介して接合されたコンタクト部品に圧入されて、コンタクト部品を経由して導電パターンに電気的に接続される。
国際公開第２０１４／１４８３１９号
しかし、基板の導電パターンとコンタクト部品とを接合するはんだの量（はんだ厚さ）が少ない場合には、導電パターンに対するコンタクト部品の接合強度が低下してしまう。導電パターンに対するコンタクト部品との接合強度が低下すると、半導体装置の信頼性の低下を招いてしまうおそれがある。はんだの量が多い場合には、コンタクト部品を導電パターンに接合する際の加熱により、コンタクト部品の中空孔へのはんだの這い上がりが生じる。中空孔へのはんだの這い上がりが生じると、外部接続端子の圧入ができなくなり、半導体装置の信頼性の低下を招いてしまうおそれがある。また、基板上で必要エリア外へはんだが濡れ広がる。このため、別部品へはんだが廻り込み、半導体装置の信頼性の低下を招いてしまうおそれがある。
本発明は、このような点に鑑みてなされたものであり、はんだ厚さを維持して、コンタクト部品の接合強度の低下を防止しつつ、コンタクト部品の中空孔へのはんだの這い上がりを防止することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、凹状の接合領域が形成された導電パターンと前記導電パターンに形成された絶縁板とを備える基板と、内部に筒状の中空孔が形成されたコンタクト部品と、を有し、前記接合領域の内径が、前記コンタクト部品の一方の開口端部の外径よりも広く、前記コンタクト部品の前記一方の開口端部が接合部材により前記接合領域に接合される半導体装置が提供される。
開示の技術によれば、基板上でのはんだの濡れ広がりを防ぎ、導電パターンとコンタクト部品との接合強度の低下が抑制される。同時に、コンタクト部品の中空孔へのはんだの這い上がりが抑制される。このため、半導体装置の信頼性の低下を防止することができる。
第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態のコンタクト部品を示す図である。 第１の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。 第１の実施の形態の半導体装置の導電パターンに形成される接合領域の平面図である。 第１の実施の形態の半導体装置におけるはんだの塗布方法を示す図である。 第１の実施の形態の半導体装置におけるはんだの別の塗布方法を示す図である。 第２の実施の形態のコンタクト部品を示す図である。 第２の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。 第３の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。 第４の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。 第５の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。
以下、図面を参照して、実施の形態について説明する。
［第１の実施の形態］
第１の実施の形態の半導体装置について、図１を用いて説明する。
図１は、第１の実施の形態の半導体装置の側断面図である。
半導体装置１０は、図１に示されるように、基板１４と、基板１４のおもて面に設けられた半導体素子１５及びコンタクト部品１７と、コンタクト部品１７にそれぞれ取り付けられた外部接続端子１８とを有している。なお、基板１４上には複数の半導体素子１５が設けられているものの、図１では、そのうち１つの半導体素子１５を図示している。また、基板１４の裏面には、放熱板２０が設けられている。放熱板２０とケース２１とにより、基板１４、半導体素子１５、外部接続端子１８等は収納されている。但し、外部接続端子１８の先端部はケース２１から延出されている。なお、おもて面とは、半導体装置１０において、外部接続端子１８の先端部がケース２１から延出している側の面を表す。また、裏面とは、半導体装置１０において、放熱板２０が設けられている側の面を表す。
なお、以下では、後述する導電パターン１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ並びにボンディングワイヤ１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇについて、それぞれ区別しない場合には、導電パターン１３並びにボンディングワイヤ１６と表す。
基板１４は、絶縁板１１と、絶縁板１１の裏面に形成された金属板１２と、絶縁板１１のおもて面に形成された導電パターン１３とを有している。絶縁板１１は、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板１２は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。導電パターン１３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。このような構成を有する基板１４として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Blazed）基板を用いることができる。基板１４は、半導体素子１５で発生した熱を導電パターン１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ、絶縁板１１及び金属板１２を介して、放熱板２０側に伝導させることができる。
一部の導電パターン１３ａ，１３ｄ，１３ｆには、コンタクト部品１７が接合される凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１がそれぞれ形成されている。なお、絶縁板１１上には、複数の導電パターン１３が形成されており、図１では、そのうち、導電パターン１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆについて図示している。
導電パターン１３ａ，１３ｄ，１３ｆの凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１の断面形状は、基板１４の積層方向に対して垂直に構成された底面部と、底面部の外周縁から導電パターン１３ａ，１３ｄ，１３ｆのおもて面に構成された内壁部とを備えている。内壁部は、底面部に対して垂直に構成されていてもよいし、鈍角または鋭角であってもよい。凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１の平面形状は、円形、または、四角形等の多角形が好ましい。例えば、凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１は、円柱形状、お椀形状でもよい。また、導電パターン１３ａ，１３ｄ，１３ｆの凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１の底面部に凸部（突起部）があってもよい。凸部（突起部）の断面形状は、凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１の底面部から垂直に構成されていてもよいし、鈍角または鋭角であってもよい。凸部（突起部）の平面形状は、円形、または、四角形等の多角形が好ましい。例えば、凸形状は、半球状、円錐、四角錐でもよい。さらに、各種形状の凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１と、各種形状の凸部（突起部）を様々に組み合わせて使うことができる。例えば、凹状の接合領域１３ａ１，１３ｄ１，１３ｆ１の内壁部が円形で、凸部（突起部）も円形である場合、ドーナッツ形状の凹み部が形成される。このような、接合領域１３ａ１，１３ｄ１，１３ｆ１を形成することで、導電パターン１３ａ，１３ｄ，１３ｆと円筒状のコンタクト部品１７との十分な接合強度が得られる。接合領域１３ａ１，１３ｄ１，１３ｆ１のいくつかの形状の詳細については、後述する。
半導体素子１５は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。このような半導体素子１５は、例えば、裏面に主電極としてドレイン電極（または、コレクタ電極）を、おもて面に、主電極としてゲート電極及びソース電極（または、エミッタ電極）をそれぞれ備えている。
また、半導体素子１５は、必要に応じて、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオードを含んでいる。このような半導体素子１５は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。上記の半導体素子１５は、その裏面側が所定の導電パターン１３上にはんだ（図示を省略）により接合されている。
コンタクト部品１７は、開口端部間を貫通する中空孔が内部に形成された筒形状を有する。一方の開口端部側が接合部材により導電パターン１３に接合され、他方の開口端部から外部接続端子１８が圧入される。あるいは、コンタクト部品１７は、中空孔が形成された胴体部と当該胴体部の少なくとも一方の開口端部に設けられたフランジとを備えていてもよい。コンタクト部品１７は、導電パターン１３にはんだを用いてそれぞれ接合されている。なお、コンタクト部品１７は、基板１４の複数の導電パターン１３上に設けられている。図１では、そのうち、導電パターン１３ａ，１３ｄ，１３ｆ上に設けられているコンタクト部品１７を示している。コンタクト部品１７は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケルや金等の金属をめっき処理等によりコンタクト部品１７の表面に形成してもよい。具体的には、ニッケルや金の他に、ニッケル−リン合金や、ニッケル−ボロン合金等がある。さらに、ニッケル−リン合金上に金を積層してもよい。コンタクト部品１７の詳細については、後述する。
外部接続端子１８は、導電性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。外部接続端子１８は、棒状であって、その断面は、例えば、正方形を成している。外部接続端子１８は、コンタクト部品１７の中空孔にそれぞれ圧入されており、コンタクト部品１７を経由して導電パターン１３に電気的に接続されている。
なお、基板１４上では、導電パターン１３間がボンディングワイヤ１６で電気的に接続されている。例えば、導電パターン１３ａ，１３ｂをボンディングワイヤ１６ａ，１６ｂで電気的にそれぞれ接続し、導電パターン１３ｂ，１３ｃをボンディングワイヤ１６ｃ，１６ｄで電気的にそれぞれ接続している。さらに、基板１４上では、導電パターン１３と半導体素子１５とがボンディングワイヤ１６で電気的に接続されている。例えば、導電パターン１３ｄと半導体素子１５とがボンディングワイヤ１６ｅで電気的に接続されている。導電パターン１３ｆと半導体素子１５とがボンディングワイヤ１６ｆ，１６ｇで電気的に接続されている。このように半導体装置１０では、導電パターン１３間、導電パターン１３及び半導体素子１５の間をボンディングワイヤ１６で接続し、導電パターン１３に外部接続端子１８が電気的に接続されることで半導体素子１５を含む所定の回路が構成される。
放熱板２０は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板２０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
なお、この放熱板２０の裏面側に冷却器（図示を省略）をはんだまたは銀ろう等を介して取りつけて放熱性を向上させることも可能である。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板２０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル−リン合金、ニッケル−ボロン合金等がある。
ケース２１は、例えば、箱型であって、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、または、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。
ケース２１の内部を封止部材（図示を省略）により封止させることも可能である。封止部材は、例えば、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂で構成されている。また、封止部材は、ゲルにより構成されても構わない。このような封止部材は、ケース２１に形成されている所定の注入口からケース２１内に注入されて、放熱板２０上において、基板１４と、半導体素子１５と、コンタクト部品１７と、ボンディングワイヤ１６と、外部接続端子１８の一部とを封止する。
次に、コンタクト部品１７について、図２を用いて説明する。
図２は、第１の実施の形態のコンタクト部品を示す図である。なお、図２（Ａ）は、コンタクト部品１７の平面図、図２（Ｂ）は、図２（Ａ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。
コンタクト部品１７は、内部に筒状の中空孔１７ｂが形成され、一方に開口端部１７ｂ１を、他方に開口端部１７ｂ２を備えている。このようなコンタクト部品１７は、開口端部１７ｂ２（または開口端部１７ｂ１）側がはんだを用いて導電パターン１３に接合される。また、導電パターン１３に接合された開口端部１７ｂ２（または開口端部１７ｂ１）と対向する開口端部１７ｂ１（または開口端部１７ｂ２）側に外部接続端子１８が圧入される。
このような構成のコンタクト部品１７において、中空孔１７ｂの開口端部１７ｂ１，１７ｂ２における内径は、好ましくは、０．２０ｍｍ以上、２．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。コンタクト部品１７の開口端部１７ｂ１，１７ｂ２における外径は、好ましくは、１．００ｍｍ以上、２．５０ｍｍ以下であり、より好ましくは、１．５０ｍｍ以上、２．００ｍｍ以下である。
次に、基板１４の導電パターン１３に対するコンタクト部品１７の接合箇所について図３を用いて説明する。
図３は、第１の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。なお、図３では、基板１４において導電パターン１３ａが形成された箇所を示している。また、以下の導電パターン１３ａに形成される接合領域１３ａ１は、他の導電パターン１３にも同様に形成される。基板１４は、絶縁板１１と、絶縁板１１の裏面に形成された金属板１２と、絶縁板１１のおもて面に形成された導電パターン１３ａとを有している。
導電パターン１３ａは、コンタクト部品１７が接合される接合領域１３ａ１が凹状に掘り込まれて形成されている。接合領域１３ａ１は、導電パターン１３のコンタクト部品１７の所定の接合予定領域をエッチングすることにより得られる。このような接合領域１３ａ１は、基板１４の積層方向に対して垂直に構成された底面部１３ａ３と、底面部１３ａ３の外周縁に沿って底面部１３ａ３に対して垂直に構成された内壁部１３ａ２とを備えている。
なお、導電パターン１３ａの厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。内壁部１３ａ２の高さは、好ましくは、０．１０ｍｍ以上、導電パターン１３ａの厚さの０．８倍以下であり、より好ましくは、０．１２ｍｍ以上、導電パターン１３ａの厚さの０．５倍以下である。また、接合領域１３ａ１の幅は、好ましくは、コンタクト部品１７の開口端部１７ｂ２における外径の１．０５倍以上、コンタクト部品１７の開口端部１７ｂ２における外径の１．５０倍以下であり、より好ましくは、コンタクト部品１７の開口端部１７ｂ２における外径の１．１倍以上、コンタクト部品１７の開口端部１７ｂ２における外径の１．２５倍以下である。このような径の接合領域１３ａ１の中央部にコンタクト部品１７を配置すると、コンタクト部品１７の開口端部１７ｂ２における外径から、内壁部１３ａ２までの接合距離Ｄ１を適切に確保することができる。
このような導電パターン１３の接合領域１３ａ１内に、接合部材として、例えば、鉛を含まない錫系のはんだ１９（接合部材）が設けられている。溶融されたはんだ１９が設けられた接合領域１３ａ１にコンタクト部品１７の開口端部１７ｂ２側を配置して、コンタクト部品１７を図３中下側に押圧する。
導電パターン１３ａに対してコンタクト部品１７を配置する際に、導電パターン１３ａに凹状の接合領域１３ａ１が形成されていることで、溶融状態のはんだ１９は、接合領域１３ａ１内に留まり、基板１４（導電パターン１３ａ）上を濡れ広がることがなく、接合領域１３ａ１内のはんだ１９の量が維持される。
このようにしてコンタクト部品１７を凹状の接合領域１３ａ１に配置させた後、はんだ１９を固化すると、接合領域１３ａ１内ではんだ１９のはんだ厚さが維持される。したがって、コンタクト部品１７は、中空孔１７ｂの内壁の開口端部１７ｂ２側の下端側がはんだ１９と接合する。さらに、コンタクト部品１７は、開口端部１７ｂ２側の外壁の下端側がはんだ１９に接合する。
このように、コンタクト部品１７とはんだ１９の接触面積を維持することができると共に、コンタクト部品１７と導電パターン１３ａとを接合するはんだ１９のはんだ厚みを維持することができる。そのため、コンタクト部品１７と導電パターン１３ａ（接合領域１３ａ１）との間に十分な接合強度が得られる。したがって、半導体装置１０の信頼性の低下を抑制することができる。
また、接合領域１３ａ１内で適切な量のはんだ１９が維持されるので、予めはんだ１９の量を多く塗布しておく必要がない。そのため、コンタクト部品１７を導電パターン１３ａに接合する際の加熱によるコンタクト部品１７の中空孔１７ｂへのはんだ１９の這い上がりを抑えることができる。
次に、導電パターン１３ａに形成される凹状の接合領域１３ａ１の平面形状について、図４を用いて説明する。
図４は、第１の実施の形態の半導体装置の導電パターンに形成される接合領域の平面図である。
導電パターン１３ａに形成される接合領域１３ａ１の平面形状は、図４（Ａ）に示されるように、コンタクト部品１７のリング状の開口端部１７ｂ２（図２を参照のこと）の形状に対応した円形とすることができる。この場合には、コンタクト部品１７は、接合領域１３ａ１の中央部に配置されて、コンタクト部品１７の開口端部１７ｂ２における外径から内壁部１３ａ２までを図３と同様に接合距離Ｄ１とすることが望まれる。
また、導電パターン１３ａに形成される接合領域１３ａ１の平面形状は、図４（Ｂ）に示されるように、コンタクト部品１７の開口端部１７ｂ２（図２を参照のこと）における外径が入り込めるような正方形状とすることもできる。この場合も、図４（Ａ）と同様に、コンタクト部品１７は、接合領域１３ａ１の中央部に配置されて、コンタクト部品１７の開口端部１７ｂ２における外径から内壁部１３ａ２までを図３と同様に接合距離Ｄ１とすることが望まれる。
なお、図４では、接合領域１３ａ１の平面形状は、円形と正方形状について示した。これらに限定されることはなく、接合領域１３ａ１の平面形状は、だ円形、長方形、または、多角形でもよい。
次に、基板１４の導電パターン１３ａ上に対するはんだの塗布方法について説明する。
半導体装置１０は、図１で示したように、導電パターン１３ａ，１３ｄ，１３ｅ，１３ｆに半導体素子１５及びコンタクト部品１７をそれぞれ接合するために、これらに対応したはんだを導電パターン１３ａ，１３ｄ，１３ｅ，１３ｆに塗布する必要がある。
半導体装置１０では、半導体素子１５及びコンタクト部品１７の接合に用いるはんだを塗布するために、例えば、スクリーン印刷が用いられる。以下では、半導体装置１０の導電パターン１３ａに対してスクリーン印刷によるはんだの塗布について図５を用いて説明する。
図５は、第１の実施の形態の半導体装置におけるはんだの塗布方法を示す図である。なお、図５では、基板１４の導電パターン１３ａ，１３ｅ上にコンタクト部品１７及び半導体素子１５をそれぞれ一つずつ接合するはんだを塗布する場合を時系列（（Ａ）〜（Ｄ））に例示している。
また、図５では、導電パターン１３のうち、接合領域１３ａ１が形成される導電パターン１３ａと半導体素子１５の接合領域１５ａを含む導電パターン１３ｅとを図示しており、他の導電パターン１３ｂ，１３ｃ，１３ｄ，１３ｆの図示を省略している。
まず、事前に、基板１４の導電パターン１３ａのコンタクト部品１７の接合予定領域にあらかじめエッチングにより接合領域１３ａ１を形成しておく。凹状の接合領域１３ａ１が形成された導電パターン１３ａを含む導電パターン１３上に、図５（Ａ）に示されるように、第１マスク３０をセットする。基板１４上にセットされた第１マスク３０は、接合領域１３ａ１に対応する開口部３１が形成されている。なお、この際、導電パターン１３ｅ上の半導体素子１５の接合領域１５ａは第１マスク３０で覆われている。
この第１マスク３０上にはんだ材料を搭載して、スキージにより、このはんだ材料を第１マスク３０に沿って摺動する。第１マスク３０の開口部３１に対応する接合領域１３ａ１にはんだ材料が充填される。基板１４から第１マスク３０を除去すると、図５（Ｂ）に示されるように、導電パターン１３ａの接合領域１３ａ１にはんだ１９が塗布される。
このようにしてはんだ１９が凹状の接合領域１３ａ１に塗布された導電パターン１３ａを含む導電パターン１３上に、図５（Ｃ）に示されるように、第２マスク３０ａをセットする。基板１４の導電パターン１３上にセットされた第２マスク３０ａは、半導体素子１５の接合領域１５ａに対応する開口部３１ａが形成されている。なお、この際、導電パターン１３ａ上のはんだ１９が塗布された接合領域１３ａ１は第２マスク３０ａで覆われている。
この第２マスク３０ａ上にはんだ材料を搭載して、スキージにより、このはんだ材料を第２マスク３０ａに沿って摺動する。第２マスク３０ａの開口部３１ａに対応する接合領域１５ａにはんだ材料が充填される。基板１４から第２マスク３０ａを除去すると、図５（Ｄ）に示されるように、導電パターン１３ｅの半導体素子１５の接合領域１５ａにはんだ１９ａが塗布される。
上記の塗布方法により、半導体素子１５を接合するためのはんだ１９ａとコンタクト部品１７を接合するためのはんだ１９とを導電パターン１３ｅ，１３ａにそれぞれ塗布することができる。
また、半導体装置１０の導電パターン１３に対してスクリーン印刷によるはんだの別の塗布について図６を用いて説明する。
図６は、第１の実施の形態の半導体装置におけるはんだの別の塗布方法を示す図である。
また、図６でも、導電パターン１３のうち、接合領域１３ａ１が形成される導電パターン１３ａと半導体素子１５の接合領域１５ａを含む導電パターン１３ｅとを図示しており、他の導電パターン１３ｂ，１３ｃ，１３ｄ，１３ｆの図示を省略している。
この場合も上記と同様に、まず、事前に、基板１４の導電パターン１３ａのコンタクト部品１７の接合予定領域にあらかじめエッチングにより接合領域１３ａ１を形成しておく。接合領域１３ａ１が形成された導電パターン１３上に、図６（Ａ）に示されるように、第３マスク３０ｂをセットする。基板１４上にセットされた第３マスク３０ｂは、接合領域１３ａ１に対応する開口部３１ｂと、半導体素子１５の接合領域１５ａに対応する開口部３１ａとがそれぞれ形成されている。但し、開口部３１ｂの開口面積は、接合領域１３ａ１の開口面積よりも小さく構成されている。
この第３マスク３０ｂ上にはんだ材料を搭載して、スキージにより、このはんだ材料を第３マスク３０ｂに沿って摺動する。第３マスク３０ｂの開口部３１ａに対応する半導体素子１５の接合領域１５ａにはんだ材料が充填される。また、第３マスク３０ｂの開口部３１ｂに対応する接合領域１３ａ１にはんだ材料が充填される。この際、開口部３１ｂの開口面積は接合領域１３ａ１の開口面積よりも小さく構成されているために、スキージによる接合領域１３ａ１に注入されるはんだ材料の分量を制限することができる。これにより、接合領域１３ａ１にはんだ材料が過分に充填されることが防止される。
このため、基板１４から第３マスク３０ｂを除去すると、図６（Ｂ）に示されるように、導電パターン１３ａの接合領域１３ａ１にはんだ１９が塗布され、また、半導体素子１５の接合領域１５ａにはんだ１９ａが塗布される。
上記の塗布方法により、半導体素子１５を接合するためのはんだ１９ａとコンタクト部品１７を接合するためのはんだ１９とを導電パターン１３ｅ，１３ａにそれぞれ塗布することができる。なお、図６に示した塗布方法は、図５に示した塗布方法に比べると、マスクを取り替える必要がないために煩雑な作業が削減されて、半導体装置の製造コストの削減を図ることができる。
［第２の実施の形態］
次に、コンタクト部品１７の別の形態について、図７を用いて説明する。
図７は、第２の実施の形態のコンタクト部品を示す図である。なお、図７（Ａ）は、コンタクト部品２７の平面図、図７（Ｂ）は、図７（Ａ）の一点鎖線Ｘ−Ｘにおける断面図をそれぞれ表している。
コンタクト部品２７は、胴体部１７ａと、胴体部１７ａの開口端部１７ｂ１に設けられたフランジ１７ｃと、胴体部１７ａの開口端部１７ｂ２に設けられたフランジ１７ｄとを備えている。このようなコンタクト部品２７は、フランジ１７ｄ（またはフランジ１７ｃ）側がはんだ１９を用いて導電パターン１３に接合される。また、導電パターンに接合された開口端部と対向するフランジ１７ｃ（またはフランジ１７ｄ）側に外部接続端子１８が圧入される。また、ここでは、２つの開口端部１７ｂ１，１７ｂ２の両方にフランジ１７ｃ，１７ｄを形成した例を示したが、片方にのみ形成されていても構わない。
胴体部１７ａは、開口端部１７ｂ１，１７ｂ２間を貫通する中空孔１７ｂが内部に形成された円筒状を成している。フランジ１７ｃは、リング状を成しており、その外周縁部の３か所に凸部１７ｃ１，１７ｃ２，１７ｃ３が形成されている。フランジ１７ｃでは、凸部１７ｃ１，１７ｃ２，１７ｃ３の厚さは、その底面部１７ｃ５の厚さよりも肉厚となっている。フランジ１７ｃの外周縁に沿った側端面１７ｃ４の厚さは、凸部１７ｃ１，１７ｃ２，１７ｃ３の箇所は底面部１７ｃ５の箇所よりも厚くなっている。そして、凸部１７ｃ１，１７ｃ２，１７ｃ３と、底面部１７ｃ５との段差には、段差部１７ｃ６が構成される。なお、段差部１７ｃ６の高さは、凸部１７ｃ１，１７ｃ２，１７ｃ３の厚さと底面部１７ｃ５の厚さとの差となる。
また、フランジ１７ｄもフランジ１７ｃと同様の構成を成している。すなわち、フランジ１７ｄは、リング状を成しており、その外周縁部の３か所に凸部（このうち、凸部１７ｄ１，１７ｄ２を図示）が形成されている。フランジ１７ｄは、凸部１７ｄ１，１７ｄ２が設けられることにより、凸部１７ｄ１，１７ｄ２の厚さは、その底面部１７ｄ５の厚さよりも肉厚となっている。したがって、フランジ１７ｄの外周縁に沿った側端面１７ｄ４の厚さは、凸部１７ｄ１，１７ｄ２の箇所は底面部１７ｄ５の箇所よりも厚くなっている。そして、凸部１７ｄ１，１７ｄ２と、底面部１７ｄ５との段差には、段差部１７ｄ６が構成される。なお、段差部１７ｄ６の高さは、凸部１７ｄ１，１７ｄ２の厚さと底面部１７ｄ５の厚さとの差となる。
このようにフランジ１７ｃ，１７ｄは、その外周縁部に形成された凸部１７ｃ１，１７ｃ２，１７ｃ３，１７ｄ１，１７ｄ２により、コンタクト部品２７と導電パターン１３とを接合するはんだ１９において所定の厚さを確保することができるようになる。このため、導電パターン１３とコンタクト部品２７との接合強度をより強固に維持することができる。
このような構成のコンタクト部品２７において、胴体部１７ａの内径は、好ましくは、０．２ｍｍ以上、２．０ｍｍ以下であり、より好ましくは、０．５ｍｍ以上、１．５ｍｍ以下である。フランジ１７ｃ，１７ｄの凸部１７ｃ１，１７ｃ２，１７ｃ３，１７ｄ１，１７ｄ２の厚さは、好ましくは、０．０５ｍｍ以上、０．３ｍｍ以下であり、より好ましくは、０．１ｍｍ以上、０．２ｍｍ以下である。
次に、基板１４の導電パターン１３に対するコンタクト部品２７の接合箇所について図８を用いて説明する。
図８は、第２の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。なお、図８では、第１の実施の形態の図３と同様、基板１４において導電パターン１３ａが形成された箇所を示している。第２の実施の形態では、第１の実施の形態の半導体装置１０において、基板１４の導電パターン１３ａに形成する凹状の接合領域１３ａ１をコンタクト部品２７のフランジ１７ｄとの関係で示した。
導電パターン１３ａの厚さは、好ましくは、０．１ｍｍ以上、１．０ｍｍ以下であり、より好ましくは、０．２ｍｍ以上、０．５ｍｍ以下である。内壁部１３ａ２の高さは、好ましくは、フランジ１７ｄの凸部１７ｄ１，１７ｄ２（図７を参照のこと）の厚さ以上、導電パターン１３ａの厚さの０．８倍以下であり、より好ましくは、フランジ１７ｄの凸部１７ｄ１，１７ｄ２（図７を参照のこと）の厚さの１．２倍以上、導電パターン１３ａの厚さの０．５倍以下である。また、接合領域１３ａ１の幅は、好ましくは、フランジ１７ｄの外径の１．０５倍以上、フランジ１７ｄの外径の１．５倍以下であり、より好ましくは、フランジ１７ｄの外径の１．１倍以上、フランジ１７ｄの外径の１．２５倍以下である。このような径の接合領域１３ａ１の中央部にコンタクト部品２７を配置すると、コンタクト部品２７のフランジ１７ｄの側端面１７ｄ４（図７を参照のこと）から内壁部１３ａ２までの接合距離Ｄ１を適切に確保することができる。
このような導電パターン１３の接合領域１３ａ１内に、接合部材として、例えば、鉛を含まない錫系のはんだ１９が設けられている。溶融されたはんだ１９が設けられた接合領域１３ａ１にコンタクト部品２７のフランジ１７ｄ側を配置して、コンタクト部品２７を図８中下側に押圧する。
導電パターン１３ａに対してコンタクト部品２７を配置する際に、導電パターン１３ａに凹状の接合領域１３ａ１が形成されていることで、溶融状態のはんだ１９は、接合領域１３ａ１内に留まり、基板１４（導電パターン１３ａ）上を濡れ広がることがなく、接合領域１３ａ１内のはんだ１９の量が維持される。
このようにしてコンタクト部品２７を凹状の接合領域１３ａ１に配置させた後、はんだ１９を固化すると、接合領域１３ａ１内ではんだ１９のはんだ厚さが維持される。したがって、コンタクト部品２７は、フランジ１７ｄ側の中空孔１７ｂの内壁の下端側がはんだ１９と接合する。さらに、コンタクト部品２７は、フランジ１７ｄ側の側端面１７ｄ４がはんだ１９に接合する。
このように、コンタクト部品２７とはんだ１９の接触面積を維持することができると共に、コンタクト部品２７と導電パターン１３ａとを接合するはんだ１９のはんだ厚みを維持することができる。そのため、コンタクト部品２７と導電パターン１３ａ（接合領域１３ａ１）との間に十分な接合強度が得られる。したがって、半導体装置１０の信頼性の低下を抑制することができる。
また、接合領域１３ａ１内で適切な量のはんだ１９が維持されるので、予めはんだ１９の量を多く塗布しておく必要がない。そのため、コンタクト部品２７を導電パターン１３に接合する際の加熱によるコンタクト部品２７の中空孔１７ｂへのはんだ１９の這い上がりを抑えることができる。
［第３の実施の形態］
第３の実施の形態では、第２の実施の形態の半導体装置１０において基板１４の導電パターン１３ａに形成する凹状の接合領域を図９に示すように開口側を広げることも可能である。
図９は、第３の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。
第３の実施の形態の接合領域２３ａ１は、内壁部２３ａ２が底面部１３ａ３に対して直角よりも大きく（鈍角に）傾いて構成されている。なお、以下の導電パターン１３ａに形成される接合領域２３ａ１は、他の導電パターン１３にも同様に形成される。
この場合も、図８の場合と同様に、導電パターン１３ａに対してコンタクト部品２７を配置する際に、導電パターン１３ａに凹状の接合領域２３ａ１が形成されていることで、溶融状態のはんだ１９は、接合領域２３ａ１内に留まり、基板１４（導電パターン１３ａ）上を濡れ広がることがなく、接合領域２３ａ１内のはんだ１９の量が維持される。
そして、コンタクト部品２７を接合領域２３ａ１に配置させた後、はんだ１９を固化すると、接合領域２３ａ１内のはんだ１９のはんだ厚さが維持される。したがって、コンタクト部品２７は、フランジ１７ｄの底面部１７ｄ５及び段差部１７ｄ６（図７を参照のこと）がはんだ１９と接合する。また、コンタクト部品２７は、胴体部１７ａの中空孔１７ｂの内壁の下端側がはんだ１９と接合する。さらに、コンタクト部品２７は、フランジ１７ｄの側端面１７ｄ４（図７を参照のこと）がはんだ１９に接合する。
このように、コンタクト部品２７とはんだ１９の接触面積を維持することができると共に、コンタクト部品２７と導電パターン１３ａとを接合するはんだ１９のはんだ厚みを維持することができる。コンタクト部品２７と導電パターン１３ａ（接合領域２３ａ１）との間に十分な接合強度が得られる。したがって、半導体装置１０の信頼性の低下を抑制することができる。また、接合領域２３ａ１内で適切な量のはんだ１９が維持されるので、予めはんだ１９の量を多く塗布しておく必要がない。そのため、コンタクト部品２７を導電パターン１３ａに接合する際の加熱によるコンタクト部品２７の中空孔１７ｂへのはんだ１９の這い上がりを抑えることができる。
さらに、図９に示す接合領域２３ａ１の場合には、内壁部２３ａ２が底面部１３ａ３に対して鈍角に傾いているために、コンタクト部品２７を接合領域２３ａ１に嵌めやすくなる。このため、コンタクト部品２７の接合領域２３ａ１に対する取り付け作業が容易となり、取り付け作業の煩雑さが削減されて、半導体装置１０の製造コストの削減を図ることができる。
なお、第３の実施の形態では、図７のフランジ１７ｃ，１７ｄを形成したコンタクト部品２７を用いて説明したが、図２に示したコンタクト部品１７においても、同様の効果が得られる。
［第４の実施の形態］
第４の実施の形態では、第１の実施の形態の半導体装置１０における導電パターン１３ａの接合領域１３ａ１の中央部に凸部（突起部）を形成した場合について説明する。なお、以下の導電パターン１３ａに形成される接合領域３３ａ１は、他の導電パターン１３にも同様に形成される。
第４の実施の形態でも、導電パターン１３ａの接合領域以外は図１及び図７で説明した半導体装置１０及びコンタクト部品２７が用いられる。このため、半導体装置１０及びコンタクト部品２７の詳細な説明については、省略する。
次に、基板１４の導電パターン１３ａに対するコンタクト部品２７の接合箇所について図１０を用いて説明する。
図１０は、第４の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。
基板１４の導電パターン１３ａは、コンタクト部品２７が配置される接合予定領域に、凹状であって、中央部に円筒状の凸部３３ｂが形成されたリング状の接合領域３３ａ１が形成されている。接合領域３３ａ１は、導電パターン１３ａのコンタクト部品２７の接合予定領域を、凸部３３ｂを残してエッチングすることにより得られる。このような接合領域３３ａ１は、基板１４の積層方向に対して垂直であって円形状に構成された底面部３３ａ３と、底面部３３ａ３に対して垂直であって、底面部３３ａ３の外周縁に沿って形成された内壁部１３ａ２とを備えている。さらに、接合領域３３ａ１は、平面視が円形である凸部３３ｂの周壁３３ｂ１を備えている。
なお、内壁部１３ａ２の高さは、第２の実施の形態と同様である。また、接合領域３３ａ１の幅（径）は、好ましくは、フランジ１７ｄの外径の１．０５倍以上、フランジ１７ｄの外径の１．５０倍以下であり、より好ましくは、フランジ１７ｄの外径の１．１０倍以上、フランジ１７ｄの外径の１．２５倍以下である。このような径の接合領域３３ａ１の中央部にコンタクト部品２７を配置すると、コンタクト部品２７のフランジ１７ｄの側端面１７ｄ４（図７を参照のこと）から内壁部１３ａ２までの接合距離Ｄ１を適切に確保することができる。
また、凸部３３ｂの幅（径）Ｄ２は、好ましくは、コンタクト部品２７の中空孔１７ｂの幅（径）の０．５倍以上、１．０倍未満であり、より好ましくは、０．６倍以上、０．９倍以下である。これにより、凸部３３ｂの周壁３３ｂ１と、凸部３３ｂが入り込んだコンタクト部品２７の中空孔１７ｂの内壁までの接合距離Ｄ３を適切に確保することができる。
なお、接合領域３３ａ１の内壁部１３ａ２の平面形状は、図４（Ａ）に示したように、コンタクト部品２７のリング状のフランジ１７ｄの形状に対応した円形とすることができる。または、図４（Ｂ）に示したように、コンタクト部品２７のリング状のフランジ１７ｄが入り込めるような正方形状とすることもできる。
このような導電パターン１３ａの接合領域３３ａ１内にはんだ１９が設けられている。溶融されたはんだ１９が設けられた接合領域３３ａ１にコンタクト部品２７のフランジ１７ｄ側を配置する。この際、接合領域３３ａ１に形成された凸部３３ｂにより、接合領域３３ａ１に対してコンタクト部品２７を適切に位置合わせすることができる。コンタクト部品２７の胴体部１７ａの中空孔１７ｂの開口端部１７ｂ２を凸部３３ｂに入れ込みながら、コンタクト部品２７を図１０中下側に押圧する。
導電パターン１３ａに対してコンタクト部品２７を配置する際に、導電パターン１３ａに接合領域３３ａ１が形成されていることで、溶融状態のはんだ１９は、接合領域３３ａ１内に留まり、基板１４（導電パターン１３ａ）上を濡れ広がることがなく、接合領域３３ａ１内のはんだ１９の量が維持される。
このようにしてコンタクト部品２７を接合領域３３ａ１に配置させた後、はんだ１９を固化すると、接合領域３３ａ１内のはんだ１９のはんだ厚さが維持される。したがって、コンタクト部品２７は、フランジ１７ｄの底面部１７ｄ５及び段差部１７ｄ６（図７を参照のこと）がはんだ１９と接合する。また、コンタクト部品２７は、胴体部１７ａの中空孔１７ｂの内壁の下端側がはんだ１９と接合する。さらに、コンタクト部品２７は、フランジ１７ｄの側端面１７ｄ４（図７を参照のこと）がはんだ１９に接合する。
また、コンタクト部品２７の中空孔１７ｂの開口端部１７ｂ２に凸部３３ｂが入り込むために、第１，第２の実施の形態の場合と比較すると、コンタクト部品２７の中空孔１７ｂの開口端部１７ｂ２に入り込むはんだ１９の量が制限される。例えば、はんだ１９の中のボイドを除去するためにコンタクト部品２７の中空孔１７ｂを真空にしても、凸部３３ｂのために中空孔１７ｂに入り込んだはんだ１９の量が制限されているために、中空孔１７ｂの開口端部１７ｂ１側への這い上がるはんだ１９の量が低減される。このため、接合領域３３ａ１内のはんだ１９の量の減少が抑制されて、接合領域３３ａ１内のはんだ１９のはんだ厚さがより確実に維持されるようになる。
このように、コンタクト部品２７とはんだ１９との接触面積を維持することができると共に、コンタクト部品２７と導電パターン１３ａとを接合するはんだ１９のはんだ厚みを第１，第２の実施の形態の場合よりもより確実に維持することができる。コンタクト部品２７と導電パターン１３ａ（接合領域３３ａ１）との間に十分な接合強度が得られる。したがって、半導体装置１０の信頼性の低下を抑制することができる。
また、接合領域３３ａ１内で適切な量のはんだ１９が維持されるので、予めはんだ１９の量を多く塗布しておく必要がない。また、接合領域３３ａ１に形成された凸部３３ｂにより、はんだ量を抑制することができる。そのため、コンタクト部品２７を導電パターン１３ａに接合する際の加熱によるコンタクト部品２７の中空孔１７ｂへのはんだ１９の這い上がりを、さらに抑えることができる。
なお、凸部３３ｂの高さはできる限り高くすることで、はんだ１９の這い上がりをより抑制することができる。但し、コンタクト部品２７はその開口端部１７ｂ１側から外部接続端子１８が圧入される。そのため、凸部３３ｂの高さは、好ましくは、内壁部１３ａ２の高さの０．５倍以上、２．０倍以下であり、より好ましくは、内壁部１３ａ２の高さと同じである。
また、このような凸部３３ｂは、例えば、第３の実施の形態の接合領域２３ａ１（図９）の中央部に形成することも可能である。この場合でも、第４の実施の形態と同様の効果が得られる。
なお、第４の実施の形態では、図７のフランジ１７ｃ，１７ｄを形成したコンタクト部品２７を用いて説明したが、図２に示したコンタクト部品１７を用いた場合でも、同様の効果が得られる。
［第５の実施の形態］
第５の実施の形態では、第４の実施の形態の半導体装置１０における導電パターン１３ａの接合領域３３ａ１の内壁部１３ａ２を底面部３３ａ３に対して鋭角に傾斜させた場合について説明する。なお、以下の導電パターン１３ａに形成される接合領域４３ａ１は、他の導電パターン１３にも同様に形成される。
第５の実施の形態でも、導電パターン１３ａの接合領域以外は図１及び図７で説明した半導体装置１０及びコンタクト部品２７が用いられる。このため、半導体装置１０及びコンタクト部品２７の詳細な説明については、省略する。
次に、基板１４の導電パターン１３ａに対するコンタクト部品２７の接合箇所について図１１を用いて説明する。
図１１は、第５の実施の形態の半導体装置のコンタクト部品の接合箇所の側断面図である。
基板１４の導電パターン１３ａは、コンタクト部品２７が接合される接合予定領域に、凹状であって、中央部に凸部４３ｂが形成されたリング状の接合領域４３ａ１が形成されている。接合領域４３ａ１は、導電パターン１３ａのコンタクト部品２７の接合予定領域を、凸部４３ｂを残してエッチングすることにより得られる。このような接合領域４３ａ１は、基板１４の積層方向に対して垂直であって円形状に構成された底面部４３ａ３と、底面部４３ａ３に対して直角よりも小さく（鋭角に）傾斜して構成された内壁部４３ａ２とを備えている。さらに、接合領域４３ａ１は、凸部４３ｂの周壁４３ｂ１を備えている。また、周壁４３ｂ１もまた、底面部４３ａ３に対して鋭角に傾斜して構成されている。なお、接合領域４３ａ１の深さは、第２の実施の形態の内壁部１３ａ２の高さと同様である。また、接合領域４３ａ１の幅（径）は、おもて面から底面部４３ａ３にかけて次の範囲に入ることが好ましい。具体的には、フランジ１７ｄの外径の１．０５倍以上、フランジ１７ｄの外径の１．５倍以下であり、より好ましくは、フランジ１７ｄの外径の１．１倍以上、フランジ１７ｄの外径の１．２５倍以下である。このような径の接合領域４３ａ１の中央部にコンタクト部品２７を配置すると、コンタクト部品２７のフランジ１７ｄの側端面１７ｄ４（図７を参照のこと）から内壁部４３ａ２までの接合距離を適切に確保することができる。なお、接合領域４３ａ１の内壁部４３ａ２の平面形状は、図４（Ａ）に示したように、コンタクト部品２７のリング状のフランジ１７ｄの形状に対応した円形とすることができる。または、図４（Ｂ）に示したように、コンタクト部品２７のリング状のフランジ１７ｄが入り込めるような正方形状とすることもできる。
このような導電パターン１３ａの接合領域４３ａ１内にはんだ１９が設けられている。溶融されたはんだ１９が設けられた接合領域４３ａ１にコンタクト部品２７のフランジ２７ｄ側を配置する。この際、接合領域４３ａ１に形成された凸部４３ｂにより、接合領域４３ａ１に対してコンタクト部品２７を適切に位置合わせすることができる。コンタクト部品２７の胴体部１７ａの中空孔１７ｂの開口端部１７ｂ２に凸部４３ｂを入れ込みながら、コンタクト部品２７を図１１中下側に押圧する。
導電パターン１３ａに対してコンタクト部品２７を配置する際に、導電パターン１３ａに接合領域４３ａ１が形成されていることで、溶融状態のはんだ１９は、接合領域４３ａ１内に留まり、基板１４（導電パターン１３ａ）上を濡れ広がることがなく、接合領域４３ａ１内のはんだ１９の量が維持される。
このようにしてコンタクト部品２７を接合領域４３ａ１に配置させた後、はんだ１９を固化すると、接合領域４３ａ１内のはんだ１９のはんだ厚さが維持される。したがって、コンタクト部品２７は、フランジ１７ｄの底面部１７ｄ５及び段差部１７ｄ６（図７を参照のこと）がはんだ１９と接合する。また、コンタクト部品２７は、胴体部１７ａの中空孔１７ｂの内壁の下端側がはんだ１９と接合する。さらに、コンタクト部品２７は、フランジ１７ｄの側端面１７ｄ４（図７を参照のこと）がはんだ１９に接合する。
また、コンタクト部品２７の中空孔１７ｂの開口端部１７ｂ２に凸部４３ｂが入り込むために、第１，第２の実施の形態の場合と比較すると、コンタクト部品２７の中空孔１７ｂの開口端部１７ｂ２に入り込むはんだ１９の量が制限される。このため、第４の実施の形態と同様に、中空孔１７ｂの開口端部１７ｂ１側への這い上がるはんだ１９の量が低減される。これにより、接合領域４３ａ１内のはんだ１９の量の減少が抑制されて、接合領域４３ａ１内のはんだ１９のはんだ厚さがより確実に維持されるようになる。なお、第４の実施の形態と同様に、凸部４３ｂはできる限り高くすることで、はんだ１９の這い上がりを抑制することができる。但し、コンタクト部品２７はその開口端部１７ｂ１側から外部接続端子１８が圧入される。そのため、凸部４３ｂの高さは、好ましくは、内壁部１３ａ２（図８を参照のこと）の高さの０．５倍以上、２．０倍以下であり、より好ましくは、内壁部１３ａ２（図８を参照のこと）の高さと同じである。
さらに、接合領域４３ａ１の内壁部４３ａ２は、底面部４３ａ３に対して鋭角に傾斜して構成されている。また、凸部４３ｂの周壁４３ｂ１も、底面部４３ａ３に対して鋭角に傾斜して構成されている。この結果、内壁部４３ａ２と底面部４３ａ３との間のはんだ１９がテーパ状となり、また、周壁４３ｂ１と底面部４３ａ３との間のはんだ１９がテーパ状となる。このため、コンタクト部品２７のフランジ１７ｄに対するはんだ厚みが増えて、コンタクト部品２７と導電パターン１３ａとの接合強度が向上する。
このように、コンタクト部品２７と導電パターン１３ａとを接合するはんだ１９のはんだ厚みを第１，第２の実施の形態の場合よりもより確実に維持することができ、コンタクト部品２７と導電パターン１３ａ（接合領域４３ａ１）との間により確実な接合強度が得られる。したがって、半導体装置１０の信頼性の低下を抑制することができる。
また、接合領域４３ａ１内で適切な量のはんだ１９が維持されるので、予めはんだ１９の量を多く塗布しておく必要がない。そのため、コンタクト部品２７を導電パターン１３ａに接合する際の加熱によるコンタクト部品２７の中空孔１７ｂへのはんだ１９の這い上がりを抑えることができる。なお、第５の実施の形態では、接合領域４３ａ１には凸部４３ｂが形成された場合について説明している。このような接合領域４３ａ１は、第２の実施の形態の接合領域１３ａ１（図８）と同様に凸部４３ｂが形成されていなくても、第２の実施の形態よりもコンタクト部品２７と導電パターン１３ａとの間の接合強度が向上する。
また、このような接合領域４３ａ１は、凸部４３ｂの周壁４３ｂ１が底面部４３ａ３に対して直角である場合でも、第４の実施の形態よりもコンタクト部品２７と導電パターン１３ａとの間の接合強度が向上する。
なお、第５の実施の形態では、図７のフランジ１７ｃ，１７ｄを形成したコンタクト部品２７を用いて説明したが、図２に示したコンタクト部品１７の場合でも、同様の効果が得られる。
１０ 半導体装置
１１ 絶縁板
１２ 金属板
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ，１３ｆ，１３ 導電パターン
１３ａ１，１３ｄ１，１３ｆ１，１５ａ 接合領域
１３ａ２ 内壁部
１３ａ３ 底面部
１４ 基板
１５ 半導体素子
１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆ，１６ｇ，１６ ボンディングワイヤ
１７，２７ コンタクト部品
１７ａ 胴体部
１７ｂ 中空孔
１７ｂ１，１７ｂ２ 開口端部
１７ｃ，１７ｄ フランジ
１７ｃ１，１７ｃ２，１７ｃ３，１７ｄ１，１７ｄ２ 凸部
１７ｃ４，１７ｄ４ 側端面
１７ｃ５，１７ｄ５ 底面部
１７ｃ６，１７ｄ６ 段差部
１８ 外部接続端子
１９，１９ａ はんだ
２０ 放熱板
２１ ケース
３０，３０ａ，３０ｂ マスク
３１，３１ａ，３１ｂ 開口部

Claims (10)

  1. 凹状の接合領域が形成された導電パターンと前記導電パターンが形成された絶縁板とを備える基板と、
    内部に筒状の中空孔が形成されたコンタクト部品と、
    を有し、
    前記接合領域の内径が、前記コンタクト部品の一方の開口端部の外径よりも広く、前記コンタクト部品の前記一方の開口端部が接合部材により前記接合領域に接合される、
    半導体装置。
  2. 前記コンタクト部品は、前記中空孔が形成された胴体部と、前記胴体部の両側の開口端部のうち少なくとも前記一方の開口端部に設けられたフランジとを有し、前記一方の開口端部と共に前記フランジが前記接合部材により前記接合領域に接合される、
    請求項１に記載の半導体装置。
  3. 前記接合領域は、前記基板の積層方向に垂直な底面部と、前記底面部に対して垂直であって、前記底面部の外周縁に沿って形成された内壁部とを有している、
    請求項１または２に記載の半導体装置。
  4. 凹状の接合領域が形成された導電パターンと前記導電パターンが形成された絶縁板とを備える基板と、
    内部に筒状の中空孔が形成されたコンタクト部品と、
    を有し、
    前記コンタクト部品の一方の開口端部が接合部材により前記接合領域に接合され、
    前記接合領域は、前記基板の積層方向に垂直な底面部と、前記底面部に対して鈍角に傾き、前記底面部の外周縁に沿って形成された内壁部とを有している、
    半導体装置。
  5. 前記接合領域は、前記基板の積層方向に垂直な底面部と、前記底面部に対して鋭角に傾き、前記底面部の外周縁に沿って形成された内壁部とを有している、
    請求項１または２に記載の半導体装置。
  6. 凹状の接合領域が形成された導電パターンと前記導電パターンが形成された絶縁板とを備える基板と、
    内部に筒状の中空孔が形成されたコンタクト部品と、
    を有し、
    前記コンタクト部品の一方の開口端部が接合部材により前記接合領域に接合され、
    前記導電パターンは、前記接合領域内に前記コンタクト部品を接合した際に前記コンタクト部品の前記中空孔に入り込む突起部が形成されている、
    半導体装置。
  7. 前記接合領域の前記内径が、前記コンタクト部品の前記一方の開口端部の前記外径の１．０５倍以上、１．５０倍以下である、
    請求項１乃至３、５のいずれか１項に記載の半導体装置。
  8. 前記突起部の外径が、前記コンタクト部品の前記中空孔の内径の０．５倍以上、１．０倍未満である、
    請求項６に記載の半導体装置。
  9. 前記接合領域の前記内径から、前記コンタクト部品の前記一方の開口端部の前記外径までに接合距離が確保されている、
    請求項１に記載の半導体装置。
  10. 前記接合領域は、前記基板の積層方向に垂直な底面部と、前記底面部に対して前記底面部の外周縁に沿って形成された内壁部とを有し、
    平面視で、前記接合部材は、前記コンタクト部品の前記一方の開口端部の表面と前記内壁部との間に設けられている、
    請求項１に記載の半導体装置。
JP2017056844A 2017-03-23 2017-03-23 半導体装置 Active JP6866716B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017056844A JP6866716B2 (ja) 2017-03-23 2017-03-23 半導体装置
DE102018200830.2A DE102018200830A1 (de) 2017-03-23 2018-01-19 Halbleitervorrichtung
US15/885,057 US10398036B2 (en) 2017-03-23 2018-01-31 Semiconductor device
CN201810093644.8A CN108630618B (zh) 2017-03-23 2018-01-31 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017056844A JP6866716B2 (ja) 2017-03-23 2017-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2018160554A JP2018160554A (ja) 2018-10-11
JP6866716B2 true JP6866716B2 (ja) 2021-04-28

Family

ID=63450693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056844A Active JP6866716B2 (ja) 2017-03-23 2017-03-23 半導体装置

Country Status (4)

Country Link
US (1) US10398036B2 (ja)
JP (1) JP6866716B2 (ja)
CN (1) CN108630618B (ja)
DE (1) DE102018200830A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7322369B2 (ja) 2018-09-21 2023-08-08 富士電機株式会社 半導体装置の製造方法
CN109300872A (zh) * 2018-11-06 2019-02-01 杭州中好蔚莱电子有限公司 一种功率半导体接触元件
CN113035790B (zh) * 2019-12-24 2024-04-02 株洲中车时代半导体有限公司 焊接底座及功率半导体模块
EP3951866A1 (en) * 2020-08-06 2022-02-09 Infineon Technologies AG Semiconductor substrate arrangement and method for producing the same
CN117425962A (zh) * 2021-06-08 2024-01-19 罗姆股份有限公司 接合构造以及半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008005547B4 (de) 2008-01-23 2013-08-29 Infineon Technologies Ag Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul
JP4567773B2 (ja) * 2008-07-18 2010-10-20 三菱電機株式会社 電力用半導体装置
JP4613237B2 (ja) * 2008-12-10 2011-01-12 新光電気工業株式会社 リードピン付配線基板及びリードピン
JP5069758B2 (ja) * 2010-01-04 2012-11-07 三菱電機株式会社 半導体装置
JP5445344B2 (ja) * 2010-06-15 2014-03-19 三菱電機株式会社 電力用半導体装置
JP5579148B2 (ja) * 2011-10-11 2014-08-27 三菱電機株式会社 電力用半導体装置
CN105027279B (zh) * 2013-03-21 2018-02-13 富士电机株式会社 接触部件以及半导体模块
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
JP2016006806A (ja) * 2013-06-05 2016-01-14 富士電機株式会社 半導体装置
DE102014107241B4 (de) * 2014-05-22 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung einer eine kontakthülse aufweisenden elektronikbaugruppe

Also Published As

Publication number Publication date
JP2018160554A (ja) 2018-10-11
CN108630618B (zh) 2024-02-27
DE102018200830A1 (de) 2018-09-27
US10398036B2 (en) 2019-08-27
CN108630618A (zh) 2018-10-09
US20180279484A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP6866716B2 (ja) 半導体装置
US8106501B2 (en) Semiconductor die package including low stress configuration
JP7031172B2 (ja) 半導体装置
JP6750721B1 (ja) 半導体装置及び半導体装置の製造方法
JP2017123360A (ja) 半導体モジュール
JP6607077B2 (ja) 半導体装置
JP6638620B2 (ja) 半導体装置
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
JP7131708B2 (ja) 半導体装置
JP7476540B2 (ja) 半導体装置
JP7183964B2 (ja) 半導体装置
JP7099524B2 (ja) 半導体装置の製造方法及び半導体装置
JP4899700B2 (ja) モジュール
JP7238565B2 (ja) 半導体装置及び半導体装置の製造方法
US10971414B2 (en) Semiconductor device
JP7070658B2 (ja) 半導体装置
US12100631B2 (en) Semiconductor device
JP5445562B2 (ja) モジュール
US20220399241A1 (en) Semiconductor device
WO2023136074A1 (ja) 半導体装置
WO2023089810A1 (ja) 半導体装置
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2008172120A (ja) パワーモジュール
JP2020014025A (ja) 半導体装置
JP2022020969A (ja) 半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6866716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250