JP2018129390A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018129390A
JP2018129390A JP2017021333A JP2017021333A JP2018129390A JP 2018129390 A JP2018129390 A JP 2018129390A JP 2017021333 A JP2017021333 A JP 2017021333A JP 2017021333 A JP2017021333 A JP 2017021333A JP 2018129390 A JP2018129390 A JP 2018129390A
Authority
JP
Japan
Prior art keywords
semiconductor chip
flat surface
solder
edge
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017021333A
Other languages
English (en)
Other versions
JP6878930B2 (ja
Inventor
達哉 駕田
Tatsuya Kagota
達哉 駕田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017021333A priority Critical patent/JP6878930B2/ja
Publication of JP2018129390A publication Critical patent/JP2018129390A/ja
Application granted granted Critical
Publication of JP6878930B2 publication Critical patent/JP6878930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】本明細書は、半導体チップと金属板がハンダで接合されており、半導体チップと接合部が樹脂パッケージでモールドされている半導体装置に関し、半導体チップの側面のクラックの成長を抑制する技術を提供する。【解決手段】半導体装置2は、樹脂パッケージ10にモールドされた半導体チップ3と、ハンダ7を介して半導体チップ3の平坦面3aと接合されている金属板4を備える。平坦面3aの縁に沿って、ハンダ7と接合しない接合防止膜22が設けられている。平坦面3aの縁ではハンダ7が半導体チップ3に接合していないので、ハンダ7が収縮する際に縁の周辺がハンダ7に引っ張られることがない。【選択図】図2

Description

本明細書が開示する技術は、半導体チップの表面電極と金属板がハンダで接合されており、接合部分と半導体チップが樹脂でモールドされている半導体装置に関する。
上記した半導体装置が例えば特許文献1に開示されている。半導体チップとハンダの線膨張率が異なるため、ハンダが凝固する際、ハンダによる接合部分に近い半導体チップの縁にクラックが生じるおそれがある。また、半導体装置の使用により半導体チップが発熱と冷却を繰り返し、その熱サイクルによってもクラックが発生/成長するおそれもある。特許文献1の半導体装置では、クラックの発生/成長を抑えるべく、半導体チップのハンダと接合する平坦面の角と辺に面取りが施されている。
特開2006−351950号公報
特許文献1の技術では、半導体チップの縁に面取りという機械加工を施す必要がある。一方、半導体ウエハから半導体チップを切り出す際、ウエハ切断時の衝撃により扁平な半導体チップの側面(幅広の平坦面と交差する幅狭面)にクラックが生じることがある。半導体チップの縁への機械加工は、半導体チップ切り出し時に発生したクラックを成長させる結果になりかねない。本明細書が開示する技術は、機械加工を要することなく、ハンダに近い半導体チップの縁の周辺におけるクラックの成長を抑制する技術を提供する。
本明細書が開示する半導体装置は、一つの平坦面に電極が設けられている半導体チップと、平坦面にハンダを介して接合されている金属板と、樹脂パッケージを備えている。樹脂パッケージは、半導体チップと、半導体チップと金属板との接合部分をモールドしている。そして、本明細書が開示する半導体装置は、半導体チップの上記平坦面の縁を一巡するように、ハンダと接合しない接合防止膜が設けられている。
半導体チップの平坦面の全面がハンダで金属板に接合している場合、ハンダが収縮する際、平坦面の縁ではハンダが平坦面の表層を引きはがす方向に力が作用する。この力が、半導体チップの側面(ハンダで接合している平坦面と交差する側面)のクラックを助長する。上記の半導体装置では、接合防止膜により、半導体チップの平坦面の縁ではハンダが半導体チップを引っ張らない。それゆえ、ハンダに近い半導体チップの縁におけるクラックの拡大が抑えられる。本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
実施例の半導体装置の断面図である。 図1の符号IIが示す範囲の拡大図である。 半導体チップの平坦面の平面図である。 接合防止膜を備えない半導体チップに生じる力を説明する図である(比較例)。 接合防止膜を備える半導体チップに生じる力を説明する図である。 接合防止膜の第1変形例の平面図である。 接合防止膜の第2変形例の平面図である。 接合防止膜の第3変形例の平面図である。
図面を参照して実施例の半導体装置を説明する。図1に、半導体装置2の断面図を示す。半導体装置2は、半導体チップ3を樹脂パッケージ10でモールドしたデバイスである。半導体チップ3は、トランジスタである。半導体チップ3は、扁平であり、その一方の平坦面(幅広面)の全面にコレクタ電極が設けられており、他方の平坦面(幅広面)にエミッタ電極とゲート電極が設けられている。図1では、半導体チップ3の下側の平坦面3aにコレクタ電極が設けられており、上側の平坦面3bにゲート電極とエミッタ電極が設けられている。下側の平坦面3aは、その全面にコレクタ電極が設けられている。半導体チップ3の下側の平坦面3a(即ちコレクタ電極)がハンダ7で第1金属板4に接合されている。半導体チップ3の上側の平坦面3bのうち、エミッタ電極が設けられている部分がハンダ8で金属スペーサ5に接合されている。金属スペーサ5の反対側はハンダ9で第2金属板6に接合されている。半導体チップ3と、金属スペーサ5と、第1金属板4と、第2金属板6は、樹脂パッケージ10に埋設されている。ただし、第1金属板4の一方の面、及び、第2金属板6の一方の面は、樹脂パッケージ10から露出している。別言すれば、樹脂パッケージ10は、半導体チップ3と、半導体チップ3と第1金属板4の接合部分、半導体チップ3と金属スペーサ5と第2金属板6の接合部分をモールドしている。
第1金属板4は、半導体チップ3のコレクタ電極と外部の装置を電気的に接続する端子であるとともに、半導体チップ3の熱を樹脂パッケージ10の外部に放出する放熱板を兼ねている。第2金属板6は、半導体チップ3のエミッタ電極と外部の装置を電気的に接続する端子であるとともに、半導体チップ3の熱を樹脂パッケージ10の外部に放出する放熱板を兼ねている。樹脂パッケージ10の側面からゲート端子12が延びている。ゲート端子12は、樹脂パッケージ10の内部で半導体チップ3のゲート電極と金属ワイヤ13で接続されている。
図1において符号IIが示す範囲の拡大図を図2に示す。図2は、半導体チップ3のコレクタ電極32が設けられている平坦面3aと、幅狭の側面3cとが交差する縁の周辺の拡大図である。先に述べたように、コレクタ電極32は、半導体チップ3の一つの平坦面3aの全体に設けられている。図2において、符号31は、半導体チップ3のシリコン基板を示している。シリコン基板31の内部に半導体素子が形成されているが、図2では、半導体素子の構造は省略しており、シリコン基板31の断面を単純なハッチングで示してある。
コレクタ電極32は、例えばニッケルメッキが施された銅で作られている。ニッケルメッキは、大気に触れると酸化が進む。電極表面の酸化膜は導電性を損なうため、半導体チップ3の製造時に、コレクタ電極32の表面に酸化防止膜21が設けられる。酸化防止膜21は、例えば、非常に安定な金属であり酸化をほとんど生じない金のメッキ層である。ただし、酸化防止膜21は、半導体チップ3の平坦面3aの縁から幅Wの周辺部を除く、その内側に設けられている。図3に半導体チップ3の平坦面3aの平面図を示す。先に述べたように、平坦面3aの全体がコレクタ電極に相当する。平坦面3aの縁から幅Wの範囲のその内側に、酸化防止膜21が設けられている。酸化防止膜が設けられていない範囲では、半導体チップ3の製造時から樹脂パッケージ10に封止されるまでの間に表層の酸化が進み、金属酸化膜22が形成される。金属酸化膜22は、半導体チップ3の平坦面3aの縁に沿って一巡するように形成される。なお、図3の例では、符号22aが示す部位(金属酸化膜22と酸化防止膜21の境界の矩形角部)が円弧になっているが、この部位は、直角であっても多角形であってもよい。
図2に戻って、半導体チップ3の縁の周辺におけるハンダ7との関係について説明する。ハンダ7は、酸化防止膜21を介して半導体チップ3と強く接合するが、金属酸化膜22とは接合しない。従って図2に示すように、ハンダ7は、酸化防止膜21を介して半導体チップ3の平坦面3aと接合し、平坦面3aの縁を含む幅Wの範囲(金属酸化膜22が形成された範囲)では半導体チップ3と接合しない。金属酸化膜22は、ハンダを接合させない接合防止膜と表現してよい。この構造は、半導体チップ3の平坦面3aの縁の周辺(特に、平坦面と交差する幅狭の側面3c)に生じたクラックの成長を抑えるのに貢献する。
図4と図5を参照して、金属酸化膜22によって平坦面3aの周囲がハンダ7と接合しないことの利点を説明する。図4と図5では、半導体チップ3の側面3cにクラック40が生じているものとする。図4は、比較例であり、金属酸化膜22を備えない半導体チップ3に生じる力を説明する図である。半導体チップ3は、平坦面3aの全面でハンダ107により第1金属板4に接合している。ハンダ107は、半導体チップ3を接合する際の溶融/凝固のときの温度変化で膨張/収縮する。特に、凝固の際、ハンダ107は、半導体チップ3と第1金属板4を接合しつつ矢印A1の方向に収縮する。ハンダ107は、半導体チップ3の平坦面3aの全体に接合している。それゆえ、半導体チップ3の側面3cの付近では、半導体チップ3の表層は、矢印A2の方向に引っ張られることになる。この力は、側面3cに生じたクラック40を開く方向に作用し、クラック40を成長させてしまう。半導体チップ3の使用時の熱サイクルでも同様の力が生じ得る。
一方、図5は、実施例の半導体装置2の断面図である。図5は、図2にクラック40と説明用の矢印を加えた図である。半導体装置2では、コレクタ電極32が設けられた平坦面3aの縁の周囲(縁から幅Wの範囲)に金属酸化膜22が設けられており、金属酸化膜22にはハンダ7が接合しない。ハンダ7は凝固の際、矢印A11の方向に収縮する。このとき、半導体チップ3は、縁から幅Wの範囲の内側で、矢印A12の方向に引っ張られることになる。一方、金属酸化膜22が設けられた幅Wの範囲では、平坦面3aに樹脂パッケージ10が接している。半導体チップ3の縁から幅Wの範囲の内側は、ハンダ7に引っ張られて矢印A12の方向に移動しようするが、金属酸化膜22の下側では樹脂パッケージ10から抵抗を受ける。別言すれば、樹脂パッケージ10が半導体チップ3の縁の付近を矢印A13の方向へ押し返す。その結果、半導体チップ3の縁の周辺では、矢印A14の方向、即ち、クラック40を閉じる方向の力が作用する。図5で説明した事象は、半導体チップ3の平坦面3aを一巡する側面3cのどこでも同様に生じる。
以上の通り、半導体チップ3は、平坦面3aの縁に沿って、縁を一巡するハンダ7が接合しない幅Wの金属酸化膜22(接合防止膜)を備えることで、側面3cのクラック40の成長を抑制することができる。
平坦面3aの縁から幅Wの範囲に設けられる膜は、金属酸化膜22に限らず、ハンダの接合を防止する性質のものであればなんでもよい。以下では、平坦面3aの縁に沿って設けられたハンダ接合を防止する膜を接合防止膜と称する。図6−図8を参照して、接合防止膜の変形例を説明する。接合防止膜は、平坦面3aの縁に沿って一巡するように二重に設けられていてもよい(図6)。図6の例では、縁に接するように第1接合防止膜22aが設けられており、その内側に第2接合防止膜22bが設けられている。第2接合防止膜22bの内側は、酸化防止膜21が設けられており、その酸化防止膜21を介して半導体チップ3は第1金属板4と接合する。第1接合防止膜22aと第2接合防止膜22bの範囲ではハンダは接合しない。例えば、第1接合防止膜22aは、ハンダが接合しない樹脂製であり、第2接合防止膜22bは、酸化防止剤を塗布しないことによって形成される金属酸化膜である。
接合防止膜は、平坦面3aを平面視したときに平坦面3aの縁を完全に一巡するように閉じた帯状に設けられることが望ましいが、一部が切れている帯状に設けられていてもよい(図7)。図7の変形例では、平坦面3aの縁に沿って4か所に接合防止膜が設けられていない箇所21aを備えている。平坦面3aの一部で縁までハンダが接合していたとしても、縁に沿って大部分で帯状の接合防止膜が形成されていれば、図5で説明した効果とほぼ同様の効果が得られる。なお、図7の例では、3種類の接合防止膜22c、22d、22eが設けられている。
接合防止膜は、平坦面の縁に接するように設けられることが望ましいが、縁から離間して設けられていてもよい(図8)。図8の例では、平坦面3aの縁から距離dWを隔てて四辺の夫々に沿って4か所に分かれて接合防止膜22fが設けられている。距離dWは、評価実験やシミュレーションなどにより、側面に生じたクラックに影響を与えない範囲で定められる。なお、図8の変形例では、平坦面3bの矩形角部にも接合防止膜が設けられていない。図7で示した第2変形例と同様に、縁の一部には接合防止膜が設けられていない。接合防止膜を備えない範囲の大きさも、評価実験やシミュレーションなどにより、側面に生じたクラックに影響を与えない範囲で定められる。
実施例で説明した技術に関する留意点を述べる。実施例の半導体装置2では、一方の平坦面3aの全面が金属製の電極(コレクタ電極32)であった。本明細書が開示する技術は、平坦面3aの全面が電極でない半導体チップを用いた半導体装置に適用することも可能である。また、実施例では、反対側の平坦面3bについては説明を割愛した。反対側の平坦面3bでも同様に、縁を一巡するように接合防止膜が設けられていることが望ましい。ただし、本明細書が開示する技術は、扁平な半導体チップの少なくとも一方の平坦面に適用されれば、相応の効果が期待できる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:半導体装置
3:半導体チップ
3a、3b:平坦面
3c:側面
4:第1金属板
5:金属スペーサ
6:第2金属板
7、8、9、107:ハンダ
10:樹脂パッケージ
12:ゲート端子
13:金属ワイヤ
21:酸化防止膜
22:金属酸化膜(接合防止膜)
22a−22f:接合防止膜
31:シリコン基板
32:コレクタ電極
40:クラック
107:ハンダ

Claims (1)

  1. 平坦面に電極が設けられている半導体チップと、
    前記平坦面にハンダを介して接合されている金属板と、
    前記半導体チップと、前記半導体チップと前記金属板との接合部分をモールドしている樹脂パッケージと、
    を備えており、
    前記平坦面の縁に沿って前記ハンダと接合しない接合防止膜が設けられている、半導体装置。
JP2017021333A 2017-02-08 2017-02-08 半導体装置 Active JP6878930B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017021333A JP6878930B2 (ja) 2017-02-08 2017-02-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017021333A JP6878930B2 (ja) 2017-02-08 2017-02-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2018129390A true JP2018129390A (ja) 2018-08-16
JP6878930B2 JP6878930B2 (ja) 2021-06-02

Family

ID=63174364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017021333A Active JP6878930B2 (ja) 2017-02-08 2017-02-08 半導体装置

Country Status (1)

Country Link
JP (1) JP6878930B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022059288A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132358Y1 (ja) * 1969-05-08 1976-08-12
JP2001127226A (ja) * 1999-10-29 2001-05-11 Fuji Electric Co Ltd 半導体素子
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2008108886A (ja) * 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2012169455A (ja) * 2011-02-14 2012-09-06 Toyota Motor Corp 半導体装置
WO2014080449A1 (ja) * 2012-11-20 2014-05-30 トヨタ自動車株式会社 半導体装置
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132358Y1 (ja) * 1969-05-08 1976-08-12
JP2001127226A (ja) * 1999-10-29 2001-05-11 Fuji Electric Co Ltd 半導体素子
JP2006269751A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2008108886A (ja) * 2006-10-25 2008-05-08 Fuji Electric Device Technology Co Ltd 樹脂封止半導体装置
JP2012169455A (ja) * 2011-02-14 2012-09-06 Toyota Motor Corp 半導体装置
WO2014080449A1 (ja) * 2012-11-20 2014-05-30 トヨタ自動車株式会社 半導体装置
JP2016197706A (ja) * 2014-12-10 2016-11-24 株式会社デンソー 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022059288A1 (ja) * 2020-09-18 2022-03-24 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP6878930B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JPWO2016084483A1 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP6094533B2 (ja) 半導体装置
JP2017005165A (ja) 半導体装置
JP6008750B2 (ja) 半導体装置
JP2012142466A (ja) 半導体装置
US20190013261A1 (en) Semiconductor module
JP2015005623A (ja) 半導体装置
JP2018129390A (ja) 半導体装置
JP6860334B2 (ja) 半導体装置
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
WO2015125772A1 (ja) 電極リードおよび半導体装置
JP6252412B2 (ja) 半導体装置
WO2016031381A1 (ja) 半導体装置
JP5892184B2 (ja) 半導体装置及び半導体装置の製造方法
JP6529823B2 (ja) 半導体装置および半導体装置の製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP6560496B2 (ja) 半導体装置
JP2015126207A (ja) 半導体装置
WO2014181638A1 (ja) 半導体装置の製造方法
JP2017183417A (ja) 半導体装置
WO2015079834A1 (ja) 半導体装置
WO2015079808A1 (ja) 半導体装置
JP2019047094A (ja) 半導体装置
JP2019009280A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R151 Written notification of patent or utility model registration

Ref document number: 6878930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250