CN103887250A - 用于导电性的电磁兼容晶片 - Google Patents

用于导电性的电磁兼容晶片 Download PDF

Info

Publication number
CN103887250A
CN103887250A CN201310712235.9A CN201310712235A CN103887250A CN 103887250 A CN103887250 A CN 103887250A CN 201310712235 A CN201310712235 A CN 201310712235A CN 103887250 A CN103887250 A CN 103887250A
Authority
CN
China
Prior art keywords
hole
main body
surface roughness
sidewall
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310712235.9A
Other languages
English (en)
Other versions
CN103887250B (zh
Inventor
陈勇仁
丁一权
黃敏龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201611066210.6A priority Critical patent/CN106653726B/zh
Publication of CN103887250A publication Critical patent/CN103887250A/zh
Application granted granted Critical
Publication of CN103887250B publication Critical patent/CN103887250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

根据本发明，提供一种半导体装置，其包括：半导体裸片或芯片；封装主体；以及封装主体穿导孔。所述半导体芯片包含多个导电接垫。所述封装主体封装所述半导体芯片的侧壁，且具有形成于所述封装主体中的具有侧壁的至少一个孔，所述侧壁具有规定的第一表面粗糙度值。所述封装主体穿导孔位于所述封装主体的所述孔中，且包括电介质材料和至少一个导电互连金属。所述电介质材料位于所述孔的所述侧壁上，且界定具有侧壁的至少一个孔洞，所述侧壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。所述互连金属安置于所述孔洞中。

Description

用于导电性的电磁兼容晶片
技术领域
本发明大体上涉及半导体装置，且更具体来说，涉及一种半导体封装及其对应制造工艺。
背景技术
电气领域中，常规扇出型(fan-out)半导体封装通常包括形成于所述封装的封装主体内的至少一个导通孔。在这些半导体封装的制造工艺中，经由使用激光对封装的封装主体进行钻孔以在其中形成至少一个导孔。接着电镀并且用导电金属填充此导孔以便形成导通孔。在常规扇出型半导体封装中，封装主体为包含环氧树脂和二氧化硅(SiO2)填料的复合材料。因为环氧树脂和二氧化硅填料的激光可吸收特性不同且二氧化硅填料的大小通常在10μm到100μm的范围内变化，所以在完成前述激光钻孔工艺后，导孔的侧壁通常较难形成圆形，孔的侧壁的表面粗糙度较高且孔的尺寸大于最佳尺寸。尽管使用高准确度激光以用于钻孔工艺，但这些特定缺点仍会出现。结果，在形成如上文所描述的导通孔的过程中，电镀和后续填孔工艺为复杂且耗时的，因此增加相关成本且进一步使得电镀质量难以控制。
更具体来说，在常规扇出型半导体封装中，经由使用溅镀工艺来促进导孔的电镀。在溅镀机器中，在大体上平行于孔的侧壁的方向上进入对应导孔的方式从溅镀机器喷洒电镀材料。进入孔的方向以及从溅镀机器喷洒的电镀材料的极小粒径常常导致填料阻碍将电镀层完全、均匀地涂覆到侧壁上。就此来说，孔的侧壁的表面粗糙度可由于此侧壁部分地通过从环氧树脂突出的填料的部分而界定。通常将电镀层涂覆到所暴露填料面向溅镀机器的顶侧，而这些填料的对置底侧常常不具有通过溅镀工艺而涂覆到其上的电镀层。结果，当最终将例如铜的金属填入到孔中以完成导通孔的形成时，此金属材料将易于粘附到电镀层，但将不易于粘附到侧壁上未涂覆有电镀层的区域(例如，填料的底侧)。缺乏粘附通常导致空隙的形成，此可损害通过导通孔界定的导电路径的完整性。尽管可通过增加在溅镀工艺中涂覆的材料的量(且因此增加完成溅镀工艺所花费的时间)来减少此不完全电镀的可能性和因此形成的空隙，但如此一来会增加成本且降低生产力。
本发明通过提供一种半导体装置及其对应制造工艺来处理和克服这些缺点，其中所述半导体装置包含通过具有不同性质的若干材料共同地界定的至少一个导通孔，由此同时最优化半导体装置的可制造性和功能性。下文将更详细地描述本发明的这些以及其它特征和优点。
发明内容
根据本发明的实施例，提供一种半导体装置，其包括：半导体裸片或芯片；封装主体；以及封装主体穿导孔。所述芯片具有作用表面和位于邻近所述作用表面的多个接垫。所述封装主体封装所述芯片的侧壁，且具有形成于所述封装主体中包含具有规定的第一表面粗糙度值的侧壁的至少一个孔。所述封装主体穿导孔位于所述封装主体的所述孔中，且包括电介质材料和至少一个导电互连金属。所述电介质材料位于所述孔的所述侧壁上，且界定具有一侧壁的至少一个孔洞，所述侧壁具有第二表面粗糙度值。所述孔洞的所述侧壁的所述第二表面粗糙度值小于所述孔的所述侧壁的所述第一表面粗糙度值。所述互连金属位于所述孔洞中。
根据本发明的另一实施例，所述半导体装置还可包括经图案化导电层。所述经图案化导电层位于邻近所述芯片的所述作用表面，且将所述芯片的所述接垫电连接到位于所述封装主体的所述孔中的所述封装主体穿导孔的所述互连金属。另外，位于所述封装主体中的所述孔的所述侧壁上的所述电介质材料的一部分可进一步部分地覆盖所述封装主体的第一表面。
根据本发明的又一实施例，提供一种用于制造前述半导体装置的方法或过程。一种示范性过程包括以下步骤：(a)在封装主体中形成至少一个孔，所述孔具有规定的第一表面粗糙度值；(b)用电介质材料填充所述至少一个孔；(c)在所述电介质材料中形成至少一个孔洞，所述孔洞具规定的第二表面粗糙度值，所述第二表面粗糙度值小于所述第一表面粗糙度值；以及(d)用互连金属填充所述孔洞。
附图说明
本发明的这些以及其它特征在参照图式后将变得更清楚，其中：
图1为根据本发明的第一实施例建构的半导体装置的横截面图；
图2为图1所示的圆圈围绕区B的放大图；
图3为图1所示的圆圈围绕区A的放大图；
图4为沿图3的线4-4截取的横截面图；
图5为图1所示的半导体装置的俯视平面图，其中省略了半导体装置的第二钝化层的第二开口、焊球、经图案化导电层和表面种子层；
图6为根据本发明的第二实施例建构的半导体装置的俯视平面图；
图7为沿图6的线7-7截取的横截面图；
图8至21说明可用以促进制造图1-5所示的半导体装置的步骤的示范性序列；以及
图22-27说明可用以促进制造图6-7所示的半导体装置的步骤的示范性序列。
图式和“具体实施方式”所使用的共同参考标号用以指示相同元件。结合附图以及详细描述将更清楚地了解本发明。
具体实施方式
参照图1，描绘根据本发明的实施例建构的半导体装置1。所述半导体装置1包括：半导体裸片或芯片2；封装主体12；上部重分布层(RDL)，其位于部分半导体芯片2和封装主体12的上表面上；下部重分布层，其位于封装主体12的下表面的部分之上；以及至少一个导通孔15，其形成于通孔123中，所述至少一个导通孔15将上部重分布层与下部重分布层互连。
半导体芯片2包含作用表面21和对置的背侧表面22。外围侧表面25在作用表面21与背侧表面22之间延伸。多个导电端子或接垫23位于作用表面21上。保护层24还位于作用表面21上。优选为氮化物层或氧化物层的保护层24包含形成于保护层24中的多个开口241，所述多个开口241暴露各个接垫23。
封装主体12部分地封装半导体芯片2。封装主体12还覆盖或封装半导体芯片2的侧表面25和背侧表面22两者。封装主体12界定实质上与半导体芯片2的作用表面21连续或共平面的第一表面121，且界定位于与第一表面121成对置关系的第二表面122。封装主体12可由例如环氧树脂的模制化合物组成。
上部重分布层包含第一钝化层14、表面种子层182、上部经图案化导电层31和第二钝化层32。第一钝化层14覆盖经涂覆到半导体芯片2的作用表面21的保护层24。就此来说，第一钝化层14包含形成于其中且与位于保护层24中的开口241中的相应开口同轴地对准的多个内部开口141。因此，芯片2的接垫23中的每一者在对应的同轴地对准的一对开口214和内部开口141中被暴露。
除内部开口141外，第一钝化层14还包含至少一个外部开口142，所述至少一个外部开口142与形成于封装主体12中的至少一个孔123对准。图1所示的半导体装置1的实施例中，其中多个通孔123形成于封装主体12中，第一钝化层14包含形成于其中的多个外部开口142，其中的每一外部开口142与每一孔123同轴地对准。因此，在半导体装置1中，形成于第一钝化层14内的外部开口142的数目优选等于形成于封装主体12中的孔123的数目，其中每一此类外部开口142与对应孔123对准。第一钝化层14可由例如聚酰亚胺(PI)或环氧树脂的非导电聚合物形成。或者，第一钝化层14可为无机的，且包括例如二氧化硅(SiO2)的材料。第一钝化层14可更进一步包括例如苯并环丁烯(BCB)的感光性聚合物。可经由实施旋涂或喷涂工艺来促进第一钝化层14的形成。如图1中所见，通过第一钝化层14界定的外围侧表面优选与通过封装主体12界定的外围侧表面实质上连续或共平面。
上部重分布层的第二钝化层32位于经图案化导电层31和第一钝化层14上。第二钝化层32具有形成于其中的多个第二开口321。第二开口321暴露通过经图案化导电层31界定的相应区段的部分。第二钝化层32可由例如聚酰亚胺(PI)或环氧树脂的非导电聚合物形成。或者，第二钝化层32可为无机的，且包括例如二氧化硅(SiO2)的材料。另外，第二钝化层32可包括例如苯并环丁烯(BCB)的感光性聚合物。可经由实施旋涂或喷涂工艺来促进第二钝化层32的形成。如图1中所见，通过第二钝化层32界定的外围侧表面优选与通过第一钝化层14和封装主体12两者界定的外围侧表面实质上连续或共平面。所属领域的技术人员将了解，第一钝化层14和第二钝化层32可由相同或不同材料制造。焊球34位于第二钝化层32的第二开口321中以接触经图案化导电层32的区段中的相应区段。
在半导体装置1中，上部经图案化导电层31将半导体芯片2的接垫23与导通孔15且与位于第二钝化层32的第二开口321中的外部接点或焊球34电连接。因此，上部重分布层提供通往和来自具有外部印刷电路板(未图示)抑或可连接或安装到下部重分布层的第二半导体装置(也未图示)的半导体芯片2的信号路由。
下部重分布层包含第三钝化层36、背侧电路层38、第四钝化层39和至少一个下部接垫或凸块下金属化层44(UBM)。将第三钝化层36涂覆到且覆盖封装主体12的第二表面122。第三钝化层36具有位于其中的多个第三开口361。第三开口361中的每一者与相应导通孔15的一部分对准且因此暴露所述部分。第三钝化层36可由例如聚酰亚胺(PI)或环氧树脂等非导电聚合物形成。或者，第三钝化层36可为无机的，且包括例如二氧化硅(SiO2)等材料。另外，第三钝化层36可包括例如苯并环丁烯(BCB)等感光性聚合物。可经由实施旋涂或喷涂工艺来促进第三钝化层36的形成。如图1中所见，通过第三钝化层36界定的外围侧表面优选与通过封装主体12界定的外围侧表面实质上连续或共平面。
下部重分布层的背侧电路层38位于第三钝化层36上。背侧电路层38经图案化以界定多个离散区段，其中的每一者延伸到相应第三开口361中以便接触相应导通孔15中的一部分。所属领域的技术人员将理解，背侧电路层38和因此通过其图案化界定的每一区段可包括位于第三钝化层36上的种子层和位于种子层上的导电层的组合。
下部重分布层的第四钝化层39位于背侧电路层38和第三钝化层36上。第四钝化层39具有形成于其中的多个第四开口391。每一第四开口391暴露通过经图案化背侧电路层38界定的相应区段的一部分。第四钝化层39可由例如聚酰亚胺(PI)或环氧树脂等非导电聚合物形成。或者，第四钝化层39可为无机的，且包括例如二氧化硅(SiO2)等材料。另外，第四钝化层39可包括例如苯并环丁烯(BCB)等感光性聚合物。可经由实施旋涂或喷涂工艺来促进第四钝化层39的形成。如图1中所见，通过第四钝化层39界定的外围侧表面优选与通过第三钝化层36和封装主体12两者界定的外围侧表面实质上连续或共平面。所属领域的技术人员将理解到，第三钝化层36和第四钝化层39可由相同或不同材料制造。凸块下金属化层44(UBM)位于第四钝化层39的第四开口391中以接触经图案化背侧电路层38的相应区段。
参看图2，说明半导体装置1的导通孔15以及与上部和下部重分布层的互连的放大图。在半导体装置1中，每一通孔123从封装主体12的第一表面121延伸到封装主体12的第二表面122。导通孔15位于每一通孔123内。每一导通孔15包括以下各者的组合：电介质材料16、种子层181的离散区段，和互连金属30。
在每一导通孔15中，电介质材料16位于对应孔123内且覆盖对应孔123的侧壁，即，电介质材料16粘附到封装主体12的通过通孔123暴露的一部分。电介质材料16进一步位于第一钝化层14的与孔123同轴地对准的对应外部开口142的侧壁上且覆盖所述侧壁。第一钝化层14的每一外部开口142的直径大于封装主体12的对应孔123的直径。由于第一钝化层14在孔123形成于封装主体12中之前涂覆到封装主体12的第一表面121，因此在用以促进形成孔123的激光钻孔工艺期间，激光将仅对封装主体12进行钻孔且将不受第一钝化层14影响。因此，每一导通孔15的电介质材料16进一步覆盖封装主体12的第一表面121的一部分。电介质材料16具有以如图示从上表面延伸到下表面的至少一个空腔或孔洞161。如同每一通孔123，优选经由使用激光钻孔工艺来形成此孔洞161。就此来说，如下文将更详细地论述，在形成每一导通孔15的过程中，将电介质材料16置于每一通孔123和对应外部开口142中，其中对应孔洞161随后形成于电介质材料16中。如下文将更详细地论述，此后将种子层181直接电镀到孔洞161的侧壁上，此后用互连金属30填充所述孔洞161。
组合地参照图3和4，图3和4所示为包含表面粗糙度的变化的导通孔15的放大图。在半导体装置1中，经由使用激光钻孔工艺来形成每一通孔123，且每一通孔123具有在从约100μm至约500μm的范围中的优选直径。用于半导体装置1中的封装主体12优选为包含环氧树脂和二氧化硅填料125的复合材料，其中二氧化硅填料125的大小在约10μm至约100μm的范围间变化。由于包含于封装主体12中的环氧树脂和二氧化硅填料125的激光吸收特性不同，因此用以形成孔123的激光钻孔工艺导致每一孔123界定具有第一表面粗糙度值的侧壁。就此来说，每一孔123的侧壁的第一表面粗糙度值与包含于封装主体12中的二氧化硅填料125的大小成比例。通常，孔123的侧壁的第一表面粗糙度值大于约20μm。如上文所指示，封装主体12内包含二氧化硅填料125为每一孔123的侧壁具有前述第一表面粗糙度值的主要原因。
每一导通孔15的电介质材料16优选为聚酰亚胺(PI)或与封装主体12不同而未包含二氧化硅填料125的焊料掩模。由于在电介质材料16中不存在任何二氧化硅填料125，因此通过前述激光钻孔工艺形成的孔洞161的侧壁具有在从约2μm至约20μm的范围中且通常在从约5μm至约10μm的范围中的第二表面粗糙度值。将理解到，孔洞161的侧壁的第二表面粗糙度值因此通常小于对应孔123的侧壁的第一表面粗糙度值。即，孔洞161的侧壁比对应孔123的侧壁平滑，此情形提供某些于下文将更详细地论述的优点。如图4中所见，孔123的侧壁的形状通常呈非正圆形的形式，其中孔洞161的侧壁的形状较近似于正圆形。即，孔洞161的圆度值大于孔123的圆度值。
对应于相应导通孔15中的种子层181的每一离散区段形成于在电介质材料16中形成的孔洞161的侧壁上且因此覆盖所述侧壁。另外，从种子层181的每一区段过渡到上部重分布层的如上文所指示位于第一钝化层14上的表面种子层182的对应离散区段。在制造半导体装置1的过程中，同时形成种子层181和表面种子层182，其中所述两个层的对应于每一导通孔15的每一对所得离散区段因此一体地连接到彼此。表面种子层182的每一区段形成于第一钝化层14上以便延伸至借此界定的内部开口141中的一者或一者以上中，且因此接触半导体芯片2的接垫23中的一者或一者以上。
在半导体装置1中，种子层181和表面种子层182两者优选由Ti/Cu制造。由于每一孔123的侧壁具有上文所描述的第一表面粗糙度值，因此将种子层181直接电镀于对应孔123的侧壁上的任何尝试将造成在控制此种子层181的电镀质量方面的困难。就此来说，种子层181的厚度在从约2μm到约20μm的范围中，借此使得难以将种子层181直接电镀于孔123的相对粗糙侧壁上。根据本发明，以前述方式使每一孔123具有电介质材料16，其中接着将种子层181电镀到孔洞161的具有减小的第二表面粗糙度值的侧壁上，因此克服粗糙度问题。
更具体来说，在半导体装置1中，每一孔123的侧壁的第一表面粗糙度大体上可由于此侧壁部分地通过二氧化硅填料125的从环氧树脂突出的部分而界定。按照如此方法，由于预期将经由使用上文所描述的溅镀工艺来形成种子层181，因此通过消除电介质材料16而直接在孔123的侧壁上形成此种子层181的任何尝试将造成上文所强调的相同缺点。就此来说，二氧化硅填料125将潜在地阻碍将种子层181完全均匀涂覆到孔123的侧壁，此又可导致在填入到孔123中的互连金属30与孔123的侧壁之间形成空隙。这些空隙可增加导通孔的电阻，且可在完成规定可靠性测试(例如，TCT、HAST)后进一步产生缺陷。
与通常经由使用溅镀工艺形成的种子层181相对比，电介质材料16优选作为流体而填入到每一孔123中且此后经固化以将其凝固。此形成工艺外加电介质材料16的材料性质导致电介质材料16沉积于孔123的侧壁上，其中与将由种子层181到孔123的侧壁上的直接电镀所产生的空隙相比较，实质上较少空隙界定于电介质材料16与孔123的侧壁之间。另外，由于形成于电介质材料16中的孔洞161的侧壁的第二表面粗糙度值小于孔123的侧壁的第一表面粗糙度值(孔洞161的侧壁因此比孔123的侧壁平滑)，因此当溅镀工艺用以促进形成种子层181时，存在种子层181的每一离散区段与对应孔洞161的侧壁之间的空隙形成的发生率的实质减小。因此，将电介质材料16包含于每一导通孔15内有效地克服任何尝试将种子层181直接电镀到孔123的侧壁上所产生的在控制种子层181的电镀质量方面的许多困难。按照如此方法，与实现种子层181直接到孔123的侧壁上的适当电镀质量将需要的增加的时间和成本相比较，与种子层181至孔洞161的侧壁上的电镀相关联的时间相对较短，其中种子层181的电镀质量较易于控制，因此导致用于半导体装置1的制造成本减少且增加其可靠性。
半导体装置1的每一导通孔15的互连金属30位于电介质材料16的孔洞161内以与种子层181的对应区段的至少一个部分直接接触。如图1中所见，互连金属30为固体金属柱。然而，还预期互连金属30可替代地包括通过导电金属材料环绕的绝缘材料芯。因此，在半导体装置1的每一导通孔15内，互连金属30通过种子层181的对应区段环绕或围绕，所述种子层181又通过对应孔123内的电介质材料16围绕。
在半导体装置1中，包含位于每一导通孔15中的互连金属30一体地连接到上部重分布层的经图案化导电层31的对应离散区段。每一导通孔15的互连金属30和经图案化导电层31的对应区段同时形成，且因此一体地连接到彼此。经图案化导电层31的每一区段位于表面种子层182的对应下部区段上且沿所述区段延伸，如上文所指示，所述表面种子层182形成于第一钝化层14上以便延伸到借此界定的内部开口141中的一者或一者以上中，且因此接触半导体芯片2的接垫23中的一者或一者以上。按照如此方法，经图案化导电层31的每一区段的形状优选与上面形成有经图案化导电层31的表面种子层182的彼区段相同，经图案化导电层31的每一区段因此操作以促进其一体地连接的导通孔15的互连金属30到半导体芯片2的接垫23中的至少一者的电连接。在半导体装置1中，每一导通孔15的互连金属20且因此经图案化导电层31的对应区段优选由Cu制造。因而，经图案化导电层31的每一区段有效地促进半导体芯片2的接垫23中的一者或一者以上到包含于半导体装置1中相应导通孔15的互连金属30的电连接。
参照图5，在半导体装置1中，以大体四边形(例如，正方形)图案来布置形成于封装主体12中且在其第一表面121与第二表面122之间延伸的多个孔123。就此来说，每一孔123定位于半导体芯片2的侧表面25与通过封装主体12界定的外围侧表面之间。
图6描绘根据本发明的另一实施例建构的半导体装置1a。所述半导体装置1a实质上类似于图1-5中所展示的半导体装置1，其中下文仅强调半导体装置1与半导体装置1a之间的区别。
半导体装置1与半导体装置1a之间的主要区别在于包含于半导体装置1a中的孔123的结构(与包含于半导体装置1中的孔123相比较)。更具体来说，半导体装置1中的每一孔123具有大体圆形配置，而半导体装置1a中的每一孔123具有大体四边形(例如，矩形)配置。由于半导体装置1a中的每一孔123的增加的大小，位于孔123中的电介质材料16可具有经由激光钻孔工艺形成于其中的多个孔洞161，这些孔洞161是以规定图案或布置形成。在图6中所展示的半导体装置1a的示范性实施例中，在封装主体12中仅形成总计四(4)个孔123。对置的一对孔123中的每一孔123容纳七(7)个导通孔15a，其中剩余的对置的一对孔123各自容纳三个(3)导通孔15a。所属领域的技术人员将认识到，通过图6所示的孔123中的每一者容纳的导通孔15a的大小和数目仅为示范性的，且可在不脱离本发明的精神和范围的情况下变化。
参看图7，在位于半导体装置1a的每一孔123中的电介质材料16中形成的孔洞161中的每一者具有电镀到其侧壁上的种子层181的离散区段，且进一步具有位于其中的专用互连金属30。因此，种子层181的至少两个单独区段和至少两个单独互连金属30位于半导体装置1a的每一孔123中。另外，如上文所指示，半导体装置1a的每一孔123容纳多个封装主体穿导孔15a。半导体装置1a的孔123中的对应者内的每一此导通孔15a包括以下各者的组合：位于此孔123中的单个电介质材料16、种子层181的专用区段，和专用互连金属30。可归因于半导体装置1a的结构的主要优点中的一者在于，在与所述半导体装置1a相关的制造工艺中，形成孔123所需的时间由于孔123的数目减少而实质上减少，所述时间减少又导致与半导体装置1a的制造相关的每小时产出(unitper hour,UPH)生产率较高。在每一孔123内，在填入到此孔123中的电介质材料16中形成的孔洞161之间的间距可非常小，且通常在从约10μm到约100μm的范围中。
在半导体装置1a中，形成于第一钝化层14中的外部开口142将经大小调整以容纳相应孔123。就此来说，通过半导体装置1a的第一钝化层14中的每一孔142界定的四边形侧壁相对于对应孔123的外围向外隔开，使得半导体装置1a中的第一钝化层14不影响用以促进形成孔123中的每一者的激光钻孔工艺。作为半导体装置1a中的每一外部开口142与对应孔123之间的此相对大小调整的结果，位于每一孔123中的电介质材料16除覆盖第一钝化层14的对应外部开口142的侧壁外还将覆盖封装主体12的第一表面121的一部分。
现参照图8至21，描绘可用以促进制造图1-5中所展示的半导体装置1的步骤的示范性序列。图8至21描绘依据仅单个半导体装置1的制造的过程步骤。然而，所属领域的技术人员将认识到，通常以促进多个半导体装置1的同时制造的方式来实施过程。
在制造工艺于图8所示的初始步骤中，提供可包括玻璃板或硅晶片的载体，且所述载体包含经涂覆到其一侧或其一面的黏合薄膜42。
在制造工艺于图9所示的下一步骤中，将至少一个半导体芯片2且优选多个半导体芯片2位于经涂覆的载体40的黏合薄膜42上。每一半导体芯片2具有在其操作性地接合到黏合薄膜42之前涂覆到其作用表面21的上文所描述的保护层24。如图9进一步所示，将经涂覆到作用表面21的保护层24直接接合到黏合薄膜42，其中半导体芯片2的背侧表面22因此安置成离黏合薄膜42最远。
在制造工艺于图10所示的下一步骤中，通过封装主体12封装半导体芯片2。更具体来说，封装主体12封装或覆盖每一半导体芯片2的侧表面25和背侧表面22。另外，封装主体12的第一表面121接触黏合薄膜42，且因此与每一半导体芯片2的作用表面21实质上连续或共平面。
在制造工艺于图11所示的下一步骤中，移除载体40和黏合薄膜42，因此暴露封装主体12的第一表面121和经涂覆到每一半导体芯片2的作用表面21的保护层24。对于每一半导体芯片2，其接垫23在对应保护层24的相应开口241内有效地暴露。
在制造工艺于图12所示的下一步骤中，将第一钝化层14涂覆到部分地由封装主体12封装的每一半导体芯片2的保护层24。如图12所示，除接触半导体芯片2的保护层24外，第一钝化层14的部分还接触封装主体12的第一表面121的部分。第一钝化层14的内部开口141与保护层24的相应开口241同轴地对准，以促进暴露半导体芯片2的接垫23。
在制造工艺于图13所示的下一步骤中，经由使用第一激光15在封装主体12中形成多个通孔123。如从图13所示，将来自第一激光15的激光能量施加到封装主体12的第一表面121的在通过第一钝化层14界定的每一外部开口142中暴露的部分。在图13中所展示的制造步骤中，每一孔123为盲孔，且因此在此阶段并不延伸到封装主体12的第二表面122。如先前所解释，第一钝化层14的每一外部开口142的直径大于对应孔123的直径，第一激光15因此仅对封装主体12进行钻孔且不受第一钝化层14影响。第一激光15的波长优选在从约254nm到约10640nm的范围中。还如上文所指示，在完成激光钻孔工艺后，每一孔123的侧壁即可由于包含于封装主体12中的环氧树脂和二氧化硅填料125的激光吸收特性的差异而具有在从约5μm到约100μm的范围中的第一表面粗糙度值。
在制造工艺于图14所示的下一步骤中，用电介质材料16填充每一孔123和在第一钝化层14中的对应外部开口142。
在制造工艺于图15所示的下一步骤中，经由使用第二激光17(其可为或可不为与第一激光15相同的装置)对填入到每一孔123中的电介质材料16进行钻孔，此钻孔操作促进在电介质材料16内形成孔洞161。当经由使用第二激光17完成第二激光钻孔操作时，在对应孔123的侧壁上和在对应外部开口142的侧壁上留有电介质材料16。如上文所指示，通过第二激光钻孔工艺界定的孔洞161的侧壁具有通常在从约2μm到约20μm的范围中的第二表面粗糙度值，所述第二表面粗糙度值小于对应孔123的侧壁的前述第一表面粗糙度值。可预期第二激光17的波长将等于或小于第一激光15的波长。
在制造工艺于图16中所示的下一步骤中，在每一孔洞161中和在第一钝化层14上电镀优选由Ti/Cu形成的种子层18。所述种子层18界定上文关于完成的半导体装置1所描述的种子层181和表面种子层182。由于每一孔洞161的侧壁的第二表面粗糙度值小于对应孔123的侧壁的第一表面粗糙度值(如上文所指示)，因此用以促进形成种子层18(且具体来说，其界定种子层181的部分)的电镀时间为短的(借此降低制造成本)，其中电镀质量易于控制且具有高质量。接着图案化种子层18以界定上文所描述的种子层181和表面种子层182的每一对一体地连接的离散区段。更具体来说，作为此图案化的结果，使种子层18界定经分隔成对应于相应孔洞161的多个单独区段的种子层181和还经分隔成多个单独区段的表面种子层182，表面种子层182的单独区段中的每一者一体地连接到种子层181的对应区段，且进一步延伸到通过第一钝化层14界定的内部开口141中的一者或一者以上中，以便接触对应半导体芯片2的接垫23中的一者或一者以上。
在制造工艺于图17所示的下一步骤中，在种子层181和表面种子层182上电镀例如Cu的金属材料。接着图案化所述金属材料。此图案化导致金属材料形成于种子层181的每一离散区段上且填充对应孔洞161以界定对应导通孔15的互连金属30，且导致金属材料进一步形成于表面种子层182的每一离散区段上以界定经图案化导电层31的对应区段。如先前所解释，每一导通孔15的互连金属30优选为固体金属柱，但也可以是通过导电金属材料环绕的绝缘材料芯。
在制造工艺于图18所示的下一步骤中，在经图案化导电层31和第一钝化层14上形成第二钝化层32。通过第二钝化层32界定的第二开口321暴露通过经图案化导电层31界定的相应区段的部分。
在制造工艺于图19所示的下一步骤中，通过轮磨或蚀刻工艺使封装主体12从其第二表面122薄化。此轮磨或蚀刻工艺有效地暴露每一导通孔15的互连金属30，且进一步有效地使最初为盲孔的每一孔123变成通孔。
在制造工艺于图20所示的下一步骤中，在通过第二钝化层32界定的相应第二开口321中形成例如焊球的多个接点34，以接触经图案化导电层31的相应区段。
在制造工艺于图21所示的下一步骤中，在封装主体12的第二表面122上形成第三钝化层36。通过第三钝化层36界定的第三开口361中的每一者与对应导通孔15对准且暴露对应导通孔15的互连金属30。在形成第三钝化层36之后，在第三钝化层36上形成背侧电路层38。图案化背侧电路层38以界定多个离散区段，其中的每一者延伸到通过第三钝化层36界定的相应第三开口361中以接触对应导通孔15的互连金属30。此后，将第四钝化层位于背侧电路层38和第三钝化层36两者上。通过第四钝化层39界定的第四开口391中的每一者暴露通过经图案化背侧电路层38界定的相应区段的一部分。接着在通过第四钝化层39界定的每一第四开口391中形成如图1中所示的凸块下金属化层44。
在制造工艺的最后步骤中，接着切割或单体化封装主体12以及第一钝化层14、第二钝化层32、第三钝化层36和第四钝化层39，以形成多个个别半导体装置1(如图1所示)。在每一半导体装置1中，作为此单体化工艺的结果而形成封装主体12以及第一钝化层14、第二钝化层32、第三钝化层36和第四钝化层39中的每一者的外围侧表面。然而，每一半导体芯片2和对应于其的导通孔15优选具备各自如上文所描述的专用种子层18、专用金属层和专用背侧电路层38。
现参照图22-27，描绘可用以促进制造图6-7中所展示的半导体装置1a的步骤的示范性序列。经实施以促进制造半导体装置1a的方法实质上类似于上文关于制造半导体装置1所描述的方法，其中下文仅强调区别。
参看图22，用于半导体装置1的制造工艺与用于半导体装置1a的制造工艺之间的区别在于，上文关于图13所描述的用以在半导体装置1中形成孔123的第一激光钻孔工艺替代地用以形成半导体装置1a的大小增加的孔123。更特定来说，如图23所示用于半导体装置1a的制造工艺的步骤中，以促进形成大小增加的孔123的方式完成第一激光钻孔工艺，所述孔123中的每一者具有大体四边形配置而非圆形配置。
在制造工艺于图24所示的下一步骤中，用电介质材料16填充大小增加的每一孔123。
在制造工艺于图25所示的下一步骤中，关于填入到每一孔123中的电介质材料16而进行上文关于图15所描述的第二激光钻孔工艺，以便在电介质材料16中形成多个孔洞161。
在制造工艺于图26所示的下一步骤中，在每一孔洞161中和在第一钝化层14上电镀优选由Ti/Cu形成的种子层18。接着图案化种子层18以界定上文所描述的种子层181和表面种子层182的每一对一体地连接的离散区段。更具体来说，作为此图案化的结果，使种子层18界定经分隔成对应于相应孔洞161的多个单独区段的种子层181和还经分隔成多个单独区段的表面种子层182，表面种子层182的每一单独区段一体地连接到种子层181的对应区段且进一步延伸到通过第一钝化层14界定的内部开口141中的一者或一者以上中，以便接触对应半导体芯片2的接垫23中的一者或一者以上。因此，种子层18界定完成的半导体装置1a中的种子层181和表面种子层182两者。
在制造工艺于图27所示的下一步骤中，在种子层18上电镀例如Cu的金属材料。接着图案化所述金属材料。此图案化导致金属材料形成于种子层181的每一离散区段上且填充对应孔洞161以界定对应导通孔15a的互连金属30，且导致金属材料进一步形成于表面种子层182的每一离散区段上以界定经图案化导电层31的对应区段。用以促进制造半导体装置1a的后续步骤类似于上文关于图18至21所示和描述的所述步骤。
尽管已参考本发明的特定实施例描述和说明了本发明，但这些描述和说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由随附权利要求书界定的本发明的真实精神和范围的情况下作出各种改变且可用等效物替代。所述说明可能未必按比例绘制。由于制造工艺和容限，在本发明的艺术再现与实际设备之间可存在区别。可存在未特定说明的本发明的其它实施例。将说明书和图式视为说明性而非限制性的。可作出修改以使特定情形、材料、物质组成、方法或过程适合于本发明的目标、精神和范围。所有这些修改既定在附于此的权利要求书的范围内。虽然已参考以特定次序执行的特定操作描述了本文中所揭示的方法，但将理解，可在不脱离本发明的教示的情况下将这些操作组合、再分或重排序以形成等效方法。因此，除非本文中特定地指示，否则所述操作的次序和分群并非对本发明的限制。

Claims (16)

1.一种半导体装置，其包括：
半导体芯片，其包含多个导电接垫；
封装主体，其至少部分地封装所述半导体芯片，所述封装主体具有形成于所述封装主体中的至少一个孔，所述至少一个孔界定具有第一表面粗糙度值的孔侧壁；以及
至少一个封装主体穿导孔，其位于所述孔中，所述穿导孔包括位于所述孔的所述孔侧壁上的电介质材料，且所述电介质材料界定具有孔洞侧壁的至少一个孔洞，所述孔洞侧壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。
2.根据权利要求1所述的半导体装置，其中所述孔侧壁的所述第一表面粗糙度值在从约5μm到约100μm的范围中。
3.根据权利要求1所述的半导体装置，其中所述孔洞侧壁的所述第二表面粗糙度值在从约2μm到约20μm的范围中。
4.根据权利要求1所述的半导体装置，其中所述封装主体为包含环氧树脂和二氧化硅填料的复合材料。
5.根据权利要求1所述的半导体装置，其中所述穿导孔进一步包括：
种子层，其位于所述穿导孔的孔洞侧壁上；以及
互连金属，其位于所述孔洞内和所述种子层的至少一部分上。
6.根据权利要求5所述的半导体装置，其进一步包括导电层，所述导电层一体地连接到所述互连金属且促进所述互连金属到所述半导体芯片的所述接垫中的至少一者的电连接，所述导电层覆叠所述种子层的部分。
7.根据权利要求1所述的半导体装置，其中至少两个封装主体穿导孔位于所述孔中，所述穿导孔中的每一者包括通过所述电介质材料界定且各自具有孔洞侧壁的至少两个孔洞中的一个相应孔洞，所述孔洞侧壁具有小于所述第一表面粗糙度值的所述第二表面粗糙度值。
8.根据权利要求7所述的半导体装置，其中所述穿导孔中的每一者进一步包括：
种子层，其位于所述穿导孔的孔洞侧壁上；以及
互连金属，其位于所述穿导孔的所述孔洞内和所述穿导孔的种子层的至少一部分上。
9.根据权利要求7所述的半导体装置，其中：
所述孔侧壁的所述第一表面粗糙度值在从约5μm到约100μm的范围中；且
通过所述电介质材料界定的所述孔洞中的每一者的所述孔洞侧壁的所述第二表面粗糙度值在从约2μm到约20μm的范围中。
10.一种半导体装置，其包括：
半导体芯片；
封装主体，其至少部分地封装所述半导体芯片，所述封装主体具有形成于所述封装主体中的至少一个孔，所述至少一个孔界定具有第一表面粗糙度值的孔侧壁；以及
位于所述孔中的至少一个封装主体穿导孔，所述穿导孔以一方式形成，其中通过所述穿导孔的一部分界定的规定穿导孔表面具有小于所述第一表面粗糙度值的第二表面粗糙度值，由此提升形成于所述穿导孔表面上的所述穿导孔的另一部分的电镀质量。
11.根据权利要求10所述的半导体装置，其中所述孔侧壁的所述第一表面粗糙度值在从约5μm到约100μm的范围中。
12.根据权利要求10所述的半导体装置，其中所述穿导孔表面的所述第二表面粗糙度值在从约2μm到约20μm的范围中。
13.根据权利要求10所述的半导体装置，其中所述穿导孔包括：
电介质材料，其位于所述孔中且界定所述穿导孔表面；
种子层，其位于所述穿导孔表面上；以及
互连金属，其位于所述种子层的至少一部分上。
14.一种用于制造半导体装置的方法，其包括以下步骤：
(a)在封装主体中形成至少一个孔，其界定具有第一表面粗糙度值的孔侧壁；
(b)用电介质材料填充所述至少一个孔；以及
(c)在所述电介质材料中形成至少一个孔洞，所述孔洞界定具有小于所述第一表面粗糙度值的第二表面粗糙度值的孔洞侧壁。
15.根据权利要求14所述的方法，其进一步包括以下步骤：
(d)用种子层电镀所述孔洞侧壁；以及
(e)用导电互连金属填充所述孔洞，所述导电互连金属接触所述种子层的至少一部分。
16.根据权利要求14所述的方法，其中：
步骤(a)包括在所述封装主体中形成所述至少一个孔之前，通过所述封装主体部分地封装半导体芯片；以及
步骤(e)包括将所述互连金属电连接到所述半导体芯片。
CN201310712235.9A 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片 Active CN103887250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611066210.6A CN106653726B (zh) 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/721,599 US9406552B2 (en) 2012-12-20 2012-12-20 Semiconductor device having conductive via and manufacturing process
US13/721,599 2012-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201611066210.6A Division CN106653726B (zh) 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片

Publications (2)

Publication Number Publication Date
CN103887250A true CN103887250A (zh) 2014-06-25
CN103887250B CN103887250B (zh) 2017-01-11

Family

ID=50956080

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611066210.6A Active CN106653726B (zh) 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片
CN201310712235.9A Active CN103887250B (zh) 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611066210.6A Active CN106653726B (zh) 2012-12-20 2013-12-20 用于导电性的电磁兼容晶片

Country Status (3)

Country Link
US (2) US9406552B2 (zh)
CN (2) CN106653726B (zh)
TW (1) TWI555123B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106684051A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通芯片级封装结构及其工艺方法
CN108711564A (zh) * 2015-01-26 2018-10-26 日月光半导体制造股份有限公司 扇出晶片级封装结构
CN111009573A (zh) * 2018-10-05 2020-04-14 英飞凌科技奥地利有限公司 半导体器件、半导体部件和制造半导体器件的方法
CN112368621A (zh) * 2018-04-12 2021-02-12 洛克利光子有限公司 电光封装及制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5981232B2 (ja) * 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9406552B2 (en) * 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
TWI517328B (zh) * 2013-03-07 2016-01-11 矽品精密工業股份有限公司 半導體裝置
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure
US9263302B2 (en) 2014-02-21 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure for packaging and a method of forming
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
TWI591764B (zh) * 2015-01-12 2017-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
KR20160099381A (ko) * 2015-02-12 2016-08-22 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016207893A (ja) * 2015-04-24 2016-12-08 イビデン株式会社 プリント配線板およびその製造方法
US10090241B2 (en) * 2015-05-29 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd. Device, package structure and method of forming the same
US20160379910A1 (en) * 2015-06-24 2016-12-29 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US9691743B2 (en) 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
DE102015219824A1 (de) * 2015-10-13 2017-05-04 Osram Gmbh Verfahren zum Herstellen einer elektronischen Baugruppe und Elektronische Baugruppe
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US9711442B1 (en) * 2016-08-24 2017-07-18 Nanya Technology Corporation Semiconductor structure
JP6813314B2 (ja) * 2016-09-15 2021-01-13 ローム株式会社 半導体装置およびその製造方法
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
US20180342473A1 (en) * 2017-05-25 2018-11-29 Advanced Semiconductor Engineering, Inc. Via structure, substrate structure including the same, and method for manufacturing the same
CN107946260B (zh) * 2017-12-28 2023-12-05 江阴长电先进封装有限公司 一种圆片级包覆型芯片封装结构及其封装方法
KR102071457B1 (ko) * 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
KR20210050143A (ko) 2019-10-28 2021-05-07 삼성전자주식회사 반도체 소자 및 제조방법
US11282772B2 (en) * 2019-11-06 2022-03-22 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
US11502024B2 (en) * 2020-01-21 2022-11-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11587881B2 (en) * 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
KR20220026308A (ko) * 2020-08-25 2022-03-04 삼성전자주식회사 반도체 패키지
CN115910956A (zh) * 2021-09-30 2023-04-04 恩智浦美国有限公司 无凸块和无引线的半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466777A (zh) * 2000-09-25 2004-01-07 Ҿ쳵���ʽ���� 半导体元件及其制造方法、多层印刷布线板及其制造方法
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
CN101071838A (zh) * 2006-05-11 2007-11-14 日亚化学工业株式会社 发光装置
CN101546734A (zh) * 2008-03-25 2009-09-30 松下电器产业株式会社 半导体元件、及半导体元件的制造方法
TW201044471A (en) * 2009-06-03 2010-12-16 Advanced Semiconductor Eng Semiconductor packages and manufacturing thereof
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US4394712A (en) 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4499655A (en) 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4897708A (en) 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4842699A (en) 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5160779A (en) 1989-11-30 1992-11-03 Hoya Corporation Microprobe provided circuit substrate and method for producing the same
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5239448A (en) 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5404044A (en) 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5643831A (en) 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
WO1996008037A1 (en) 1994-09-06 1996-03-14 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP4255161B2 (ja) 1998-04-10 2009-04-15 株式会社野田スクリーン 半田バンプ形成装置
JP3447961B2 (ja) 1998-08-26 2003-09-16 富士通株式会社 半導体装置の製造方法及び半導体製造装置
US20020017855A1 (en) 1998-10-01 2002-02-14 Complete Substrate Solutions Limited Visual display
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
JP2001055431A (ja) * 1999-08-19 2001-02-27 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
US6295730B1 (en) 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6329631B1 (en) 1999-09-07 2001-12-11 Ray Yueh Solder strip exclusively for semiconductor packaging
TW434854B (en) 1999-11-09 2001-05-16 Advanced Semiconductor Eng Manufacturing method for stacked chip package
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP4023076B2 (ja) 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
US6577013B1 (en) 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
US6406934B1 (en) 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
US6448506B1 (en) 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6740950B2 (en) 2001-01-15 2004-05-25 Amkor Technology, Inc. Optical device packages having improved conductor efficiency, optical coupling and thermal transfer
JP4113679B2 (ja) 2001-02-14 2008-07-09 イビデン株式会社 三次元実装パッケージの製造方法
JP2002270718A (ja) 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP3875867B2 (ja) 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
JP3904484B2 (ja) 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
KR20050074961A (ko) 2002-10-08 2005-07-19 치팩, 인코포레이티드 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
JP2004228135A (ja) 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP2004273563A (ja) 2003-03-05 2004-09-30 Shinko Electric Ind Co Ltd 基板の製造方法及び基板
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP2007516602A (ja) 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US20050189635A1 (en) 2004-03-01 2005-09-01 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US20050258545A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
TWI242869B (en) 2004-10-15 2005-11-01 Advanced Semiconductor Eng High density substrate for multi-chip package
TWI254425B (en) 2004-10-26 2006-05-01 Advanced Semiconductor Eng Chip package structure, chip packaging process, chip carrier and manufacturing process thereof
JP4369348B2 (ja) 2004-11-08 2009-11-18 新光電気工業株式会社 基板及びその製造方法
JP3987521B2 (ja) 2004-11-08 2007-10-10 新光電気工業株式会社 基板の製造方法
KR100687069B1 (ko) 2005-01-07 2007-02-27 삼성전자주식회사 보호판이 부착된 이미지 센서 칩과 그의 제조 방법
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US7285434B2 (en) 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
TWI261325B (en) 2005-03-25 2006-09-01 Advanced Semiconductor Eng Package structure of semiconductor and wafer-level formation thereof
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
JP2007027451A (ja) 2005-07-19 2007-02-01 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP4889974B2 (ja) 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
TWI311356B (en) 2006-01-02 2009-06-21 Advanced Semiconductor Eng Package structure and fabricating method thereof
TWI303105B (en) 2006-01-11 2008-11-11 Advanced Semiconductor Eng Wafer level package for image sensor components and its fabricating method
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287274B (en) 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US7304859B2 (en) 2006-03-30 2007-12-04 Stats Chippac Ltd. Chip carrier and fabrication method
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP5026038B2 (ja) 2006-09-22 2012-09-12 新光電気工業株式会社 電子部品装置
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
TWI315295B (en) 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
US7598163B2 (en) 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
TW200839903A (en) 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
TWI335654B (en) 2007-05-04 2011-01-01 Advanced Semiconductor Eng Package for reducing stress
CN101543152A (zh) 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TWI357118B (en) 2007-08-02 2012-01-21 Advanced Semiconductor Eng Method for forming vias in a substrate
TWI387019B (zh) 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
TWI344694B (en) 2007-08-06 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type package and method for fabricating the same
TWI345296B (en) 2007-08-07 2011-07-11 Advanced Semiconductor Eng Package having a self-aligned die and the method for making the same, and a stacked package and the method for making the same
JP5536322B2 (ja) 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
US7691747B2 (en) 2007-11-29 2010-04-06 STATS ChipPAC, Ltd Semiconductor device and method for forming passive circuit elements with through silicon vias to backside interconnect structures
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
US7851246B2 (en) 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
US8072079B2 (en) 2008-03-27 2011-12-06 Stats Chippac, Ltd. Through hole vias at saw streets including protrusions or recesses for interconnection
US7666711B2 (en) 2008-05-27 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of forming double-sided through vias in saw streets
US7741156B2 (en) 2008-05-27 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming through vias with reflowed conductive material
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7851893B2 (en) 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI365528B (en) 2008-06-27 2012-06-01 Advanced Semiconductor Eng Semiconductor structure and method for manufacturing the same
US8183087B2 (en) 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7772081B2 (en) 2008-09-17 2010-08-10 Stats Chippac, Ltd. Semiconductor device and method of forming high-frequency circuit structure and method thereof
US7838337B2 (en) 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8017515B2 (en) 2008-12-10 2011-09-13 Stats Chippac, Ltd. Semiconductor device and method of forming compliant polymer layer between UBM and conformal dielectric layer/RDL for stress relief
US7741148B1 (en) 2008-12-10 2010-06-22 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure for 3-D devices using encapsulant for structural support
US8283250B2 (en) 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8900921B2 (en) 2008-12-11 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming topside and bottom-side interconnect structures around core die with TSV
US7786008B2 (en) 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof
TWI387084B (zh) 2009-01-23 2013-02-21 Advanced Semiconductor Eng 具有穿導孔之基板及具有穿導孔之基板之封裝結構
TWI470766B (zh) 2009-03-10 2015-01-21 Advanced Semiconductor Eng 晶片結構、晶圓結構以及晶片製程
TW201034150A (en) 2009-03-13 2010-09-16 Advanced Semiconductor Eng Silicon wafer having interconnection metal
TWI380421B (en) 2009-03-13 2012-12-21 Advanced Semiconductor Eng Method for making silicon wafer having through via
TWI394253B (zh) 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
TWI394221B (zh) 2009-04-30 2013-04-21 Advanced Semiconductor Eng 具有測試銲墊之矽晶圓及其測試方法
US20100327465A1 (en) 2009-06-25 2010-12-30 Advanced Semiconductor Engineering, Inc. Package process and package structure
KR20110000960A (ko) * 2009-06-29 2011-01-06 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법
US8471156B2 (en) 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
TWI406380B (zh) 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
US8372689B2 (en) 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8525343B2 (en) 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
TW201216419A (en) 2010-10-13 2012-04-16 Advanced Semiconductor Eng Semiconductor package and manufacturing method thereof
KR20120046492A (ko) * 2010-11-02 2012-05-10 삼성전기주식회사 광감응성 조성물 및 이를 포함하는 빌드업 절연 필름, 그리고 상기 빌드업 절연 필름을 이용한 회로기판의 제조 방법
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US8617987B2 (en) 2010-12-30 2013-12-31 Stmicroelectronics Pte Ltd. Through hole via filling using electroless plating
US8461691B2 (en) * 2011-04-29 2013-06-11 Infineon Technologies Ag Chip-packaging module for a chip and a method for forming a chip-packaging module
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9406552B2 (en) * 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466777A (zh) * 2000-09-25 2004-01-07 Ҿ쳵���ʽ���� 半导体元件及其制造方法、多层印刷布线板及其制造方法
US20060292877A1 (en) * 2005-06-28 2006-12-28 Lake Rickie C Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
CN101071838A (zh) * 2006-05-11 2007-11-14 日亚化学工业株式会社 发光装置
CN101546734A (zh) * 2008-03-25 2009-09-30 松下电器产业株式会社 半导体元件、及半导体元件的制造方法
TW201044471A (en) * 2009-06-03 2010-12-16 Advanced Semiconductor Eng Semiconductor packages and manufacturing thereof
CN102280440A (zh) * 2011-08-24 2011-12-14 北京大学 一种叠层封装结构及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711564A (zh) * 2015-01-26 2018-10-26 日月光半导体制造股份有限公司 扇出晶片级封装结构
CN106684051A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通芯片级封装结构及其工艺方法
CN112368621A (zh) * 2018-04-12 2021-02-12 洛克利光子有限公司 电光封装及制造方法
CN111009573A (zh) * 2018-10-05 2020-04-14 英飞凌科技奥地利有限公司 半导体器件、半导体部件和制造半导体器件的方法

Also Published As

Publication number Publication date
CN106653726A (zh) 2017-05-10
CN106653726B (zh) 2019-10-29
TW201426908A (zh) 2014-07-01
US9406552B2 (en) 2016-08-02
US20160315052A1 (en) 2016-10-27
US20140175663A1 (en) 2014-06-26
CN103887250B (zh) 2017-01-11
TWI555123B (zh) 2016-10-21
US9960121B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
CN103887250B (zh) 用于导电性的电磁兼容晶片
CN106409810B (zh) 具有堆叠通孔的再分布线
KR100386081B1 (ko) 반도체 패키지 및 그 제조 방법
TWI576927B (zh) 半導體裝置及其製造方法
KR20230116761A (ko) 반도체 장치 및 그 제조 방법
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
CN102543923B (zh) 半导体器件及其制造方法
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
US9281286B1 (en) Microelectronic packages having texturized solder pads and methods for the fabrication thereof
CN107644848A (zh) 封装结构及其制造方法
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
US20160133562A1 (en) Semiconductor package including embedded components and method of making the same
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN204792778U (zh) 半导体衬底结构及半导体封装
CN108630598A (zh) 具有分层柱的半导体装置及其制造方法
CN108022897A (zh) 封装结构及其制作方法
US10566279B2 (en) Package device, semiconductor device, and method for manufacturing the package device
US9653336B2 (en) Semiconductor device and manufacturing method thereof
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
CN206558489U (zh) 半导体装置
CN106206327A (zh) 用于组装半导体封装的方法和设备
CN110544679B (zh) 芯片重布线结构及其制备方法
US20150262920A1 (en) Integrated circuit package
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
CN113013122A (zh) 倒装芯片再分配层中的黄铜涂覆的金属

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant