TWI394221B - 具有測試銲墊之矽晶圓及其測試方法 - Google Patents

具有測試銲墊之矽晶圓及其測試方法 Download PDF

Info

Publication number
TWI394221B
TWI394221B TW098114521A TW98114521A TWI394221B TW I394221 B TWI394221 B TW I394221B TW 098114521 A TW098114521 A TW 098114521A TW 98114521 A TW98114521 A TW 98114521A TW I394221 B TWI394221 B TW I394221B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer
metal
block
test pad
Prior art date
Application number
TW098114521A
Other languages
English (en)
Other versions
TW201039396A (en
Inventor
Chi Han Chen
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW098114521A priority Critical patent/TWI394221B/zh
Priority to US12/726,812 priority patent/US8502223B2/en
Publication of TW201039396A publication Critical patent/TW201039396A/zh
Application granted granted Critical
Publication of TWI394221B publication Critical patent/TWI394221B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

具有測試銲墊之矽晶圓及其測試方法
本發明係關於一種矽晶圓及其測試方法，詳言之，係關於一種具有測試銲墊之矽晶圓及其測試方法。
參考圖1，顯示第一種習知矽晶圓之剖面示意圖。該矽晶圓1包括一矽基材11、一絕緣層12、一銲墊13及一介電層14。該絕緣層12位於該矽基材11上。該銲墊13位於該絕緣層12上。該介電層14位於該絕緣層12上，包覆該銲墊13，且顯露該銲墊13之一表面131。
該習知矽晶圓1之缺點如下。當欲形成一穿導孔19於該銲墊13下方時，須先蝕刻該矽基材11以形成一穿孔15，然而該穿孔15之形成過程中，其中央的蝕刻速率大於外圍的蝕刻速率，所以該穿孔15之上端略呈弧形，而只顯露了少部分之銲墊13，後續當形成一晶種層16於該穿孔15之孔壁時，雖然該銲墊13與該晶種層16已經相互電性連接，但由於連接面積小，導致該銲墊13與該晶種層16之間具有較高的電阻值，而對電性有不良影響。
參考圖2，顯示第二種習知矽晶圓之剖面示意圖。該矽晶圓1A係由該矽晶圓1(圖1)再形成一導電層17於該晶種層16上，並移除部分該矽基材11，以形成複數個溝槽18，該等溝槽18係圍繞該晶種層16。該等溝槽18係用以填充一絕緣材(圖中未示)，以電性隔絕該晶種層16及該矽基材11。因此，該等溝槽18必須貫穿該矽基材11，且顯露該絕緣層12。然而，習知技術中，必須在形成該等溝槽18之後做切片處理，以觀察其剖面結構，才能得知該等溝槽18是否確實貫穿該矽基材11，導致製造成本提高。
因此，有必要提供一種具有測試銲墊之矽晶圓及其測試方法，以解決上述問題。
本發明提供一種具有測試銲墊之矽晶圓。該矽晶圓包括一矽基材、一絕緣層，至少一測試銲墊及一介電層。該矽基材具有一第一表面及一第二表面。該絕緣層位於該矽基材之第一表面。該測試銲墊位於該絕緣層上，具有一表面。該測試銲墊包括一第一金屬層、一第二金屬層及至少一第一內連結金屬。該第一金屬層位於該絕緣層上，該第一金屬層具有一第一區塊及一第二區塊，該第一區塊與該第二區塊彼此電性獨立。該第二金屬層位於該第一金屬層上方。該第一內連結金屬連接該第一金屬層之第二區塊及該第二金屬層。該介電層位於該絕緣層上，且顯露該測試銲墊之表面。
本發明更提供一種具有測試銲墊之矽晶圓之測試方法。該測試方法包括以下步驟：(a)提供一矽晶圓，該矽晶圓包括一矽基材、一絕緣層、至少一測試銲墊及一介電層，該矽基材具有一第一表面及一第二表面，該絕緣層位於該矽基材之第一表面，該測試銲墊位於該絕緣層上，具有一表面，該測試銲墊包括一第一金屬層、一第二金屬層及至少一第一內連結金屬，該第一金屬層位於該絕緣層上，該第一金屬層具有一第一區塊及一第二區塊，該第一區塊與該第二區塊彼此電性獨立，該第二金屬層位於該第一金屬層上方，該第一內連結金屬連接該第一金屬層之第二區塊及該第二金屬層，該介電層位於該絕緣層上，且顯露該測試銲墊之表面；(b)從該矽基材之第二表面移除部分該矽基材及部分該絕緣層，以形成至少一穿孔，且顯露部分該第一金屬層；(c)形成至少一晶種層於該穿孔之孔壁及該矽基材之第二表面；及(d)利用二第一探針測量電阻值。
藉此，後續在形成一穿孔及一晶種層時，經由測試可得知該晶種層是否接觸到該測試銲墊之第一金屬層之第二區塊，進而得知該穿孔是否合格，以提升後續製程之良率。
參考圖3至圖6，顯示本發明具有測試銲墊之矽晶圓之測試方法之第一實施例之示意圖。參考圖3，提供一矽晶圓2。該矽晶圓2係為本發明具有測試銲墊之矽晶圓之第一實施例，其包括一矽基材21、一絕緣層22、至少一測試銲墊23及一介電層24。該矽基材21具有一第一表面211及一第二表面212。該絕緣層22位於該矽基材21之第一表面211。較佳地，該絕緣層22之材質係為氧化矽(Silicon Oxide)、聚合物(Polymer)或其他具有絕緣性質之材料。
該測試銲墊23位於該絕緣層22上，具有一表面231。該測試銲墊23包括一第一金屬層232、一第二金屬層233及至少一第一內連結金屬234。在本實施例中，該測試銲墊23更包括一第三金屬層235、至少一第二內連結金屬236、一第四金屬層237、至少一第三內連結金屬238、一第五金屬層239及至少一第四內連結金屬230。
該第一金屬層232位於該絕緣層22上，該第一金屬層232具有一第一區塊2321及一第二區塊2322，該第一區塊2321與該第二區塊2322彼此電性獨立，亦即，該第一區塊2321及該第二區塊2322互不相連接。在本實施例中，該第一金屬層232之第二區塊2322係圍繞該第一區塊2321，且該第二區塊2322具有複數個子區塊23221，如圖4所示。然而，在其他應用中，該第一金屬層232之第二區塊2322係環繞該第一區塊2321，且該第二區塊2322為環狀，如圖5所示。該第二金屬層233位於該第一金屬層232上方。該第一內連結金屬234連接該第一金屬層232之第二區塊2322及該第二金屬層233。在本發明中，該第一金屬層232之第一區塊2321與該第二金屬層233不互相連接。
該第三金屬層235位於該第二金屬層233上方，該第二內連結金屬236連接該第二金屬層233及該第三金屬層235，該第四金屬層237位於該第三金屬層235上方，該第三內連結金屬238連接該第三金屬層235及該第四金屬層237，該第五金屬層239位於該第四金屬層237上方，該第四內連結金屬230連接該第四金屬層237及該第五金屬層239。該介電層24位於該絕緣層22上，包覆該測試銲墊23，且顯露該測試銲墊23之表面231。
參考圖6，從該矽基材21之第二表面212移除部分該矽基材21及部分該絕緣層22，以形成至少一穿孔25，且顯露部分該第一金屬層232。較佳地，該穿孔25顯露該第一金屬層232之第二區塊2322。接著，形成至少一晶種層26於該穿孔25之孔壁及該矽基材21之第二表面212，該晶種層26接觸該第一金屬層232之第一區塊2321及第二區塊2322，且透過該第二區塊2322電性連接至該測試銲墊23之表面231，以得本發明具有測試銲墊之矽晶圓3之第二實施例。較佳地，該晶種層26之材質係為銅系合金。最後，利用二個第一探針4測量電阻值。在本實施例中，一第一探針4接觸該測試銲墊23之表面231，另一第一探針4接觸位於該矽基材21之第二表面212之該晶種層26。
由於該第一金屬層232之該第一區塊2321與該第二區塊2322彼此電性獨立，且該第一金屬層232之第一區塊2321與該第二金屬層233不互相連接，亦即，惟有在該晶種層26接觸該第一金屬層232之第二區塊2322時，該晶種層26得電性連接至該測試銲墊23之表面231，故測量該兩點間之電阻值，即可得知該晶種層26與該測試銲墊23之第一金屬層232間之接觸面積大小是否足以涵蓋該第二區塊2322。其中，若該電阻值超過一臨界值，顯示該晶種層26未與該測試銲墊23形成一迴路，亦即，該晶種層26未接觸該測試銲墊23之第一金屬層232之第二區塊2322，其良率較差。若該電阻值低於一臨界值，顯示該晶種層26與該測試銲墊23形成一迴路，亦即，該晶種層26接觸該測試銲墊23之第一金屬層232之第二區塊2322，其良率較佳。進而得以判定該穿孔25是否合格以及是否需要進行後續製程，而達到提升產品良率之功效。
參考圖7，顯示本發明具有測試銲墊之矽晶圓之測試方法之第二實施例之示意圖。本實施例之測試方法與該第一實施例之測試方法(圖3至圖6)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例之不同處在於該矽晶圓5之測試銲墊23之數量及該等第一探針4之位置。該矽晶圓5係為本發明具有測試銲墊之矽晶圓之第三實施例，該矽晶圓5具有至少二個測試銲墊23，且該等第一探針4係分別接觸該等測試銲墊23之表面231。
參考圖8，顯示本發明具有測試銲墊之矽晶圓之測試方法之第三實施例之示意圖。本實施例之測試方法與該第一實施例之測試方法(圖3至圖6)大致相同，其中相同之元件賦予相同之編號。在本實施例中，該矽晶圓之測試銲墊23係為複數個。此外，該測試方法更包括下列步驟。
首先，依測量所得之電阻值，確認該晶種層26接觸該第一金屬層232之第二區塊2322。接著，形成一導電層27於該晶種層26上。較佳地，該導電層27之材質係為銅。接著，先移除(例如：研磨)位於該矽基材21之第二表面212之晶種層26及導電層27，再從該矽基材21之第二表面212移除部分該矽基材21，以形成至少一溝槽28，該溝槽28係圍繞該晶種層26，以得本發明具有測試銲墊之矽晶圓6之第四實施例。在本實施例中，該溝槽28係利用蝕刻方法形成。然而，在其他應用中，更包括一形成一絕緣材於該溝槽28內之步驟。
最後，利用二個第二探針7測量電阻值。在本實施例中，該等第二探針7係分別接觸該等測試銲墊23之表面231。
由於該矽基材21之材質為矽，屬於半導體材質，其透過該晶種層26電性連接至該等銲墊23，只有在該溝槽28完全貫穿該矽基材21時，該等銲墊23之間才會形成斷路。若該電阻值超過一臨界值，顯示該等銲墊23間係為斷路，亦即，該溝槽28完全貫穿該矽基材21，其良率較佳。若該電阻值低於一臨界值，顯示該等銲墊23間形成一迴路，亦即，該溝槽28並未貫穿該矽基材21，其良率較差。因此測量該等銲墊23間之電阻值，即可得知該溝槽28是否完全貫穿該矽基材21。進而得以判定該溝槽28是否合格以及是否需要進行後續製程，而達到提升產品良率之功效。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．第一種習知矽晶圓
1A．．．第二種習知矽晶圓
2．．．本發明具有測試銲墊之矽晶圓之第一實施例
3．．．本發明具有測試銲墊之矽晶圓之第二實施例
4．．．第一探針
5．．．本發明具有測試銲墊之矽晶圓之第三實施例
6．．．本發明具有測試銲墊之矽晶圓之第四實施例
7．．．第二探針
11．．．矽基材
12．．．絕緣層
13．．．銲墊
14．．．介電層
15．．．穿孔
16．．．晶種層
17．．．導電層
18．．．溝槽
19．．．穿導孔
21．．．矽基材
22．．．絕緣層
23．．．測試銲墊
24．．．介電層
25．．．穿孔
26．．．晶種層
27．．．導電層
28．．．溝槽
131．．．表面
211．．．第一表面
212．．．第二表面
230．．．第四內連結金屬
231．．．表面
232．．．第一金屬層
233．．．第二金屬層
234．．．第一內連結金屬
235．．．第三金屬層
236．．．第二內連結金屬
237．．．第四金屬層
238．．．第三內連結金屬
239．．．第五金屬層
2321．．．第一區塊
2322．．．第二區塊
23221．．．子區塊
圖1顯示第一種習知矽晶圓之剖面示意圖；
圖2顯示第二種習知矽晶圓之剖面示意圖；
圖3至圖6顯示本發明具有測試銲墊之矽晶圓之測試方法之第一實施例之示意圖；
圖7顯示本發明具有測試銲墊之矽晶圓之測試方法之第二實施例之示意圖；及
圖8顯示本發明具有測試銲墊之矽晶圓之測試方法之第三實施例之示意圖。
2．．．本發明具有測試銲墊之矽晶圓之第一實施例
21．．．矽基材
22．．．絕緣層
23．．．測試銲墊
24．．．介電層
211．．．第一表面
212．．．第二表面
230．．．第四內連結金屬
231．．．表面
232．．．第一金屬層
233．．．第二金屬層
234．．．第一內連結金屬
235．．．第三金屬層
236．．．第二內連結金屬
237．．．第四金屬層
238．．．第三內連結金屬
239．．．第五金屬層
2321．．．第一區塊
2322．．．第二區塊
23221．．．子區塊

Claims (18)

  1. 一種具有測試銲墊之矽晶圓，包括：一矽基材，具有一第一表面及一第二表面；一絕緣層，位於該矽基材之第一表面；至少一測試銲墊，位於該絕緣層上，具有一表面，該測試銲墊包括：一第一金屬層，位於該絕緣層上，該第一金屬層具有一第一區塊及一第二區塊，該第一區塊與該第二區塊彼此電性獨立；一第二金屬層，位於該第一金屬層上方；及至少一第一內連結金屬，連接該第一金屬層之第二區塊及該第二金屬層；及一介電層，位於該絕緣層上，且顯露該測試銲墊之表面；至少一穿孔，貫穿該矽基材及該絕緣層，且顯露部分該第一金屬層；及至少一晶種層，位於該穿孔之孔壁及該矽基材之第二表面，該晶種層接觸該第一金屬層之第一區塊及第二區塊，且透過該第二區塊電性連接至該測試銲墊之表面。
  2. 如請求項1之矽晶圓，其中該第一金屬層之第二區塊係環繞該第一區塊，且該第二區塊為環狀。
  3. 如請求項1之矽晶圓，其中該第一金屬層之第二區塊係圍繞該第一區塊，且該第二區塊具有複數個子區塊。
  4. 如請求項1之矽晶圓，其中該測試銲墊更包括一第三金 屬層、至少一第二內連結金屬、一第四金屬層、至少一第三內連結金屬、一第五金屬層及至少一第四內連結金屬，該第三金屬層位於該第二金屬層上方，該第二內連結金屬連接該第二金屬層及該第三金屬層，該第四金屬層位於該第三金屬層上方，該第三內連結金屬連接該第三金屬層及該第四金屬層，該第五金屬層位於該第四金屬層上方，該第四內連結金屬連接該第四金屬層及該第五金屬層。
  5. 如請求項1之矽晶圓，更包括至少一導電層及至少一溝槽，該導電層位於該晶種層上，該溝槽係圍繞該晶種層。
  6. 如請求項5之矽晶圓，更包括一絕緣材，位於該溝槽內。
  7. 一種具有測試銲墊之矽晶圓之測試方法，包括：(a)提供一矽晶圓，該矽晶圓包括一矽基材、一絕緣層、至少一測試銲墊及一介電層，該矽基材具有一第一表面及一第二表面，該絕緣層位於該矽基材之第一表面，該測試銲墊位於該絕緣層上，具有一表面，該測試銲墊包括一第一金屬層、一第二金屬層及至少一第一內連結金屬，該第一金屬層位於該絕緣層上，該第一金屬層具有一第一區塊及一第二區塊，該第一區塊及該第二區塊彼此電性獨立，該第二金屬層位於該第一金屬層上方，該第一內連結金屬連接該第一金屬層之第二區塊及該第二金屬層， 該介電層位於該絕緣層上，且顯露該測試銲墊之表面；(b)從該矽基材之第二表面移除部分該矽基材及部分該絕緣層，以形成至少一穿孔，且顯露部分該第一金屬層；(c)形成至少一晶種層於該穿孔之孔壁及該矽基材之第二表面；及(d)利用二第一探針測量電阻值。
  8. 如請求項7之方法，其中該步驟(a)中，該測試銲墊更包括一第三金屬層、至少一第二內連結金屬、一第四金屬層、至少一第三內連結金屬、一第五金屬層及至少一第四內連結金屬，該第三金屬層位於該第二金屬層上方，該第二內連結金屬連接該第二金屬層及該第三金屬層，該第四金屬層位於該第三金屬層上方，該第三內連結金屬連接該第三金屬層及該第四金屬層，該第五金屬層位於該第四金屬層上方，該第四內連結金屬連接該第四金屬層及該第五金屬層。
  9. 如請求項7之方法，其中該步驟(a)中，該測試銲墊係為複數個。
  10. 如請求項7之方法，其中該步驟(d)中，一第一探針接觸該測試銲墊之表面，另一第一探針接觸位於該矽基材之第二表面之晶種層。
  11. 如請求項9之方法，其中該步驟(d)中，該等第一探針係分別接觸該等測試銲墊之表面。
  12. 如請求項9之方法，其中該步驟(d)之後包括：(e)依測量所得之電阻值，確認該晶種層接觸該第一金屬層之第二區塊；(f)從該矽基材之第二表面移除部分該矽基材，以形成至少一溝槽，該溝槽係圍繞該晶種層；及(g)利用二第二探針測量電阻值。
  13. 如請求項12之方法，其中該步驟(e)後，更包括一形成一導電層於該晶種層上之步驟。
  14. 如請求項12之方法，其中該步驟(e)後，更包括一移除位於該矽基材之第二表面之部分該晶種層之步驟。
  15. 如請求項13之方法，其中該步驟(e)後，更包括一移除位於該矽基材之第二表面之部分該導電層之步驟。
  16. 如請求項12之方法，其中該步驟(f)中，該溝槽係利用蝕刻方法形成。
  17. 如請求項12之方法，其中該步驟(f)後，更包括一形成一絕緣材於溝槽內之步驟。
  18. 如請求項12之方法，其中該步驟(g)中，該等第二探針係分別接觸該等測試銲墊之表面。
TW098114521A 2009-04-30 2009-04-30 具有測試銲墊之矽晶圓及其測試方法 TWI394221B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098114521A TWI394221B (zh) 2009-04-30 2009-04-30 具有測試銲墊之矽晶圓及其測試方法
US12/726,812 US8502223B2 (en) 2009-04-30 2010-03-18 Silicon wafer having testing pad(s) and method for testing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098114521A TWI394221B (zh) 2009-04-30 2009-04-30 具有測試銲墊之矽晶圓及其測試方法

Publications (2)

Publication Number Publication Date
TW201039396A TW201039396A (en) 2010-11-01
TWI394221B true TWI394221B (zh) 2013-04-21

Family

ID=43029730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098114521A TWI394221B (zh) 2009-04-30 2009-04-30 具有測試銲墊之矽晶圓及其測試方法

Country Status (2)

Country Link
US (1) US8502223B2 (zh)
TW (1) TWI394221B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392069B (zh) 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) * 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
CN113284815B (zh) * 2020-02-19 2024-09-03 华邦电子股份有限公司 半导体装置及针痕偏移检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423352A (en) * 2003-04-18 2004-11-01 Phoenix Prec Technology Corp Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
TW200826216A (en) * 2006-12-06 2008-06-16 Taiwan Semiconductor Mfg Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
CN100468713C (zh) 2006-05-15 2009-03-11 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN100580918C (zh) 2008-03-05 2010-01-13 日月光半导体制造股份有限公司 可降低封装应力的封装构造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423352A (en) * 2003-04-18 2004-11-01 Phoenix Prec Technology Corp Method for plating metal layer over isolated pads on substrate for semiconductor package substrate
TW200826216A (en) * 2006-12-06 2008-06-16 Taiwan Semiconductor Mfg Semiconductor device

Also Published As

Publication number Publication date
TW201039396A (en) 2010-11-01
US20100276690A1 (en) 2010-11-04
US8502223B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
TWI394221B (zh) 具有測試銲墊之矽晶圓及其測試方法
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
TWI499021B (zh) 半導體元件及其製造方法
JP4873517B2 (ja) 半導体装置及びその製造方法
TW424145B (en) Robust, small scale electrical contactor
CN110021533A (zh) 制造半导体装置的方法
JP5721742B2 (ja) ウェハ構造の電気的結合
JP3757971B2 (ja) 半導体装置の製造方法
TW201436123A (zh) 半導體晶圓、半導體製程及半導體封裝
TWI316741B (en) Method for forming an integrated cricuit, method for forming a bonding pad in an integrated circuit and an integrated circuit structure
US8922234B2 (en) Probe card and method for manufacturing probe card
JP2010205921A (ja) 半導体装置および半導体装置の製造方法
US7005388B1 (en) Method of forming through-the-wafer metal interconnect structures
KR100703043B1 (ko) 검사용 프로브 기판 및 그 제조 방법
TW201133735A (en) Connection pad structure for an electronic component
TWI527189B (zh) 半導體基板及其製法
TWI512923B (zh) 中介板及其製法
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
US20230034412A1 (en) Wafer structure and manufacturing method thereof
JP5414219B2 (ja) ウエハレベルｃｓｐにおける絶縁性テスト方法及びこれに用いるｔｅｇパターン
WO2010038433A1 (ja) プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP2015002234A (ja) 半導体装置及びその製造方法
KR101273970B1 (ko) 프로브의 탐침 및 프로브의 제조방법
JP7011665B2 (ja) ウェハ接合のための犠牲アライメントリング及び自己はんだ付けビア
JP2005311117A (ja) 半導体装置及びその製造方法