JP5609144B2 - 半導体装置および貫通電極のテスト方法 - Google Patents

半導体装置および貫通電極のテスト方法 Download PDF

Info

Publication number
JP5609144B2
JP5609144B2 JP2010035350A JP2010035350A JP5609144B2 JP 5609144 B2 JP5609144 B2 JP 5609144B2 JP 2010035350 A JP2010035350 A JP 2010035350A JP 2010035350 A JP2010035350 A JP 2010035350A JP 5609144 B2 JP5609144 B2 JP 5609144B2
Authority
JP
Japan
Prior art keywords
electrode
test
test pad
electrodes
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010035350A
Other languages
English (en)
Other versions
JP2011171607A (ja
Inventor
出羽 光明
光明 出羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010035350A priority Critical patent/JP5609144B2/ja
Priority to US12/926,879 priority patent/US8691601B2/en
Priority to CN2011100375579A priority patent/CN102169870A/zh
Publication of JP2011171607A publication Critical patent/JP2011171607A/ja
Application granted granted Critical
Publication of JP5609144B2 publication Critical patent/JP5609144B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • H01L2224/02313Subtractive methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02372Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05569Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1416Random layout, i.e. layout with no symmetry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06596Structural arrangements for testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、一方主面(例えば表面)側に集積回路が形成され、これと半導体基板を挟んで反対側の他方主面(例えば裏面)側にバンプ電極が形成され、バンプ電極と集積回路を電気接続する貫通電極が半導体基板を厚さ方向に貫いて形成される半導体装置に関する。また、本発明は、このような貫通電極の両端の接続状態を電気的にテストする貫通電極のテスト方法に関する。
それぞれ集積回路が形成された半導体基板を複数積層させる3次元集積化技術が知られる。この技術の進展は、マイクロバンプと呼ばれる接触押圧型の微細突出電極の技術開発、半導体の厚さ方向を貫く貫通電極の形成技術、さらには半導体の薄層化やハンドリングの技術等の進展に負うところが大きい。
一般に、3次元集積回路は表面側に集積回路が形成され、貫通電極に接続する裏面側のバンプ電極を形成したチップを、マザーの半導体基板に重ねていく。そのとき基板間のバンプ電極とパッド、バンプ電極同士の基板間接続については、例えばバウンダリスキャン方式のテスト回路を実装して行うことが知られる。
積層される個々のチップ状態、あるいは、ウェハ状態で貫通電極の出来具合をテストする必要がある。つまり、外部接続に用いられるバンプ電極と貫通電極の基板内部側の導通チェックが必要となる。
貫通電極のショート性不良については、通常の表面ウェハテストによって当該不良の検出を可能とする回路の発明提案が既になされている(例えば、特許文献1参照)。
特開2008−96312号公報
しかしながら、上記特許文献1の技術で検出できるのは貫通電極のショート性不良のみであり、この貫通電極部のオープン性不良のテストをパッケージ組立前に行うことができない。
その結果、この部分の不良がわかるのは組立完成後のファイナルテスト時であり、複数のウェハや組立部材等を含んだ大きな工数や原材料のロスが、製造コストに占める割合が大きいものであった。
本発明は、貫通電極のショート不良およびオープン不良をチップまたはウェハ状態で検出可能な構成を有する半導体装置を提供するものである。また、本発明は、かかる検出のための貫通電極のテスト方法を提案するものである。
本発明に関わる半導体装置は、半導体基板と、前記半導体基板の第1主面側に形成された集積回路と、前記半導体基板の第1主面側に形成され、前記集積回路の良否をテストするための複数の第1テストパッド電極と、前記半導体基板の第1主面と第2主面との間を貫通して一端が前記集積回路と電気的に接続された複数の貫通電極と、前記半導体基板の第2主面側に形成され、それぞれが、対応する貫通電極の他端と電気的に接続された複数のバンプ電極と、前記半導体基板の前記第2主面側に形成され、それぞれが、対応する貫通電極とバンプ電極に電気的に接続され、前記複数の第1テストパッド電極を用いたテストにより良品と判断された集積回路に対し、貫通電極を介してテストを行うことによって、当該貫通電極の接続状態をテストするための複数の第2テストパッド電極と、を有する。
以上の構成によれば、以下の理由から貫通電極のオープン不良の検出が可能となる。
貫通電極は、その名の通り半導体基板を厚さ方向に貫くものであるが、その使用形態としては、集積回路の端子を、それが形成された基板面と反対の側(いわゆる裏面側)に引き出すためのものである。あるいは、TSV(スルーシリコンビア)と呼ばれ、電源電圧や他の電圧を上層チップに送るための貫通電極もある。そのうち、数的に多いのが半導体集積回路の端子を裏面から取り出すための貫通電極である。
本発明では、このような貫通電極と集積回路との基板内接続、あるいは、バンプ電極側での基板内接続の良否を調べるときに、裏面(第2主面側)にテストパッド電極が配置されている。よって、半導体集積回路を形成して基板裏面から貫通電極を形成した後で貫通電極のテストが行える。このときこの経路に電流を流して、あるいは、電圧を印加して導通チェックを行う。
本発明によれば、貫通電極のショート不良およびオープン不良をチップまたはウェハ状態で検出可能な構成を有する半導体装置を提供することができる。また、かかる検出のための貫通電極のテスト方法を提案することができる。
本発明の実施形態に関わる半導体装置の概念的な断面及び平面図である。 比較例として、裏面用テストパッドを具備しない通常の半導体装置の裏面側断面及び裏面図である。 断面で示す工程フロー図である。 テストを含む実装工程のフローを、適宜断面を含めて示す図である。 比較例の実装工程のフローを、適宜断面を含めて示す図である。
本発明の実施形態を、図面を参照して以下の順で説明する。
1.電極位置を示す平面および断面の半導体装置構造。
2.形成方法の例。
3.テストを含む実装工程。
<1.電極位置を示す平面および断面の半導体装置構造>
図1は、本発明の実施形態に関わる半導体装置の概念的な断面及び平面図である。
図1に示すように、“半導体基板”としてのシリコン基板1の第1主面側(いわゆる表面側)に集積回路2が形成されている。この一方面側とは、図1では下方側である。
マイクロバンプ用の貫通電極は、その形成密度を比較的小さくする必要から余り大きな径とできない。よって、形成するシリコン基板1の厚さをある程度薄くする必要がある。
そのため、表面(図の下面)側に集積回路2を形成した後、表面にサポート材として例えば支持基板100が貼られている。図1は、支持基板100をひっくり返してシリコン基板1の他方面(裏面)を上方に位置させたときの断面図と裏面平面図である。
シリコン基板1をおおよそ厚さ方向に貫く貫通電極3が形成されている。貫通電極3の下面が集積回路2の所定の内部配線と接触し、電気的接続が取られている。
一方、貫通電極3の上面に接するようにシリコン基板1の裏面に電極接続配線4が形成されている。この電極接続配線4は、裏面側からのウェハプロセスにおける配線形成技術で形成される。
電極接続配線4の上面側の多くの領域とシリコン基板1の裏面が絶縁膜5(または樹脂層)で被膜されている。
絶縁膜5はマイクロバンプ(μBump)電極10の形成箇所と、テストパッド電極の形成箇所が開口している。マイクロバンプ電極10は、本発明の“バンプ電極”の一形態である。
本電極構造は、マイクロバンプ電極10とテストパッド電極11とがシリコン基板1(半導体基板)の同じ面側(第2主面側)に存在するという特徴がある。
同じ面側にあればマイクロバンプ電極10とテストパッド電極11との相対位置関係は、図示のものには限らず任意である。
例えば、矩形の1つの絶縁膜開口の一方端にマイクロバンプ電極10が形成され他方端側の開口領域をテストプローブの接触が可能な広さとしてテストパッド電極11に用いることもできる。
また、プローブの押当によるダメージが入りにくいのであれば、貫通電極3が下面で接触する箇所の上面を含む箇所にテストパッド電極11の位置を規定してもよい。
さらに、図1ではマイクロバンプ電極10が形成された状態を示すが、テスト自体は貫通電極3の導通テスト(オープン、ショート不良のテスト)であるため、このテストをマイクロバンプ電極10の形成前に行うこともできる。その場合、マイクロバンプ電極10の形成箇所を含むようにテストパッド電極11の開口を形成してよい。
但し、プローブ押当による面あれを嫌うのであれば、テストパッドはマイクロバンプ電極10の形成位置とは重ならないようにしてもよい。この場合、図1と違ってマイクロバンプ電極10の形成前であるから、マイクロバンプ電極10のすぐ横でテストの針立て(プロービング)をしても構わない。
また、電極接続配線4を覆う絶縁膜5の開口でテストパッド電極11の範囲を規定する必要もない。絶縁膜5がテストプローブの接触に必要な箇所をもっていれば、マイクロバンプでは、そのような広い箇所は裏面配線にないのが普通であるから、そのような広い面積箇所をもってテストパッド領域とみなしてよい。
また、図1の平面視では貫通電極3の接続箇所とマイクロバンプ電極10とテストパッド電極11が横並びであるが、これも任意である。
図1の実施例では、裏面に現れた貫通電極3にメタル層(電極接続配線4)を配置し、別のウェハもしくは基板に導電的に接続するマイクロバンプ電極10の位置とは別の個所に裏面からテストするための専用のテストパッドを具備している。
実際の裏面ウェハテストは、シリコン基板1の表面のサポート材(支持基板100)を貼り付けたままで行う必要がある。
図2に、比較例として、裏面用テストパッドを具備しない通常の半導体装置の裏面側の断面及び平面図を示す。
通常の裏面メタルは、貫通電極3とマイクロバンプ電極10の位置をずらすためだけに用いられるため、図1のような広い箇所(本発明が非適用な場合は無駄な領域となるメタル部分)は形成しない。このことから、電極接続配線4の大きさや平面形状で本発明の適用と非適用が峻別できる。
また、両図を比較すると、従来の裏面メタル層の長さを延長し、かつ、裏面層間絶縁膜をエッチング加工してパッド部を露出するという工程を追加すれば、図1のテストパッド電極11が形成できる。
このように大きな製造コストの増加なしに本発明の電極構造が形成可能である。
なお、図1の構造は、マイクロバンプ電極10ごとに設けてもよいし、多数存在するマイクロバンプ電極10に対し、所定の割合で設けてもよい。所定の割合で設ける場合、エリア的に偏らないように規則的(例えばx方向とy方向に周期的)に設けることが望ましい。但し、集積回路2の端子位置との関係で、集積回路2を介して電気的な導通が可能なマイクロバンプ電極10は、周期的にならない場合も多く、その場合、図1の構造の配置において周期性が崩れてもよい。また、電極接続配線4の形状も同一である必要がない。マイクロバンプ電極10の配置密度が高い箇所では、例えば周囲のマイクロバンプ電極10のみ、図1の構造としてもよいし、マイクロバンプ電極10の間を縫う細い配線部分が電極接続配線4の途中にあってもよい。
<2.形成方法の例>
図3は、断面で示す工程フロー図である。フロー図には、裏面貫通電極付近の拡大図が用いられている。
まず、図3(a)は、貫通電極3が裏面に現れるところまで形成された状態を示す。シリコン基板1に深い孔を表面加工時に形成し、その内部に薄い絶縁膜を被膜し、内部を導電材料で埋め込む。図3(a)は、支持基板100で支持された状態で裏面から基板をCMP等で削ってこのプラグの底を頭出しした状態を示す。裏面全域にも薄い絶縁膜が被膜しされているために貫通電極3の上面だけが露出している。これより前段階の工程フローは図示を省略している。
次に示す図3(b)は、パッド用メタル配線層(電極接続配線4となる層)を積層した状態である。
次の図3(c)は、貫通電極3からマイクロバンプ電極10の接続部、テストパッド電極11となるテストパッド部を形成するようにパッド用メタル配線を加工し、図1の電極接続配線4を形成した状態を示す。
図3(d)では、その上に絶縁膜5を成膜し、続く図3(e)ではレジストを塗布し露光及びRIE加工をして、マイクロバンプ電極10とテストパッド部(テストパッド電極11)の箇所で、絶縁膜5を開口した状態を示す。
最後の図3(f)では、マイクロバンプ電極10の開口部のみ開口するレジスト等を用いることにより、マイクロバンプ電極10を形成し、バンプ電極をリフローにより形成した後の状態を示す。
実際の裏面ウェハテストは、マイクロバンプ電極10の形成前でも形成後でも可能である。ただし、マイクロバンプ電極10の形成後にテストを行う場合は、マイクロバンプ電極10に欠陥が生じないようウェハの取扱にかなり注意が必要である。
さらに、裏面ウェハテストの際、表面に付着しているサポート材(支持基板100)は、その厚さが薄膜化するシリコン基板の削り厚さと同程度であることが望ましい。これにより、使用するテスタのプローブ先端の高さ調整を不要とすることができる。
なお、上記裏面テストパッド(テストパッド電極11を含む電極接続配線4)のパターンは、表面テストパッドのパターンと同じであることが望ましい。つまり、半導体基板を挟んで表裏面(第1および第2の主面)に同数のテストパッド電極が配置され、望ましくは、そのテストパッド電極の形状と位置が表裏面で同じである。ここで表面テストパッドは、ウェハ状態での回路テストやプロセスチェック等に用いられ、通常、存在するパッド電極である。
このように裏面のテストパッド電極11の数(および位置、さらには大きさ)を、表面の他のテストで用いられるテストパッド電極と合わせるのは、表面と裏面とも共通のプローブカードを使用可能とするためである。プローブカードは調整コスト等が高く高価であり、消耗するため、このように表裏面でプローブカードを共通化できることは大きなコスト削減につながる。
なお、チップ内位置を表裏面で合わせるのは、テストパッド電極11だけでよく、電極接続配線4の形状までまったく同一とする必要はない。
テストパッド電極11の位置を合わせることを優先した場合に、テストに用いられることがない裏面と表面の片側だけにしか用いられないテストパッド電極11(ダミー電極)が発生することは許される。このようなテストパッド電極11は、使用しないテストから見ると無駄なダミーパッドである。ただし、テストパッド電極11を仮になくしても、そこは元々配線がない場所であるため無駄が生じているとは言えない。さらに、テストパッド電極11は、一括プロセスで形成されるため製造コスト増も発生しない。むしろ、上記したプローブカードの経費削減効果が大きく全体としては大幅なコスト削減ができる。
また、表面と裏面のテストパッドを形成するマスクを共通化できれば、さらにコスト削減可能となる。
さらに、特に図示しないが、裏面ウェハテストを行う際に、テスト用アライメントマークが必要であり、これをマスク作成時に組み込んでおくようにしてもよい。
なお、半導体基板に複数の貫通電極が設けられている場合、その全ての貫通電極が、その両端に少なくとも1つのテストパッドが接続されていることが望ましい。
<3.テストを含む実装工程>
図4にテストを含む実装工程のフローを、適宜断面を含めた図により示す。
図4(A)は、ウェハ完成後の断面を示す。この図では上面が表面側(第1主面側)であり、その表面側に集積回路が形成され、集積回路の下(裏面)側に基板ボディ領域が存在する。ウェハプロセス途中では簡単なDCテストやプロセスチェックを行うが、その工程は図示を省略している。
図4(B)で、ウェハテスト(回路テスト)を行い、合格すれば次の裏面プロセスに移るが、不合格ならウェハごと破棄される。ここである程度の歩留まり低下(Y−loss)が発生する。
図4(C)のウェハ裏面加工は電極接続配線4またはマイクロバンプ電極10の形成までの工程である。そのことは前述したので詳しい内容は省略するが、ここで潜在的に貫通電極3の接続不良が発生する可能性がある。破線の丸で囲む箇所が、例えばそのような不良箇所である。
図4(D)は、本発明の適用によって初めて導入可能となる裏面からの針立て(プローブ)テストを含むフロー図である。このテストでは、図1等に示すテストパッド電極11に対してテスタプローブを、プローブカードを用いて接触させ、貫通電極3のショート不良テストと接続不良テスト(オープン不良テスト)が同時にテストできる。ここでは、複数のテストパッド電極11間で電流を流したときに流れるかどうかのOK/NGテスト(良/不良の判別)以外に、一定電流を流すときの抵抗値増大等のテストも可能であるし、場合によっては良品の貫通電極3を通して回路動作のテストも可能となる。
但し、全ての貫通電極3に対して接続不良が検出できるとは限らない。ここでのテストは基本的に集積回路2を介したテストであるため、非動作時の回路でも電気的に導通チェックができる回路内経路を含む貫通電極3同士のテストとなる。あるいは、電極接続配線4に複数の貫通電極3が接続されていれば、電極接続配線4を通したテストも可能である。その場合、集積回路2と貫通電極3の接続不良は検出できない。
次の図4(E)では、テスト合格のウェハがテストパッド電極11と分離され、ダイシングされた後、図4(F)で3次元積層され、その後、組立品としての最終テスト(図4(G))を経て出荷される。
このように図示しただけでも3回のテストがあるが、図4(B)のウェハテストはウェハプロセスの完成度が高ければ、通常大きな歩留まり低下要因はない。
一方、図4(D)の発明によって導入可能となるテストを行わないと(図5参照)、製造コストが跳ね上がる自体の可能性もゼロではない。このことについては、次に、比較例を示して説明する。
<4.比較例>
図5では、図4(D)が存在しない。図2のようにテストパッド電極11を有しないと裏面テストは不可能である。
図5(B)のウェハテストからのファイナルテスト(図5(G))まで接続不良は顕在化しないで最終形状まで組み立てられる。その場合、たった1つの接続不良があるだけで、図5(F)に示す完成品が破棄され、大きな歩留まり低下が発生する可能性がある(図5(G))。
本発明では、組み立てより前に、貫通電極3の接続不良が検出でき、しかも、ショート不良だけでなくオープン不良が検出できる。
よって、このテスト情報はウェハ面内分布等の情報が抽出でき、その情報が歩留まり改善に寄与し、なによりも製造コスト(原材料および人的コスト)の大幅な上昇を防止することが可能となる。
以上のテスト方法を含む製造過程をまとめると、以下の如くである。
(1)半導体基板1の第1主面側に集積回路2を形成し回路テスト(ウェハテスト)を行う。
(2)その後、当該第1主面側に支持基板100を貼って第2主面側から半導体基板1に前記集積回路2と電気的に接続される複数の貫通電極3を形成する。
(3)各貫通電極3に電極接続配線4を介して電気的に接続されるテストパッド電極11を前記第2主面側に複数形成する。
(4)この状態で貫通電極のテストを行う。具体的には、形成した複数のテストパッド電極間を、テスタプローブと接触させて電極間配線、貫通電極、集積回路、他の貫通電極、他の電極間配線を経由した経路に電流を流す。これにより、通電極と集積回路、および、貫通電極と電極間配線の導通テストが可能となる。
なお、特に(4)の経路に電流を流す必要があるため、テスト可能な貫通電極3にある程度の制約がある。但し、本実施形態に関わる貫通電極と裏面テストパッドの構造は、いままで全くできなかったテストを可能とするものである。したがって、その歩留まり改善やコスト削減に与える効果は大きい。
なお、以上の記載では図4(D)に示す貫通電極のテストをウェハ状態で行うとしたが、ハンドリング性に支障がなければチップ状態で貫通電極のテストを行ってもよい。
1…シリコン基板、2…集積回路、3…貫通電極、4…電極接続配線、5…絶縁膜、10…マイクロバンプ電極、11…テストパッド電極、100…支持基板。

Claims (9)

  1. 半導体基板と、
    前記半導体基板の第1主面側に形成された集積回路と、
    前記半導体基板の第1主面側に形成され、前記集積回路の良否をテストするための複数の第1テストパッド電極と、
    前記半導体基板の第1主面と第2主面との間を貫通して一端が前記集積回路と電気的に接続された複数の貫通電極と、
    前記半導体基板の第2主面側に形成され、それぞれが、対応する貫通電極の他端と電気的に接続された複数のバンプ電極と、
    前記半導体基板の第2主面側に形成され、それぞれが、対応する貫通電極とバンプ電極電気的に接続され、前記複数の第1テストパッド電極を用いたテストにより良品と判断された集積回路に対し、貫通電極を介してテストを行うことによって、当該貫通電極の接続状態をテストするための複数の第2テストパッド電極と、
    を有する半導体装置。
  2. 前記第1主面側からみた前記複数の第1テストパッド電極の数および位置が、前記第2主面側からみた前記複数の第2テストパッド電極の数および位置と同じである、
    請求項1記載の半導体装置。
  3. 互いに電気的に接続された前記バンプ電極と前記第2テストパッド電極は、前記第2主面側からみて異なる位置に配置されている
    請求項1または2に記載の半導体装置。
  4. 前記複数の貫通電極の各々と電気的接続がとられる複数の電極接続配線を有し、
    前記複数の電極接続配線の各々は、前記貫通電極と接続された面と厚さ方向に対向する他面に前記バンプ電極と前記第2テストパッド電極が形成されている
    請求項1または2に記載の半導体装置。
  5. 互いに電気的に接続された前記バンプ電極と前記第2テストパッド電極は、前記電極接続配線の前記他面において異なる位置に形成されている
    請求項に記載の半導体装置。
  6. 前記電極接続配線は前記第2テストパッド電極より幅が広い配線層であり、
    前記第2テストパッド電極は、前記電極接続配線の一部を開口する保護膜の開口によって大きさが規定されている
    請求項に記載の半導体装置。
  7. 前記半導体基板の第1主面側の複数の第1テストパッド電極は、その一部の第1テストパッド電極が前記集積回路に接続されないためテストには使用されないダミー電極である
    請求項1から6の何れか一項に記載の半導体装置。
  8. 半導体基板の第1主面側に集積回路と、当該集積回路に接続された複数の第1テストパッド電極とを形成する工程と、
    前記複数の第1テストパッド電極から前記集積回路の良否をテストする第1のテスト工程と、
    前記半導体基板の第1主面側に支持基板を貼って第2主面側から前記半導体基板に前記集積回路と電気的に接続される複数の貫通電極を形成する工程と
    各貫通電極に電極接続配線を介して電気的に接続される複数の第2テストパッド電極を前記半導体基板の第2主面側に形成する工程と
    前記第1のテスト工程で前記複数の第1テストパッド電極を用いたテストにより良品と判断された集積回路に対し、前記複数の第2テストパッド電極から複数の貫通電極を介してテストを行うことによって、当該複数の貫通電極の接続状態をテストする第2のテスト工程と、
    を有する貫通電極のテスト方法。
  9. 前記複数の第1テストパッド電極と前記複数の第2テストパッド電極を、前記第1主面側からみた前記複数の第1テストパッド電極の数および位置が前記第2主面側からみた前記複数の第2テストパッド電極の数および位置と同じになるように形成し、
    前記第1のテスト工程と前記第2のテスト工程では、同じプローブカードを用いてテストを行う、
    請求項8に記載の貫通電極のテスト方法。
JP2010035350A 2010-02-19 2010-02-19 半導体装置および貫通電極のテスト方法 Expired - Fee Related JP5609144B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010035350A JP5609144B2 (ja) 2010-02-19 2010-02-19 半導体装置および貫通電極のテスト方法
US12/926,879 US8691601B2 (en) 2010-02-19 2010-12-15 Semiconductor device and penetrating electrode testing method
CN2011100375579A CN102169870A (zh) 2010-02-19 2011-02-14 半导体装置和穿通电极测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010035350A JP5609144B2 (ja) 2010-02-19 2010-02-19 半導体装置および貫通電極のテスト方法

Publications (2)

Publication Number Publication Date
JP2011171607A JP2011171607A (ja) 2011-09-01
JP5609144B2 true JP5609144B2 (ja) 2014-10-22

Family

ID=44475752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035350A Expired - Fee Related JP5609144B2 (ja) 2010-02-19 2010-02-19 半導体装置および貫通電極のテスト方法

Country Status (3)

Country Link
US (1) US8691601B2 (ja)
JP (1) JP5609144B2 (ja)
CN (1) CN102169870A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127713B2 (en) 2019-12-20 2021-09-21 Samsung Electronics Co., Ltd. High bandwidth memories and systems including the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5424675B2 (ja) * 2008-03-18 2014-02-26 キヤノン株式会社 半導体装置の製造方法及び半導体装置
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
US9129973B2 (en) * 2011-12-07 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit probing structures and methods for probing the same
CN103187398B (zh) * 2011-12-30 2015-12-16 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
JP2014107308A (ja) * 2012-11-22 2014-06-09 Toshiba Corp 半導体装置及びその製造方法
JP5967713B2 (ja) * 2012-12-13 2016-08-10 国立研究開発法人産業技術総合研究所 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法
JP2014187185A (ja) 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
US9726691B2 (en) * 2014-01-07 2017-08-08 International Business Machines Corporation 3D chip testing through micro-C4 interface
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
CN104851875B (zh) * 2014-02-18 2019-07-23 联华电子股份有限公司 具有硅通孔的半导体结构及其制作方法和测试方法
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10444270B2 (en) 2016-03-11 2019-10-15 Samsung Electronics Co., Ltd. Systems for testing semiconductor packages
JP6233445B2 (ja) * 2016-04-26 2017-11-22 株式会社村田製作所 電子部品
JP6348626B2 (ja) * 2017-02-23 2018-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101981385B1 (ko) * 2017-04-19 2019-05-22 한양대학교 에리카산학협력단 관통 전극의 결함 측정 방법 및 장치
KR102387464B1 (ko) * 2017-10-12 2022-04-15 삼성전자주식회사 배선 회로 테스트 장치 및 방법과, 그 방법을 포함한 반도체 소자 제조방법
JP2019160866A (ja) * 2018-03-08 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10483174B1 (en) * 2018-06-25 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component and package structure having the same
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
DE102019113293B4 (de) * 2019-05-20 2024-08-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur überprüfung einer lötstelle
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
CN113097180B (zh) * 2019-12-23 2024-01-02 爱思开海力士有限公司 层叠式半导体器件及其测试方法
KR20210113492A (ko) * 2020-03-06 2021-09-16 에스케이하이닉스 주식회사 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US20220359456A1 (en) * 2021-05-10 2022-11-10 Ap Memory Technology Corporation Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
CN116794481A (zh) * 2022-03-14 2023-09-22 长鑫存储技术有限公司 硅通孔测试结构以及硅通孔短路测试方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244437A (ja) * 1993-02-17 1994-09-02 Oki Electric Ind Co Ltd 半導体ウエハ
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
TW436882B (en) * 1998-06-01 2001-05-28 Toshiba Corp Semiconductor device and method for manufacturing the same
US6872583B1 (en) * 2000-02-15 2005-03-29 Advanced Micro Devices, Inc. Test structure for high precision analysis of a semiconductor
US6468889B1 (en) * 2000-08-08 2002-10-22 Advanced Micro Devices, Inc. Backside contact for integrated circuit and method of forming same
JP2002090422A (ja) * 2000-09-13 2002-03-27 Toshiba Corp 半導体装置及びその製造方法
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6479382B1 (en) * 2001-03-08 2002-11-12 National Semiconductor Corporation Dual-sided semiconductor chip and method for forming the chip with a conductive path through the chip that connects elements on each side of the chip
JP4020367B2 (ja) * 2001-04-17 2007-12-12 株式会社ルネサステクノロジ 半導体装置の製造方法
US6534853B2 (en) * 2001-06-05 2003-03-18 Chipmos Technologies Inc. Semiconductor wafer designed to avoid probed marks while testing
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP4130158B2 (ja) * 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2005026582A (ja) * 2003-07-04 2005-01-27 Olympus Corp 半導体装置及びその半導体装置の製造方法
JP2005072489A (ja) * 2003-08-27 2005-03-17 Sharp Corp 半導体装置の製造方法および半導体装置
JP2005093486A (ja) * 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7235412B1 (en) * 2004-05-11 2007-06-26 Xilinx, Inc. Semiconductor component having test pads and method and apparatus for testing same
US7118989B2 (en) * 2004-08-20 2006-10-10 Intel Corporation Method of forming vias on a wafer stack using laser ablation
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
JP2007115922A (ja) * 2005-10-20 2007-05-10 Nec Electronics Corp 半導体装置
KR100843202B1 (ko) * 2006-09-06 2008-07-02 삼성전자주식회사 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
JP4345798B2 (ja) 2006-10-12 2009-10-14 エルピーダメモリ株式会社 積層型半導体装置及びそのテスト方法
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
JP2008171924A (ja) * 2007-01-10 2008-07-24 Sharp Corp 半導体ウェハ、テスト装置、半導体ウェハのテスト方法
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
JP2009105247A (ja) * 2007-10-24 2009-05-14 Seiko Epson Corp 半導体装置の製造方法
JP2009139273A (ja) * 2007-12-07 2009-06-25 Elpida Memory Inc 積層型半導体装置および導通テスト方法
US8310259B2 (en) * 2008-02-01 2012-11-13 International Business Machines Corporation Silicon carrier space transformer and temporary chip attach burn-in vehicle for high density connections
US7750459B2 (en) * 2008-02-01 2010-07-06 International Business Machines Corporation Integrated module for data processing system
JP5342154B2 (ja) * 2008-02-25 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7541203B1 (en) * 2008-05-13 2009-06-02 International Business Machines Corporation Conductive adhesive for thinned silicon wafers with through silicon vias
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
US7943411B2 (en) * 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8067816B2 (en) * 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8689437B2 (en) * 2009-06-24 2014-04-08 International Business Machines Corporation Method for forming integrated circuit assembly
JP2011009407A (ja) * 2009-06-25 2011-01-13 Seiko Epson Corp 半導体装置、電子部品、半導体装置の製造方法
US8451014B2 (en) * 2009-09-09 2013-05-28 Advanced Micro Devices, Inc. Die stacking, testing and packaging for yield
US8293578B2 (en) * 2010-10-26 2012-10-23 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127713B2 (en) 2019-12-20 2021-09-21 Samsung Electronics Co., Ltd. High bandwidth memories and systems including the same

Also Published As

Publication number Publication date
CN102169870A (zh) 2011-08-31
US8691601B2 (en) 2014-04-08
US20110204357A1 (en) 2011-08-25
JP2011171607A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
US11289438B2 (en) Die-to-wafer bonding structure and semiconductor package using the same
US8941108B2 (en) Method to perform electrical testing and assembly of electronic devices
US20170336440A1 (en) 3d chip testing through micro-c4 interface
US8378346B2 (en) Circuit architecture for the parallel supplying during electric or electromagnetic testing of a plurality of electronic devices integrated on a semiconductor wafer
US20220359456A1 (en) Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
TWI667715B (zh) 具有暫時性配對犧牲接合墊之半導體晶圓、及用以使用暫時性配對犧牲接合墊測試半導體晶圓之方法
US20180286766A1 (en) Manufacturing method of semiconductor device, semiconductor device, and inspection apparatus for semiconductor device
JP6235383B2 (ja) 半導体装置の製造方法および半導体集積回路ウェハ
KR101949503B1 (ko) 적층형 반도체 장치, 그 제조 방법 및 테스트 방법
CN108269730B (zh) 半导体器件及其制备方法
US8717059B2 (en) Die having wire bond alignment sensing structures
EP2385551A1 (en) Silicon substrate wafer and test method
US20230034412A1 (en) Wafer structure and manufacturing method thereof
JP5379527B2 (ja) 半導体装置
TW201133735A (en) Connection pad structure for an electronic component
US8237450B2 (en) Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method
JP2011009407A (ja) 半導体装置、電子部品、半導体装置の製造方法
TW455978B (en) Method for testing wafers
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
US7999256B2 (en) Semiconductor device
TWI805229B (zh) 晶圓結構及其製造方法
JP5967713B2 (ja) 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法
TW201444007A (zh) 半導體結構及其測試方法
US20140332952A1 (en) Semiconductor structure and method for testing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

LAPS Cancellation because of no payment of annual fees