KR20210113492A - 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법 - Google Patents

반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법 Download PDF

Info

Publication number
KR20210113492A
KR20210113492A KR1020200028051A KR20200028051A KR20210113492A KR 20210113492 A KR20210113492 A KR 20210113492A KR 1020200028051 A KR1020200028051 A KR 1020200028051A KR 20200028051 A KR20200028051 A KR 20200028051A KR 20210113492 A KR20210113492 A KR 20210113492A
Authority
KR
South Korea
Prior art keywords
bump pad
pad
bump
pads
main
Prior art date
Application number
KR1020200028051A
Other languages
English (en)
Inventor
민복규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200028051A priority Critical patent/KR20210113492A/ko
Priority to US16/997,377 priority patent/US11769700B2/en
Priority to CN202011050182.5A priority patent/CN113437041A/zh
Publication of KR20210113492A publication Critical patent/KR20210113492A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16112—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H01L2224/17055—Bump connectors having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 개시의 일 측면에 따른 반도체 기판은, 상면과 하면을 포함한다. 상기 상면에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부가 배치된다. 상기 상면 또는 하면에 테스트 패드들이 배치된다. 상기 범프 패드부는, 상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함한다. 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 트레이스들이 구비된다. 상기 테스트 패드들은, 외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결된다.

Description

반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법{SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR PACKAGE INCLUDING THE SEMI.CONDUCTOR SUBSTRATE AND TEST METHOD OF THE SEMICONDUCTOR SUBSTRATE}
본 개시는 패드 및 이에 접합되는 구조물의 접합 상태를 판단할 수 있도록 구성되는 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법에 관한 것이다.
일반적으로, 반도체 패키지는 인쇄회로가 포함된 반도체 기판과 반도체 기판 상에 실장된 반도체 칩을 포함하도록 구성되는 반도체 패키지의 형태로 제공된다. 웨이퍼에 여러 반도체 공정을 수행하여 형성된 반도체 칩은 범프 또는 와이어와 같은 접속 수단을 통해 반도체 기판과 전기적으로 연결된다. 예컨대, 반도체 패키지의 한 유형인 플립 칩 패키지는, 반도체 칩과 패키지 기판이 대향하도록 배치되고 반도체 칩과 패키지 기판이 도전성 범프와 패드에 의해 연결된 구조를 갖는다. 이 때, 범프와 패드가 정상적으로 접합되지 않아, 반도체 칩과 패키지 기판이 전기적으로 연결되지 않으면, 반도체 패키지가 정상적으로 작동되지 않을 수 있다. 이러한 연결 불량을 확인하기 위해 엑스레이(X-ray)와 같은 다양한 비파괴 검출 수단이 이용되고 있다.
본 개시의 일 실시예는, 패드 및 상기 패드에 접합되는 구조물의 접합 상태를 판단할 수 있도록 구성되는 반도체 기판을 제공한다.
본 개시의 일 측면에 따른 반도체 기판은, 상면과 하면을 포함한다. 상기 상면에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부가 배치된다. 상기 상면 또는 하면에 테스트 패드들이 배치된다. 상기 범프 패드부는, 상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함한다. 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 트레이스들이 구비된다. 상기 테스트 패드들은, 외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결된다.
본 개시의 다른 측면에 따른 반도체 패키지는, 상면과 하면을 포함하는 반도체 기판, 상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함하는 범프 패드부, 상기 범프 패드부에 접합되는 범프, 상기 상면 또는 상기 하면에 배치되는 테스트 패드들, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 구비되는 트레이스들을 포함한다. 상기 테스트 패드들은, 외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결된다.
본 개시의 또 다른 측면에 따른 반도체 기판의 테스트 방법은, 반도체 기판을 준비하는 단계, 전기적 연결 여부를 검출하는 단계, 불량 발생 여부를 판단하는 단계를 포함한다. 상기 반도체 기판을 준비하는 단계는, 상면과 하면을 포함하는 반도체 기판으로서, 상기 상면에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부가 배치되고, 상기 상면 또는 하면에 테스트 패드들이 배치되고, 상기 범프 패드부는, 상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함하고, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 트레이스들이 구비되고, 상기 테스트 패드들은, 외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결되는, 반도체 기판을 준비하는 단계이다. 상기 전기적 연결 여부를 검출하는 단계는, 상기 테스트 패드들을 통해 상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태를 검출하는 단계이다. 상기 불량 발생 여부를 검출하는 단계는, 상기 전기적 연결 여부 검출 단계에서 검출된 상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태를 토대로 불량 발생 여부를 판단하는 단계이다.
본 개시에 제시된 실시예들에 따르면, 반도체 기판 상에 배치된 패드와 상기 패드 상에 접합되는 범프 간의 접합 불량을 효과적으로 검출할 수 있다.
또한, 본 개시에 제시된 실시예들에 따르면, 패드와 범프를 통해 본딩되는 반도체 기판과 반도체 칩의 오정렬을 효과적으로 검출할 수 있다.
도 1은 본 개시의 일 실시예에 따른 반도체 기판과 이를 테스트하는 테스트 장치의 구성의 일 예를 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 반도체 기판을 테스트하는 방법을 나타내는 흐름도이다.
도 3 내지 도 5는 도 1에 도시된 반도체 기판 및 테스트 장치를 이용한 테스트 방법의 일 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다.
도 6 내지 도 9는 도 1에 도시된 반도체 기판 및 테스트 장치를 이용한 테스트 방법의 다른 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다.
도 10은 본 개시의 일 실시예에 따른 반도체 기판과 이를 테스트하는 테스트 장치의 구성의 다른 예를 개략적으로 도시한 도면이다.
도 11 내지 도 15는 도 10에 도시된 반도체 기판 및 테스트 장치를 이용한 테스트 방법의 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다.
이하에서 사용되는 용어들은 본 명세서에 제시된 실시예들에서 기능을 고려하여 선택된 용어들이다. 그 용어의 의미는 각 기술 분야에서의 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 이하에서 사용되는 용어의 의미는 본 명세서에 구체적으로 정의된 경우 그 정의에 따르며, 구체적인 정의가 없는 경우 본 출원과 관련된 기술분야의 당업자들이 일반적으로 인식하는 의미로 해석될 수 있다. 본 명세서에 제시된 실시예들에서 "제1" 및 "제2", "상부(top)" 및 "하부(bottom)", "상면(upper surface)" 및 "하면(lower surface)", "좌측(left)"및 "우측(right)"과 같은 기재는 부재들을 구분하기 위해 사용되거나 설명의 편의를 위해 사용될 뿐, 부재 자체를 한정하거나 특정한 순서 및 방향을 의미하는 것으로 사용된 것은 아니다.
본 명세서에서, 어떤 부분이 다른 부분과 "연결(또는 접속)"되어 있다고 할 때, 이는 "직접적으로 연결(또는 접속)"되어 있는 경우 뿐 만 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결(또는 접속)"되어 있는 경우도 포함한다. 또한, 본 명세서에서, 어떤 부분이 어떤 구성요소를 "포함(또는 구비)"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 "포함(또는 구비)"할 수 있다는 것을 의미한다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략하였다.
본 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다. 동일한 참조 부호 또는 유사한 참조 부호들은 특정 도면에서 언급 또는 설명되지 않았더라도, 그 부호들은 다른 도면을 토대로 설명될 수 있다. 또한, 특정 도면에 참조 부호가 표시되지 않은 부분이 있더라도, 그 부분은 다른 도면들을 토대로 설명될 수 있다. 또한, 본 출원의 도면들에 포함된 구성요소들의 개수, 형상, 크기 및 크기의 상대적인 차이 등은 이해의 편의를 위해 설정된 것으로서, 실시예들을 제한하지 않으며 다양한 형태로 구현될 수 있다.
본 개시에서 설명되는 반도체 칩은 전자 회로가 집적된 반도체 기판이 다이 형태로 절단 가공된 형태를 포함할 수 있다. 상기 반도체 칩은 DRAM, SRAM, NAND FLASH, NOR FLASH, MRAM, ReRAM, FeRAM 또는 PcRAM과 같은 메모리(memory) 집적회로가 집적된 메모리 칩을 의미할 수 있다. 또한 상기 반도체 칩은 반도체 기판에 논리 회로가 집적된 로직(logic) 칩이나 에이직(ASIC) 칩을 의미할 수도 있다. 상기 반도체 칩은 절단 가공된 형태에 따라 반도체 다이로 명명될 수 있다.
도 1은 본 개시의 일 실시예에 따른 반도체 기판(100)과 이를 테스트하는 테스트 장치(500)의 구성의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 반도체 기판(100)은 상면(100S1)과 하면(100S2)을 구비할 수 있다. 상면(100S1)에는 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부(200)가 배치될 수 있다. 상기 소정의 전도성 구조물은 도 1에 도시된 범프(600)일 수 있다. 상면(100S1) 또는 하면(100S2)에는 테스트 패드들(300a, 300b, 300c)이 서로 이격하여 배치될 수 있다. 반도체 기판(100)에는 범프 패드부(200)가 포함하는 패드들과 테스트 패드들(300a, 300b, 300c)을 일대일로 연결하도록 트레이스들(400a, 400b, 400c)이 구비될 수 있다. 테스트 패드들(300a, 300b, 300c)은, 외부에서 입력되는 테스트 신호에 의해 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 전기적 연결 여부가 검출되도록 범프 패드부(200)가 포함하는 패드들과 각각 전기적으로 연결될 수 있다. 본 실시예에 따라, 반도체 기판(100), 범프 패드부(200), 범프(600), 테스트 패드들(300a, 300b, 300c) 및 트레이스들(400a, 400b, 400c)을 포함하는 반도체 패키지가 다양한 형태로 제공될 수 있다.
도 1을 참조하면, 범프 패드부(200)는 상면(100S1)에 배치되는 메인 범프 패드(210), 그리고, 메인 범프 패드(210)와 이격하여 상면(100S1)에 배치되는 복수개의 사이드 범프 패드들(220, 230)을 포함할 수 있다. 복수개의 사이드 범프 패드들(220, 230)은 제1 사이드 범프 패드(220)와 제2 사이드 범프 패드(230)를 포함할 수 있다. 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 동일한 형상 및 크기를 갖도록 형성될 수 있다. 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 범프 패드부(200) 및 범프 패드부(200)에 접합되는 소정의 전도성 구조물의 접합 상태를 판단하기 위해 사용될 수 있다.
제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 메인 범프 패드(210)와 함께 일렬로 배열될 수 있다. 메인 범프 패드(210)는 제1 사이드 범프 패드(220)와 제2 사이드 범프 패드(230)의 중앙에 배치될 수 있다. 또한, 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 메인 범프 패드(210)를 기준으로 서로 반대 방향으로 동일한 간격만큼 이격하여 배치될 수 있다. 즉, 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 메인 범프 패드(210)를 중심으로 하여 서로 대칭되도록 반도체 기판(100)의 상면(100S1)에 배치될 수 있다.
메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230)의 형상, 크기, 그리고 상호간의 간격 등은 다양하게 구현될 수 있다. 일 예로서, 메인 범프 패드(210)는 제1 사이드 범프 패드(220)와 제2 사이드 범프 패드(230)보다 큰 형상과 크기를 가질 수 있다. 이와 관련하여 소정의 전도성 구조물과 접합하기 위한 메인 범프 패드(210)의 접촉 면적이 다른 패드들보다 넓게 형성된 경우, 범프 패드부(200)와 소정의 전도성 구조물의 접합력이 증대될 수 있다.
도 1을 참조하면, 테스트 패드들(300a, 300b, 300c)은 반도체 기판(100)의 하면(100S2)에 배치될 수 있다. 반도체 기판(100)이 반도체 패키지 형태로 제공되는 경우, 반도체 기판(100)의 특정 영역에 테스트 패드들(300a, 300b, 300c)이 배치될 수 있다. 일 예로서, 그 특정 영역은 반도체 기판(100)의 외곽 영역에 해당할 수 있다. 테스트 패드들(300a, 300b, 300c)은 트레이스들(400a, 400b, 400c)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)와 각각 전기적으로 연결될 수 있다. 더욱 상세하게는, 제1 테스트 패드(300a)는 메인 범프 패드(210)와 전기적으로 연결되고, 제2 테스트 패드(300b)는 제1 사이드 범프 패드(220)와 전기적으로 연결되고, 제3 테스트 패드(300c)는 제2 사이드 범프 패드(230)와 전기적으로 연결될 수 있다. 도시되지 않은 다른 실시예들에 있어서, 테스트 패드들(300a, 300b, 300c)은 반도체 기판(100)의 상면(100S1) 또는 하면(100S2)에 배치될 수 있다. 또한, 테스트 패드들(300a, 300b, 300c)이 배치되는 위치는 반도체 기판(100)의 영역 내에서 다양하게 변형예로 구현될 수 있다.
도 1을 참조하면, 트레이스들(400a, 400b, 400c)은 테스트 패드들(300a, 300b, 300c)과 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)를 각각 연결할 수 있다. 즉, 트레이스들(400a, 400b, 400c)은 서로 대응되는 범프 패드와 테스트 패드를 전기적으로 연결하도록 구성되어 반도체 기판(100)에 배치될 수 있다. 더욱 상세하게는, 제1 트레이스(400a)는 메인 범프 패드(210)와 제1 테스트 패드(300a)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제2 트레이스(400b)는 제1 사이드 범프 패드(220)와 제2 테스트 패드(300b)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제3 트레이스(400c)는 제2 사이드 범프 패드(230)와 제3 테스트 패드(300c)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 트레이스들(400a, 400b, 400c)의 배치 형태 역시 반도체 기판(100)의 영역 내에서 다양하게 변형예로 구현될 수 있다.
도 1을 참조하면, 범프 패드부(200) 상에 접합되는 소정의 전도성 구조물로서 범프(600)가 제공될 수 있다. 범프 패드부(200)의 상부에 범프(600)가 배치되어 범프 패드부(200)와 범프(600)는 서로 접합될 수 있다. 이에 따라, 범프 패드부(200)와 범프(600)는 전기적으로 접속될 수 있다. 범프(600)는 범프 패드부(200)가 포함하는 패드들 중 적어도 하나 이상에 접합될 수 있다. 범프(600)는 지지체 역할을 수행하는 몸체(610)와 몸체에 연결된 조인트(620)를 포함할 수 있다. 조인트(620)는 일 예로서, 접합을 위한 솔더 물질을 포함할 수 있다. 몸체(610)는 원통 형상으로 형성될 수 있고 조인트(620)는 반구 형상으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 조인트(620)는 메인 범프 패드(210)에 접합되고, 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)에 더 접합될 수 있다. 이 때, 조인트(620)와 패드들의 접합 유형에 따라 범프 패드부(200)와 범프(600)의 접합 상태가 정상인지 비정상인지 판단될 수 있다.
도 1을 참조하면, 반도체 기판(100)을 테스트하기 위한 테스트 장치(500)가 제공될 수 있다. 본 개시의 다른 실시예로서 상술한 반도체 기판(100)과 이하에서 설명될 테스트 장치(500)를 포함하는 테스트 시스템이 제공될 수 있다. 테스트 장치(500)는 테스트 패드들(300a, 300b, 300c)을 통해 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 전기적 연결 여부를 각각 검출할 수 있고, 불량 발생 여부를 판단할 수 있다. 테스트 장치(500)는 검출부(510)와 판단부(520)를 포함할 수 있다.
도 1을 참조하면, 검출부(510)는 테스트 패드들(300a, 300b, 300c)을 통해, 메인 범프 패드(210)와 제1 사이드 범프 패드(220) 사이의 통전 상태, 그리고, 메인 범프 패드(210)와 제2 사이드 범프 패드(230) 사이의 통전 상태를 검출할 수 있다. 검출부(510)는 범프 패드부(200) 상에 소정의 전도성 구조물이 여러 형태로 접합될 때, 테스트 패드들(300a, 300b, 300c)에 테스트 신호를 인가하는 방식을 통해 그 통전 상태가 개방인지 단락인지 검출할 수 있다. 검출부(510)는 제1 테스트 패드(300a)와 제2 테스트 패드(300b)에 테스트 신호를 인가하여 제1 테스트 패드(300a)에 전기적으로 연결된 메인 범프 패드(210)와, 제2 테스트 패드(300b)에 전기적으로 연결된 제1 사이드 범프 패드(220)가 서로 단락 상태인지 개방 상태인지 확인할 수 있다. 마찬가지로, 검출부(510)는 제1 테스트 패드(300a)와 제3 테스트 패드(300c)에 테스트 신호를 인가하여 제1 테스트 패드(300a)에 전기적으로 연결된 메인 범프 패드(210)와, 제3 테스트 패드(300c)에 전기적으로 연결된 제2 사이드 범프 패드(230)가 서로 단락 상태인지 개방 상태인지 확인할 수 있다. 일 예로서, 검출부(510)는 프로브와 같은 테스트용 핀으로 구현될 수 있다.
도 1을 참조하면, 판단부(520)는 검출부(510)의 검출 결과를 토대로, 불량 발생 여부를 판단할 수 있다. 불량 발생 여부 판단의 일 예로서, 범프 패드부(200)와 범프 패드부(200) 상에 접합된 범프(600)의 접합 상태가 정상인지 여부를 판단할 수 있다. 다른 예로서, 패드와 범프(600)를 통해 반도체 기판(100) 상에 본딩된 반도체 칩의 정렬 상태가 정상인지 여부를 판단할 수 있다. 판단부(520)는 테스트용 핀을 이용한 테스트 회로와 같은 형태로 구현될 수 있다.
검출부(510)의 검출 결과, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태가 모두 단락인 경우, 판단부(520)는 불량이 발생하지 않은 것으로 판단할 수 있다. 이와 달리, 검출부(510)의 검출 결과, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태 중 적어도 하나가 개방인 경우, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다.
도 2는 도 1에 도시된 반도체 기판(100)을 테스트하는 방법을 나타내는 흐름도이다.
도 1 및 도 2를 참조하면, 반도체 기판(100)을 테스트하는 방법은 반도체 기판(100)을 준비하는 단계(S21), 반도체 기판(100)에 배치된 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 전기적 연결 여부를 검출하는 단계(S22) 및 불량 발생 여부를 판단하는 단계(S23)를 포함한다. 반도체 기판(100)을 준비하는 단계(S21)에서 반도체 기판(100)은, 앞서 도 1을 참조하여 설명한 바와 같이, 상면(100S1)에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부(200)가 배치되고, 상면(100S1) 또는 하면(100S2)에 서로 이격하여 테스트 패드들(300a, 300b, 300c)이 배치되고, 범프 패드부(200)가 포함하는 패드들과 테스트 패드들(300a, 300b, 300c)을 일대일로 연결하도록 반도체 기판(100)에 트레이스들(400a, 400b, 400c)이 구비되는 반도체 기판(100)일 수 있다.
전기적 연결 여부를 검출하는 단계(S22)는, 앞서 도 1을 참조하여 설명한 바와 같이, 테스트 장치(500)를 이용하여 메인 범프 패드(210)와 제1 사이드 범프 패드(220)의 통전 상태 및 메인 범프 패드(210)와 제2 사이드 범프 패드(230)의 통전 상태를 검출하는 단계일 수 있다. 전기적 연결 여부를 검출하는 단계(S22)는 도 1의 검출부(510)에 의해 수행될 수 있다.
불량 발생 여부를 판단하는 단계(S23)는 앞서 도 1을 참조하여 설명한 바와 같이, 테스트 장치(500)를 이용하여 메인 범프 패드(210)와 제1 사이드 범프 패드(220)의 통전 상태 및 메인 범프 패드(210)와 제2 사이드 범프 패드(230)의 통전 상태를 토대로 불량 발생 여부를 판단하는 단계일 수 있다. 불량 발생 여부를 판단하는 단계(S23)는 도 1의 판단부(520)에 의해 수행될 수 있다.
불량 발생 여부를 판단하는 단계(S23)에서, 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 통전 상태가 모두 단락인 경우 불량이 발생하지 않은 것으로 판단할 수 있다. 즉, 전기적 연결 여부를 검출하는 단계(S22)의 결과로서, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태가 모두 단락인 경우, 상기 소정의 전도성 구조물과 범프 패드부(200) 간의 접합 위치의 불량이 발생하지 않은 것으로 판단될 수 있다.
반면, 불량 발생 여부를 판단하는 단계(S23)에서, 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 통전 상태 중 적어도 하나가 개방인 경우 불량이 발생한 것으로 판단할 수 있다. 즉, 전기적 연결 여부를 검출하는 단계(S22)의 검출 결과로서, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태 중 하나가 개방인 경우, 상기 소정의 전도성 구조물과 범프 패드부(200) 간의 접합 위치의 불량이 발생한 것으로 판단될 수 있다.
또한, 불량 발생 여부를 판단하는 단계(S23)에서, 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 통전 상태 모두가 개방인 경우, 젖음 불량이 발생한 것으로 판단할 수 있다. 즉, 전기적 연결 여부를 검출하는 단계(S22)의 검출 결과로서, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태 모두가 개방인 경우 상기 소정의 전도성 구조물과 범프 패드부(200) 간의 연결 불량이 발생한 것으로 판단될 수 있다.
도 1에는 도시되지 않았으나, 아래에서 도 6을 참조하여 설명되는 바와 같이, 상기 소정의 전도성 구조물 상에 반도체 칩이 배치될 수 있다. 이 때, 불량 발생 여부를 판단하는 단계(S23)에서, 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 통전 상태가 모두 단락인 경우 반도체 기판(100)과 상기 반도체 칩의 오정렬이 발생하지 않은 것으로 판단할 수 있다. 반면, 불량 발생 여부를 판단하는 단계(S23)에서, 메인 범프 패드(210)와 복수개의 사이드 범프 패드들(220, 230) 사이의 각각의 통전 상태 중 적어도 하나가 개방인 경우 반도체 기판(100)과 상기 반도체 칩의 오정렬이 발생한 것으로 판단할 수 있다.
도 3 내지 도 5는 도 1에 도시된 반도체 기판(100) 및 테스트 장치(500)를 이용한 테스트 방법의 일 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다. 이하에서는 도 1에 도시된 반도체 기판(100)의 범프 패드부(200) 상에 범프(600)가 접합된 경우를 예로 들어 설명하도록 한다.
도 3은 범프 패드부(200)와 범프(600)의 접합 상태가 정상인 경우를 도시하고 있다. 도 3을 참조하면, z-축과 평행하고 범프(600)의 중심을 지나도록 범프(600)의 중심축(C600)이 설정될 수 있다. 중심축(C600)은, x-축을 따라 형성되는 몸체(610)가 갖는 폭의 정중앙과, x-축을 따라 형성되는 조인트(620)가 갖는 폭의 정중앙을 가로지르도록 설정될 수 있다.
도 3을 참조하면, 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230) 전부에 접합되어 서로 전기적으로 연결될 수 있다. 일 예로서, 중심축(C600)이 메인 범프 패드(210)의 중심을 지나도록 범프 패드부(200)와 범프(600)가 접합될 수 있다. 이 때, 검출부(510)는 테스트 패드들(300a, 300b, 300c)을 통해 메인 범프 패드(210)와 제1 사이드 범프 패드(220)의 통전 상태 및 메인 범프 패드(210)와 제2 사이드 범프 패드(230)의 통전 상태를 검출할 수 있다. 조인트(620)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)가 모두 전기적으로 접속되었으므로, 검출부(510)의 검출 결과들은 모두 단락이 된다. 검출부(510)의 검출 결과들이 모두 단락이므로, 판단부(520)는 불량이 발생하지 않은 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생하지 않은 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 정상이라고 판단할 수 있다.
도 4는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상인 일 예를 도시하고 있다. 도 4를 참조하면, 조인트(620)는 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)에만 접합되고, 제2 사이드 범프 패드(230)에는 접합되지 않을 수 있다. 결국, 조인트(620)에 의해 메인 범프 패드(210)와 제1 사이드 범프 패드(220)만 전기적으로 접속된다. 따라서, 검출부(510)의 검출 결과는, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태는 단락이고, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태는 개방이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생한 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상술한 검출 결과를 토대로, 조인트(620)가 메인 범프 패드(210)를 기준으로 제2 사이드 범프 패드(230)의 반대 방향, 즉, 제1 사이드 범프 패드(220) 방향으로 시프트(shift)되어 접합된 것을 확인할 수 있다.
도면에 도시되지 않았으나, 범프 패드부(200)와 범프(600)의 접합 상태가 비정상인 경우, 조인트(620)는 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)에만 접합되고, 제1 사이드 범프 패드(220)에는 접합되지 않을 수 있다. 결국, 조인트(620)에 의해 메인 범프 패드(210)와 제2 사이드 범프 패드(230)만 전기적으로 접속된다. 따라서, 검출부(510)의 검출 결과는, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태는 개방이고, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태는 단락이 된다. 도 4의 경우와 마찬가지로 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 이 때, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다.
도 5는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상인 다른 예를 도시하고 있다. 도 5를 참조하면, 조인트(620)는 메인 범프 패드(210)에만 접합되고, 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)에는 접합되지 않을 수 있다. 결국, 조인트(620)는 메인 범프 패드(210)에만 전기적으로 접속된다. 검출부(510)의 검출 결과는, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태는 개방이고, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태는 개방이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다.
나아가, 위와 같이 검출부(510)의 검출 결과들 모두가 개방인 경우는 젖음 불량이 발생한 경우일 수 있다. 이 때, 판단부(520)는 젖음 불량이 발생한 것으로 판단할 수 있다. 도 5를 참조하면, 젖음 불량이 발생한 경우에도 중심축(C600)이 메인 범프 패드(210)의 중심을 지나도록 범프 패드부(200)와 범프(600)가 접합될 수 있어, 범프 패드부(200)와 범프(600)의 접합 상태가 정상으로 보일 수 있다 그러나, 이 경우에는 조인트(620)에 구비된 소량의 솔더 물질만이 메인 범프 패드(210)에 접촉되기 때문에, 범프 패드부(200)와 범프(600)가 접점은 형성하지만 범프 패드부(200)와 범프(600)가 물리적으로 안정적인 접합을 형성할 수 없다. 이와 같이, 본 실시예에 따르면, 패드들과 범프의 접합 형태에 따른 접합 위치의 불량뿐만 아니라 연결 불량의 일종인 젖음 불량 역시 검출할 수 있다.
도 6 내지 도 9는 도 1에 도시된 반도체 기판(100) 및 테스트 장치(500)를 이용한 테스트 방법의 다른 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다. 이하에서는 도 1에 도시된 반도체 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우를 예로 들어 설명하도록 한다.
도 6은 반도체 기판(100)과 반도체 칩(700)이 정상적으로 정렬된 상태를 나타내고, 도 7은 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 정상인 경우의 반도체 기판(100)의 평면도를 나타낸다.
도 6 및 도 7을 참조하면, 반도체 기판(100) 상에 반도체 칩(700)이 실장될 수 있다. 반도체 칩(700)의 일면에는 반도체 기판(100) 상에 배치된 범프 패드부(200)와 접합되는 범프(600)들이 배치될 수 있다. 또한, 단일 패드로 구성되는 본딩 패드(1200)들이 반도체 기판(100) 상에 더 배치될 수 있다. 반도체 기판(100)과 반도체 칩(700)의 연결을 위해 범프 패드부(200) 뿐만 아니라, 패드부(1200)들 상에도 범프(600)가 접합될 수 있다. 반도체 기판(100)의 하면(100S2)에는 다른 반도체 장치 등과 연결하기 위해 솔더 볼(800)이 배치될 수 있다. 본 실시예에 따라, 반도체 기판(100), 범프 패드부(200), 범프(600), 테스트 패드들(300a, 300b, 300c), 트레이스들(400a, 400b), 본딩 패드(1200)들 및 반도체 칩(700)을 포함하는 반도체 패키지가 다양한 형태로 제공될 수 있다.
도 6 및 도 7을 참조하면, 범프(600)의 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230) 전부에 접합되어 서로 전기적으로 연결될 수 있다. 이 때, 검출부(510)는 테스트 패드들(300a, 300b, 300c)을 이용하여 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태와 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태를 검출할 수 있다. 이 때, 검출부(510)의 검출 결과들은 모두 단락이 된다. 검출부(510)의 검출 결과들이 모두 단락인 경우이므로, 판단부(520)는 불량이 발생하지 않은 것으로 판단할 수 있다. 나아가, 이 경우는 반도체 기판(100)과 반도체 칩(700)의 오정렬이 발생하지 않은 경우이므로, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 정상이라고 판단할 수 있다.
도 6 및 도 7을 참조하면, 반도체 기판(100)의 상면(100S1)에 복수개의 범프 패드부(200)들이 배치될 수 있다. 또한, 반도체 기판(100) 상에 반도체 칩(700)을 실장하기 위해 복수개의 범프 패드부(200)들 상에 복수개의 범프(600)들이 각각 대응되도록 배치 및 접합될 수 있다. 일 예로서, 각각 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)를 포함하는 4개의 범프 패드부(200)들이 상면(100S1)의 네 모서리 영역에 배치되고, 단일 패드로 구성되는 본딩 패드(1200)들이 2열로 상면(100S1)에 배열될 수 있다. 또한, 4개의 범프 패드부(200)들과 본딩 패드(1200)들 상에 범프(600)들이 배치 및 접합될 수 있고, 범프(600)들 상에 반도체 칩(700)이 배치될 수 있다. 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 정상인 경우, 범프(600)의 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230) 모두와 전기적으로 접속될 수 있다. 이 때, 범프(600)의 중심과 범프 패드부(200)의 중심이 일치하도록 범프(600)와 범프 패드부(200)가 접합될 수 있다.
도 8은 반도체 기판(100)과 반도체 칩(700)이 비정상적으로 정렬된 상태를 나타내고, 도 9는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상인 경우의 반도체 기판(100)의 평면도를 나타낸다.
도 8 및 도 9를 참조하면, 조인트(620)는 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)에만 접합되고, 제2 사이드 범프 패드(230)에는 접합되지 않을 수 있다. 이 때, 검출부(510)의 검출 결과, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태는 단락이고, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태는 개방이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 반도체 기판(100)과 반도체 칩(700)의 오정렬이 발생한 경우이므로, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 반도체 기판(100)과 반도체 칩(700) 사이의 접합이 제2 사이드 범프 패드(230)의 반대 방향, 즉, 제1 사이드 범프 패드(220) 방향으로 시프트된 것으로 판단할 수 있다.
도 8 및 도 9를 참조하면, 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상인 일 예로서, 범프(600)는 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)에만 전기적으로 접속되고, 제2 사이드 범프 패드(230)에는 전기적으로 접속되지 않을 수 있다. 따라서, x-축을 따라 반도체 칩(700)이 좌측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 오정렬되어 배치될 수 있다.
도면에 도시되지 않았으나, 반도체 기판(100)과 반도체 칩(700)이 비정상적으로 정렬된 경우, 조인트(620)는 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)에만 접합되고, 제1 사이드 범프 패드(220)에는 접합되지 않을 수 있다. 이 때, 검출부(510)의 검출 결과, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태는 개방이고, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태는 단락이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 반도체 기판(100)과 반도체 칩(700)의 오정렬이 발생한 경우이므로, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상기 검출 결과를 토대로, 범프 패드부(200)와 범프(600)의 접합 위치가 메인 범프 패드(210)를 기준으로 제1 사이드 범프 패드(22 0)의 반대 방향, 즉, 제2 사이드 범프 패드(230) 방향으로 시프트된 것으로 판단할 수 있다. 이 때, x-축을 따라 반도체 칩(700)이 우측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 오정렬되어 배치될 수 있다.
도 10은 본 개시의 일 실시예에 따른 반도체 기판(100)과 이를 테스트하는 테스트 장치(500)의 구성의 다른 예를 개략적으로 도시한 도면이다. 도 1에 도시된 구성요소와 동일한 구성요소는 도 10에서 동일한 참조 부호를 사용하였다. 따라서, 도 1을 참조하여 설명한 내용과 중복되는 내용은 생략하도록 한다.
도 10을 참조하면, 범프 패드부(200)는, 반도체 기판(100)의 상면(100S1)에 배치되는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)를 포함할 수 있다. 제1 내지 제4 사이드 범프 패드들(220, 230, 240, 250)은 서로 동일한 형상 및 크기를 갖도록 형성될 수 있다. 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는, 메인 범프 패드(210)를 중심으로 하여 메인 범프 패드(210)와 함께 x-방향을 따라 횡대로 배열될 수 있다. 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는, 메인 범프 패드(210)를 기준으로 서로 반대 방향으로 이격하여 반도체 기판(100)의 상면(100S1)에 배치될 수 있다. 또한, 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 메인 범프 패드(210)를 중심으로 하여 서로 대칭되도록 배치될 수 있다. 여기서, 메인 범프 패드(210), 제1 사이드 범프 패드(220) 및 제2 사이드 범프 패드(230)는 x-축과 평행하게 설정되는 횡축(HS1)을 공유하도록 배열될 수 있다. 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)는, 메인 범프 패드(210)를 중심으로 하여 메인 범프 패드(210)와 함께 y-축을 따라 종대로 배열될 수 있다. 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)는, 메인 범프 패드(210)를 기준으로 서로 반대 방향으로 이격하여 반도체 기판(100)의 상면(100S1)에 배치될 수 있다. 또한, 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)는 메인 범프 패드(210)를 중심으로 하여 서로 대칭되도록 배치될 수 있다. 여기서, 메인 범프 패드(210), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)는 y-축과 평행하게 설정되는 종축(VS1)을 공유하도록 배열될 수 있다.
도 10을 참조하면, 테스트 패드들(300a, 300b, 300c, 300d, 300e)은 트레이스들(400a, 400b, 400c, 400d, 400e)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)와 각각 전기적으로 연결될 수 있다. 트레이스들(400a, 400b, 400c, 400d, 400e)은 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)와 테스트 패드들(300a, 300b, 300c, 300d, 300e)을 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 더욱 상세하게는, 제1 트레이스(400a)는 메인 범프 패드(210)와 제1 테스트 패드(300a)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제2 트레이스(400b)는 제1 사이드 범프 패드(220)와 제2 테스트 패드(300b)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제3 트레이스(400c)는 제2 사이드 범프 패드(230)와 제3 테스트 패드(300c)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제4 트레이스(400d)는 제3 사이드 범프 패드(240)와 제4 테스트 패드(300d)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다. 제5 트레이스(400e)는 제4 사이드 범프 패드(250)와 제5 테스트 패드(300e)를 전기적으로 연결하도록 반도체 기판(100)에 배치될 수 있다.
도 10을 참조하면, 검출부(510)는 테스트 패드들(300a, 300b, 300c, 300d, 300e)을 통해 메인 범프 패드(210)와 제1 사이드 범프 패드(220)의 통전 상태, 메인 범프 패드(210)와 제2 사이드 범프 패드(230)의 통전 상태, 메인 범프 패드(210)와 제3 사이드 범프 패드(240)의 통전 상태, 그리고, 메인 범프 패드(210)와 제4 사이드 범프 패드(250)의 통전 상태를 검출할 수 있다.
도 10을 참조하면, 판단부(520)는 검출부(510)의 검출 결과를 토대로, 불량 발생 여부를 판단할 수 있다. 일 예로서, 판단부(520)는 범프 패드부(200)와 범프 패드부(200) 상에 접합되는 소정의 전도성 구조물의 접합 상태가 정상인지 여부를 판단할 수 있다. 검출부(510)의 검출 결과로서, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태, 메인 범프 패드(210) 및 제3 사이드 범프 패드(240)의 통전 상태, 그리고, 메인 범프 패드(210) 및 제4 사이드 범프 패드(250)의 통전 상태가 모두 단락인 경우, 판단부(520)는 불량이 발생하지 않은 것으로 판단할 수 있다. 반대로, 검출부(510)의 검출 결과로서, 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태, 메인 범프 패드(210) 및 제3 사이드 범프 패드(240)의 통전 상태, 그리고, 메인 범프 패드(210) 및 제4 사이드 범프 패드(250)의 통전 상태 중 적어도 하나가 개방인 경우, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 또한, 판단부(520)는 검출부(510)의 검출 결과를 토대로, 범프 패드부(200) 상에 접합된 소정의 전도성 구조물의 접합 위치가 메인 범프 패드(210)를 기준으로 어느 방향으로 시프트된 것인지를 판단할 수 있다.
도 11 내지 15는 도 10에 도시된 반도체 기판(100) 및 테스트 장치(500)를 이용한 테스트 방법의 예를 더욱 상세하게 설명하기 위해 도시한 도면들이다. 도 3 내지 도 9에 도시된 구성요소와 동일한 구성요소는 도 11 내지 도 15에서 동일한 참조 부호를 사용하였다. 따라서, 도 3 내지 도 9를 참조하여 설명한 내용과 중복되는 내용은 생략하도록 한다.
도 11은 범프 패드부(200)와 범프 패드부(200) 상에 접합되는 범프(600)의 접합 상태가 정상인 경우를 도시하고 있다. 도 12 및 도 13은 반도체 기판(100) 상에 범프 패드부(200)와 범프(600)를 통해 본딩된 반도체 칩(700)의 정렬 상태가 정상인 경우의 반도체 기판(100)의 평면도를 나타낸다.
도 11 및 도 12를 참조하면, 범프 패드부(200)와 범프(600)가 서로 접합한 상태에서, 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250) 전부에 접합되어 서로 전기적으로 연결될 수 있다. 이 때, 검출부(510)는 테스트 패드들(300a, 300b, 300c, 300d, 300e)을 통해 메인 범프 패드(210) 및 제1 사이드 범프 패드(220)의 통전 상태, 메인 범프 패드(210) 및 제2 사이드 범프 패드(230)의 통전 상태, 메인 범프 패드(210) 및 제3 사이드 범프 패드(240)의 통전 상태, 그리고, 메인 범프 패드(210) 및 제4 사이드 범프 패드(250)의 통전 상태를 검출할 수 있다. 조인트(620)에 의해 메인 범프 패드(210)와 제1 내지 제4 사이드 범프 패드(220, 230, 240, 250)가 모두 전기적으로 접속되므로, 검출부(510)의 검출 결과들은 모두 단락이 된다. 검출부(510)의 검출 결과들이 모두 단락이므로, 판단부(520)는 불량이 발생하지 않은 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생하지 않은 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 정상이라고 판단할 수 있다. 이 때, 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우라면, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 정상이라고 판단할 수 있다.
도 12를 참조하면, 반도체 기판(100)의 상면(100S1)의 중앙에 메인 범프 패드(210), 제1 내지 제4 사이드 범프 패드(220, 230, 240, 250)를 포함하는 범프 패드부(200)가 배치될 수 있다. 도면에 도시되지 않았으나, 복수개의 범프 패드부(200)가 반도체 기판(100)의 상면(100S1)에 배치될 수도 있다. 이 때, 단일 패드로 구성되는 본딩 패드(1200)들이 반도체 기판(100)의 상면(100S1)에 2열로 배열될 수 있으나, 반드시 이에 제한되는 것은 아니다. 다시 말해, 도시되지 않았으나, 반도체 기판(100)의 상면(100S1)에 복수개의 열 형태로 본딩 패드(1200)들이 배치될 수 있다. 또한, 반도체 기판(100)과 반도체 칩(700)의 연결을 위해 범프 패드부(200)와 본딩 패드(1200)들 상에 범프(600)들이 배치 및 접합될 수 있다. 도 12에 도시된 바와 같이 하나의 범프 패드부(200)를 포함하도록 반도체 기판(100)이 구성되는 경우, 범프 패드부(200)와 연결되는 테스트 패드들과 범프들이 반도체 기판(100) 내에서 차지하는 공간을 감소시킬 수 있다.
도 13을 참조하면, 메인 범프 패드(210), 제1 내지 제4 사이드 범프 패드(220, 230, 240, 250)를 포함하는 범프 패드부(200)들이 반도체 기판(100)의 상면(100S1)의 네 모서리(edge) 영역 중 적어도 두 영역 이상에 배치될 수 있다. 또한, 단일 패드인 본딩 패드(1200)들이 2열로 배열될 수 있으나, 반드시 이에 제한되는 것은 아니다. 다시 말해, 도시되지 않았으나, 반도체 기판(100)의 상면(100S1)에 복수개의 열 형태로 본딩 패드(1200)들이 배치될 수 있다. 또한, 복수개의 범프 패드부(200)들과 본딩 패드(1200)들 상에 범프(600)들이 배치 및 접합될 수 있다.
도 12 및 도 13을 참조하면, 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 정상인 경우, 범프(600)는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250) 모두와 전기적으로 접속될 수 있다. 이 때, 범프(600)의 중심과 범프 패드부(200)의 중심이 일치하도록 범프(600)와 범프 패드부(200)가 접합될 수 있다. 도면에 도시되지 않았으나, 도 12 및 도 13에 도시된 것과 달리 다양한 형태로 범프 패드부(200)들과 본딩 패드(1200)를 배치하여 반도체 기판(100)을 구성할 수 있다.
상술한 설명들을 참조하면, 일 예로서, 상면(100S1)의 중앙에 범프 패드부(200)가 배치되는 것에 의해, 기판(100)과 반도체 칩(700)이 접합될 때 중심부가 들뜨는 현상이 감지될 수 있다. 또한, 다른 예로서, 상면(100S1)에 복수개의 범프 패드부(200)들이 배치되는 것에 의해, 기판(100)과 반도체 칩(700)이 접합될 때 발생하는 틸팅 현상이 효과적으로 감지될 수 있다. 나아가, 또 다른 예로서, 범프 패드부(200)들이 반도체 기판(100)의 모서리 영역들에 배치되는 것에 의해, 기판(100)과 반도체 칩(700)이 접합될 때, 에지부가 들뜨는 현상이 감지될 수 있다. 이와 같이, 본 개시의 실시예들에 따르면, 반도체 기판(100)이나 반도체 칩(700)의 휨(warpage) 현상에 따른 젖음 불량 역시 검출될 수 있다.
도 14는 범프 패드부(200)와 범프 패드부(200) 상에 접합되는 범프(600)의 접합 상태가 비정상인 경우를 도시하고 있다. 도 15는 반도체 기판(100) 상에 범프 패드부(200)와 범프(600)를 통해 본딩된 반도체 칩(700)의 정렬 상태가 비정상인 경우의 반도체 기판(100)의 평면도를 나타낸다.
도 14 및 도 15를 참조하면, 범프 패드부(200)와 범프(600)가 서로 접합될 때, 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)에만 접합되고, 제2 사이드 범프 패드(230)에는 접합되지 않을 수 있다. 조인트(620)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)만이 전기적으로 접속된 경우이므로, 검출부(510)의 검출 결과, 메인 범프 패드(210)와 제2 사이드 범프 패드(230)의 통전 상태만 개방이고 나머지 통전 상태들은 단락이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생한 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상기 검출 결과를 토대로, 반도체 칩(700)의 위치가 메인 범프 패드(210)를 기준으로 제2 사이드 범프 패드(230)의 반대 방향으로 시프트된 것으로 판단할 수 있다. 이 때, 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우라면, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다.
도 15를 참조하면, 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상인 일 예로서, 범프(600)는 제2 사이드 범프 패드(230)를 제외한 나머지 패드들과 전기적으로 접속될 수 있다. 따라서, x-축을 따라 반도체 칩(700)이 좌측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 본딩될 수 있다. 이와 같이, 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상인 경우, 범프(600)의 중심과 범프 패드부(200)의 중심이 어긋나도록 범프(600)와 범프 패드부(200)가 접합될 수 있다.
도면에 도시되지 않았으나, 범프 패드부(200)와 범프(600)가 서로 접합한 상태에서, 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240)에만 접합되고, 제4 사이드 범프 패드(250)에는 접합되지 않을 수 있다. 조인트(620)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230) 및 제3 사이드 범프 패드(240)만이 전기적으로 접속된 경우이므로, 검출부(510)의 검출 결과, 메인 범프 패드(210)와 제4 사이드 범프 패드(250)의 통전 상태만 개방이고 나머지 통전 상태들은 단락이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생한 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상기 검출 결과를 토대로, 범프 패드부(200)와 범프(600)의 접합 위치가 메인 범프 패드(210)를 기준으로 제4 사이드 범프 패드(250)의 반대 방향으로 시프트된 것으로 판단할 수 있다. 여기서, 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우라면, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다. 이 때, y-축을 따라 반도체 칩(700)이 상측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 본딩될 수 있다.
도면에 도시되지 않았으나, 범프 패드부(200)와 범프(600)가 서로 접합한 상태에서, 조인트(620)는 메인 범프 패드(210), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)에만 접합되고, 제1 사이드 범프 패드(220)에는 접합되지 않을 수 있다. 검출부(510)의 검출 결과, 조인트(620)에 의해 메인 범프 패드(210), 제2 사이드 범프 패드(230), 제3 사이드 범프 패드(240) 및 제4 사이드 범프 패드(250)만이 전기적으로 접속된 경우이므로, 메인 범프 패드(210)와 제1 사이드 범프 패드(220)의 통전 상태만 개방이고 나머지 통전 상태들은 단락이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생한 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상기 검출 결과를 토대로, 범프 패드부(200)와 범프(600)의 접합 위치가 메인 범프 패드(210)를 기준으로 제1 사이드 범프 패드(220)의 반대 방향으로 시프트된 것으로 판단할 수 있다. 여기서, 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우라면, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다. 이 때, x-축을 따라 반도체 칩(700)이 우측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 본딩될 수 있다.
도면에 도시되지 않았으나, 범프 패드부(200)와 범프(600)가 서로 접합한 상태에서, 조인트(620)는 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230) 및 제4 사이드 범프 패드(250)에만 접합되고, 제3 사이드 범프 패드(240)에는 접합되지 않을 수 있다. 검출부(510)의 검출 결과, 조인트(620)에 의해 메인 범프 패드(210), 제1 사이드 범프 패드(220), 제2 사이드 범프 패드(230) 및 제4 사이드 범프 패드(250)만이 전기적으로 접속된 경우이므로, 메인 범프 패드(210)와 제3 사이드 범프 패드(240)의 통전 상태만 개방이고 나머지 통전 상태들은 단락이 된다. 검출부(510)의 검출 결과들 중 적어도 하나가 개방이므로, 판단부(520)는 불량이 발생한 것으로 판단할 수 있다. 나아가, 이 경우는 범프 패드부(200)와 범프(600)의 접합 불량이 발생한 경우이므로, 판단부(520)는 범프 패드부(200)와 범프(600)의 접합 상태가 비정상이라고 판단할 수 있다. 또한, 판단부(520)는 상기 검출 결과를 토대로, 범프 패드부(200)와 범프(600)의 접합 위치가 메인 범프 패드(210)를 기준으로 제3 사이드 범프 패드(240)의 반대 방향으로 시프트된 것으로 판단할 수 있다. 여기서, 범프 패드부(200)와 범프(600)를 통해 반도체 기판(100) 상에 반도체 칩(700)이 본딩된 경우라면, 판단부(520)는 반도체 기판(100)과 반도체 칩(700)의 정렬 상태가 비정상이라고 판단할 수 있다. 이 때, y-축을 따라 반도체 칩(700)이 하측으로 이동된 형태로 반도체 기판(100) 상에 반도체 칩(700)이 본딩될 수 있다.
상술한 바와 같이, 본 개시의 실시 형태들을 본 명세서에 포함된 도면들을 예시하며 설명하였다. 그러나, 이는 본 개시에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 개시에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 개시에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 반도체 기판
200: 범프 패드부
210: 메인 범프 패드
220: 제1 사이드 범프 패드
230: 제2 사이드 범프 패드
300a, 300b, 300c: 테스트 패드들
400a, 400b, 400c: 트레이스들
500: 테스트 장치
510: 검출부
520: 판단부
600: 범프
610: 몸체
620: 조인트
700: 반도체 칩
800: 솔더 볼
1200: 본딩 패드

Claims (22)

  1. 상면과 하면을 포함하는 반도체 기판으로서,
    상기 상면에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부가 배치되고,
    상기 상면 또는 하면에 테스트 패드들이 배치되고,
    상기 범프 패드부는,
    상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함하고,
    상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 트레이스들이 구비되고,
    상기 테스트 패드들은,
    외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결되는,
    반도체 기판.
  2. 제1 항에 있어서,
    상기 복수개의 사이드 범프 패드들은,
    상기 메인 범프 패드의 일측 방향으로 이격하여 상기 반도체 기판의 상면에 배치되는 제1 사이드 범프 패드; 및
    상기 메인 범프 패드의 타측 방향으로 이격하여 상기 반도체 기판의 상면에 배치되는 제2 사이드 범프 패드를 포함하는,
    반도체 기판.
  3. 제2 항에 있어서,
    상기 제1 사이드 범프 패드 및 상기 제2 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고,
    상기 메인 범프 패드로부터 서로 반대 방향으로 동일한 간격만큼 이격하여 상기 메인 범프 패드를 기준으로 서로 대칭되도록 상기 반도체 기판의 상면에 배치되는,
    반도체 기판.
  4. 제3 항에 있어서,
    상기 테스트 패드들은 제1 내지 제3 테스트 패드를 포함하고,
    상기 트레이스들은 제1 내지 제3 트레이스를 포함하고,
    상기 제1 트레이스는 상기 메인 범프 패드와 상기 제1 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제2 트레이스는 상기 제1 사이드 범프 패드와 상기 제2 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제3 트레이스는 상기 제2 사이드 범프 패드와 상기 제3 테스트 패드를 전기적으로 연결하도록 형성되는,
    반도체 기판.
  5. 제1 항에 있어서,
    상기 복수개의 사이드 범프 패드들은 제1 내지 제4 사이드 범프 패드를 포함하고,
    상기 제1 사이드 범프 패드 및 상기 제2 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고, 상기 메인 범프 패드를 중심으로 하여 상기 메인 범프 패드와 함께 횡대로 배열되고, 상기 메인 범프 패드를 기준으로 대칭되도록 상기 반도체 기판의 상면에 배치되며,
    상기 제3 사이드 범프 패드 및 상기 제4 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고, 상기 메인 범프 패드를 중심으로 하여 상기 메인 범프 패드와 함께 종대로 배열되고, 상기 메인 범프 패드를 기준으로 대칭되도록 상기 반도체 기판의 상면에 배치되는,
    반도체 기판.
  6. 제5 항에 있어서,
    상기 테스트 패드들은 제1 내지 제5 테스트 패드를 포함하고,
    상기 트레이스들은 제1 내지 제5 트레이스를 포함하고,
    상기 제1 트레이스는 상기 메인 범프 패드와 상기 제1 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제2 트레이스는 상기 제1 사이드 범프 패드와 상기 제2 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제3 트레이스는 상기 제2 사이드 범프 패드와 상기 제3 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제4 트레이스는 상기 제3 사이드 범프 패드와 상기 제4 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제5 트레이스는 상기 제4 사이드 범프 패드와 상기 제5 테스트 패드를 전기적으로 연결하도록 형성되는,
    반도체 기판.
  7. 상면과 하면을 포함하는 반도체 기판;
    상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함하는 범프 패드부;
    상기 범프 패드부에 접합되는 범프;
    상기 상면 또는 상기 하면에 배치되는 테스트 패드들; 및
    상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 구비되는 트레이스들을 포함하고,
    상기 테스트 패드들은,
    외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결되는,
    반도체 패키지.
  8. 제7 항에 있어서,
    상기 반도체 기판의 상면에 복수개의 열 형태로 배치되는 본딩 패드들; 및
    상기 범프 상에 배치되어 상기 반도체 기판 상에 실장되는 반도체 칩을 더 포함하는,
    반도체 패키지.
  9. 제8 항에 있어서,
    상기 범프 패드부는,
    상기 반도체 기판의 중앙에 배치되고,
    상기 범프는,
    상기 범프 패드부와 상기 본딩 패드들 상에 각각 배치되어 상기 반도체 기판과 상기 반도체 칩을 연결하는,
    반도체 패키지.
  10. 제8 항에 있어서,
    상기 범프 패드부는,
    상기 반도체 기판의 상면에 복수개가 배치되고,
    상기 범프는,
    상기 범프 패드부와 상기 본딩 패드들 상에 각각 배치되어 상기 반도체 기판과 상기 반도체 칩을 연결하는,
    반도체 패키지.
  11. 제8 항에 있어서,
    상기 범프 패드부는,
    상기 반도체 기판의 네 모서리 영역 중 적어도 두 영역 이상에 배치되고,
    상기 범프는,
    상기 범프 패드부와 상기 본딩 패드들 상에 각각 배치되어 상기 반도체 기판과 상기 반도체 칩을 연결하는,
    반도체 패키지.
  12. 제7 항에 있어서,
    상기 복수개의 사이드 범프 패드들은,
    상기 메인 범프 패드의 일측 방향으로 이격하여 상기 반도체 기판의 상면에 배치되는 제1 사이드 범프 패드; 및
    상기 메인 범프 패드의 타측 방향으로 이격하여 상기 반도체 기판의 상면에 배치되는 제2 사이드 범프 패드를 포함하는,
    반도체 패키지.
  13. 제12 항에 있어서,
    상기 제1 사이드 범프 패드 및 상기 제2 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고,
    상기 메인 범프 패드로부터 서로 반대 방향으로 동일한 간격만큼 이격하여 상기 메인 범프 패드를 기준으로 서로 대칭되도록 상기 반도체 기판의 상면에 배치되는,
    반도체 패키지.
  14. 제13 항에 있어서,
    상기 테스트 패드들은 제1 내지 제3 테스트 패드를 포함하고,
    상기 트레이스들은 제1 내지 제3 트레이스를 포함하고,
    상기 제1 트레이스는 상기 메인 범프 패드와 상기 제1 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제2 트레이스는 상기 제1 사이드 범프 패드와 상기 제2 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제3 트레이스는 상기 제2 사이드 범프 패드와 상기 제3 테스트 패드를 전기적으로 연결하도록 형성되는,
    반도체 패키지.
  15. 제7 항에 있어서,
    상기 복수개의 사이드 범프 패드들은 제1 내지 제4 사이드 범프 패드를 포함하고,
    상기 제1 사이드 범프 패드 및 상기 제2 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고, 상기 메인 범프 패드를 중심으로 하여 상기 메인 범프 패드와 함께 횡대로 배열되고, 상기 메인 범프 패드를 기준으로 대칭되도록 상기 반도체 기판의 상면에 배치되며,
    상기 제3 사이드 범프 패드 및 상기 제4 사이드 범프 패드는,
    동일한 형상 및 크기를 가지고, 상기 메인 범프 패드를 중심으로 하여 상기 메인 범프 패드와 함께 종대로 배열되고, 상기 메인 범프 패드를 기준으로 대칭되도록 상기 반도체 기판의 상면에 배치되는,
    반도체 패키지.
  16. 제15 항에 있어서,
    상기 테스트 패드들은 제1 내지 제5 테스트 패드를 포함하고,
    상기 트레이스들은 제1 내지 제5 트레이스를 포함하고,
    상기 제1 트레이스는 상기 메인 범프 패드와 상기 제1 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제2 트레이스는 상기 제1 사이드 범프 패드와 상기 제2 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제3 트레이스는 상기 제2 사이드 범프 패드와 상기 제3 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제4 트레이스는 상기 제3 사이드 범프 패드와 상기 제4 테스트 패드를 전기적으로 연결하도록 배치되고,
    상기 제5 트레이스는 상기 제4 사이드 범프 패드와 상기 제5 테스트 패드를 전기적으로 연결하도록 형성되는,
    반도체 패키지.
  17. 상면과 하면을 포함하는 반도체 기판으로서, 상기 상면에 소정의 전도성 구조물과 접합하도록 구성되는 범프 패드부가 배치되고, 상기 상면 또는 하면에 테스트 패드들이 배치되고, 상기 범프 패드부는, 상기 상면에 배치되는 메인 범프 패드, 그리고, 상기 메인 범프 패드와 이격하여 상기 상면에 배치되는 복수개의 사이드 범프 패드들을 포함하고, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 상기 테스트 패드들을 일대일로 연결하도록 상기 반도체 기판에 트레이스들이 구비되고, 상기 테스트 패드들은, 외부에서 입력되는 테스트 신호에 의해 상기 메인 범프 패드와 상기 복수개의 사이드 범프 패드들 사이의 전기적 연결 여부가 검출되도록, 상기 메인 범프 패드 및 상기 복수개의 사이드 범프 패드들과 각각 전기적으로 연결되는, 반도체 기판을 준비하는 단계;
    상기 테스트 패드들을 통해 상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태를 검출하는 단계; 및
    상기 검출하는 단계에서 검출된 상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태를 토대로 불량 발생 여부를 판단하는 단계를 포함하는,
    반도체 기판의 테스트 방법.
  18. 제17 항에 있어서,
    상기 불량 발생 여부를 판단하는 단계에서,
    상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태가 모두 단락인 경우 상기 소정의 전도성 구조물과 상기 범프 패드부 간의 접합 위치의 불량이 발생하지 않은 것으로 판단하는,
    반도체 기판의 테스트 방법.
  19. 제17 항에 있어서,
    상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태 중 하나가 개방인 경우 상기 소정의 전도성 구조물과 상기 범프 패드부 간의 접합 위치의 불량이 발생한 것으로 판단하는,
    반도체 기판의 테스트 방법.
  20. 제17 항에 있어서,
    상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태 모두가 개방인 경우 상기 소정의 전도성 구조물과 상기 범프 패드부 간의 연결 불량이 발생한 것으로 판단하는,
    반도체 기판의 테스트 방법.
  21. 제17 항에 있어서,
    상기 소정의 전도성 구조물 상에 반도체 칩이 배치되고,
    상기 불량 발생 여부를 판단하는 단계에서,
    상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태가 모두 단락인 경우 상기 반도체 기판과 상기 반도체 칩의 오정렬이 발생하지 않은 것으로 판단하는,
    반도체 기판의 테스트 방법.
  22. 제17 항에 있어서,
    상기 소정의 전도성 구조물 상에 반도체 칩이 배치되고,
    상기 불량 발생 여부를 판단하는 단계에서,
    상기 메인 범프 패드와 복수개의 사이드 범프 패드들 사이의 각각의 통전 상태 중 적어도 하나가 개방인 경우 상기 반도체 기판과 상기 반도체 칩의 오정렬이 발생한 것으로 판단하는,
    반도체 기판의 테스트 방법.

KR1020200028051A 2020-03-06 2020-03-06 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법 KR20210113492A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200028051A KR20210113492A (ko) 2020-03-06 2020-03-06 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법
US16/997,377 US11769700B2 (en) 2020-03-06 2020-08-19 Semiconductor substrate, semiconductor package including semiconductor substrate, and test method of semiconductor substrate
CN202011050182.5A CN113437041A (zh) 2020-03-06 2020-09-29 半导体基板、包括其的半导体封装件及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200028051A KR20210113492A (ko) 2020-03-06 2020-03-06 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20210113492A true KR20210113492A (ko) 2021-09-16

Family

ID=77554908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200028051A KR20210113492A (ko) 2020-03-06 2020-03-06 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법

Country Status (3)

Country Link
US (1) US11769700B2 (ko)
KR (1) KR20210113492A (ko)
CN (1) CN113437041A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590225B2 (en) * 2001-01-19 2003-07-08 Texas Instruments Incorporated Die testing using top surface test pads
KR100553562B1 (ko) 2003-09-23 2006-02-22 삼성전자주식회사 솔더 범프 구조 및 그 제조 방법
KR100764055B1 (ko) * 2006-09-07 2007-10-08 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
KR100979497B1 (ko) * 2008-06-17 2010-09-01 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
TWI405978B (zh) * 2009-05-19 2013-08-21 Chunghwa Picture Tubes Ltd 阻抗量測裝置、顯示面板及接合阻抗的量測方法
JP5609144B2 (ja) * 2010-02-19 2014-10-22 ソニー株式会社 半導体装置および貫通電極のテスト方法
KR101620350B1 (ko) * 2010-03-29 2016-05-13 삼성전자주식회사 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US9128148B2 (en) 2013-03-07 2015-09-08 Xilinx, Inc. Package integrity monitor with sacrificial bumps
KR102143490B1 (ko) 2014-01-20 2020-08-12 에스케이하이닉스 주식회사 패드 및 범프를 포함하는 반도체 장치
KR102153553B1 (ko) * 2014-03-26 2020-09-09 삼성디스플레이 주식회사 구동 집적 회로 패키지 및 이를 포함하는 표시 장치
US10074618B1 (en) * 2017-08-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10510718B2 (en) * 2017-08-28 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20210280476A1 (en) 2021-09-09
CN113437041A (zh) 2021-09-24
US11769700B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
TWI443349B (zh) 具有偵知晶片斷裂結構之半導體裝置
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
KR101390140B1 (ko) 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법
US20080158839A1 (en) Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board
US20140225113A1 (en) Interposer chip, multi-chip package including the interposer chip, and method of manufacturing the same
KR20090063104A (ko) 반도체 패키지
CN110907788B (zh) 探针卡检查晶片和探针卡检查系统
US8624619B2 (en) Semiconductor device and method of performing electrical test on same
KR20210113492A (ko) 반도체 기판, 반도체 기판을 포함하는 반도체 패키지 및 반도체 기판의 테스트 방법
US8586983B2 (en) Semiconductor chip embedded with a test circuit
US9502385B2 (en) Semiconductor device and connection checking method for semiconductor device
TWI484192B (zh) Probe card, inspection device and inspection method
JP4179234B2 (ja) 半導体装置
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
US20240255545A1 (en) Probe card and test apparatus including probe card
JP2006165325A (ja) Ｉｃパッケージを実装した基板の配線構造、及び電気接続不良検査方法
KR20130088300A (ko) 반도체 디바이스 및 그 제작 방법
TWI841243B (zh) 測試元件組
JP2024051858A (ja) 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
US7601559B2 (en) Apparatus and method for identifying proper orientation and electrical conductivity between a semiconductor device and a socket or contactor
KR20100043279A (ko) 프로브 카드, 검사 장치 및 검사 방법
JP5658623B2 (ja) 半導体チップ及びその製造方法、並びに半導体パッケージ
JP2008232769A (ja) 電子機器及びそれに用いる接続良否判定方法
KR20200047813A (ko) 반도체 소자 테스트 장치, 방법 및 테스트 핸들러
JP2018185268A (ja) 検査回路基板及び半導体装置