TWI405978B - 阻抗量測裝置、顯示面板及接合阻抗的量測方法 - Google Patents

Description

阻抗量測裝置、顯示面板及接合阻抗的量測方法

本發明提供一種阻抗量測裝置及其量測方法，尤指一種應用於顯示面板表面之阻抗量測裝置及其量測方法。

相較於傳統非平面顯示器，平面顯示器具有重量輕與厚度薄等特性，已逐漸成為顯示器市場上的主流產品，被廣泛應用在家用電視、個人電腦顯示器以及如手機、數位相機與可攜式音樂播放裝置等可攜式電子產品或資訊產品中。以液晶顯示器為例，其顯示面板之表面包含有複數個接合墊(pad)，用來與積體電路(integrated circuit，IC)晶片或電路板接合，以將外部訊號傳送至顯示面板內而產生影像畫面，而接合墊與IC晶片或其他外部電路之接合媒介包括利用異向性導電膜(anisotropic conductive film，ACF)來做導電性之接合，然而，在平面顯示器的製造過程中，不易利用簡單的方法或裝置來有效測知異向性導電膜的接合效果或接合阻抗(bonding resistance)，往往必須設置額外的測試墊才能進行量測，然而額外測試墊之設置可能會影響顯示面板的操作效能，亦無法直接量測得到異向性導電膜的接合阻抗值。

因此，本發明之主要目的，在於提供一種應用於顯示面板上的阻抗量測裝置及其量測方法，其僅需在顯示面板的接合墊之間與IC晶片之凸塊(bump)間設置電晶體與配線，即可利用簡單的方法直接量測得知接合墊與IC晶片間的接合阻抗。

根據本發明之申請專利範圍，係提供一種阻抗量測裝置，其包含：一第一基底，其表面包含一接合區，該第一基底表面包含：一第一接合墊、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該接合區內；一第一開關電晶體，設於該接合區內，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第二接合墊以及該第三接合墊；一第一開關導線，電連接於該第一開關電晶體之閘極；以及一開關連接元件，電連接於該第一開關導線；以及一第二基底，設置於該接合區上，該第二基底包含：一第一量測凸塊(measuring bump)、一第二量測凸塊、一第三量測凸塊以及一第四量測凸塊，依序設於該第二基底之下表面，且分別對應並電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第一量測凸塊以及該第三量測凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第三量測凸塊以及該第四量測凸塊；一第二開關導線，電連接於該第二開關電晶體以及該第三開關電晶體之閘極；以及一開關凸塊，設於該第二基底之下表面，電連接於第二開關導線。

根據本發明之申請專利範圍，另提供一種顯示面板，其包含：一上基板；一下基板，平行設於該上基板之下，該下基板表面包含一週邊電路區域，且該週邊電路區域另包含一接合區，該下基板之上表面包含：至少一第一接合墊、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該下基板表面；一第一開關電晶體，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第二接合墊以及該第三接合墊；一基板開關導線，電連接於該第一開關電晶體之閘極；一開關連接元件，設置於該接合區之外之該週邊電路區內，該開關連接元件電連接於該基板開關導線；一開關接合墊，設於該接合區內，且電連接於該開關連接元 件；以及一第一測試墊(test pad)、一第二測試墊、一第三測試墊以及一第四測試墊，設置於該接合區之外之該週邊電路區域內，分別電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一IC晶片，設置於該接合區表面，該IC晶片之下表面包含：一第一量測凸塊、一第二量測凸塊、一第三量測凸塊以及一第四量測凸塊，分別對應並電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第一量測凸塊以及該第三量測凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第三量測凸塊以及該第四量測凸塊；一晶片開關導線，電連接於該第二開關電晶體以及該第三開關電晶體之閘極；以及一開關凸塊，電連接於該晶片開關導線與該開關接合墊；以及一異向性導電膜，設於該IC晶片與該下基板之間，用來使該第一、該第二、該第三以及該第四接合墊分別電連接於該第一、該第二、該第三以及該第四量測凸塊。

根據本發明之申請專利範圍，又另提供一種接合阻抗之量測方法，其包含下列步驟：

(a)提供一阻抗量測裝置，其包含：一第一基底，其表面包含一接合區，該第一基底表面設置有一第一接合墊、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該接合區內；一第一開關測試組，其包含：一第一開關電晶體，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第二接合墊以及該第三接合墊；一第一開關導線，電連接於該第一開關電晶體之閘極；以及一開關連接元件，電連接於該第一開關導線；一第二基底，設置於該接合區上，該第二基底之下表面設置有一第一凸塊、一第二凸塊、一第三凸塊以及一第四凸塊，分別對應並電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；以及一第二開關測試組，其包含：一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第一凸塊以及該第三凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第三凸塊以及該第四凸塊；一第二開關導線，電連接於該第二開關電晶體以及該第三開關電晶體之閘極；以及一開關凸塊，電連接於該第二開關導線；

(b)利用該開關連接元件與該開關凸塊而開啟該第一開關測試組與該第二開關測試組，使該第一、該第二以及該第三開關電晶體呈導通狀態；

(c)對該第一接合墊與該第二接合墊施加一電流i，並提供一電壓計，量測該第三接合墊與該第四接合墊之電壓差，測得一電壓值v；以及

(d)定義該第三接合墊與該第三凸塊間之一接合阻抗為阻抗值r，並利用公式r=v/i算出該阻抗值r。

以下為有關本發明之詳細說明與附圖。然而所附圖式僅供參考與輔助說明用，並非用來對本發明加以限制者。

請參考第1圖，第1圖為本發明平面顯示面板的俯視示意圖。本發明平面顯示面板10係為一晶片玻璃接合式(chip on glass，COG)顯示面板，其可為液晶顯示面板、電漿顯示面板及電致發光顯示面板，但不限於此。平面顯示面板10包含一下基板12與一上基板14，其中上基板14係覆蓋於下基板12之上，且兩者之重疊區域係定義為平面顯示面板10的一顯示區域16，而下基板12未被上基板14覆蓋之區域定義為一週邊電路區域18。週邊電路區域18包含至少一晶片接合區20，與一軟性印刷電路板(flexible printed circuit，FPC)接合區24，晶片接合區20上設置有IC晶片22，而FPC接合區24可用來設置FPC(圖未示)，以藉由FPC將外部訊號傳遞至IC晶片22與顯示區域16內。值得注意的是，下基板12與IC晶片22分別表示前述之第一基底與第二基底。

請同時參考第2圖與第3圖，其顯示出第1圖所示之部分週邊電路區域18的放大示意圖，其中第2圖表示出未設置IC晶片22時的晶片接合區20結構，而第3圖則繪示出IC晶片22的俯視示意結構。晶片接合區20表面包含複數個排列成一直列之COG接合墊28與複數個排列成一直列之COG接合墊30，用來電連接於IC晶片22表面之凸塊38、40，其中第2圖僅繪出12個COG接合墊28作為說明。在晶片接合區20上側的FPC接合區24包含複數個FPC接合墊32，分別對應於一COG接合墊28，且藉由導線34而電連接於對應之COG接合墊28。此外，COG接合墊30分別電連接於一導線36，其中導線36可包含掃描線或資料線，延伸設置於顯示區域16。

IC晶片22之下表面設有複數個凸塊38與凸塊40，分別對應於COG接合墊28和COG接合墊30，因此，當IC晶片22如第1圖所示設置於晶片接合區20表面時，凸塊38與凸塊40會藉由導電材料而分別電連接於所對應之COG接合墊28與COG接合墊30。在較佳實施例中，本發明平面顯示面板10另包含至少一異向性導電膜42(示於第4圖)設於IC晶片22與COG接合墊28、30之間，以使IC晶片22與COG接合墊28、30兩者電連接。

為了量測凸塊38與COG接合墊28之接合阻抗，本發明平面顯示面板10特別包含一阻抗量測裝置26，其至少包括設置於下基板12表面之COG接合墊28以及設於IC晶片22下表面之凸塊38。本發明阻抗量測裝置26係以四個COG接合墊28與四個凸塊38當作一阻抗量測單元44。舉例而言，最左側之COG接合墊28係依序定義為第一接合墊C1、第二接合墊C2、第三接合墊C3以及第四接合墊C4，而對應於第一接合墊C1、第二接合墊C2、第三接合墊C3以及第四接合墊C4的FPC接合墊32與凸塊38則依序分別定義為第一測試墊P1、第二測試墊P2、第三測試墊P3以及第四測試墊P4與第一量測凸塊B1、第二量測凸塊B2、第三量測凸塊B3以及第四量測凸塊B4。此外，每一阻抗量測單元44包含一第一開關電晶體50以及一第一開關導線52，其中第一開關導線52因設置於下基板12表面，因此可稱為基板開關導線，其電連接於第一開關電晶體50的閘極，而第一開關電晶體50之源極與汲極或汲極與源極分別藉由第一導線54而電連接於第二接合墊C2與第三接合墊C3，亦即第二接合墊C2與第三接合墊C3係藉由第一開關電晶體50所串聯。當第一開關電晶體50被開啟時，第二接合墊C2與第三接合墊C3係呈互相電連接之狀態。值得注意的是，設在週邊電路區18 的第一開關電晶體50較佳為薄膜電晶體(thin film transistor，TFT)，可與顯示區域16各像素內的TFT一起製作，而第一導線54與第一開關導線52可由設於下基板12表面之同一導電薄膜層或不同導電薄膜層所構成，例如其形成材料可相同於導線34或導線36，藉由相同的薄膜沉積製程與微影暨蝕刻製程所形成。因此，第一開關電晶體50、第一開關導線52以及第一導線54可與顯示區域16內的電子元件一同製作，僅需稍微修改定義薄膜層圖案之光罩設計，而不需利用額外的製程來製作。

另一方面，IC晶片22內另包括一第二開關電晶體58、一第三開關電晶體72以及一第二開關導線60設於每一阻抗量測單元44內，其中第二開關導線60因設於IC晶片22內，因此又可稱為晶片開關導線。第二開關電晶體58之源極與汲極或汲極與源極分別電連接於第一量測凸塊B1與第三測量測凸塊B3，第三開關電晶體72之源極與汲極或汲極與源極分別電連接於第三量測凸塊B2與第四量測凸塊B4，亦即第一量測凸塊B1、第三測量測凸塊B3以及第四量測凸塊B4係由第二開關電晶體58與第三開關電晶體72所串連，當第二開關電晶體58與第三開關電晶體皆開啟時，第一量測凸塊B1、第三測量測凸塊B3以及第四量測凸塊B4係呈串聯狀態。此外，IC晶片22內另包含複數個第二導線74，用來電連接第二、第三開關電晶體58、72以及第一、第三以及第四量測凸塊B1、B3、B4。

在較佳實施例中，阻抗量測裝置26另包括一開關連接元件48、一開關接合墊64以及一開關凸塊62，其中開關連接元件48係設於晶片接合區20以外之週邊電路區域18內，開關接合墊64係位於晶片接合區20之內，例如設在第一接合墊C1之一側，而開關凸塊62係位於IC晶片22的下表面，對應於開關接合墊64。此外，開關連接元件48與開關凸塊62分別電連接第一開關導線52與第二開關導線60，且開關連接元件48亦藉由導線66而電連接於設在晶片接合區20內的開關接合墊64。在較佳實施例中，開關連接元件48可為一接合墊。當IC晶片22設置於晶片接合區20表面時，開關凸塊62會電連接於開關接合墊64。值得注意的是，由於週邊電路區域18上的第一開關導線52、開關連接元件48、第一開關電晶體50以及第一導線54為本發明阻抗量測裝置26所特有之元件，因此可定義為一第一開關測試組，例如稱為接合區開關測試組46。類似地，本發明阻抗量測裝置26所包含之第二、第三電晶體58、72、第二開關導線60以及開關凸塊62係設於IC晶片22內，可定義為一第二開關測試組，例如可稱為晶片開關測試組56。

請參考第4圖，第4圖為第3圖所示之IC晶片22設置於第2圖所示之晶片接合區20上的剖面示意圖，亦顯示出利用本發明阻抗量測裝置26進行阻抗量測時的電連接示意情形。本發明平面顯示面板10包含一異向性導電膜42，用來電連接IC晶片22與晶片接合區20之導電元件，其中在進行IC晶片22與晶片接合區20之接合時，係使異向性導電膜42設於IC晶片22與晶片接合區20之間，並讓凸塊38、40與其所對應的COG接合墊28、30互相垂直對應，再進行異向性導電膜42之壓合製程，使得異向性導電膜42中的導電粒子68被擠壓而具有垂直導電之性質，將其上、下兩側之凸塊38、40與COG接合墊28、30垂直電連接。在此情況下，本發明阻抗量測裝置26即可量測凸塊38與COG接合墊28之接合阻抗。

如第4圖所示，開關連接元件48可同時控制下基板12表面之接合區開關測試組46與IC晶片22上晶片開關測試組56的開啟與關閉，為便於說明，第一開關電晶體50係以電晶體SW1表示，電連接於第一與第三量測凸塊B1、B3之第二開關電晶體58係以電晶體SW2表示，而電連接於第三與第四量測凸塊B3、B4之第三開關電晶體72係以電晶體SW3表示。請同時參考第5圖，第5圖為第一、第二及第三開關電晶體50、58、72開啟時本發明阻抗量測裝置26的等效電路圖。由第5圖可知，第一量測凸塊B1與第一接合墊C1或第一測試墊P1之間具有電阻rB1，第二量測凸塊B2與第二接合墊C2或第二測試墊P2之間具有電阻rB2，第三量測凸塊B3與第三接合墊C3或第三測試墊P3之間具有電阻rB3，而第四量測凸塊B4與第四接合墊C4或第一測試墊P4之間具有電阻rB4。在進行接合阻抗量測時，係經由開關連接元件48提供一電壓，以開啟第一、第二及第三開關電晶體50、58、72，亦即使電晶體SW1、SW2及SW3之間形成通路，且電晶體SW1、SW2及SW3分別具有電阻rSW1、rSW2及rSW3。此外，同時在第一測試墊P1與第二測試墊P2施加電流i，在第三測試墊P3與第四測試墊P4之間以電壓計70測量電壓v。由於電壓計70具有高阻抗，因此流經電壓計70的感測電流Is為0，流經電阻rB3的電流為i，而流經電阻rSW3與電阻rB4的電流為0，因此在第三量測凸塊B3、第四量測凸塊B4與第四測試墊P4之間沒有電壓差，而在第三測試墊P3與第四測試墊P4之間所量得的電壓v即為電阻rB3之電壓差，由於rB3=v/i，因此可以算出第三測試墊P3或第三接合墊C3與其所對應之第三量測凸塊B3之間的接合阻抗，亦即可以測得第三量測凸塊B3與第三接合墊C3之間的接合阻抗。

另一方面，在量測完畢時，即可利用開關連接元件48將晶片開關測試組56與接合區開關測試組46關閉，使各COG接合墊28之間以及各凸塊38之間形成斷路狀態，回復到平面顯示面板10在一般操作下的電路狀態，不會影響其訊號傳輸。

根據本發明之精神，係在週邊電路區域18與IC晶片22上設置阻抗量測裝置26，以用來量測凸塊38與COG接合墊28之間的接合阻抗，亦即量測設在凸塊38與COG接合墊28之間異向性導電膜42的接合阻抗值。其中，本發明阻抗量測裝置26包括在週邊電路區域18上設置接合區開關測試組46以及在IC晶片22上設置晶片開關測試組56，接合區開關測試組46包含第一開關導線52、第一開關電晶體50以及開關連接元件48，較佳包含開關接合墊64，更較佳另包含第一導線54，而晶片開關測試組56包含第二開關導線60、第二開關電晶體58以及第三開關電晶體72，較佳包含開關凸塊62，更較佳包含第二導線74。因此，藉由在COG接合墊28之間與凸塊38之間設置上述之特定導線與開關電晶體，便可控制特定COG接合墊28與凸塊38間的電性導通狀況，再配合一般顯示面板中現有的FPC接合墊32當作供探針測試用的測試墊，便可以構成本發明之阻抗量測裝置26。當第一、第二以及第三開關電晶體50、58、72被開啟時，便可藉由FPC接合墊32直接量得COG接合墊28與凸塊38之間的實際接合阻抗。

值得注意的是，根據前述實施例，本發明阻抗量測裝置26係藉由提供電壓給開關連接元件48而同時開啟接合區開關測試組46與晶片開關測試組56，然而，在不同的實施例中，IC晶片22上的開關凸塊62或者第二開關導線60亦可自行電連接於另外之開關連接元件，在進行阻抗量測時，只要能利用其他之開關連接元件來開啟晶片開關測試組56，便可進行阻抗量測程序。因此開關凸塊62與開關接合墊64並非本發明阻抗量測裝置26之必要元件，可選擇性地設置，且開關凸塊62亦可當作一開關連接元件使用。此外，開關連接元件48亦不限於前述接合墊之形式。

再者，一般晶片接合區20會包含超過四個以上之複數個COG接合墊28，且IC晶片22之下表面也多會包含相對應數量之凸塊38，因此，在設置阻抗量測裝置26時，僅需定義每四個COG接合墊28與四個凸塊38當作一阻抗量測單元44(如第2、3圖中虛線所表示者)，將其中之第二、三個COG接合墊28(例如第二接合墊C2與第三接合墊C3)以一開關電晶體串聯，並使該開關電晶體電連接於第一開關導線52或開關連接元件48上，另將第一、三、四個凸塊38(例如第一、三、四量測凸塊B1、B3、B4)以二開關電晶體串聯，同時讓此二開關電晶體電連接於第二開關導線60或開關連接元件48，便完成一完整之阻抗量測裝置26之設置。因此，一晶片接合區20及其對應之IC晶片22內可包含設置複數個阻抗量測單元44，而在進行阻抗量測時，可藉由開關連接元件48同時開啟複數個阻抗量測單元44，測試者可依需要選擇性地依序、同時或擇一量測不同凸塊38與COG接合墊28之間的接合阻抗。

相較於習知技術，本發明阻抗量測裝置僅需在顯示面板之週邊電路區域與晶片上設置特定之導線與電晶體，即可結合現有的接合墊、凸塊以及導線配置而進行凸塊與接合墊之間的阻抗量測。依據本發明阻抗量測裝置與阻抗量測方法，可以直接測得異向性導電膜的接合效果，亦即凸塊與接合墊之間的實際接合阻抗值。此外，在量測程序結束後，僅需將接合區開關測試組與晶片開關測試組關閉，則各凸塊之間與各接合墊之間便會形成斷路狀態，回復到一般顯示面板的電路狀態，不會影響面板操作時的訊號傳輸。因此，根據本發明，不需以複雜的量測程序或額外製程來設置特殊的測試墊，即可以簡便又有效之方法測得導電材料間之接合阻抗。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．平面顯示面板

12．．．下基板

14．．．上基板

16．．．顯示區域

18．．．週邊電路區域

20．．．晶片接合區

22．．．IC晶片

24．．．FPC接合區

26．．．阻抗量測裝置

28、30．．．COG接合墊

32．．．FPC接合墊

34、36、66．．．導線

38、40．．．凸塊

42．．．異向性導電膜

44．．．阻抗量測單元

46．．．接合區開關測試組

48．．．開關連接元件

50、SW1．．．第一開關電晶體

52．．．第一開關導線

54．．．第一導線

56．．．晶片開關測試組

58、SW2．．．第二開關電晶體

60．．．第二開關導線

62．．．開關凸塊

64．．．開關接合墊

68．．．導電粒子

70．．．電壓計

72、SW3．．．第三開關電晶體

74．．．第二導線

B1．．．第一量測凸塊

B2．．．第二量測凸塊

B3．．．第三量測凸塊

B4．．．第四量測凸塊

C1．．．第一接合墊

C2．．．第二接合墊

C3．．．第三接合墊

C4．．．第四接合墊

Is．．．感測電流

i．．．施加電流

rB1、rB2、rB3、rB4．．．電阻

rSW1、rSW2及rSW3．．．電晶體之電阻

P1．．．第一測試墊

P2．．．第二測試墊

P3．．．第三測試墊

P4．．．第四測試墊

第1圖為本發明平面顯示面板的俯視示意圖。

第2圖為本發明平面顯示面板的部分週邊電路區域的放大示意圖。

第3圖為本發明平面顯示面板的部分IC晶片的俯視放大示意圖。

第4圖為本發明阻抗量測結構的剖面示意圖。

第5圖為進行阻抗量測時本發明阻抗量測裝置的等效電路圖。

12．．．下基板

20．．．晶片接合區

22．．．IC晶片

26．．．阻抗量測裝置

28．．．COG接合墊

32．．．FPC接合墊

38．．．凸塊

42．．．異向性導電膜

46．．．接合區開關測試組

48．．．開關連接元件

50、SW1．．．第一開關電晶體

52．．．第一開關導線

54．．．第一導線

56．．．晶片開關測試組

58、SW2．．．第二開關電晶體

60．．．第二開關導線

62．．．開關凸塊

64．．．開關接合墊

66．．．導線

68．．．導電粒子

70．．．電壓計

72、SW3．．．第三開關電晶體

74．．．第二導線

B1．．．第一量測凸塊

B2．．．第二量測凸塊

B3．．．第三量測凸塊

B4．．．第四量測凸塊

C1．．．第一接合墊

C2．．．第二接合墊

C3．．．第三接合墊

C4．．．第四接合墊

P1．．．第一測試墊

P2．．．第二測試墊

P3．．．第三測試墊

P4．．．第四測試墊

Claims (23)

1. 一種阻抗量測裝置，其包含：一第一基底，其表面包含一接合區，該第一基底表面包含：一第一接合墊(pad)、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該接合區內；一第一開關電晶體，設於該接合區內，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第二接合墊以及該第三接合墊；一第一開關導線，電連接於該第一開關電晶體之閘極；以及一開關連接元件，電連接於該第一開關導線；以及一第二基底，設置於該接合區上，該第二基底包含：一第一量測凸塊(measuring bump)、一第二量測凸塊、一第三量測凸塊以及一第四量測凸塊，依序設於該第二基底之下表面，且分別對應並電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第一量測凸塊以及該第三量測凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第三量測凸塊以及該第四量測凸塊；一第二開關導線，電連接於該第二開關電晶體以及該第三開 關電晶體之閘極；以及一開關凸塊，設於該第二基底之下表面，電連接於該第二開關導線。
2. 如申請專利範圍第1項所述之阻抗量測裝置，其中該第一基底包含一基板，而該第二基底包含一積體電路(integrated circuit，IC)晶片。
3. 如申請專利範圍第2項所述之阻抗量測裝置，其另包含一開關接合墊，設於該接合區內，該開關接合墊係電連接於該開關凸塊，並電連接於該開關連接元件。
4. 如申請專利範圍第2項所述之阻抗量測裝置，其係應用於一顯示面板，且該顯示面板包含一上基板設於該第一基底之上。
5. 如申請專利範圍第4項所述之阻抗量測裝置，其中該顯示面板係為一晶片玻璃接合式(chip on glass，COG)顯示面板，而該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊係為COG接合墊。
6. 如申請專利範圍第5項所述之阻抗量測裝置，其中該接合區包含複數個COG接合墊，且該IC晶片之下表面設置有複數個凸塊，而該第一、該第二、該第三以及該第四接合墊與該第一、該第二、 該第三以及該第四量測凸塊係定義為一阻抗量測單元。
7. 如申請專利範圍第1項所述之阻抗量測裝置，其另包含一異向性導電膜(anisotropic conductive film，ACF)設於該第一基底與該第二基底之間，該異向性導電膜係用來使該第一、該第二、該第三以及該第四接合墊分別電連接於該第一、該第二、該第三以及該第四量測凸塊。
8. 如申請專利範圍第1項所述之阻抗量測裝置，其中該開關連接元件、該第一開關導線以及該第一開關電晶體係定義為一第一開關測試組。
9. 如申請專利範圍第8項所述之阻抗量測裝置，其中該第一開關測試組另包含二第一導線，用來分別電連接該第一開關電晶體之該源極或該汲極與該第二接合墊以及電連接該第一開關電晶體之該汲極或該源極與該第三接合墊。
10. 如申請專利範圍第1項所述之阻抗量測裝置，其中該開關凸塊、該第二開關導線、該第二開關電晶體以及該第三開關電晶體係定義為一第二開關測試組。
11. 如申請專利範圍第10項所述之阻抗量測裝置，其中該第二開關測試組另包含複數個第二導線，該等第二導線係用來分別電連接 該第二開關電晶體之該源極或該汲極與該第一量測凸塊以及電連接該第二開關電晶體之該汲極或該源極與該第三量測凸塊，以及用來分別電連接該第三開關電晶體之該源極或該汲極與該第三量測凸塊以及電連接該第三開關電晶體之該汲極或該源極與該第四量測凸塊。
12. 如申請專利範圍第1項所述之阻抗量測裝置，其中該第一基底表面另包含設置有一第一測試墊(test pad)、一第二測試墊、一第三測試墊以及一第四測試墊，分別電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊。
13. 如申請專利範圍第12項所述之阻抗量測裝置，其中該第一測試墊、該第二測試墊、該第三測試墊以及該第四測試墊係為軟性印刷電路板(flexible printed circuit，FPC)接合墊。
14. 如申請專利範圍第1項所述之阻抗量測裝置，其中該第一開關電晶體係為一薄膜電晶體(thin film transistor，TFT)，而該第一開關導線係由一導電薄膜層所構成。
15. 一種顯示面板，其包含：一上基板；一下基板，平行設於該上基板之下，該下基板表面包含一週邊電路區域，且該週邊電路區域另包含一接合區，該下基板之上 表面包含：至少一第一接合墊、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該下基板表面；一第一開關電晶體，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第二接合墊以及該第三接合墊；一基板開關導線，電連接於該第一開關電晶體之閘極；一開關連接元件，設置於該接合區之外之該週邊電路區內，該開關連接元件電連接於該基板開關導線；一開關接合墊，設於該接合區內，且電連接於該開關連接元件；以及一第一測試墊、一第二測試墊、一第三測試墊以及一第四測試墊，設置於該接合區之外之該週邊電路區域內，分別電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一IC晶片，設置於該接合區表面，該IC晶片之下表面包含：一第一量測凸塊、一第二量測凸塊、一第三量測凸塊以及一第四量測凸塊，分別對應並電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊；一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別電連接該第一量測凸塊以及該第三量測凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或 一汲極與一源極分別電連接該第三量測凸塊以及該第四量測凸塊；一晶片開關導線，電連接於該第二開關電晶體以及該第三開關電晶體之閘極；以及一開關凸塊，電連接於該晶片開關導線與該開關接合墊；以及一異向性導電膜，設於該IC晶片與該下基板之間，用來使該第一、該第二、該第三以及該第四接合墊分別電連接於該第一、該第二、該第三以及該第四量測凸塊。
16. 如申請專利範圍第15項所述之顯示面板，其另包含二第一導線，用來分別電連接該第一開關電晶體之該源極或該汲極與該第二接合墊以及電連接該第一開關電晶體之該汲極或該源極與該第三接合墊。
17. 如申請專利範圍第15項所述之顯示面板，其另包含複數個第二導線，用來分別電連接該第二開關電晶體之該源極或該汲極與該第一量測凸塊以及電連接該第二開關電晶體之該汲極或該源極與該第三量測凸塊，以及用來分別電連接該第三開關電晶體之該源極或該汲極與該第三量測凸塊以及電連接該第三開關電晶體之該汲極或該源極與該第四量測凸塊。
18. 如申請專利範圍第15項所述之顯示面板，其係為一COG顯示 面板，且該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊係為COG接合墊，而該第一測試墊、該第二測試墊、該第三測試墊以及該第四測試墊係為FPC接合墊。
19. 如申請專利範圍第15項所述之顯示面板，其中該第一開關電晶體係為一薄膜電晶體，而該基板開關導線係由一導電薄膜層所構成。
20. 一種接合阻抗之量測方法，其包含下列步驟：(a)提供一阻抗量測裝置，其包含：一第一基底，其表面包含一接合區，該第一基底表面設置有一第一接合墊、一第二接合墊、一第三接合墊以及一第四接合墊，依序設於該接合區內；一第一開關測試組，其包含：一第一開關電晶體，該第一開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第二接合墊以及該第三接合墊；一第一開關導線，電連接於該第一開關電晶體之閘極；以及一開關連接元件，電連接於該第一開關導線；一第二基底，設置於該接合區上，該第二基底之下表面設置有一第一凸塊、一第二凸塊、一第三凸塊以及一第四凸塊，分別對應並電連接於該第一接合墊、該第二接合墊、 該第三接合墊以及該第四接合墊；以及一第二開關測試組，其包含：一第二開關電晶體，該第二開關電晶體之一源極與一汲極或一汲極與一源極分別連接於該第一凸塊以及該第三凸塊；一第三開關電晶體，該第三開關電晶體之一源極與一汲極或一汲極與一源極分別電連接於該第三凸塊以及該第四凸塊；一第二開關導線，電連接於該第二開關電晶體以及該第三開關電晶體之閘極；以及一開關凸塊，電連接於該第二開關導線；(b)利用該開關連接元件與該開關凸塊而開啟該第一開關測試組與該第二開關測試組，使該第一、該第二以及該第三開關電晶體呈導通狀態；(c)對該第一接合墊與該第二接合墊施加一電流i，並提供一電壓計，量測該第三接合墊與該第四接合墊之電壓差，測得一電壓值v；以及(d)定義該第三接合墊與該第三凸塊間之一接合阻抗(bonding resistance)為阻抗值r，並利用公式r=v/i算出該阻抗值r。
21. 如申請專利範圍第20項所述之量測方法，其中該第一基板表面另包含一開關接合墊，電連接於該開關連接元件與該開關凸塊，且步驟(b)係包含對該開關連接元件提供一電壓以開啟該第一 開關測試組與該第二開關測試組。
22. 如申請專利範圍第20項所述之量測方法，其中該阻抗量測裝置另包含一第一測試墊、一第二測試墊、一第三測試墊以及一第四測試墊，分別電連接於該第一接合墊、該第二接合墊、該第三接合墊以及該第四接合墊，且步驟(c)係透過該第一測試墊與該第二測試墊以施加該電流i，並透過該第三測試墊與該第四測試墊以測量該電壓值v。
23. 如申請專利範圍第20項所述之量測方法，其中該第一開關測試組係設於該第一基底之表面，且該第一開關電晶體係為一薄膜電晶體，而該第一開關導線係由一導電薄膜層所構成。