TWI805229B - 晶圓結構及其製造方法 - Google Patents

Abstract

本發明提供一種晶圓結構及其製造方法。晶圓結構包括基底結構、第一介電層、多個測試墊、第二介電層以及多個接合墊。第一介電層設置於基底結構上。多個測試墊設置於第一介電層中且暴露於第一介電層外。各個測試墊具有凹陷。第二介電層設置於第一介電層上。第二介電層具有遠離多個測試墊的頂表面。多個接合墊設置於第二介電層中且暴露於第二介電層外。各個接合墊電性連接至對應的測試墊。多個接合墊具有遠離多個測試墊的接合面。接合面與頂表面齊平。在基底結構的法線方向上，各個接合墊不重疊於對應的測試墊的凹陷。

Description

晶圓結構及其製造方法

本發明是有關於一種晶圓結構，且特別是有關於一種在晶圓接合時可具有較佳接合品質或在晶圓接合處有較低阻值的晶圓結構及其製造方法。

在將多個晶圓進行混合接合(hybrid bonding)之前，會先以探針(probe)對各晶圓的接合墊進行裸晶偵測(chip probing test，CP test)或晶圓允收測試(wafer acceptance test，WAT test)等電性測試，藉此檢測晶圓中的各個晶粒的電性品質。然而，在執行裸晶偵測或晶圓允收測試時，探針可能會使接合墊產生凹陷。因此，在後續利用接合墊將多個晶圓混合接合之後，兩個對應的接合墊之間會容易產生氣泡(bubble)，因而造成接合品質降低且接合處的阻值提高，進而影響整體電性品質及電性可靠度。

本發明提供一種晶圓結構及其製造方法，其在晶圓接合 時可具有較佳的接合品質，或在晶圓接合處有較低的阻值。

本發明的晶圓結構，包括基底結構、第一介電層、多個測試墊、第二介電層以及多個接合墊。第一介電層設置於基底結構上。多個測試墊設置於第一介電層中且暴露於第一介電層外。各個測試墊具有凹陷。第二介電層設置於第一介電層上。第二介電層具有遠離多個測試墊的頂表面。多個接合墊設置於第二介電層中且暴露於第二介電層外。各個接合墊電性連接至對應的測試墊。多個接合墊具有遠離多個測試墊的接合面。接合面與頂表面齊平。在基底結構的法線方向上，各個接合墊不重疊於對應的測試墊的凹陷。

在本發明的一實施例中，上述的多個測試墊電性連接至基底結構。多個測試墊之間彼此不電性連接。

在本發明的一實施例中，上述的第二介電層更設置於凹陷內。

在本發明的一實施例中，上述的晶圓結構更包括第三介電層以及多個第一導電孔。第三介電層設置於第一介電層與第二介電層之間。多個第一導電孔貫穿第三介電層，且分別電性連接各個接合墊與對應的測試墊。

在本發明的一實施例中，上述的第三介電層更設置於凹陷內。

在本發明的一實施例中，上述的晶圓結構更包括重佈線路層。重佈線路層設置於第二介電層與第三介電層之間。重佈線 路層包括至少一線路層、至少一第四介電層以及多個第二導電孔。線路層設置於第三介電層上且包括多個第一接墊。第四介電層設置於線路層上。多個第二導電孔貫穿第四介電層，且分別電性連接對應的接合墊與對應的第一接墊。各個第一接墊在法線方向上重疊於對應的測試墊。

在本發明的一實施例中，上述的線路層更包括多個第二接墊。多個第二接墊與多個第一接墊物理性分離。各個第二接墊在法線方向上重疊於對應的測試墊的凹陷。

在本發明的一實施例中，上述的線路層更包括多個第二接墊。多個第二接墊與多個第一接墊物理性分離。各個第二接墊在法線方向上不重疊於對應的測試墊的凹陷。

本發明的晶圓結構，包括基底結構、第一介電層、多個測試墊以及填補結構。第一介電層設置於基底結構上。第一介電層具有遠離基底結構的第一表面。多個測試墊設置於第一介電層中且暴露於第一介電層外。各個測試墊具有凹陷以及遠離基底結構的測試表面。填補結構設置於各個測試墊的凹陷內且具有遠離基底結構的上表面。上表面、測試表面以及第一表面齊平。

在本發明的一實施例中，上述的多個測試墊電性連接至基底結構。多個測試墊之間彼此不電性連接。

在本發明的一實施例中，上述的填補結構與各個接合墊之間具有介面。

在本發明的一實施例中，上述的填補結構包括種子層與 導電層。種子層設置於凹陷內。金屬層設置於種子層上，以填滿凹陷。

在本發明的一實施例中，上述的填補結構包括第二介電層。

本發明的晶圓結構的製造方法，包括以下步驟。提供基底結構。形成多個測試墊於基底結構上。各個測試墊具有凹陷。形成第一介電層於基底結構上，以使多個測試墊設置於第一介電層中且暴露於第一介電層外。形成多個接合墊於第一介電層上，以使各個接合墊電性連接至對應的測試墊。形成第二介電層於第一介電層上，以使多個接合墊設置於第二介電層中且暴露於第二介電層外。第二介電層具有遠離多個測試墊的頂表面。多個接合墊具有遠離多個測試墊的接合面。接合面與頂表面齊平。在基底結構的法線方向上，各個接合墊不重疊於對應的測試墊的凹陷。

在本發明的一實施例中，上述的製造方法更包括以下步驟。形成第三介電層於第一介電層及第二介電層之間。形成多個第一導電孔以貫穿第三介電層，且多個第一導電孔分別電性連接各個接合墊與對應的測試墊。

在本發明的一實施例中，上述的製造方法更包括以下步驟。形成重佈線路層於第二介電層與第三介電層之間。其中，重佈線路層包括至少一線路層、至少一第四介電層以及多個第二導電孔。線路層設置於第三介電層上且包括多個第一接墊。第四介電層設置於線路層上。多個第二導電孔貫穿第四介電層，且分別 電性連接對應的接合墊與對應的第一接墊。各個第一接墊在法線方向上重疊於對應的測試墊。

本發明的晶圓結構的製造方法，包括以下步驟。提供基底結構。形成多個測試墊於基底結構上。各個測試墊具有凹陷。形成第一介電層於基底結構上，以使多個測試墊設置於第一介電層中且暴露於第一介電層外。形成填補結構於各個接合墊的凹陷內。多個測試墊具有遠離基底結構的測試表面。第一介電層具有遠離基底結構的第一表面。填補結構具有遠離基底結構的上表面。測試表面、第一表面以及上表面齊平。

在本發明的一實施例中，上述形成填補結構於各個接合墊的凹陷內的方式包括以下步驟。形成第二介電層於第一介電層與多個測試墊上。移除第二介電層的一部分，以暴露出第一介電層與多個測試墊。

在本發明的一實施例中，上述形成填補結構於各個接合墊的凹陷內的方式包括以下步驟。形成種子層於凹陷內。形成導電層於種子層上，以填滿凹陷。

基於上述，在本發明一實施例的晶圓結構及其製作方法中，藉由額外設置多個接合墊或填補結構的方式，來提供平整度較佳的多個接合墊或平整度較佳的多個測試墊。藉此，可利用多個接合墊或含有填補結構的多個測試墊來與另一晶圓結構進行混合接合(hybrid bonding)，以確保本實施例的晶圓結構在進行晶圓接合時可具有較佳的接合品質、在接合後的兩個對應的接合墊之 間不會產生氣泡、且在晶圓接合處有較低的阻值，進而可提升本實施例的晶圓結構的電性品質及電性可靠度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、100a、100b、100c、100d、100e、100f、100g、100h、 100i、100j、100k、100m、200:晶圓結構

110、110b:基底結構

112:基底

113:導電穿孔

114:介電層

115:內連線元件

116:接墊

117:導通孔

120:測試墊

1201:第一部分

1202:第二部分

121:測試表面

122:凹陷

130:第一介電層

131:第一表面

140:第三介電層

141:第一導電孔

150:接合墊

151:接合面

160、160c:第二介電層

161:頂表面

170:填補結構

171:上表面

172:種子層

173:金屬層

180:重佈線路層

181:線路層

1811:第一接墊

1812:第二接墊

1813:第三接墊

182:第四介電層

183:第二導電孔

A:區域

BS:背側表面

D:深度

FS:前側表面

P:探針

T:厚度

X、Y、Z:方向

圖1A至圖1B是本發明一實施例的晶圓結構的製造方法的剖面示意圖。

圖1C是圖1B的區域A的俯視示意圖。

圖2是本發明另一實施例的晶圓結構的剖面示意圖。

圖3是本發明另一實施例的晶圓結構的剖面示意圖。

圖4A至圖4B是本發明另一實施例的晶圓結構的製造方法的剖面示意圖。

圖5是本發明另一實施例的晶圓結構的剖面示意圖。

圖6是本發明另一實施例的晶圓結構的剖面示意圖。

圖7是本發明另一實施例的晶圓結構的剖面示意圖。

圖8是本發明另一實施例的晶圓結構的剖面示意圖。

圖9是本發明另一實施例的晶圓結構的剖面示意圖。

圖10是本發明另一實施例的晶圓結構的局部俯視示意圖。

圖11至圖13是本發明多個實施例的晶圓結構的局部俯視示意圖。

圖1A至圖1B是本發明一實施例的晶圓結構的製造方法的剖面示意圖。圖1C是圖1B的區域A的俯視示意圖。為了附圖清楚及方便說明，圖1C省略繪示晶圓結構100中的若干元件，例如是省略繪示介電層114、第一介電層130、第二介電層160以及第三介電層140，但不以此為限。

首先，請參照圖1A，提供基底結構110以及與基底結構110接合的晶圓結構200。基底結構110具有多個晶粒(未示出)以及彼此相對的前側表面FS與背側表面BS。基底結構110可包括基底112(例如：矽基底)、多個導電穿孔113(例如：矽穿孔)、介電層114、內連線元件115、接墊116、導通孔117、半導體元件(未示出)以及摻雜區(未示出)，但不以此為限。其中，基底結構110的前側表面FS為介電層114遠離基底112的一側，且基底結構110的背側表面BS為基底112遠離介電層114的一側。

具體來說，介電層114設置於基底112上。內連線元件115內埋於介電層114中且電性連接至半導體元件及/或摻雜區。接墊116設置於介電層114遠離基底112的一側(即前側表面FS)，以接合並電性連接至晶圓結構200。接墊116可透過導通孔117電性連接至內連線元件115。導電穿孔113貫穿基底112，以電性連接至介電層114中的內連線元件115(未示出)。在其他實施例中，基底結構110可更包括電極或上述組成之組合，所屬技術領域中 具有通常知識者可依據產品需求來調整基底結構110的具體組成，本發明並不對此加以限制。

接著，形成多個測試墊120於基底結構110的基底112上。具體來說，在本實施例中，多個測試墊120設置於基底112遠離介電層114的一側(即背側表面BS)，以使多個測試墊120與介電層114分別位於基底112的相對兩側。測試墊120具有遠離基底結構110的測試表面121。多個測試墊120之間彼此不電性連接。各個測試墊120可接觸對應的導電穿孔113，以使各個測試墊120可透過對應的導電穿孔113電性連接至基底結構110與對應的晶粒。此外，測試墊120於基底結構110的法線方向(即方向Y)上的厚度T約大於0.5微米(μm)，以適於作為裸晶偵測(chip probing test，CP test)或晶圓允收測試(wafer acceptance test，WAT test)等電性測試用，但不以此為限。

在本實施例中，方向X、方向Y以及方向Z為不同方向，舉例來說，方向X例如是基底112的延伸方向，方向Y例如是基底結構110的法線方向，方向X垂直於方向Y，且方向X與方向Y則分別垂直於方向Z，但不以此為限。

接著，形成第一介電層130於基底結構110的基底112上，以使多個測試墊120可設置於第一介電層130中且暴露於第一介電層130外。具體來說，在本實施例中，第一介電層130設置於基底112遠離介電層114的一側，以使第一介電層130與介電層114分別位於基底112的相對兩側。第一介電層130具有遠 離基底結構110的第一表面131。第一介電層130的第一表面131可與測試墊120的測試表面121齊平，但不以此為限。此外，測試墊120的測試表面121可暴露於第一介電層130外，且不被第一介電層130覆蓋。

在本實施例中，由於多個測試墊120之間彼此不電性連接且多個測試墊120可分別對應於晶粒設置，因此，在形成多個測試墊120之後，可利用探針P來對各個測試墊120進行裸晶偵測或晶圓允收測試等電性測試，以檢測各個測試墊120與所對應的晶粒之間的電性品質或電性連接的情形。然而，由於探針P是以接觸測試墊120的測試表面121的方式來進行裸晶偵測或晶圓允收測試，因而會在探針P接觸的各個測試墊120的測試表面121產生凹陷(probe mark)122，並破壞測試表面121的平整度(flatness)。在本實施例中，凹陷122例如是由測試墊120的測試表面121朝向基底結構110的方向內凹，且凹陷122不貫穿測試墊120，但不以此為限。此外，在本實施例中，凹陷122的輪廓可例如是弧形，但不以此為限，在其他的實施例中，凹陷122的輪廓也可以為錐狀。凹陷122於基底結構110的法線方向(即方向Y)上的深度D約為200奈米(nm)至300奈米，但不以此為限。

然後，請參照圖1B，在進行電性測試之後，形成第三介電層140於第一介電層130與測試墊120上。其中，第三介電層140可覆蓋第一介電層130與測試墊120，且第三介電層140還可設置於凹陷122內，以填滿凹陷122。

接著，形成多個接合墊150於第三介電層140上，並形成貫穿第三介電層140的多個第一導電孔141。在本實施例中，各個接合墊150可透過對應的第一導電孔141電性連接至對應的測試墊120。也就是說，多個第一導電孔141可分別電性連接各個接合墊150與對應的測試墊120。各個第一導電孔141接觸對應的測試墊120的測試表面121，但不接觸對應的測試墊120的凹陷122。在本實施例中，多個接合墊150之間彼此不電性連接。多個接合墊150具有遠離多個測試墊120的接合面151。

在本實施例中，在基底結構110的法線方向(即方向Y)上，各個第一導電孔141重疊於對應的測試墊120，且各個第一導電孔141不重疊於對應的測試墊120的凹陷122。也就是說，第一導電孔141與凹陷122交錯(staggered)設置。此外，在本實施例中，在基底結構110的法線方向(即方向Y)上，各個接合墊150重疊於對應的測試墊120，且各個接合墊150不重疊於對應的測試墊120的凹陷122。也就是說，接合墊150與凹陷122交錯設置。

接著，形成第二介電層160於第一介電層130與第三介電層140上，以使多個接合墊150可設置於第二介電層160中且暴露於第二介電層160外。具體來說，第二介電層160可設置於第三介電層140遠離基底結構110的表面上，以使第三介電層140設置於第一介電層130與第二介電層160之間。第二介電層160具有遠離多個測試墊120的頂表面161。接合墊150的接合面151 與第二介電層160的頂表面161齊平，但不以此為限。此外，接合墊150的接合面151可暴露於第二介電層160外，且不被第二介電層160覆蓋。至此，已製造完成本實施例的晶圓結構100。

請參照圖1C，在本實施例中，在晶圓結構100的區域A的俯視示意圖中，測試墊120的延伸方向大致上可平行於基底112的延伸方向(即方向X)，但不以此為限。在一些實施例中，測試墊120的延伸方向也可不平行於基底112的延伸方向(即方向X)，如圖9所示。

雖然本實施例的晶圓結構100及其製作方法是將測試墊120與接合墊150設置於基底結構110的背側表面BS，但本發明並不以此為限。在一些實施例中，測試墊120與接合墊150也可設置於基底結構110的前側表面FS，如圖3所示。

在本實施例的晶圓結構100及其製作方法中，相較於具有凹陷122的測試墊120，額外設置的多個接合墊150可具有較佳的平整度。因此，相較於一般的晶圓結構，本實施例的晶圓結構100可利用平整度較佳的多個接合墊150來取代具有凹陷122的測試墊120，並以多個接合墊150來與另一晶圓結構進行混合接合(hybrid bonding)，藉此可確保在晶圓接合時可具有較佳的接合品質，以使接合後的兩個對應的接合墊之間不會產生氣泡，且在晶圓接合處有較低的阻值。

簡言之，本實施例的晶圓結構100包括基底結構110、第一介電層130、多個測試墊120、第二介電層160以及多個接合墊 150。第一介電層130設置於基底結構110上。多個測試墊120設置於第一介電層130中且暴露於第一介電層130外。各個測試墊120具有凹陷122。第二介電層160設置於第一介電層130上。第二介電層160具有遠離多個測試墊120的頂表面161。多個接合墊150設置於第二介電層160中且具有暴露於第二介電層160外。各個接合墊150電性連接至對應的測試墊120。多個接合墊150具有遠離多個測試墊120的接合面151。接合面151與頂表面161齊平。其中，在基底結構110的法線方向(即方向Y)上，各個接合墊150不重疊於對應的測試墊120的凹陷122。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖1B與圖2，本實施例的晶圓結構100a與圖1B中的晶圓結構100相似，惟二者主要差異之處在於：在本實施例的晶圓結構100a中，可省略製作圖1B的晶圓結構100中的第三介電層140與第一導電孔141。

具體來說，請參照圖2，在本實施例中，在形成第一介電層130與多個測試墊120且進行裸晶偵測或晶圓允收測試之後，形成多個接合墊150與第二介電層160於第一介電層130與測試 墊120上。其中，各個接合墊150可接觸並電性連接至對應的測試墊120。第二介電層160可設置於測試墊120的凹陷122內，以填滿凹陷122。

此外，在本實施例中，在基底結構110的法線方向(即方向Y)上，各個接合墊150重疊於對應的測試墊120，且各個接合墊150不重疊於對應的測試墊120的凹陷122。也就是說，接合墊150與凹陷122交錯設置。在本實施例中，各個接合墊150接觸對應的測試墊120的測試表面121，但不接觸對應的測試墊120的凹陷122。

雖然本實施例的晶圓結構100a及其製作方法是將測試墊120與接合墊150設置於基底結構110的背側表面BS，但本發明並不以此為限。在一些實施例中，測試墊與接合墊也可設置於基底結構的前側表面。

圖3是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖1B與圖3，本實施例的晶圓結構100b與圖1B中的晶圓結構100相似，惟二者主要差異之處在於：在本實施例的晶圓結構100b中，多個測試墊120與多個接合墊150可設置於基底結構110b的介電層114上。

具體來說，請參照圖3，在本實施例中，多個測試墊120設置於於介電層114遠離基底112的一側(即前側表面FS)。多個測試墊120與基底112分別位於介電層114的相對兩側。各個測試墊120可透過對應的導通孔117電性連接至內連線元件115。各 個接合墊150可透過對應的第一導電孔141、對應的測試墊120、對應的導通孔117以及對應的內連線元件115電性連接至基底結構110b與對應的晶粒(未示出)。此外，不同於圖1B的晶圓結構100，在本實施例的晶圓結構100b中，基底結構110b中的介電層114可不設置接墊且基底112可不設置多個導電穿孔，但不以此為限。

圖4A至圖4B是本發明另一實施例的晶圓結構的製造方法的剖面示意圖。圖4A至圖4B為接續圖1A並取代圖1B的步驟。圖4A至圖4B的實施例與圖1A至圖1B的實施例中相同或相類似的構件得以採用相同的材料或方法來進行，故下文對於兩實施例中相同與相似的描述將不再贅述，且主要針對兩實施例之間的差異處進行說明。

具體來說，請參照圖4A，在形成第一介電層130與多個測試墊120且進行裸晶偵測或晶圓允收測試之後，形成第二介電層160c於第一介電層130與多個測試墊120上。其中，第二介電層160c可直接接觸並覆蓋第一介電層130與測試墊120，且第二介電層160c還可設置於測試墊120的凹陷122內，以填滿凹陷122。此外，在本實施例中，第二介電層160c的材料可例如是氧化物(例如：氧化矽)或聚合物(polymer，例如：聚醯亞胺(polyimide，PI))等，但不以此為限。

接著，請參照圖4B，移除第二介電層160c的一部分，以暴露出第一介電層130與多個測試墊120。具體來說，在本實施例 中，透過化學機械平坦化製程(Chemical-Mechanical Polishing，CMP)對第二介電層160c進行研磨，以暴露出測試墊120遠離基底結構110的測試表面121，並暴露出第一介電層130遠離基底結構110的第一表面131。此時，第二介電層160c的另一部分會保留於測試墊120的凹陷122中，以形成填補結構170。在本實施例中，填補結構170具有遠離基底結構110的上表面171，且填補結構170的上表面171、測試墊120的測試表面121以及第一介電層130的第一表面131齊平。此外，由於填補結構170與測試墊120是在不同的製程中形成，因此填補結構170與測試墊120之間可具有介面。至此，已製造完成本實施例的晶圓結構100c。

在本實施例的晶圓結構100c及其製作方法中，藉由將填補結構170設置於測試墊120的凹陷122內，因而可改善經裸晶偵測或晶圓允收測試後的測試墊120的平整度。因此，相較於一般的晶圓結構，本實施例的晶圓結構100d可利用平整度改善後的多個測試墊120來與另一晶圓結構進行混合接合，藉此可確保在晶圓接合時可具有較佳的接合品質，以使接合後的兩個對應的測試墊之間不會產生氣泡，且在晶圓接合處有較低的阻值。

雖然本實施例的晶圓結構100c及其製作方法是將測試墊120與填補結構170設置於基底結構110的背側表面BS，但本發明並不以此為限。在一些實施例中，測試墊與填補結構也可設置於基底結構的前側表面。

簡言之，本實施例的晶圓結構100c包括基底結構110、 第一介電層130、多個測試墊120以及填補結構170。第一介電層130設置於基底結構110上，且具有遠離基底結構110的第一表面131。多個測試墊120設置於第一介電層130中且暴露於第一介電層130外。各個測試墊120具有凹陷122以及遠離基底結構110的測試表面121。填補結構170設置於各個測試墊120的凹陷122中且具有遠離基底結構110的上表面171。其中，填補結構170的上表面171、測試墊120的測試表面121以及第一介電層130的第一表面131齊平。

圖5是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖4B與圖5，本實施例的晶圓結構100d與圖4B中的晶圓結構100c相似，惟二者主要差異之處在於：在本實施例的晶圓結構100d中，填補結構170包括種子層172與金屬層173。

具體來說，請參照圖5，在本實施例中，在形成第一介電層130與多個測試墊120且進行裸晶偵測或晶圓允收測試之後，形成種子層172於各個測試墊120的凹陷122中，以使種子層172可共形於凹陷122的輪廓。接著，形成金屬層173於種子層172上，以填滿凹陷122。在本實施例中，種子層172設置於金屬層173與測試墊120之間。種子層172與金屬層173一同形成填補結構170。其中，多個測試墊120具有遠離基底結構110的測試表面121，第一介電層130具有遠離基底結構110的第一表面131，填補結構170具有遠離基底結構110的上表面171，且上表面171、測試表面121以及第一表面131齊平。此外，在本實施例中，種 子層172與金屬層173的材料可例如是銅或鋁等金屬導電材料，但不以此為限。

在本實施例中，晶圓結構100d的填補結構170的製造方法可例如是包括以下步驟(未示出)，但本發明並不以此為限：形成種子層172於第一介電層130與多個測試墊120上，以使種子層172接觸並共形於第一介電層130與具有凹陷122的測試墊120。接著，形成金屬層173於種子層172上，以使金屬層173覆蓋種子層172並填滿各個測試墊120的凹陷122。而後，透過化學機械平坦化製程來移除種子層172的一部分與金屬層173的一部分，以暴露出測試墊120遠離基底結構110的測試表面121，並暴露出第一介電層130遠離基底結構110的第一表面131。此時，種子層172的另一部分與金屬層173的另一部分會保留於測試墊120的凹陷122中，以形成填補結構170。至此，已製造完成本實施例的晶圓結構100d的填補結構170。

雖然本實施例的晶圓結構100d及其製作方法是將測試墊120與填補結構170設置於基底結構110的背側表面BS，但本發明並不以此為限。在一些實施例中，測試墊與填補結構也可設置於基底結構的前側表面。

圖6是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖1B與圖6，本實施例的晶圓結構100e與圖1B中的晶圓結構100相似，惟二者主要差異之處在於：本實施例的晶圓結構100e更包括重佈線路層(redistribution layer，RDL)180。

具體來說，請參照圖6，在本實施例中，重佈線路層180設置於第二介電層160與第三介電層140之間。重佈線路層180包括至少一線路層181(圖6示意地以1層為例)、至少一第四介電層182(圖6示意地以1層為例)以及多個第二導電孔183。線路層181設置於第三介電層140上，且線路層181包括多個第一接墊1811。多個第一接墊1811分別接觸且電性連接至對應的第一導電孔141。多個第一接墊1811之間彼此不電性連接。第四介電層182設置於線路層181上，以覆蓋線路層181與第三介電層140。多個第二導電孔183貫穿第四介電層182，且分別電性連接對應的接合墊150與對應的第一接墊1811。

在本實施例中，在基底結構110的法線方向(即方向Y)上，各個第一接墊1811重疊於對應的測試墊120，且各個第一接墊1811不重疊於對應的測試墊120的凹陷122。也就是說，第一接墊1811與凹陷122交錯設置。

雖然本實施例的重佈線路層180示意地包括1層的線路層181與1層的第四介電層182，但本發明並不對線路層181與第四介電層182的層數加以限制。也就是說，在一些實施例中，重佈線路層也可視需要而包括2層或2層以上的線路層與第四介電層。

雖然本實施例的晶圓結構100e及其製作方法是將測試墊120、重佈線路層180以及接合墊150設置於基底結構110的背側表面BS，但本發明並不以此為限。在一些實施例中，測試墊、重 佈線路層以及接合墊也可設置於基底結構的前側表面。

圖7是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖6與圖7，本實施例的晶圓結構100f與圖6中的晶圓結構100e相似，惟二者主要差異之處在於：在本實施例的晶圓結構100f中，線路層181更包括多個第二接墊1812。

具體來說，請參照圖7，在本實施例中，多個第二接墊1812分別對應於測試墊120的凹陷122設置。在基底結構110的法線方向(即方向Y)上，各個第二接墊1812重疊於對應的測試墊120的凹陷122。多個第二接墊1812之間彼此不電性連接。多個第二接墊1812與多個第一接墊1811之間彼此物理性分離且電性分離。在本實施例中，多個第二接墊1812可視為是虛設的接墊(dummy pad)。

圖8是本發明另一實施例的晶圓結構的剖面示意圖。請同時參照圖7與圖8，本實施例的晶圓結構100g與圖7中的晶圓結構100f相似，惟二者主要差異之處在於：在本實施例的晶圓結構100g中，線路層181的多個第二接墊1812並不對應於測試墊120的凹陷122設置。

具體來說，請參照圖8，在本實施例中，在基底結構110的法線方向(即方向Y)上，各個第二接墊1812重疊於對應的測試墊120，且各個第二接墊1812不重疊於對應的測試墊120的凹陷122。也就是說，第二接墊1812與凹陷122交錯設置。

圖9是本發明另一實施例的晶圓結構的剖面示意圖。請 同時參照圖7與圖9，本實施例的晶圓結構100h與圖7中的晶圓結構100f相似，惟二者主要差異之處在於：在本實施例的晶圓結構100h中，線路層181更包括多個第三接墊1813。

具體來說，請參照圖9，在本實施例中，多個第三接墊1813分別設置於第一接墊1811與第二接墊1812之間。在基底結構110的法線方向(即方向Y)上，各個第三接墊1813重疊於對應的測試墊120，且各個第三接墊1813不重疊於對應的測試墊120的凹陷122。也就是說，第三接墊1813與凹陷122交錯設置。多個第三接墊1813之間彼此不電性連接。多個第三接墊1813與第二接墊1812之間彼此物理性分離且電性分離。在一些實施例中，多個第三接墊1813可電性連接至第一接墊1811，但不以此為限。

圖10是本發明另一實施例的晶圓結構的局部俯視示意圖。請同時參照圖1C與圖10，本實施例的晶圓結構100i與圖1C中的晶圓結構100相似，惟二者主要差異之處在於：在本實施例的晶圓結構100i的俯視示意圖中，測試墊120的延伸方向不平行於基底112的延伸方向(即方向X)。

具體來說，請參照圖10，在本實施例中，測試墊120的延伸方向與基底112的延伸方向(即方向X)之間具有夾角θ。其中，夾角θ例如是45度，但不以此為限。在本實施例中，藉由夾角θ可以減少凹陷122與接合墊150於三維(three-dimensional)空間的配置面積。

圖11至圖13是本發明多個實施例的晶圓結構的局部俯 視示意圖。請同時參照圖1C以及圖11至圖13，本實施例的晶圓結構100j、晶圓結構100k以及晶圓結構100m相似於圓1C中的晶圓結構100，惟主要差異之處在於： 在本實施例的晶圓結構100j與晶圓結構100k的俯視示意圖中，測試墊120可具有第一部分1201與第二部分1202。第一部分1201以平行於基底112的延伸方向(即方向X)延伸，第二部分1202以平行於方向Z的方向延伸，且第一部分1201與第二部分1202彼此相連，但不以此為限。在本實施例中，測試墊120的凹陷122位於第一部分1201，第一導電孔141與接合墊150皆設置於第二部分1202上，且凹陷122與第一導電孔141(或接合墊150)交錯設置。

在本實施例的晶圓結構100m的俯視示意圖中，測試墊120可具有第一部分1201與第二部分1202。第一部分1201以平行於基底112的延伸方向(即方向X)延伸，第二部分1202也以平行於基底112的延伸方向(即方向X)延伸，且第一部分1201與第二部分1202之間彼此物理性分離，但不以此為限。在本實施例中，第一部分1201與第二部分1202之間可透過其他導線(未繪示)而電性連接。在本實施例中，測試墊120的凹陷122位於第一部分1201，第一導電孔141與接合墊150皆設置於第二部分1202上，且凹陷122與第一導電孔141(或接合墊150)交錯設置。

在一些實施例中，當第一部分1201以平行於基底112的延伸方向(即方向X)延伸時，第二部分1202也可以平行於不同 於方向X的其他方向延伸(未繪示)，只要使第一部分1201的延伸方向不同於第二部分1202的延伸方向，使第一部分1201與第二部分1202可電性連接(即第一部分1201與第二部分1202可彼此相連或彼此物理性分離)，且使位於第一部分1201的凹陷122與設置於第二部分1202上第一導電孔141(或接合墊150)可以交錯設置即可。

綜上所述，在本發明一實施例的晶圓結構及其製作方法中，藉由額外設置多個接合墊或填補結構的方式，來提供平整度較佳的多個接合墊或平整度較佳的多個測試墊。藉此，可利用多個接合墊或含有填補結構的多個測試墊來與另一晶圓結構進行混合接合，以確保本實施例的晶圓結構在進行晶圓接合時可具有較佳的接合品質、在接合後的兩個對應的接合墊之間不會產生氣泡、且在晶圓接合處有較低的阻值，進而可提升本實施例的晶圓結構的電性品質及電性可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200:晶圓結構

110:基底結構

112:基底

113:導電穿孔

114:介電層

115:內連線元件

116:接墊

117:導通孔

120:測試墊

121:測試表面

122:凹陷

130:第一介電層

140:第三介電層

141:第一導電孔

150:接合墊

151:接合面

160:第二介電層

161:頂表面

A:區域

BS:背側表面

FS:前側表面

X、Y、Z:方向

Claims (17)

1. 一種晶圓結構，包括：基底結構；第一介電層，設置於所述基底結構上；多個測試墊，設置於所述第一介電層中且暴露於所述第一介電層外，其中各所述多個測試墊具有凹陷；第二介電層，設置於所述第一介電層上，且具有遠離所述多個測試墊的頂表面；以及多個接合墊，設置於所述第二介電層中且暴露於所述第二介電層外，其中各所述多個接合墊電性連接至對應的測試墊，所述多個接合墊具有遠離所述多個測試墊的接合面，且所述接合面與所述頂表面齊平，其中在所述基底結構的法線方向上，各所述多個接合墊不重疊於對應的所述測試墊的所述凹陷。
2. 如請求項1所述的晶圓結構，其中所述多個測試墊電性連接至所述基底結構，且所述多個測試墊之間彼此不電性連接。
3. 如請求項1所述的晶圓結構，其中所述第二介電層更設置於所述凹陷內。
4. 如請求項1所述的晶圓結構，更包括：第三介電層，設置於所述第一介電層與所述第二介電層之間；以及 多個第一導電孔，貫穿所述第三介電層，且分別電性連接各所述多個接合墊與對應的所述測試墊。
5. 如請求項4所述的晶圓結構，其中所述第三介電層更設置於所述凹陷內。
6. 如請求項4所述的晶圓結構，更包括：重佈線路層，設置於所述第二介電層與所述第三介電層之間，且包括：至少一線路層，設置於所述第三介電層上，且包括多個第一接墊；至少一第四介電層，設置於所述線路層上；以及多個第二導電孔，貫穿所述第四介電層，且分別電性連接對應的所述接合墊與對應的所述第一接墊，其中，各所述多個第一接墊在所述法線方向上重疊於對應的所述測試墊。
7. 如請求項6所述的晶圓結構，其中所述至少一線路層更包括：多個第二接墊，與所述多個第一接墊物理性分離，其中各所述多個第二接墊在所述法線方向上重疊於對應的所述測試墊的所述凹陷。
8. 如請求項6所述的晶圓結構，其中所述至少一線路層更包括： 多個第二接墊，與所述多個第一接墊物理性分離，其中各所述多個第二接墊在所述法線方向上不重疊於對應的所述測試墊的所述凹陷。
9. 一種晶圓結構，包括：基底結構；第一介電層，設置於所述基底結構上，且具有遠離所述基底結構的第一表面；多個測試墊，設置於所述第一介電層中且暴露於所述第一介電層外，其中各所述多個測試墊具有凹陷以及遠離所述基底結構的測試表面，且所述多個測試墊電性連接至所述基底結構，所述多個測試墊之間彼此不電性連接；以及填補結構，設置於各所述多個測試墊的所述凹陷內且具有遠離所述基底結構的上表面，其中所述上表面、所述測試表面以及所述第一表面齊平，且所述填補結構與各所述多個測試墊之間具有介面。
10. 如請求項9所述的晶圓結構，其中所述填補結構包括種子層與金屬層，所述種子層設置於所述凹陷內，且所述金屬層設置於所述種子層上，以填滿所述凹陷。
11. 如請求項9所述的晶圓結構，其中所述填補結構包括第二介電層。
12. 一種晶圓結構的製造方法，包括：提供基底結構； 形成多個測試墊於所述基底結構上，其中各所述多個測試墊具有凹陷；形成第一介電層於所述基底結構上，以使多個測試墊設置於所述第一介電層中且暴露於所述第一介電層外；形成多個接合墊於所述第一介電層上，以使各所述多個接合墊電性連接至對應的測試墊；以及形成第二介電層於所述第一介電層上，以使多個接合墊設置於所述第二介電層中且暴露於所述第二介電層外，其中所述第二介電層具有遠離所述多個測試墊的頂表面，所述多個接合墊具有遠離所述多個測試墊的接合面，且所述接合面與所述頂表面齊平，其中在所述基底結構的法線方向上，各所述多個接合墊不重疊於對應的所述測試墊的所述凹陷。
13. 如請求項12所述的製造方法，更包括：形成第三介電層於所述第一介電層及所述第二介電層之間；以及形成多個第一導電孔，以貫穿所述第三介電層，其中所述多個第一導電孔分別電性連接各所述多個接合墊與對應的所述測試墊。
14. 如請求項13所述的製造方法，更包括：形成重佈線路層於所述第二介電層與所述第三介電層之間，其中所述重佈線路層包括： 至少一線路層，設置於所述第三介電層上，且包括多個第一接墊；至少一第四介電層，設置於所述線路層上；以及多個第二導電孔，貫穿所述第四介電層，且分別電性連接對應的所述接合墊與對應的所述第一接墊，其中，各所述多個第一接墊在所述法線方向上重疊於對應的所述測試墊。
15. 一種晶圓結構的製造方法，包括：提供基底結構；形成多個測試墊於所述基底結構上，其中各所述多個測試墊具有凹陷；形成第一介電層於所述基底結構上，以使多個測試墊設置於所述第一介電層中且暴露於所述第一介電層外；以及形成填補結構於各所述多個測試墊的所述凹陷內，其中所述多個測試墊具有遠離所述基底結構的測試表面，所述第一介電層具有遠離所述基底結構的第一表面，所述填補結構具有遠離所述基底結構的上表面，且所述測試表面、所述第一表面以及所述上表面齊平。
16. 如請求項15所述的製造方法，其中形成所述填補結構於各所述多個測試墊的所述凹陷內的步驟包括：形成第二介電層於所述第一介電層與所述多個測試墊上；以及 移除所述第二介電層的一部分，以暴露出所述第一介電層與所述多個測試墊。
17. 如請求項15所述的製造方法，其中形成所述填補結構於各所述多個測試墊的所述凹陷內的步驟包括：形成種子層於所述凹陷內；以及形成導電層於所述種子層上，以填滿所述凹陷。

Images