CN108711564A - 扇出晶片级封装结构 - Google Patents

扇出晶片级封装结构 Download PDF

Info

Publication number
CN108711564A
CN108711564A CN201810627886.0A CN201810627886A CN108711564A CN 108711564 A CN108711564 A CN 108711564A CN 201810627886 A CN201810627886 A CN 201810627886A CN 108711564 A CN108711564 A CN 108711564A
Authority
CN
China
Prior art keywords
layer
bare die
dielectric layer
connection pad
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810627886.0A
Other languages
English (en)
Other versions
CN108711564B (zh
Inventor
蔡崇宣
谢爵安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108711564A publication Critical patent/CN108711564A/zh
Application granted granted Critical
Publication of CN108711564B publication Critical patent/CN108711564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1811—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本公开涉及一种扇出晶片级封装结构。本文中描述一种半导体装置及其制造方法，其中所述半导体装置包含：第一裸片，其包含第一接垫及第一钝化层；第二裸片，其包含第二接垫及第二钝化层；封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；介电层，其覆盖所述第一钝化层的至少一部分及所述第二钝化层的至少一部分，且进一步覆盖所述第一裸片与所述第二裸片之间的所述封装体，其中所述介电层包含：邻近于所述第一钝化层、所述第二钝化层及所述封装体的第二表面；及与所述第二表面对立的第三表面；及重布线层，其电性连接至所述第一接垫及所述第二接垫且置放于所述介电层的所述第三表面上方。

Description

扇出晶片级封装结构
本申请是申请日为2015年12月29日，申请号为“201511007865.1”，而发明名称为“扇出晶片级封装结构”的申请的分案申请。
技术领域
本发明涉及半导体封装结构。特定来说，本发明涉及一种扇出晶片级封装结构。
背景技术
常规地，扇出晶片级封装结构含有多个裸片、环绕裸片的封装体及电连接裸片的重布线层，其中重布线层布置于裸片及封装体上。然而，段差部形成于裸片与封装体之间，此情况可导致重布线层分层及/或断裂。
发明内容
本发明是关于扇出晶片级封装结构及其制造方法。
本发明的方面涉及一种半导体装置。在一个实施例中，一种半导体装置包括：第一裸片，其包括第一接垫及第一钝化层；第二裸片，其包括第二接垫及第二钝化层，其中所述第一裸片具有第一侧壁且所述第二裸片具有第二侧壁；封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；介电层，其覆盖所述第一钝化层的至少一部分及所述第二钝化层的至少一部分，且进一步覆盖所述第一裸片与所述第二裸片之间的所述封装体，其中所述介电层包括：邻近于所述第一钝化层、所述第二钝化层及所述封装体的第二表面；及与所述第二表面对立的第三表面；及重布线层，其电连接至所述第一接垫及所述第二接垫且置放于所述介电层的所述第三表面上方。
在另一实施例中，一种半导体封装包括：衬底，及安装于所述衬底上的半导体装置，其中所述半导体装置包括：第一裸片，其包括第一接垫及第一钝化层；第二裸片，其包括第二接垫及第二钝化层，其中所述第一裸片具有第一侧壁且所述第二裸片具有第二侧壁；封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；介电层，其覆盖所述第一钝化层的至少一部分及所述第二钝化层的至少一部分，且进一步覆盖所述第一裸片与所述第二裸片之间的所述封装体，其中所述介电层包括：邻近于所述第一钝化层、所述第二钝化层及所述封装体的第二表面；及与所述第一表面对立的第三表面；及重布线层，其电连接至所述第一接垫及所述第二接垫且置放于所述介电层的所述第三表面上方。
附图说明
图1为根据本发明的第一实施例的半导体装置的横截面图。
图2为图1中的部分“A”的放大图。
图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K及图3L为展示制造根据本发明的第一实施例的半导体装置的方法的横截面图。
图4为根据本发明的第一实施例的半导体装置的仰视图。
图5为包含根据本发明的第一实施例的半导体装置的半导体封装结构的横截面图。
图6为根据本发明的第二实施例的半导体装置的横截面图。
图7为图6中的部分“A”的放大图。
图8A、图8B、图8C、图8D、图8E、图8F、图8G、图8H、图8I、图8J、图8K及图8L为展示制造根据本发明的第二实施例的半导体装置的方法的横截面图。
图9为根据本发明的第二实施例的半导体装置的仰视图。
图10为包含根据本发明的第二实施例的半导体装置的半导体封装结构的横截面图。
具体实施方式
以下定义适用于关于本发明的一些实施例所描述的方面中的一些。此等定义同样可在本文中详细描述。
如本文中所使用，除非上下文另外清晰指示，否则单数术语“一(a/an)”及“所述”包含多个参照物。因此，举例来说，除非上下文另外清晰指示，否则对裸片的参考可包含多个裸片。
如本文中所使用，术语“邻近”是指靠近或邻接。邻近组件可彼此间隔开或可彼此实际或直接接触。在一些情况下，邻近组件可彼此连接或可彼此一体式形成。
如本文中所使用，例如“内”、“内部”、“外”、“外部”、“顶部”、“底部”、“前面”、“背面”、“上部”、“向上”、“下部”、“向下”、“垂直”、“垂直地”、“侧向”、“侧向地”、“上方”及“下方”的相对术语是指组件集合相对于彼此(例如，根据图式)的定向，但并不要求那些组件在制造或使用期间的特定定向。
如本文中所使用，术语“连接(connect)”、“已连接”及“连接(connection)”是指操作耦接或链接。已连接组件可直接耦接至彼此或可间接耦接至彼此(例如，经由另一组件集合)。
如本文中所使用，术语“约”、“实质上”及“实质”是指相当大程度或范围。当结合事件或情形使用时，所述术语可指事件或情形准确出现的情况以及事件或情形近似出现的情况(例如考虑到本文中所描述的制造方法的典型容差水平)。举例来说，术语可指小于或等于±10％，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此范围格式是出于便利及简洁而使用，且应灵活地理解为包含如范围极限所明确指定的数值，且也包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
图1为根据本发明的第一实施例的半导体装置100的横截面图。半导体装置100包括第一裸片1、第二裸片2、环绕第一裸片1及第二裸片2的封装体3、介电层40、41、42、43，及布置于第一裸片1及第二裸片2上方的重布线层50、51、52。半导体装置100进一步包括电连接至重布线层50、51、52的球下金属层61、62及分别附接至球下金属层61、62的焊球81、82。
第一裸片1具有第一接垫11、第三接垫13及布置于第一接垫11及第三接垫13上方的第一钝化层12。另外，第一钝化层12具有两个孔隙17、19，且第一接垫11及第三接垫13暴露于孔隙17、19中。同样地，第二裸片2具有第二接垫21、第四接垫23及布置于第二接垫21及第四接垫23上方的第二钝化层22。另外，第二钝化层22具有两个孔隙27、29，且第二接垫21及第四接垫23暴露于孔隙27、29中。第一裸片1包括第一侧壁15且第二裸片2包括第二侧壁25。第一裸片1的第一侧壁15与第二裸片2的第二侧壁25之间的距离约为100微米(μm)或小于100μm。举例来说，第一裸片1的第一侧壁15与第二裸片2的第二侧壁25之间的距离可小于100μm、小于90μm、小于80μm、小于70μm、小于60μm或小于50μm。第一裸片1及第二裸片2可并不沿着相同水平面或平面置放。举例来说，如图1中所展示，第一裸片1定位为高于第二裸片2。另外，第一裸片1及第二裸片2可具有相同类型(亦即，相同集成电路设计)，或替代地可具有不同类型(亦即，不同集成电路设计)。另外，第一裸片1及第二裸片2可具有类似大小或不同大小。
封装体3经布置以环绕第一裸片1及第二裸片2以便围封第一裸片1及第二裸片2的周边边缘。具体言的，如图1中所展示，第一裸片1与第二裸片2之间的间隔填充有封装体3。此外，封装体3具有第一表面31。封装体3的材料包括复合材料(例如，包含环氧树脂及SiO2填料的复合材料)；SiO2填料的大小通常介于自约10μm至约100μm的范围内，因此第一表面31不均匀且具有介于自约50奈米(nm)至约100nm的范围内的高表面粗糙度值。
图2为图1中的部分“A”的放大图。如图1及图2中所展示，第一介电层40布置于第一裸片1、第二裸片2及封装体3上方。第一介电层40覆盖第一裸片1的第一钝化层12的一部分、第二裸片2的第二钝化层22的一部分及封装体3。特定来说，第一介电层40具有第二表面401及第三表面402，其中第三表面402与第二表面401对立。另外，第三表面402具有三个不同部分(参见图2)，其为实质上布置于封装体3上方的第一部分402a、实质上布置于第一钝化层12上方的第二部分402b及实质上布置于第二钝化层22上方的第三部分402c。此外，第一钝化层12具有第四表面123且第二钝化层22具有第五表面223。第一介电层40的第二表面401邻近于封装体3的第一表面31。第一介电层40也邻近于第一裸片1的第一钝化层12的第四表面123及第二裸片2的第二钝化层22的第五表面223。
如图2中所展示，第一介电层40的第三表面402的第一部分402a与封装体3的第一表面31之间的距离H1大于第一介电层40的第三表面402的第二部分402b与第一钝化层12的第四表面123之间的距离H2，且距离H1大于第一介电层40的第三表面402的第三部分402c与第二钝化层22的第五表面223之间的距离H3。在此实施例中，H2或H3中的一或两者的距离至少为约5μm或大于约5μm，且H1-H2或H1-H3的值不大于或小于约10μm。另外，如上文所提及，第一裸片1及第二裸片2可并不沿着相同水平面或平面置放：第一钝化层12的第四表面123与封装体3的第一表面31之间的距离H4可不等于第二钝化层22的第五表面223与封装体3的第一表面31之间的距离H5。
介电层40优选为并不包含SiO2填料的环氧树脂基底或阻焊剂。由于介电层40中不包括SiO2填料，介电层40具有在约1μm至约5μm范围内的低表面粗糙度值。因此，介电层40的低表面粗糙度值将会小于封装体3的高表面粗糙度值。亦即，介电层40比封装体3更平滑，此情况提供了避免第一重布线层50在延伸于第一介电层40的第一表面402上时容易地分层或断裂的优势。
另外，第一介电层40的热膨胀系数为约65×10-6/℃，其大约等于封装体3的热膨胀系数，因此将减少半导体装置100的翘曲。
第一重布线层50置放于第一介电层40、第一裸片1及第二裸片2上方，但并不接触封装体3。优选地，第一重布线层50具有约3μm或小于3μm的厚度。参考图1，第一重布线层50的一部分经布置以电连接至第一裸片1的第一接垫11及第二裸片2的第二接垫21：第一重布线层50的部分附接至第一接垫11及第二接垫21，并横跨邻近于填充于第一裸片1与第二裸片2之间的封装体3的第一钝化层12及第二钝化层22的部分而延伸。第一重布线层50的部分进一步横跨置放于填充于第一裸片1与第二裸片2之间的封装体3上方的第一介电层40的一部分延伸。特定来说，电连接第一裸片1的第一接垫11与第二裸片2的第二接垫21的第一重布线层50的部分延伸于第一介电层40的第三表面402上而非封装体3的第一表面31上。换句话说，第一重布线层50的部分与封装体3间隔开。如上文所提及，归因于第一介电层40的材料特性，第一介电层40的第三表面402的低表面粗糙度值小于封装体3的第一表面31的高表面粗糙度值。因此，图1及图2中所说明的配置减少第一重布线层50将分层或断裂的可能性。
第一重布线层50进一步包含分别附接至孔隙19中的第三接垫13及孔隙29中的第四接垫23并延伸至第一钝化层12的第四表面123及第二钝化层22的第五表面223上的额外部分。此等额外部分也并不接触封装体3。
第二介电层41布置于第一介电层40、第一重布线层50、第一钝化层12及第二钝化层22上。第二介电层41的材料可类似于或不同于第一介电层40的材料。
第二重布线层51布置于第二介电层41及第一重布线层50上且电连接至第一重布线层50。特定来说，第二重布线层51的部分堆栈于附接至第一裸片1的第二接垫13及第二裸片2的第四接垫23的第一重布线层50的部分上。第二重布线层51用作接地层。
第三介电层42布置于第二介电层41上且暴露第二重布线层51的部分。第三介电层42的材料可类似于或不同于第一介电层40或第二介电层41的材料。
第三重布线层52布置于第三介电层42及第二重布线层51上，且分别电连接至第一及第二重布线层50、51。特定来说，第三重布线层52的部分堆栈于第二重布线层51的部分上，第二重布线层的部分又堆栈于第一重布线层50的部分上。如图1中所展示，第三重布线层52电连接至孔隙19中的第三接垫13及孔隙29中的第四接垫23，且因此电连接至第一裸片1及第二裸片2。
第四介电层43布置于第三介电层42上且暴露第三重布线层52的部分。第四介电层43的材料可类似于或不同于第一介电层40、第二介电层41或第三介电层42的材料。
球下金属层61、62布置于第四介电层43及第三重布线层52的所暴露部分上，且分别电连接至第一、第二及第三重布线层50、51、52。焊球81及82分别附接至球下金属层61、62。
参考图1及图2，钝化层12部分覆盖第一接垫11及第三接垫13，从而在第一钝化层12的第四表面123与封装体3的第一表面31之间形成一段差距离H4。如果重布线层50被直接置放于封装体3上，则距离H4(尤其结合封装体3的不同材料性质及粗糙表面)可导致分层。为缓解此问题，第一介电层40部分覆盖钝化层12及封装体3。
如上文所描述，距离H1介于第一介电层40的第三表面402的第一部分402a与封装体3的第一表面31之间；距离H2介于第一介电层40的第三表面402的第二部分402b与第一钝化层12的第四表面123之间；且距离H4介于第一钝化层12的第四表面123与封装体3的第一表面31之间。距离H1大于距离H4，因此介电层40填满钝化层12的第四表面123与封装体3的第一表面31之间的段差部。距离H1也大于距离H2。
形成于第一钝化层12的第四表面123与第一介电层40的侧表面405之间的角度α将大于约90度，优选为约110度至约140度。第一介电层40的侧表面405形成于第一介电层40的第二表面401与第三表面402之间。大于90度的角度α进一步缓解重布线层50的分层或断裂。
第一介电层40的一部分并不接触第一重布线层50；第一介电层40的侧表面405与第一重布线层50的侧表面501之间存在距离d1。距离d1进一步缓解归因于应力的分层。
介电层40的第三表面402的平面度大于约90％，其中经由方程式100×[l-t1/t2](％)或100×[l-t3/t4](％)获得第一介电层40的平面度，其中t1表示介电层40的第三表面402的第一部分402a与第二部分402b之间的距离；t2表示第一钝化层12的第四表面123与第一介电层40的第二表面401之间的距离；t3表示介电层40的第三表面402的第一部分402a与第三部分402c之间的距离；且t4表示第二钝化层22的第五表面223与第一介电层40的第二表面401之间的距离。如图2中所展示，t1小于t2及/或t3小于t4。第一介电层40的平面度值愈大，第一介电层40的第三表面402变化愈小。大体来说，第一介电层40的第三表面402的变化受第一介电层40的第二表面401的变化影响。然而，在一些实施例中，归因于第一介电层40的材料特性，第一介电层40的第三表面402的变化可不受第一介电层40的第二表面401的变化影响。第一介电层40的材料特性的优势为提供平滑表面以供第一重布线层50在第一介电层40上延伸，且因此可避免第一重布线层50自钝化层12的第四表面123与封装体3的第一表面31之间的段差部分层。
总而言之，第一重布线层50部分覆盖钝化层12及第一介电层40。电连接至第一裸片1及第二裸片2的第一重布线层50的部分附接至孔隙17中的第一接垫11，并横跨第一钝化层12的第四表面123及置放于封装体3上的第一介电层40的第三表面402延伸。如上文所提及，由于封装体3的材料含有不同大小的填料，因此第一表面31不均匀且具有在约50nm至约100nm范围内的表面粗糙度值。如果不存在第一介电层40，则电连接至第一裸片1及第二裸片2的第一重布线层50的部分将直接延伸于封装体3的第一表面31上且将归因于不均匀的第一表面31而容易地剥落及断裂。然而，如本发明中所描述，第一介电层40覆盖封装体3的第一表面31且提供具有在约1nm至约10nm范围内的表面粗糙度值的更平滑第三表面402。因此，延伸于第一介电层40的第三表面402上的第一重布线层50的部分将较不易于分层及断裂。另外，如果不存在第一介电层40，则电连接至第一裸片1及第二裸片2的第一重布线层50的部分将在段差处具有不当曲率，且第一重布线层50将较容易地剥落及断裂。然而，如本发明中所描述，覆盖填充于第一裸片1与第二裸片2之间的封装体3的第一介电层40的部分提供具有平缓斜率的侧面，从而甚至更不易于分层及断裂。
图3A至图3L为展示制造根据本发明的实施例的半导体装置100的方法的横截面图。
参考图3A，提供载体7并邻近于载体7的顶表面71定位粘附层72。
参考图3B，邻近于粘附层72定位第一裸片1及第二裸片2。第一裸片1的第一钝化层12及第二裸片2的第二钝化层22实质上面向粘附层72。第一裸片1的第一钝化层12具有两个孔隙17、19且第二裸片2的第二钝化层22具有两个孔隙27、29。因此，第一裸片1的第一接垫11及第三接垫13以及第二裸片2的第二接垫21及第四接垫23可部分暴露于各别孔隙17、19、27、29中。归因于第一裸片1及第二裸片2的重量，其在定位于粘附层72上时下沉至粘附层72中。此外，如此实施例中所说明，第一裸片1的重量大于第二裸片2的重量，且因此第一裸片1的位置低于第二裸片2的位置。在其它实施例中，第一裸片1的重量相同于或大于第二裸片2的重量，但第一裸片1的位置可归因于制程低于第二裸片2的位置。
参考图3C，通过封装体3覆盖第一裸片1及第二裸片2；借此，封装体3环绕第一裸片1及第二裸片2。
参考图3D，通过热处理移除载体7。
参考图3E，通过热处理移除粘附层72。
参考图3F，形成第一介电层40以覆盖封装体3并覆盖第一裸片1的第一钝化层12及第二裸片2的第二钝化层22的部分。第一介电层40进一步邻近于第一裸片1的第一钝化层12的第四表面123及第二裸片2的第二钝化层22的第五表面223。第一介电层40的第二表面401邻近于封装体3的第一表面31。第一介电层40的第三表面402的表面粗糙度小于封装体3的第一表面31的表面粗糙度。
参考图3G，提供第一重布线层50，其中第一重布线层50的一部分经布置以电连接至第一裸片1的第一接垫11及第二裸片2的第二接垫21，且第一重布线层50的其它部分经布置以电连接至孔隙19中的第一裸片1的第三接垫13及孔隙29中的第二接垫2的第四接垫23。电连接至第一裸片1的第一接垫11及第二裸片2的第二接垫21的第一重布线层50的部分附接至第一接垫11及第二接垫21，并横跨邻近于填充于第一裸片1与第二裸片2之间的封装体3的第一钝化层12及第二钝化层22的部分延伸，且进一步横跨置放于填充于第一裸片1与第二裸片2之间的封装体3上方的第一介电层40的一部分延伸。
第一重布线层50的材料可为金属、金属合金或另一导电材料。
参考图3H，可类似于或不同于第一介电层40的第二介电层41分别布置于第一介电层40、第一重布线层50以及第一及第二钝化层12、22上。
参考图3I，第二重布线层51布置于第二介电层41上且附接至第一重布线层50。特定来说，第二重布线层51的部分堆栈于附接至第一裸片1的第二接垫13及第二裸片2的第四接垫23的第一重布线层50的部分上。第二重布线层51的材料可为金属、金属合金或另一导电材料。
参考图3J，可类似于或不同于第一介电层40或第二介电层41的第三介电层42布置于第二介电层41及第二重布线层51上。
参考图3K，第三重布线层52布置于第三介电层42上且附接至第二重布线层51。以此方式，第三重布线层52分别电连接至第一及第二重布线层50、51。特定来说，第三重布线层52的部分堆栈于第二重布线层51的部分上，第二重布线层的部分又堆栈于第一重布线层50的部分上。如图3K中所展示，第三重布线层52电连接至孔隙19中的第三接垫13及孔隙29中的第四接垫23，且因此分别电连接至第一裸片1及第二裸片2。第三重布线层52的材料可为金属、金属合金或另一导电材料。
参考图3L，可类似于或不同于第一介电层40、第二介电层41或第三介电层42的第四介电层43布置于第三介电层42及第三重布线层52上。球下金属层61、62布置于第四介电层43上且附接至第三重布线层52，且因此分别电连接至第一、第二及第三重布线层50、51、52。另外，焊球81及82分别附接至两个球下金属层61、62。
图4为例如图1中所展示的半导体装置100的仰视图。
在图4中所展示的实施例中，沿着第一裸片1的第一侧壁15的长度L1约为10毫米(mm)、沿着第二裸片2的第二侧壁25的长度L2约为20mm，且第一裸片1的第一侧壁15与第二裸片2的第二侧壁25之间的距离D1约为100μm。因此，L1与D1的比及L2与D1的比大于100。另外，第一重布线层(亦即，重布线层50)可在第一裸片1与第二裸片2之间的窄区域(图4中的部分B)中提供大于1000个连接。
图5为包含根据本发明的一个实施例的半导体装置的半导体封装结构的横截面图。
图5说明包括半导体装置100及衬底9的半导体封装结构110，其中半导体装置100通过焊球81及82附接至衬底9。衬底9为封装衬底，其可为(例如)金属、陶瓷、玻璃强化环氧树脂(例如，FR4)、聚酰亚胺、硅或双顺丁烯二酰亚胺/三嗪(BT)树脂。
图6为根据本发明的第二实施例的半导体装置100'的横截面图。半导体装置100'包括第一裸片1'、第二裸片2'、环绕第一裸片1'及第二裸片2'的封装体3'、介电层40'、41'、42'、43'、重布线层50'、51'、52'、电连接至重布线层50'、51'、52'的球下金属层61'、62'，及分别附接至球下金属层61'、62'的焊球81'、82'。
第一裸片1'具有第一接垫11'及第三接垫13'，及布置于第一接垫11'及第三接垫13'上方的第一钝化层12'。另外，第一钝化层12'包含第一接垫11'及第三接垫13'分别经由其暴露的两个孔隙17'、19'。同样地，第二裸片2'具有第二接垫21'及第四接垫23'，及布置于第二接垫21'及第四接垫23'上方的第二钝化层22'。另外，第二钝化层22'包含第二接垫21'及第四接垫23'分别经由其暴露的两个孔隙27'、29'。第一裸片1'包括第一侧壁15'且第二裸片2'包括第二侧壁25'。第一裸片1'的第一侧壁15'与第二裸片2'的第二侧壁25'之间的距离约为100μm或小于100μm。举例来说，第一裸片1'的第一侧壁15'与第二裸片2'的第二侧壁25'之间的距离可小于100μm、小于90μm、小于80μm、小于70μm、小于60μm或小于50μm。第一裸片1'及第二裸片2'可并不沿着相同水平面或平面置放。举例来说，如图6中所展示，第一裸片1'定位为高于第二裸片2'。另外，第一裸片1'及第二裸片2'可具有相同类型(亦即，相同集成电路设计)或替代地可具有不同类型(亦即，不同集成电路设计)。另外，第一裸片1'及第二裸片2'可具有类似大小或不同大小。
封装体3'经布置以环绕第一裸片1'及第二裸片2'以便围封第一裸片1'及第二裸片2'的周边边缘。具体言的，如图6中所展示，第一裸片1'与第二裸片2'之间的间隔填充有封装体3'。封装体3'具有第一表面31'。封装体3'的材料包括包含环氧树脂及SiO2填料的复合材料，且SiO2填料的大小通常介于自约10μm至约100μm的范围内，因此第一表面31'不均匀且具有介于自约50nm至100nm的范围内的表面粗糙度值。
图7为图6中的部分“A”的放大图。如图6及图7中所展示，第一介电层40'布置于第一裸片1'、第二裸片2'及封装体3'上方。如图6中所展示，第一介电层40'覆盖第一裸片1'的整个第一钝化层12'、第二裸片2'的整个第二钝化层22'及封装体3'。第一介电层40'具有第二表面401'及第三表面402'，其中第三表面402'与第二表面401'对立。第三表面402'具有三个不同部分：布置于封装体3'上方的第一部分402a'、布置于第一钝化层12'上方的第二部分402b'，及布置于第二钝化层22'上方的第三部分402c'。第一钝化层12'具有第四表面123'且第二钝化层22'具有第五表面223'。第一介电层40'的第二表面401'邻近于封装体3'的第一表面31'。第一介电层40'进一步邻近于第一裸片1'的第一钝化层12'的第四表面123'及第二裸片2'的第二钝化层22'的第五表面223'。
如图7中所展示，第一介电层40'的第三表面402'的第一部分402a'与封装体3'的第一表面31'之间的距离H1'大于第一介电层40'的第三表面402'的第二部分402b'与第一钝化层12'的第四表面123'之间的距离H2'。另外，距离H1'大于第一介电层40'的第三表面402'的第三部分402c'与第二钝化层22'的第五表面223'之间的距离H3'。在一些实施例中，距离H2'及/或H3'至少为约5μm或大于约5μm，且H1'-H2'或H1'-H3'的差不大于或小于约10μm。另外，如上文所提及，第一裸片1'及第二裸片2'可不沿着相同水平面或平面置放；因此第一钝化层12'的第四表面123'与封装体3'的第一表面31'之间的距离H4'可不等于第二钝化层22'的第五表面223'与封装体3'的第一表面31'之间的距离H5'。如图6中所展示，第一介电层40'延伸至孔隙17'、19'、27'、29'中，通过使用牵拉制程实现此情况。
第一介电层40'优选为并不包含SiO2填料的环氧树脂基底或阻焊剂。由于介电层40'中缺失SiO2填料，介电层40'具有在约1μm至约5μm范围内的表面粗糙度值。如将认识到，介电层40'的表面粗糙度值因此通常小于封装体3'的表面粗糙度值。亦即，介电层40'比封装体3'更平滑，借此避免第一重布线层50'当延伸于第一介电层40'的第一表面402'上时容易地分层或断裂。
另外，第一介电层40'的热膨胀系数为约65×10-6/℃，其大约等于封装体3'的热膨胀系数，因此将减少半导体装置100'的翘曲。
第一重布线层50'置放于第一介电层40'、第一裸片1'及第二裸片2'上方，但并不接触封装体3'。优选地，第一重布线层50'具有约3μm或小于3μm的厚度。参考图6，第一重布线层50'的一部分经布置以电连接至第一裸片1'的第一接垫11'及第二裸片2'的第二接垫21'。第一重布线层50'的部分附接至第一接垫11'及第二接垫21'，并横跨置放于填充于第一裸片1'与第二裸片2'之间的封装体3'上方的第一介电层40'的一部分而延伸。特定来说，电连接至第一裸片1'的第一接垫11'及第二裸片2'的第二接垫21'的第一重布线层50'的部分延伸于布置于填充于第一裸片1'与第二裸片2'之间的封装体3'上方的第一介电层40'的第三表面402'上，而非延伸于填充于第一裸片1'与第二裸片2'之间的封装体3'的第一表面31'上。换句话说，第一重布线层50'的部分与封装体3'间隔开。如上文所提及，归因于第一介电层40'的材料特性，第一介电层40'的第三表面402'的表面粗糙度值小于封装体3'的第一表面31'的表面粗糙度值。以此方式，第一重布线层50'当延伸于第一介电层40'的第三表面402'上时将不容易分层或断裂。
第一重布线层50'的其它部分附接至孔隙19'中的第三接垫13'及孔隙29'中的第四接垫23'。
第二介电层41'布置于第一介电层40'及第一重布线层50'上。第二介电层41'的材料可类似于或不同于第一介电层40'的材料。
第二重布线层51'布置于第二介电层41'上并附接至第一重布线层50'，且因此电连接至第一重布线层50'。特定来说，第二重布线层51'的部分堆栈于附接至第一裸片1'的第二接垫13'及第二裸片2'的第四接垫23'的第一重布线层50'的部分上。第二重布线层51用作接地层。
第三介电层42'布置于第二介电层41'上。第三介电层42'的材料可类似于或不同于第一介电层40'或第二介电层41'的材料。
第三重布线层52'布置于第三介电层42'上并附接至第二重布线层51'，且因此分别电连接至第一重布线层50'及第二重布线层51'。特定来说，第三重布线层52'的部分堆栈于第二重布线层51'的部分上，第二重布线层的部分又堆栈于第一重布线层50'的部分上。如图6中所展示，第三重布线层52'电连接至孔隙19'中的第三接垫13'及孔隙29'中的第四接垫23'，且因此分别电连接至第一裸片1'及第二裸片2'。
第四介电层43'布置于第三介电层42'上。第四介电层43'的材料可类似于或不同于第一介电层40'、第二介电层41'或第三介电层42'的材料。球下金属层61'、62'布置于第四介电层43上并附接至第三重布线层52'，且因此分别电连接至第一、第二及第三重布线层50'、51'、52'。焊球81'及82'分别附接至凸块金属层61'、62'。
第一介电层40'完全覆盖钝化层12'及封装体3'。如上文所陈述，距离H1'介于第一介电层40'的第三表面402'的第一部分402a'与封装体3'的第一表面31'之间；距离H2'介于第一介电层40'的第三表面402'的第一部分402b'与第一钝化层12'的第四表面123'之间；且距离H4'介于第一钝化层12'的第四表面123'与封装体3'的第一表面31'之间。距离H1'大于距离H4'，因此介电层40填满钝化层12'的第四表面123'与封装体3'的第一表面31'之间的段差。距离H1'也大于距离H2'。
介电层40'的第三表面402'的平面度大于约90％，其中经由方程式100×[l-t1'/t2'](％)或100×[l-t3'/t4'](％)获得第一介电层40'的平面度，其中t1'表示介电层40'的第三表面402'的第一部分402a'与第二部分402b'之间的距离；t2'表示第一钝化层12'的第四表面123'与介电层40'的第二表面401'之间的距离；t3'表示介电层40'的第三表面402'的第一部分402a'与第三部分402c'之间的距离；且t4'表示第二钝化层22'的第五表面223'与介电层40'的第二表面401'之间的距离。如图7中所展示，t1'小于t2'且t3'小于t4'。第一介电层40'的平面度值愈大，第一介电层40'的第三表面402'变化愈小。大体来说，第一介电层40'的第三表面402'的变化受第一介电层40'的第二表面401'的变化影响。然而，归因于第一介电层40'的材料特性，第一介电层40'的第三表面402'的变化可不受第一介电层40'的第二表面401'的变化影响。第一介电层40'的材料特性的优势为提供平滑表面以供第一重布线层50'在介电层40'上延伸；且因此可避免第一重布线层50'自钝化层12'的第四表面123'与封装体3'的第一表面31'之间的段差分层。
电连接至第一裸片1'及第二裸片2'的第一重布线层50'的部分附接至孔隙17'中的第一接垫11'，并横跨第一钝化层12'的第四表面123'及置放于封装体3'上的第一介电层40'的第三表面402'延伸。如上文所提及，由于封装体3'的材料含有不同大小的填料，因此第一表面31'不均匀且具有在约50nm至约100nm范围内的表面粗糙度值。如果不存在第一介电层40'，则电连接至第一裸片1'及第二裸片2'的第一重布线层50'的部分将直接延伸于封装体3'的第一表面31'上且将归因于不均匀第一表面31'而容易地剥落及断裂。相反地，在图6及图7的实施例中，第一介电层40'覆盖封装体3'的第一表面31'且提供具有在约1nm至约10nm范围内的较低表面粗糙度值的更平滑第三表面402'。因此，延伸于第一介电层40'的第三表面402'上的第一重布线层50'的部分将不容易分层。
另外，如果并不存在第一介电层40'，则电连接至第一裸片1'及第二裸片2'的第一重布线层50'的部分将在段差处具有不当曲率且第一重布线层50'将更容易剥落及断裂。相反地，在图6及图7的实施例中，覆盖填充于第一裸片1'与第二裸片2'之间的封装体3'的第一介电层40'的部分提供具有平缓斜率的侧面。以此方式，电连接至第一裸片1'及第二裸片2'的第一重布线层50'的部分将不具有不当曲率且将并不容易分层或断裂。
图8A至图8L为展示制造半导体装置100'的方法的横截面图。
参考图8A，提供载体7'且邻近于载体7'的顶表面71'定位粘附层72'。
参考图8B，邻近于粘附层72'定位第一裸片1'及第二裸片2'。第一裸片1'的第一钝化层12'及第二裸片2'的第二钝化层22'面向粘附层72'。第一裸片1'的第一钝化层12'具有两个孔隙17'、19'，且第二裸片2'的第二钝化层22'具有两个孔隙27'、29'。因此，第一裸片1'的第一接垫11'及第三接垫13'以及第二裸片2'的第二接垫21'及第四接垫23'可部分暴露于孔隙17'、19'、27'、29'中。分别归因于第一裸片1'及第二裸片2'的重量，其在定位于粘附层72'上时下沉至粘附层72'中。在图8B中所展示的实施例中，第一裸片1'的重量大于第二裸片2'的重量，且因此第一裸片1'的位置低于第二裸片2'的位置。在其它实施例中，第一裸片1'的重量可相同于或大于第二裸片2'的重量，但第一裸片1'的位置可归因于制程而低于第二裸片2'的位置。
参考图8C，通过封装体3'覆盖第一裸片1'及第二裸片2'；借此封装体3'环绕第一裸片1'及第二裸片2'。
参考图8D，通过热处理移除载体7'。
参考图8E，通过热处理移除粘附层72'。
参考图8F，形成第一介电层40'以覆盖封装体3'、第一裸片1'的整个第一钝化层12'及第二裸片3'的整个第二钝化22'。第一介电层40'的第二表面401'邻近于第一裸片1'的第一钝化层12'的第四表面123'、第二裸片2'的第二钝化层22'的第五表面223'及封装体3'的第一表面31'。另外，第一介电层40'的第三表面402'的表面粗糙度小于封装体3'的第一表面31'的表面粗糙度。如图8F中所展示，第一介电层40'延伸至孔隙17'、19'、27'、29'中。
参考图8G，提供第一重布线层50'，其中第一重布线层50'的一部分经布置以电连接至第一裸片1'的第一接垫11'及第二裸片2'的第二接垫21'。第一重布线层50'的其它部分经布置以附接并电连接至第一裸片1'的第三接垫13'及第二接垫2'的第四接垫23'。电连接至第一裸片1'的第一接垫11'及第二裸片2'的第二接垫21'的第一重布线层50'的部分附接至第一接垫11'及第二接垫21'，并横跨置放于填充于第一裸片1'与第二裸片2'之间的封装体3'上方的第一介电层40'的一部分而延伸。
参考图8H，可类似于或不同于第一介电层40'的第二介电层41'布置于第一介电层40'及第一重布线层50'上。
参考图8I，第二重布线层51'布置于第二介电层41'上并附接至第一重布线层50'。特定来说，第二重布线层51'的部分堆栈于附接至第一裸片1'的第二接垫13'及第二裸片2'的第四接垫23'的第一重布线层50'的部分上。
参考8J，可类似于或不同于第一介电层40'或第二介电层41'的第三介电层42'布置于第二介电层41'上。
参考8K，第三重布线层52'布置于第三介电层42'上并附接至第二重布线层51'。以此方式，第三重布线层52'分别电连接至第一重布线层50'及第二重布线层51'。特定来说，第三重布线层52'的部分堆栈于第二重布线层51'的部分上，第二重布线层的部分又堆栈于第一重布线层50'的部分上。第三重布线层52'电连接至孔隙19'中的第三接垫13'及孔隙29'中的第四接垫23'，且因此电连接至第一裸片1'及第二裸片2'。
参考8L，可类似于或不同于第一介电层40'、第二介电层41'或第三介电层42'的第四介电层43'布置于第三介电层42'上。球下金属层61'、62'布置于第四介电层43'上并附接至第三重布线层52'，且因此分别电连接至第一、第二及第三重布线层50'、51'、52'。另外，焊球81'及82'分别附接至球下金属层61'、62'。
图9为例如图6中所展示的半导体装置100'的半导体装置100'的仰视图。
在图9的实施例中，沿着第一裸片1'的第一侧壁15'的长度L1'约为10mm、沿着第二裸片2'的第二侧壁25'的长度L2'约为20mm，且第一裸片1'的第一侧壁15'与第二裸片2'的第二侧壁25'之间的距离D1'约为100μm。因此，L1'与Dl'的比或L2'与Dl'的比大于100。另外，第一重布线层50'可在第一裸片1'与第二裸片2'之间的窄区域(图9中的部分B')中提供大于1000个连接。
图10为包含根据本发明的另一实施例的半导体装置的半导体封装结构的横截面图。
图10展示包括半导体装置100'及衬底9'的半导体封装结构110'，其中半导体装置100'通过焊球81'及82'附接至衬底9'。衬底9'为封装衬底，其可为(例如)金属、陶瓷、玻璃强化环氧树脂(例如，FR4)、聚酰亚胺、硅或双顺丁烯二酰亚胺/三嗪(BT)树脂。
虽然已参考其具体实施例描述本发明，但所属领域的技术人员应理解，在不脱离如随附权利要求书所定义的本发明的真实精神及范围的情况下，可进行各种改变且可取代等效物。另外，可进行许多修改以使特定情形、材料、物质组成、方法或制程适应于本发明的目标、精神及范围。所有所述修改均意图处于此处随附的权利要求书的范围内。特定来说，虽然已参考按特定次序执行的特定操作描述本文中所揭示的方法，但将理解，在不脱离本发明的教示的情况下，可组合、再分，或重新排序这些操作以形成等效方法。因此，除非本文中具体指示，否则操作的次序及分组并非对本发明的限制。

Claims (10)

1.一种半导体装置，其包括：
第一裸片，其包括第一接垫；
钝化层，其设置于所述裸片上并暴露所述第一接垫的一部分；
第一介电层，其设置于所述钝化层上；
第一重布线层，其设置于所述钝化层上并包含第一部分，所述第一部分电连接至所述第一接垫的所述暴露部分；
第二介电层，其设置于所述第一介电层、所述第一重布线层及所述钝化层上，所述第二介电层暴露所述第一重布线层的所述第一部分；及
第二重布线层，其设置于所述第二介电层上并包含第二部分，所述第二部分电连接至所述第一重布线层的所述第一部分；
其中所述第二重布线层的所述第二部分堆栈在所述第一重布线层的所述第一部分上。
2.根据权利要求1所述的半导体装置，进一步包括：
第三介电层，其设置于所述第二介电层上并暴露所述第二重布线层的所述第二部分；及
第三重布线层，其设置于所述第三介电层上并包含第三部分，所述第三部分电连接至所述第二重布线层的所述第二部分；
其中所述第三重布线层的所述第三部分堆栈在所述第二重布线层的所述第二部分上。
3.根据权利要求2所述的半导体装置，其中：
所述第三重布线层的所述第三部分与所述第二重布线层的所述第二部分对齐。
4.根据权利要求2所述的半导体装置，其中：
所述第二重布线层界定一间隙使得所述间隙暴露所述第二介电层。
5.根据权利要求4所述的半导体装置，其中：
所述第三介电层填充所述间隙。
6.根据权利要求1所述的半导体装置，其中：
所述第一重布线层的所述第一部分与所述第二重布线层的所述第二部分对齐。
7.一种半导体装置，其包括：
第一裸片，其包括第一接垫；
第一钝化层，其设置于所述第一裸片上并暴露所述第一接垫的一部分；
第一介电层，其设置于所述第一钝化层上；及
第一重布线层，其设置于所述第一钝化层及所述第一接垫的所述暴露部分上；
其中第一间隙分隔所述第一介电层及所述第一重布线层使得所述第一间隙暴露所述第一钝化层。
8.根据权利要求7所述的半导体装置，进一步包括：
第二介电层，其设置于所述第一介电层、所述第一重布线层及所述第一钝化层上；及
第二重布线层，其设置于所述第二介电层上并界定第二间隙使得所述第二间隙暴露所述第二介电层。
9.根据权利要求8所述的半导体装置，其中：
所述第二介电层填充所述第一间隙。
10.根据权利要求7所述的半导体装置，进一步包括：
第二裸片，其包括第二接垫；
第二钝化层，其设置于所述第二裸片上并暴露所述第二接垫的一部分；及
封装体，其环绕所述第一裸片及所述第二裸片且包括第一表面；其中
所述第一裸片包括第一侧壁；
所述第一介电层包括设置于所述封装体的所述第一表面之上的第一部分、设置于所述第一钝化层之上的第二部分、及设置于所述第二钝化层之上的第三部分；且
所述第二部分邻近于所述第一侧壁，且所述第二部分并未覆盖所述第一钝化层的一部分。
CN201810627886.0A 2015-01-26 2015-12-29 扇出晶片级封装结构 Active CN108711564B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/605,779 US9484307B2 (en) 2015-01-26 2015-01-26 Fan-out wafer level packaging structure
US14/605,779 2015-01-26
CN201511007865.1A CN105826281B (zh) 2015-01-26 2015-12-29 扇出晶片级封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201511007865.1A Division CN105826281B (zh) 2015-01-26 2015-12-29 扇出晶片级封装结构

Publications (2)

Publication Number Publication Date
CN108711564A true CN108711564A (zh) 2018-10-26
CN108711564B CN108711564B (zh) 2021-10-15

Family

ID=56433448

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201511007865.1A Active CN105826281B (zh) 2015-01-26 2015-12-29 扇出晶片级封装结构
CN201810627886.0A Active CN108711564B (zh) 2015-01-26 2015-12-29 扇出晶片级封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201511007865.1A Active CN105826281B (zh) 2015-01-26 2015-12-29 扇出晶片级封装结构

Country Status (3)

Country Link
US (3) US9484307B2 (zh)
CN (2) CN105826281B (zh)
TW (1) TWI565028B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016165074A1 (zh) * 2015-04-14 2016-10-20 华为技术有限公司 一种芯片
US9461001B1 (en) 2015-07-22 2016-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device package integrated with coil for wireless charging and electromagnetic interference shielding, and method of manufacturing the same
US11018025B2 (en) * 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US9691743B2 (en) 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US10312205B2 (en) * 2016-06-23 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180040587A1 (en) * 2016-08-08 2018-02-08 Invensas Corporation Vertical Memory Module Enabled by Fan-Out Redistribution Layer
KR102628861B1 (ko) * 2016-09-13 2024-01-25 삼성전자주식회사 반도체 패키지 및 재배선 패턴 형성 방법
WO2018085371A1 (en) * 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures
CN111968958B (zh) * 2016-12-30 2022-08-19 华为技术有限公司 一种封装芯片及基于封装芯片的信号传输方法
US10420211B2 (en) * 2017-08-09 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor package device
US10504865B2 (en) * 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11075150B2 (en) * 2018-05-10 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US10686105B2 (en) * 2018-06-18 2020-06-16 Advanced Semiconductor Engineering, Inc. Optical package device
CN111370325B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 系统级封装方法以及喷涂装置
US11404333B2 (en) * 2019-01-30 2022-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
CN111668118B (zh) * 2019-03-08 2022-03-01 矽磐微电子(重庆)有限公司 半导体封装方法
CN110197823B (zh) * 2019-04-09 2021-12-17 上海中航光电子有限公司 面板级芯片装置及其封装方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6590295B1 (en) * 2002-06-11 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic device with a spacer redistribution layer via and method of making the same
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
CN100530577C (zh) * 2004-10-29 2009-08-19 斯班逊有限公司 半导体装置及制造方法
US20100140752A1 (en) * 2008-12-10 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Compliant Polymer Layer Between UBM and Conformal Dielectric Layer/RDL for Stress Relief
CN102194718A (zh) * 2010-03-15 2011-09-21 新科金朋有限公司 半导体器件及其制造方法
US20120112363A1 (en) * 2010-09-23 2012-05-10 Siliconware Precision Industries Co., Ltd. Chip structure having redistribution layer
CN103035596A (zh) * 2011-10-07 2013-04-10 台湾积体电路制造股份有限公司 用于芯片级封装的电连接
US20130140719A1 (en) * 2011-01-21 2013-06-06 Stats Chippac, Ltd. Semiconductor Device and Method for Forming Semiconductor Package Having Build-Up Interconnect Structure Over Semiconductor Die with Different CTE Insulating Layers
CN203277370U (zh) * 2012-09-14 2013-11-06 新科金朋有限公司 半导体器件
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
CN103887250A (zh) * 2012-12-20 2014-06-25 日月光半导体制造股份有限公司 用于导电性的电磁兼容晶片
US20140246779A1 (en) * 2007-12-14 2014-09-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Insulating Layer Disposed Over the Semiconductor Die For Stress Relief
CN104051384A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置
US20140319679A1 (en) * 2012-03-23 2014-10-30 Stats Chippac, Ltd. Semiconductor Method and Device of Forming a Fan-Out POP Device with PWB Vertical Interconnect Units

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838975B2 (en) 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US8093722B2 (en) 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
JP5161732B2 (ja) * 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
US8003515B2 (en) 2009-09-18 2011-08-23 Infineon Technologies Ag Device and manufacturing method
US9202769B2 (en) * 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US8648470B2 (en) * 2011-01-21 2014-02-11 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with multiple encapsulants
US9029867B2 (en) 2011-07-08 2015-05-12 RoseStreet Labs Energy, LLC Multi-color light emitting devices with compositionally graded cladding group III-nitride layers grown on substrates
WO2013061478A1 (ja) * 2011-10-26 2013-05-02 味の素株式会社 樹脂組成物
US8716859B2 (en) 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US20150348895A1 (en) * 2013-01-21 2015-12-03 Pbt Pte. Ltd. Substrate for semiconductor packaging and method of forming same
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9941229B2 (en) * 2013-10-31 2018-04-10 Infineon Technologies Ag Device including semiconductor chips and method for producing such device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6590295B1 (en) * 2002-06-11 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic device with a spacer redistribution layer via and method of making the same
CN100530577C (zh) * 2004-10-29 2009-08-19 斯班逊有限公司 半导体装置及制造方法
CN1996565A (zh) * 2006-01-04 2007-07-11 三星电子株式会社 具有应力消除分隔件的晶片级封装及其制造方法
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
US20140246779A1 (en) * 2007-12-14 2014-09-04 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Insulating Layer Disposed Over the Semiconductor Die For Stress Relief
US20100140752A1 (en) * 2008-12-10 2010-06-10 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Compliant Polymer Layer Between UBM and Conformal Dielectric Layer/RDL for Stress Relief
CN102194718A (zh) * 2010-03-15 2011-09-21 新科金朋有限公司 半导体器件及其制造方法
US20120112363A1 (en) * 2010-09-23 2012-05-10 Siliconware Precision Industries Co., Ltd. Chip structure having redistribution layer
US20130140719A1 (en) * 2011-01-21 2013-06-06 Stats Chippac, Ltd. Semiconductor Device and Method for Forming Semiconductor Package Having Build-Up Interconnect Structure Over Semiconductor Die with Different CTE Insulating Layers
CN103035596A (zh) * 2011-10-07 2013-04-10 台湾积体电路制造股份有限公司 用于芯片级封装的电连接
US20140103527A1 (en) * 2012-03-23 2014-04-17 Stats Chippac, Ltd. Semiconductor Device and Method of Forming a POP Device with Embedded Vertical Interconnect Units
US20140319679A1 (en) * 2012-03-23 2014-10-30 Stats Chippac, Ltd. Semiconductor Method and Device of Forming a Fan-Out POP Device with PWB Vertical Interconnect Units
CN203277370U (zh) * 2012-09-14 2013-11-06 新科金朋有限公司 半导体器件
CN103887250A (zh) * 2012-12-20 2014-06-25 日月光半导体制造股份有限公司 用于导电性的电磁兼容晶片
CN104051384A (zh) * 2013-03-13 2014-09-17 台湾积体电路制造股份有限公司 半导体器件的封装方法和装置

Also Published As

Publication number Publication date
US20170287738A1 (en) 2017-10-05
CN105826281B (zh) 2018-07-13
TWI565028B (zh) 2017-01-01
US20170025322A1 (en) 2017-01-26
US9711426B2 (en) 2017-07-18
US9484307B2 (en) 2016-11-01
US10418299B2 (en) 2019-09-17
US20160218063A1 (en) 2016-07-28
CN105826281A (zh) 2016-08-03
CN108711564B (zh) 2021-10-15
TW201639114A (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN105826281B (zh) 扇出晶片级封装结构
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
US9773753B1 (en) Semiconductor devices and methods of manufacturing the same
CN103620762B (zh) 半导体装置
EP2978020A1 (en) Package substrate
CN103515342B (zh) 封装结构及其形成方法
CN109037160A (zh) 半导体装置封装
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
TWI566356B (zh) 封裝結構及其製造方法
CN107195589A (zh) 半导体装置
US20220013487A1 (en) Semiconductor package
US10032652B2 (en) Semiconductor package having improved package-on-package interconnection
CN109037188A (zh) 半导体装置封装
US20150235937A1 (en) Method For Manufacturing Semiconductor Device Using Mold Having Resin Dam And Semiconductor Device
JP2014072487A (ja) 半導体装置およびその製造方法
CN105702664A (zh) 半导体封装构造及其制造方法
TW201532155A (zh) 半導體封裝結構及其製造方法
US20210287967A1 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
TWI429351B (zh) 小基板記憶卡封裝構造
US20210066208A1 (en) Semiconductor package and method of manufacturing the same
CN205810806U (zh) 晶片级芯片尺寸封装体
US8860186B2 (en) Method for manufacturing an integrated circuit comprising vias crossing the substrate
CN210897259U (zh) 半导体封装体
US20240096779A1 (en) Flexible package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant