CN102194718A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102194718A
CN102194718A CN2011100617120A CN201110061712A CN102194718A CN 102194718 A CN102194718 A CN 102194718A CN 2011100617120 A CN2011100617120 A CN 2011100617120A CN 201110061712 A CN201110061712 A CN 201110061712A CN 102194718 A CN102194718 A CN 102194718A
Authority
CN
China
Prior art keywords
conductive layer
insulating barrier
layer
passivation layer
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100617120A
Other languages
English (en)
Other versions
CN102194718B (zh
Inventor
林耀剑
陈康
方建敏
X·冯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of CN102194718A publication Critical patent/CN102194718A/zh
Application granted granted Critical
Publication of CN102194718B publication Critical patent/CN102194718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体器件及其制造方法。一种半导体晶片具有多个第一半导体管芯。第一导电层形成在所述管芯的有源表面上。第一绝缘层形成在所述有源表面和第一导电层上。再钝化层形成在第一绝缘层和第一导电层上。形成通过再钝化层至第一导电层的通路。所述半导体晶片被单体化以分离半导体管芯。半导体管芯被安装到临时载体。在半导体管芯和载体上沉积密封剂。除去载体。第二绝缘层形成在再钝化层和密封剂上。第二导电层形成在再钝化层和第一导电层上。第三绝缘层形成在第二导电层和第二绝缘层上。互连结构形成在第二导电层上。

Description

半导体器件及其制造方法
技术领域
本发明总体上涉及半导体器件，更具体地说涉及半导体器件和在半导体管芯上形成具有到接触焊盘的减小的开口用于更好的RDL对准公差的再钝化层的方法。
背景技术
在现代电子产品中通常会发现有半导体器件。半导体器件在电部件的数量和密度上有变化。分立的半导体器件一般包括一种电部件，例如发光二极管（LED）、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效应晶体管（MOSFET）。集成半导体器件通常包括数百到数百万的电部件。集成半导体器件的实例包括微控制器、微处理器、电荷耦合器件（CCD）、太阳能电池、以及数字微镜器件（DMD）。
半导体器件执行多种功能，例如高速计算、发射和接收电磁信号、控制电子器件、将日光转换成电、以及为电视显示器生成可视投影。在娱乐、通信、功率转换、网络、计算机、以及消费品领域中有半导体器件的存在。在军事应用、航空、汽车、工业控制器、以及办公设备中也有半导体器件的存在。
半导体器件利用半导体材料的电特性。半导体材料的原子结构允许通过施加电场或基极电流（base current）或者通过掺杂工艺来操纵（manipulated）它的导电性。掺杂把杂质引入半导体材料中以操纵和控制半导体器件的导电性。
半导体器件包括有源和无源电结构。有源结构（包括双极和场效应晶体管）控制电流的流动。通过改变掺杂水平并且施加电场或基极电流，晶体管促进或限制电流的流动。无源结构（包括电阻器、电容器、和电感器）产生执行多种电功能所必需的电压和电流之间的关系。无源和有源结构被电连接以形成电路，所述电路能够使半导体器件执行高速计算和其它有用的功能。
通常利用两个复杂的制造工艺来制造半导体器件，即前端制造和后端制造，每个可能包括数百个步骤。前端制造包括在半导体晶片的表面上形成多个管芯。每个管芯通常相同并且包括通过电连接有源和无源部件形成的电路。后端制造包括从已完成的晶片单体化（singulating）单个管芯并且封装管芯以提供结构支撑和环境隔离。
半导体制造的一个目标是制造更小的半导体器件。更小的半导体器件通常消耗更少功率、具有更高的性能、并且能够被更有效地制造。另外，更小的半导体器件具有更小的占用空间（footprint），其对于更小的最终产品而言是期望的。通过改善导致产生具有更小、更高密度的有源和无源部件的管芯的前端工艺可以实现更小的管芯尺寸。通过改善电互连和封装材料，后端工艺可以产生具有更小占用空间的半导体器件封装。
在大多数半导体器件中，半导体管芯易于在密封期间移动。半导体管芯位置的移动可能引起接触焊盘对准移动多达 + 20 μm，尤其是在扇出型晶片级芯片规模封装（FO-WLCSP）中。管芯移动因接触焊盘和随后的RDL之间的潜在的未对准而限制了最小可获得的间距。例如，在具有20 μm的通路的60 μm的接触焊盘上的50 × 50 μm的开口具有仅 + 15 μm的对准公差，其小于 + 20 μm的潜在管芯移动。因此，FO-WLCSP常常需要金属沉积和图案化，这增加了制造成本。此外，一些半导体制造设备需要专门的对准标记以获得所需的公差。
发明内容
存在对改善接触焊盘和RDL之间的对准以实现减小的间距要求的需要。因此，在一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供具有多个半导体管芯的半导体晶片，每个半导体管芯具有有源表面，在有源表面上形成第一导电层，在有源表面和第一导电层上形成第一绝缘层，在第一绝缘层和第一导电层上形成再钝化层，形成通过再钝化层延伸到第一导电层的通路，将半导体晶片单体化以分离半导体管芯，在半导体管芯上沉积密封剂，在再钝化层和密封剂上形成第二绝缘层，在再钝化层和第一导电层上形成第二导电层，以及在第二导电层和第二绝缘层上形成第三绝缘层。
在另一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供具有有源表面的半导体晶片，在有源表面上形成第一导电层，在有源表面和第一导电层上形成第一绝缘层，在第一绝缘层和第一导电层上形成再钝化层，形成通过再钝化层延伸到第一导电层的通路，将半导体晶片单体化以分离半导体管芯，在半导体管芯上沉积密封剂，在再钝化层和第一导电层上形成第二导电层，在第二导电层和再钝化层上形成第二绝缘层，在第二绝缘层和第二导电层上形成第三导电层，以及在第三导电层上形成第三绝缘层。
在另一个实施例中，本发明是一种制造半导体器件的方法，该方法包括以下步骤：提供半导体管芯，在半导体管芯的有源表面上形成第一导电焊盘，在第一导电焊盘和半导体管芯上形成钝化层，形成通过钝化层延伸到第一导电焊盘的通路，在半导体管芯上沉积密封剂，在钝化层和密封剂上形成第一绝缘层，在钝化层和第一导电焊盘上形成第二导电层，以及在第二导电层和第一绝缘层上形成第二绝缘层。
在另一个实施例中，本发明是一种半导体器件，该半导体器件包括半导体管芯和形成在半导体管芯的有源表面上的第一导电层。再钝化层形成在第一导电层和半导体管芯上。通路被形成为通过再钝化层延伸到第一导电层。密封剂沉积在半导体管芯上。第一绝缘层形成在再钝化层和密封剂上。第二导电层形成在再钝化层和第一导电层上。第三绝缘层形成在第二导电层和第一绝缘层上。
附图说明
图1示出具有安装到其表面的不同类型封装的PCB；
图2a-2c示出安装到所述PCB的典型半导体封装的更多细节；
图3a-3o示出在半导体管芯上形成具有到接触焊盘的减小的开口的再钝化层的过程；以及
图4示出在半导体管芯上形成再钝化层以减小到接触焊盘的开口的另一过程。
具体实施方式
参考附图在下列描述中的一个或多个实施例中描述本发明，在附图中相似的数字表示相同或类似的元件。虽然根据用来实现本发明的目的的最佳方式描述本发明，但是本领域技术人员将理解的是，它旨在覆盖可以被包含在由被下列公开和各图所支持的所附权利要求及其等效物限定的本发明的精神和范围内的替代物、变型、和等效物。
一般利用两个复杂的制造工艺制造半导体器件：前端制造和后端制造。前端制造包括在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包括有源和无源电部件，所述有源和无源电部件被电连接以形成功能电路。有源电部件，例如晶体管和二极管，具有控制电流的流动的能力。无源电部件，例如电容器、电感器、电阻器、和变压器，产生执行电路功能所必需的电压和电流之间的关系。
通过包括掺杂、沉积、光刻、刻蚀、和平面化的一系列工艺步骤在半导体晶片的表面上形成无源和有源部件。掺杂通过例如离子注入或热扩散的技术将杂质引入到半导体材料中。所述掺杂工艺改变有源器件中的半导体材料的导电性，将半导体材料转变成绝缘体、导体，或响应于电场或基极电流动态改变半导体材料导电性。晶体管包括有变化的掺杂类型和程度的区域，所述区域根据需要被设置为使晶体管能够在施加电场或基极电流时促进或限制电流的流动。
通过具有不同电特性的材料的层形成有源和无源部件。所述层可以通过部分地由被沉积的材料的类型决定的多种沉积技术形成。例如，薄膜沉积可以包括化学汽相沉积（CVD）、物理汽相沉积（PVD）、电解电镀、以及无电极电镀（electroless plating）工艺。每个层通常被图案化以形成有源部件、无源部件、或部件之间的电连接的各部分。
可以利用光刻图案化所述层，所述光刻包括在将被图案化的层上沉积光敏材料，例如光致抗蚀剂。利用光将图案从光掩模转移到光致抗蚀剂。利用溶剂将经受光的光致抗蚀剂图案部分除去，暴露将被图案化的下层的各部分。光致抗蚀剂的剩余物被除去，留下被图案化的层。可替换地，利用例如无电极电镀或电解电镀的技术通过直接将材料沉积到通过先前的沉积/刻蚀工艺形成的区域或空隙中来图案化一些类型的材料。
在现有图案上沉积材料的薄膜可能会放大下面的图案并且引起不均匀的平面。需要均匀的平面来制造更小和更密集包装的有源和无源部件。可以利用平面化从晶片的表面除去材料和制造均匀平面。平面化包括利用抛光垫抛光晶片的表面。在抛光期间，磨料和腐蚀性化学品被添加到晶片的表面。组合的磨料机械作用和化学品腐蚀作用除去了任何不规则的表面形貌（topography），产生均匀的平面。
后端制造指的是将已完成的晶片切割或单体化成单个管芯，并且然后封装管芯用于结构支撑和环境隔离。为单体化管芯，沿被叫做划片街区（saw street）或划线的晶片非功能区域刻划和断开所述晶片。利用激光切割工具或锯条来单体化晶片。在单体化之后，单个管芯被安装到封装衬底，所述封装衬底包括用来与其它系统部件互连的引脚或接触焊盘。形成在半导体管芯上的接触焊盘然后被连接到封装内的接触焊盘。可以利用焊料凸块、柱形凸块（stud bump）、导电胶、或线结合（wirebond）来制作电连接。密封剂或其它成型材料被沉积到封装上以提供物理支撑和电隔离。已完成的封装然后被插入电系统中并且半导体器件的功能可以用到其它系统部件。
图1示出具有芯片载体衬底或印刷电路板（PCB）52的电子器件50，所述芯片载体衬底或印刷电路板（PCB）52具有多个安装在它的表面上的半导体封装。电子器件50可以具有一种半导体封装、或多种半导体封装，这取决于应用。为了说明的目的，在图1中示出不同类型的半导体封装。
电子器件50可以是利用半导体封装来执行一个或多个电功能的独立系统。可替换地，电子器件50可以是更大系统的子部件。例如，电子器件50可以是能被插入计算机中的图形卡、网络接口卡、或其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路（ASIC）、逻辑电路、模拟电路、RF电路、分立器件、或其它半导体管芯或电部件。
在图1中，PCB 52提供普通的衬底用于安装在PCB上的半导体封装的结构支撑和电互连。利用蒸发、电解电镀、无电极电镀、丝网印刷、或其它合适的金属沉积工艺将导电信号迹线（trace）54形成在PCB 52的表面上或各层内。信号迹线54提供半导体封装、安装的部件、以及其它外部系统部件中的每一个之间的电通信。迹线54也将电源和地连接提供给半导体封装中的每一个。
在一些实施例中，半导体器件可以具有两个封装级。第一级封装是用来将半导体管芯以机械和电的方式附着到中间载体的技术。第二级封装包括将所述中间载体以机械和电的方式附着到PCB。在其它实施例中，半导体器件可以仅具有第一级封装，其中管芯被以机械和电的方式直接安装到PCB。
为了说明的目的，几种第一级封装，包括线结合封装56和倒装芯片58，被示出在PCB 52上。另外，几种第二级封装，包括球栅阵列（BGA）60、凸块芯片载体（BCC）62、双列直插式封装（DIP）64、岸面栅格阵列（land grid array，LGA）66、多芯片模块（MCM）68、四侧无引脚扁平封装（quad flat non-leaded package，QFN）70、以及四侧扁平封装72被示出安装在PCB 52上。根据系统要求，利用第一和第二级封装形式的任何组合配置的半导体封装的任何组合、以及其它电子部件，可以被连接到PCB 52。在一些实施例中，电子器件50包括单个附着的半导体封装，虽然其它实施例要求多互连封装。通过在单个衬底上组合一个或多个半导体封装，制造商可以将预先制作的部件并入电子器件和系统中。因为所述半导体封装包括复杂功能，所以可以利用更便宜的部件和流水线制造工艺来制造电子器件。所得到的器件较少可能失效并且制造起来花费较少，对用户而言导致更低的成本。
图2a-2c示出示范性半导体封装。图2a示出安装在PCB 52上的DIP 64的更多细节。半导体管芯74包括包含模拟或数字电路的有源区，所述模拟或数字电路被实现为根据管芯的电设计形成在管芯内并且被电互连的有源器件、无源器件、导电层、和介电层。例如，电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及形成在半导体管芯74的有源区内的其它电路元件。接触焊盘76是导电材料（例如铝（AL）、铜（Cu）、锡（Sn）、镍（Ni）、金（Au）、或银（Ag））的一个或多个层，并且电连接到形成在半导体管芯74内的电路元件。在DIP 64的组装期间，利用金硅共晶层或粘附材料（例如热的环氧或环氧树脂）将半导体管芯74安装到中间载体78。封装体包括绝缘封装材料，例如聚合物或陶瓷。导体引线80和线结合82在半导体管芯74和PCB 52之间提供电互连。密封剂84被沉积在封装上用于通过防止湿气与粒子进入所述封装以及污染管芯74或线结合82来进行环境保护。
图2b示出安装在PCB 52上的BCC 62的更多细节。半导体管芯88利用底层填充材料或环氧树脂粘附材料92被安装到载体90上。线结合94在接触焊盘96和98之间提供第一级封装互连。模塑料或密封剂100被沉积在半导体管芯88和线结合94上以为所述器件提供物理支撑和电隔离。接触焊盘102利用电解电镀或无电极电镀这样合适的金属沉积形成在PCB 52的表面上以防止氧化。接触焊盘102电连接到PCB 52中的一个或多个导电信号迹线54。凸块104被形成在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间。
在图2c中，利用倒装芯片型第一级封装将半导体管芯58面朝下地安装到中间载体106。半导体管芯58的有源区108包含模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计形成的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、电感器、电容器、电阻器、以及在有源区108内的其它电路元件。半导体管芯58通过凸块110被电连接和机械连接到载体106。
BGA 60 利用凸块112电连接和机械连接到具有BGA型第二级封装的PCB 52。半导体管芯58通过凸块110、信号线114、以及凸块112电连接到导电信号迹线54。模塑料或密封剂116被沉积在半导体管芯58和载体106上以为所述器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短导电路径以便减小信号传播距离、降低电容、并且改善总的电路性能。在另一个实施例中，半导体管芯58可以在没有中间载体106的情况下利用倒装芯片型第一级封装被以机械和电的方式直接连接到PCB 52。
相对于图1和图2a-2c，图3a-3o示出在半导体管芯上形成具有到接触焊盘的减小的开口以用于更好的RDL对准公差的再钝化层的过程。图3a示出具有基本衬底材料的半导体晶片120，所述基本衬底材料例如是硅、锗、砷化镓、磷化铟或碳化硅，用于结构支撑。如上所述，多个半导体管芯或部件124形成在晶片120上，被划片街区（saw street）126分开。
图3b示出半导体晶片120的一部分的截面图。每个半导体管芯124具有有源表面130，其包含模拟或数字电路，所述模拟或数字电路被实现为根据管芯的电设计和功能形成在管芯内并且电互连的有源器件、无源器件、导电层、和介电层。例如，该电路可以包括一个或多个晶体管、二极管、和形成在有源表面130内的其它电路元件以实现模拟电路或数字电路，例如数字信号处理器（DSP）、ASIC、存储器、或其它信号处理电路。半导体管芯124也可以包括IPD，例如电感器、电容器、和电阻器，用于RF信号处理。
利用PVD、CVD、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在有源表面130上形成导电层132。导电层132可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层132用作电连接到有源表面130上的电路的接触焊盘。
在图3c中，利用PVD、CVD、印刷、旋涂、喷涂或热氧化将绝缘或介电层134形成在有源表面130和接触焊盘132上。绝缘层134可以是一层或多层的二氧化硅（SiO2）、氮化硅（Si3N4）、氮氧化硅（SiON）、五氧化二钽（Ta2O5）、氧化铝（Al2O3）、聚酰亚胺、苯并环丁烯（benzocyclobutene，BCB）、聚苯并恶唑（polybenzoxazole，PBO）或其它适当的介电材料。通过刻蚀工艺除去绝缘层134的一部分以形成开口并暴露接触焊盘132。
在图3d中，通过PVD、CVD、印刷、旋涂、喷涂或热氧化将再钝化绝缘层136形成在绝缘层134和接触焊盘132上。再钝化绝缘层136可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、PBO、聚合物电介质、或其它具有类似绝缘和结构特性的材料。通过刻蚀工艺除去再钝化绝缘层136的一部分以形成通路138并暴露接触焊盘132的内部部分，即接触焊盘在其占用空间内的部分。通路138形成在绝缘层134的开口内。通路138比绝缘层134的开口小至少10微米。
在另一个实施例中，继续图3c，利用PVD、CVD、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在绝缘层134和导电层132上形成导电层140，如图3e所示。导电层140可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。
在图3f中，通过PVD、CVD、印刷、旋涂、喷涂或热氧化在绝缘层134和导电层140上形成再钝化绝缘层142。再钝化绝缘层142可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、PBO、聚合物电介质、或其它具有类似绝缘和结构特性的材料。通过刻蚀工艺除去再钝化绝缘层142的一部分以形成通路144并暴露导电层140的内部部分，即导电层在其占用空间内的部分。通路144形成在绝缘层134的开口内。通路144比绝缘层134的开口小至少10微米。
在图3g中，临时衬底或载体150包含临时或牺牲基底材料，例如硅、聚合物、聚合物复合材料、金属、陶瓷、玻璃、玻璃纤维环氧树脂、氧化铍、或其它合适的低成本、刚性材料，用于结构支撑。界面层或胶带152被施加到载体150上，作为临时粘性结合膜或腐蚀停层。利用激光切割工具或锯条通过划片街区126来单体化半导体晶片120。采用拾取和放置操作将半导体管芯124安装到载体150上的界面层152。为了说明的目的，来自图3d的具有再钝化绝缘层136的半导体管芯124和来自图3f的具有导电层140和再钝化绝缘层142的半导体管芯124被安装到载体150，其中通路138和144面向界面层152。
在图3h中，利用浆料印刷（paste printing）、压缩模塑、传递模塑、液体密封剂模塑、真空层压、旋涂、或其它合适的施加器（applicator）在半导体管芯124和载体150上沉积密封剂或模塑料154。密封剂154可以是聚合物复合材料，例如具有填充物的环氧树脂、具有填充物的环氧丙烯酸酯、或具有合适填充物的聚合物。密封剂154然后被热固化成固体形式。密封剂154不导电并且在环境上保护半导体器件免受外部元件和污染物的影响。
在图3i中，通过化学腐蚀、机械剥离、CMP、机械研磨、热烘、UV光、激光扫描、或湿法脱模来除去临时载体150和界面层152。利用激光切割工具或锯条156来单体化半导体管芯124。
在图3j中，通过PVD、CVD、丝网印刷、旋涂、喷涂、层压或热氧化在被单体化的半导体管芯124的密封剂154和再钝化绝缘层136上形成绝缘或介电层158。绝缘层158可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似介电特性的其它材料。通过刻蚀工艺除去绝缘层158的一部分以暴露再钝化绝缘层136和接触焊盘132。绝缘层158的开口可以是圆形通路、沟槽或环，但是在任何情况下，为了对准的目的，所述开口大于通路138。在一个实施例中，绝缘层158的开口沿每个方向延伸到通路138以外至少25 μm。
图3k示出在半导体管芯124和密封剂154上的绝缘层158和再钝化绝缘层136的底视图。通路138形成在接触焊盘132的占用空间之内并且向下延伸到接触焊盘。可选的对准标记159可以用于多种制造设备。
在图3l中，使用PVD、CVD、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在再钝化绝缘层136和绝缘层158上以及通路138中至接触焊盘132形成导电层160以形成各个部分或部160a-160e。导电层160可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。取决于单个半导体管芯的连接性，导电层的各个部分160a-160e可以是电学上共通的（common）或者是电学上隔离的。导电层160b和160d电连接到接触焊盘132并且用作再分配层（RDL）以扩展接触焊盘的连接性。导电层160可以形成在绝缘层158中的开口之内（参见导电层160b）或者形成在绝缘层158中的开口之外（参见导电层160d）。
在图3m中，通过PVD、CVD、丝网印刷、旋涂、喷涂、层压或热氧化在绝缘层158和RDL 160上形成绝缘或介电层162。绝缘层162可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似介电特性的其它材料。通过刻蚀工艺除去绝缘层162的一部分以暴露RDL 160。
在图3n中，使用蒸发、电解电镀、无电极电镀、球滴（ball drop）或丝网印刷工艺在RDL 160上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，和其组合，以及可选的焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。利用合适的附着或结合工艺将凸块材料结合到RDL 160。在一个实施例中，通过将凸块材料加热到它的熔点以上，所述凸块材料回流以形成球形球或凸块164。在一些应用中，凸块164二次回流以改善到RDL 160的电接触。所述凸块也可以被压缩结合到RDL 160。凸块164表示一种可以形成在RDL 160上的互连结构。所述互连结构也可以使用结合线、柱形凸块、微凸块、或其它电互连。
在图3n的FO-WLCSP 166中，半导体管芯124通过接触焊盘132、RDL 160和凸块164电连接到外部电部件。图3d中的再钝化绝缘层136和图3f中的再钝化绝缘层142可以是聚合物电介质材料，例如聚酰亚胺、PBO、BCB，或者是再钝化无机电介质，例如Si3N4、SiON和SiO2。通路138和144被形成为在接触焊盘132的占用空间之内分别通过再钝化绝缘层136和再钝化绝缘层142。FO-WLCSP 166使用在再钝化绝缘层136和142中的通路138和144来减小到接触焊盘132的开口，这改善了在RDL 160情况下的对准公差。在一个实施例中，通路138和144的宽度或直径是20 μm，并且比绝缘层134的开口小至少10微米，在图3o中示为尺寸A。RDL 160d具有60 μm的宽度或直径，在图3o中示为尺寸B。由此，对于RDL 160b和160d在20 μm的通路138和60 μm的接触区的情况下，RDL对准公差为 + 20 μm，其在典型管芯移动公差范围内。通常，在通路138和144的情况下，RDL 160具有每侧至少12微米的对准公差。再钝化绝缘层136和142以较低成本改善了FO-WLCSP的产量，因为仅需要光刻和热固化。再钝化绝缘层136和142还平面化了半导体管芯124的表面，以便更好地粘附到载体150，这降低了半导体管芯124的潜在移动。绝缘层136具有与绝缘层158相同或更好的清晰度（resolution）。再钝化绝缘层136和142可以延伸到划片街区126以抑制在晶片单体化期间沿划片街区的切割不规则性，例如金属剥离。可以使用双锯切割来代替高成本的激光切割。
在另一个实施例中，继续图3i，利用PVD、CVD、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在再钝化绝缘层136上和通路138中至接触焊盘132形成导电层170，以形成各个部分或部170a-170b，参见图4。导电层170可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。取决于单个半导体管芯的连接性，导电层的各个部分170a-170b可以是电学上共通的或者是电学上隔离的。导电层170a和170b电连接到接触焊盘132并且用作RDL以扩展接触焊盘的连接性。
通过PVD、CVD、丝网印刷、旋涂、喷涂、层压或热氧化在再钝化绝缘层136和RDL 170上形成绝缘或介电层172。绝缘层172可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似介电特性的其它材料。通过刻蚀工艺除去绝缘层172的一部分以暴露RDL 170。
利用PVD、CVD、电解电镀、无电极电镀工艺、或其它合适的金属沉积工艺在绝缘层172和RDL 170上形成导电层174以形成单个部分或部174a-174e。导电层174可以是一层或多层的Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。取决于单个半导体管芯的连接性，导电层的各个部分174a-174e可以是电学上共通的或者是电学上隔离的。导电层174b和174d分别电连接到RDL 170a和170b，并且用作RDL以扩展连接性。
通过PVD、CVD、丝网印刷、旋涂、喷涂、层压或热氧化在绝缘层172和RDL 174上形成绝缘或介电层176。绝缘层176可以是一层或多层的SiO2、Si3N4、SiON、Ta2O5、Al2O3、或具有类似介电特性的其它材料。通过刻蚀工艺除去绝缘层176的一部分以暴露RDL 174。
使用蒸发、电解电镀、无电极电镀、球滴或丝网印刷工艺在RDL 174上沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料，和其组合，以及可选的焊剂溶液。例如，凸块材料可以是共晶Sn/Pb、高铅焊料、或无铅焊料。利用合适的附着或结合工艺将凸块材料结合到RDL 174。在一个实施例中，通过将凸块材料加热到它的熔点以上，所述凸块材料回流以形成球形球或凸块178。在一些应用中，凸块178二次回流以改善到RDL 174的电接触。所述凸块也可以被压缩结合到RDL 174。凸块178表示一种可以形成在RDL 174上的互连结构。所述互连结构也可以使用结合线、柱形凸块、微凸块、或其它电互连。
在图4的FO-WLCSP 180中，半导体管芯124通过接触焊盘132、RDL 170和174以及凸块178电连接到外部电部件。再钝化绝缘层136可以是聚合物电介质材料，例如聚酰亚胺、PBO、BCB，或者是再钝化无机电介质，例如Si3N4、SiON和SiO2。通路138被形成为在接触焊盘132的占用空间之内通过再钝化绝缘层136。FO-WLCSP 180使用在再钝化绝缘层136中的通路138来减小到接触焊盘132的开口，这改善了在RDL 170情况下的对准公差。在一个实施例中，通路138的宽度或直径是20 μm，并且比绝缘层134的开口小至少10微米。RDL 170a和170b具有60 μm的宽度或直径。由此，对于RDL 170a和170b在20 μm的通路138和60 μm的接触区的情况下，RDL对准公差为 + 20 μm，其在典型管芯移动公差范围内。通常，在通路138的情况下，RDL 170具有每侧至少12微米的对准公差。再钝化绝缘层136以较低成本改善了FO-WLCSP的产量，因为仅需要光刻和热固化。再钝化绝缘层136还平面化了半导体管芯124的表面，以便更好地粘附到临时载体，这降低了半导体管芯124的潜在移动。再钝化绝缘层136可以延伸到划片街区126以抑制在晶片单体化期间沿划片街区的切割不规则性，例如金属剥离。可以使用双锯切割来代替高成本的激光切割。
虽然已经详细说明本发明的一个或多个实施例，但是本领域技术人员将理解的是，在不脱离由下列权利要求所阐述的本发明的范围的情况下可以对那些实施例进行变型和修改。

Claims (25)

1. 一种制造半导体器件的方法，包括：
提供具有多个半导体管芯的半导体晶片，每个半导体管芯具有有源表面；
在有源表面上形成第一导电层；
在有源表面和第一导电层上形成第一绝缘层；
在第一绝缘层和第一导电层上形成再钝化层；
形成通过再钝化层延伸到第一导电层的通路；
将半导体晶片单体化以分离半导体管芯；
在半导体管芯上沉积密封剂；
在再钝化层和密封剂上形成第二绝缘层；
在再钝化层和第一导电层上形成第二导电层；以及
在第二导电层和第二绝缘层上形成第三绝缘层。
2. 根据权利要求1的方法，还包括在第二导电层上形成互连结构。
3. 根据权利要求1的方法，还包括：
在形成再钝化层之前在第一绝缘层中形成开口；
在第一绝缘层和第一导电层上形成再钝化层；以及
在第一绝缘层的开口内形成通过再钝化层的通路，所述通路比第一绝缘层的开口小至少10微米。
4. 根据权利要求1的方法，其中在再钝化层中的通路的情况下，第二导电层具有每侧至少12微米的对准公差。
5. 根据权利要求1的方法，还包括在形成再钝化层之前在第一绝缘层和第一导电层上形成第三导电层。
6. 根据权利要求1的方法，其中在第二绝缘层之内或之外形成第二导电层的一部分。
7. 一种制造半导体器件的方法，包括：
提供具有有源表面的半导体晶片；
在有源表面上形成第一导电层；
在有源表面和第一导电层上形成第一绝缘层；
在第一绝缘层和第一导电层上形成再钝化层；
形成通过再钝化层延伸到第一导电层的通路；
将半导体晶片单体化以分离半导体管芯；
在半导体管芯上沉积密封剂；
在再钝化层和第一导电层上形成第二导电层；
在第二导电层和再钝化层上形成第二绝缘层；
在第二绝缘层和第二导电层上形成第三导电层；以及
在第三导电层上形成第三绝缘层。
8. 根据权利要求7的方法，还包括在第三导电层上形成互连结构。
9. 根据权利要求7的方法，还包括：
在形成再钝化层之前在第一绝缘层中形成开口；
在第一绝缘层和第一导电层上形成再钝化层；以及
在第一绝缘层的开口内形成通过再钝化层的通路，所述通路比第一绝缘层的开口小至少10微米。
10. 根据权利要求7的方法，其中在再钝化层中的通路的情况下，第二导电层具有每侧至少12微米的对准公差。
11. 根据权利要求7的方法，还包括在形成再钝化层之前在第一绝缘层和第一导电层上形成第四导电层。
12. 根据权利要求7的方法，其中在第二绝缘层之内或之外形成第二导电层的一部分。
13. 根据权利要求7的方法，其中第二和第三导电层用作再分配层。
14. 一种制造半导体器件的方法，包括：
提供半导体管芯；
在半导体管芯的有源表面上形成第一导电焊盘；
在第一导电焊盘和半导体管芯上形成钝化层；
形成通过钝化层延伸到第一导电焊盘的通路；
在半导体管芯上沉积密封剂；
在钝化层和密封剂上形成第一绝缘层；
在钝化层和第一导电焊盘上形成第二导电层；以及
在第二导电层和第一绝缘层上形成第二绝缘层。
15. 根据权利要求14的方法，还包括在第二导电层上形成互连结构。
16. 根据权利要求15的方法，其中所述互连结构包括凸块。
17. 根据权利要求14的方法，其中钝化层的通路比第一导电焊盘小至少30微米。
18. 根据权利要求14的方法，还包括：
在形成再钝化层之前在第一绝缘层中形成开口；
在第一绝缘层和第一导电焊盘上形成钝化层；以及
在第一绝缘层的开口内形成通过钝化层的通路，所述通路比第一绝缘层的开口小至少10微米。
19. 根据权利要求14的方法，还包括在形成钝化层之前在第一绝缘层和第一导电层上形成第三导电层。
20. 根据权利要求14的方法，其中在第一绝缘层之内或之外形成第二导电层的一部分。
21. 一种半导体器件，包括：
半导体管芯；
形成在半导体管芯的有源表面上的第一导电层；
形成在第一导电层和半导体管芯上的再钝化层；
被形成为通过再钝化层延伸到第一导电层的通路；
沉积在半导体管芯上的密封剂；
形成在再钝化层和密封剂上的第一绝缘层；
形成在再钝化层和第一导电层上的第二导电层；以及
形成在第二导电层和第一绝缘层上的第三绝缘层。
22. 根据权利要求21的半导体器件，还包括在第二导电层上形成的互连结构。
23. 根据权利要求21的半导体器件，还包括形成在第一绝缘层中的开口，所述通路在第一绝缘层的开口内被形成为通过再钝化层，所述通路比第一绝缘层的开口小至少10微米。
24. 根据权利要求21的半导体器件，其中在再钝化层中的通路的情况下，第二导电层具有每侧至少12微米的对准公差。
25. 根据权利要求21的半导体器件，还包括形成在第一绝缘层和第一导电层上的第三导电层。
CN201110061712.0A 2010-03-15 2011-03-15 半导体器件及其制造方法 Active CN102194718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/724367 2010-03-15
US12/724,367 US8343809B2 (en) 2010-03-15 2010-03-15 Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die

Publications (2)

Publication Number Publication Date
CN102194718A true CN102194718A (zh) 2011-09-21
CN102194718B CN102194718B (zh) 2015-10-14

Family

ID=44559172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110061712.0A Active CN102194718B (zh) 2010-03-15 2011-03-15 半导体器件及其制造方法

Country Status (4)

Country Link
US (3) US8343809B2 (zh)
CN (1) CN102194718B (zh)
SG (2) SG174668A1 (zh)
TW (1) TWI567898B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794585A (zh) * 2012-10-31 2014-05-14 株式会社东芝 半导体功率转换器及其制造方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN105304587A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种提高芯片可靠性的封装结构及其圆片级制作方法
CN105304605A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种芯片嵌入式封装结构及其封装方法
CN105304586A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种带有加强结构的芯片嵌入式封装结构及其封装方法
CN105393351A (zh) * 2013-08-21 2016-03-09 英特尔公司 用于无凸起内建层(bbul)的无凸起管芯封装接口
CN104576584B (zh) * 2013-10-18 2017-08-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN108711564A (zh) * 2015-01-26 2018-10-26 日月光半导体制造股份有限公司 扇出晶片级封装结构
CN110176430A (zh) * 2018-02-20 2019-08-27 英飞凌科技奥地利有限公司 用于管芯分离的光学可检测的参考特征
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构
CN112420528A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
CN112992850A (zh) * 2016-06-23 2021-06-18 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN113725184A (zh) * 2020-05-25 2021-11-30 南亚科技股份有限公司 半导体结构及其形成方法
EP4088310A4 (en) * 2020-01-06 2023-07-26 Texas Instruments Incorporated CHIP BOX WITH REDISTRIBUTION LAYER INTERRUPTIONS
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US9999129B2 (en) * 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US9202713B2 (en) * 2010-07-26 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming RDL over contact pad with high alignment tolerance or reduced interconnect pitch
US8080445B1 (en) * 2010-09-07 2011-12-20 Stats Chippac, Ltd. Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US20120193781A1 (en) * 2011-01-27 2012-08-02 Rf Micro Devices, Inc. Customized rf mems capacitor array using redistribution layer
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9240331B2 (en) * 2012-12-20 2016-01-19 Stats Chippac, Ltd. Semiconductor device and method of making bumpless flipchip interconnect structures
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9953907B2 (en) * 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
DE102013210850B3 (de) * 2013-06-11 2014-03-27 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls unter Verwendung eines Adhäsionsträgers
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US10418298B2 (en) 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US20150187608A1 (en) * 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer
US9824989B2 (en) 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9978700B2 (en) * 2014-06-16 2018-05-22 STATS ChipPAC Pte. Ltd. Method for building up a fan-out RDL structure with fine pitch line-width and line-spacing
US20160218021A1 (en) * 2015-01-27 2016-07-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US10790160B2 (en) * 2015-05-12 2020-09-29 Smartrac Technology Gmbh Barrier configurations and processes in layer structures
CN106373952B (zh) * 2015-07-22 2019-04-05 台达电子工业股份有限公司 功率模块封装结构
WO2017111952A1 (en) 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
WO2017107176A1 (en) * 2015-12-25 2017-06-29 Intel Corporation Conductive wire through-mold connection apparatus and method
JP6562467B2 (ja) * 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
KR102073294B1 (ko) * 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN106531700B (zh) * 2016-12-06 2019-05-28 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法
US10381301B2 (en) * 2017-02-08 2019-08-13 Micro Technology, Inc. Semiconductor package and method for fabricating the same
EP3364450A1 (en) * 2017-02-16 2018-08-22 Nexperia B.V. Chip scale package
TWI655697B (zh) * 2017-07-26 2019-04-01 台星科股份有限公司 晶圓級尺寸封裝結構保護的電極層後製作的封裝方法
US20190181115A1 (en) * 2017-12-08 2019-06-13 Dialog Semiconductor (Uk) Limited Wafer Level Molded PPGA (Pad Post Grid Array) for Low Cost Package
US10665522B2 (en) * 2017-12-22 2020-05-26 Intel IP Corporation Package including an integrated routing layer and a molded routing layer
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
US10879166B2 (en) * 2018-06-25 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having redistribution structure with photosensitive and non-photosensitive dielectric materials and fabricating method thereof
JP2020161684A (ja) * 2019-03-27 2020-10-01 パナソニック株式会社 太陽電池モジュールの製造方法
DE102020128994A1 (de) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren zur Herstellung desselben
CN116344508B (zh) * 2023-05-24 2023-07-25 长鑫存储技术有限公司 半导体结构及其形成方法、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20050073029A1 (en) * 2002-08-27 2005-04-07 Chua Swee Kwang Multichip wafer level packages and computing systems incorporating same
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
CN101138084A (zh) * 2004-10-29 2008-03-05 弗利普芯片国际有限公司 具有覆在聚合体层上的隆起的半导体器件封装
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894115A (en) 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5157001A (en) 1989-09-18 1992-10-20 Matsushita Electric Industrial Co., Ltd. Method of dicing semiconductor wafer along protective film formed on scribe lines
US5161093A (en) 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US6423571B2 (en) 1994-09-20 2002-07-23 Hitachi, Ltd. Method of making a semiconductor device having a stress relieving mechanism
WO1996009645A1 (fr) 1994-09-20 1996-03-28 Hitachi, Ltd. Composant a semiconducteurs et sa structure de montage
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
KR0145058B1 (ko) * 1994-12-31 1998-07-01 김광호 스태틱 랜덤 억세스 메모리 소자 및 제조방법
US5614765A (en) * 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
EP0759421A1 (en) 1995-08-17 1997-02-26 BP Chemicals Limited Process for the purification of a C2 to C4 carboxylic acid and/or anhydride having impurities
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5567657A (en) 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6025995A (en) 1997-11-05 2000-02-15 Ericsson Inc. Integrated circuit module and method
KR100269540B1 (ko) 1998-08-28 2000-10-16 윤종용 웨이퍼 상태에서의 칩 스케일 패키지 제조 방법
US6274486B1 (en) * 1998-09-02 2001-08-14 Micron Technology, Inc. Metal contact and process
US6168966B1 (en) 1999-02-18 2001-01-02 Taiwan Semiconductor Manufacturing Company Fabrication of uniform areal sensitivity image array
US6197613B1 (en) 1999-03-23 2001-03-06 Industrial Technology Research Institute Wafer level packaging method and devices formed
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
SG102639A1 (en) 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
JP4097510B2 (ja) 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
US6853064B2 (en) 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
JP3709882B2 (ja) 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP4285707B2 (ja) 2003-12-25 2009-06-24 カシオ計算機株式会社 半導体装置
JP4221308B2 (ja) 2004-01-15 2009-02-12 パナソニック株式会社 静止画再生装置、静止画再生方法及びプログラム
US7235431B2 (en) 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
WO2006043122A1 (en) 2004-10-21 2006-04-27 Infineon Technologies Ag Semiconductor package and method to produce the same
KR100689825B1 (ko) * 2005-02-14 2007-03-08 삼성전자주식회사 희생막을 이용한 반도체 소자의 형성방법들
JP4790297B2 (ja) * 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7300824B2 (en) 2005-08-18 2007-11-27 James Sheats Method of packaging and interconnection of integrated circuits
JP5065586B2 (ja) 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102005053842B4 (de) 2005-11-09 2008-02-07 Infineon Technologies Ag Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
US7675157B2 (en) 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
TW200741959A (en) 2006-04-20 2007-11-01 Min-Chang Dong A die and method fabricating the same
DE102006032251A1 (de) * 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
JP5129939B2 (ja) 2006-08-31 2013-01-30 沖電気工業株式会社 半導体装置の製造方法
CN101192550A (zh) 2006-12-01 2008-06-04 矽品精密工业股份有限公司 半导体封装件及其制法
US20080188037A1 (en) 2007-02-05 2008-08-07 Bridge Semiconductor Corporation Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
US20080246126A1 (en) 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
US7687895B2 (en) 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US20080313894A1 (en) 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US8859396B2 (en) 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US8039302B2 (en) 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
JP4596001B2 (ja) * 2007-12-12 2010-12-08 カシオ計算機株式会社 半導体装置の製造方法
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
TWI345276B (en) 2007-12-20 2011-07-11 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US7666709B1 (en) 2008-12-10 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns
JP4742252B2 (ja) 2008-12-10 2011-08-10 カシオ計算機株式会社 半導体装置の製造方法
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8097489B2 (en) 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
TWI466259B (zh) 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
JP5295928B2 (ja) 2009-10-23 2013-09-18 新光電気工業株式会社 半導体装置及びその製造方法
TWI469205B (zh) 2009-11-13 2015-01-11 Raydium Semiconductor Corp 積體電路晶圓以及積體電路晶圓切割方法
US20110198762A1 (en) 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8258633B2 (en) 2010-03-31 2012-09-04 Infineon Technologies Ag Semiconductor package and multichip arrangement having a polymer layer and an encapsulant
TW201137960A (en) 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20050073029A1 (en) * 2002-08-27 2005-04-07 Chua Swee Kwang Multichip wafer level packages and computing systems incorporating same
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
CN101138084A (zh) * 2004-10-29 2008-03-05 弗利普芯片国际有限公司 具有覆在聚合体层上的隆起的半导体器件封装
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794585A (zh) * 2012-10-31 2014-05-14 株式会社东芝 半导体功率转换器及其制造方法
CN103794585B (zh) * 2012-10-31 2016-05-25 株式会社东芝 半导体功率转换器及其制造方法
CN105393351A (zh) * 2013-08-21 2016-03-09 英特尔公司 用于无凸起内建层(bbul)的无凸起管芯封装接口
CN104576584B (zh) * 2013-10-18 2017-08-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN104733379B (zh) * 2013-12-23 2019-03-12 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
CN108711564A (zh) * 2015-01-26 2018-10-26 日月光半导体制造股份有限公司 扇出晶片级封装结构
CN108711564B (zh) * 2015-01-26 2021-10-15 日月光半导体制造股份有限公司 扇出晶片级封装结构
CN105304586A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种带有加强结构的芯片嵌入式封装结构及其封装方法
CN105304605A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种芯片嵌入式封装结构及其封装方法
CN105304587A (zh) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 一种提高芯片可靠性的封装结构及其圆片级制作方法
CN112992850A (zh) * 2016-06-23 2021-06-18 台湾积体电路制造股份有限公司 半导体封装件及其制造方法
CN108231606A (zh) * 2016-11-29 2018-06-29 Pep创新私人有限公司 芯片封装方法及封装结构
CN110176430A (zh) * 2018-02-20 2019-08-27 英飞凌科技奥地利有限公司 用于管芯分离的光学可检测的参考特征
CN110176430B (zh) * 2018-02-20 2024-07-02 英飞凌科技奥地利有限公司 用于管芯分离的光学可检测的参考特征
CN112310060A (zh) * 2019-08-01 2021-02-02 联发科技股份有限公司 半导体封装结构
EP4088310A4 (en) * 2020-01-06 2023-07-26 Texas Instruments Incorporated CHIP BOX WITH REDISTRIBUTION LAYER INTERRUPTIONS
CN113725184A (zh) * 2020-05-25 2021-11-30 南亚科技股份有限公司 半导体结构及其形成方法
CN112420528B (zh) * 2020-11-27 2021-11-05 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
US11955396B2 (en) 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
CN112420528A (zh) * 2020-11-27 2021-02-26 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备

Also Published As

Publication number Publication date
US20130056879A1 (en) 2013-03-07
TWI567898B (zh) 2017-01-21
CN102194718B (zh) 2015-10-14
US20140252654A1 (en) 2014-09-11
TW201201332A (en) 2012-01-01
SG189815A1 (en) 2013-05-31
SG174668A1 (en) 2011-10-28
US20110221055A1 (en) 2011-09-15
US9472452B2 (en) 2016-10-18
US8343809B2 (en) 2013-01-01
US8786100B2 (en) 2014-07-22

Similar Documents

Publication Publication Date Title
CN102194718B (zh) 半导体器件及其制造方法
CN102194717B (zh) 半导体器件和在半导体管芯周围形成绝缘层的方法
CN102194740B (zh) 半导体器件及其形成方法
US10998248B2 (en) Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
CN101996895B (zh) 半导体器件及其制造方法
CN102412197B (zh) 形成具有绝缘环形环的导电tsv的方法和半导体器件
CN102683279B (zh) 半导体器件和形成牺牲保护层以在单体化期间保护半导体管芯边缘的方法
CN102376595B (zh) 形成具有导电层和导电通孔的fo-wlcsp的方法和半导体器件
CN102244012B (zh) 半导体器件及其制造方法
CN102543772B (zh) 结合晶片级不同尺寸半导体管芯的方法和半导体器件
US9153544B2 (en) Semiconductor device and method of forming discontinuous ESD protection layers between semiconductor die
CN101989558B (zh) 半导体器件及其制造方法
CN101996894B (zh) 半导体器件和围绕管芯周边形成坝材料以减小翘曲的方法
CN101996896B (zh) 半导体器件及其制造方法
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
CN102082128B (zh) 半导体封装和半导体管芯安装到tsv衬底相对侧的方法
CN101996893B (zh) 半导体器件及其制造方法
TWI553794B (zh) 半導體裝置及在膠封期間形成黏著材料於半導體晶粒和載體上以減少晶粒位移之方法
CN103165477A (zh) 形成垂直互连结构的方法和半导体器件
CN102738067A (zh) 半导体器件以及用于形成半导体封装的方法
CN102386113A (zh) 一种半导体器件及其制造方法
CN102456584A (zh) 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
CN103295925A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN102403239A (zh) 半导体器件及形成用于在Fo-WLCSP中安装半导体小片的引线上键合互连的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Singapore City

Patentee after: STATS ChipPAC Pte. Ltd.

Address before: Singapore City

Patentee before: STATS ChipPAC Pte. Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20200108

Address after: No. 500, Linjiang Road, Yuecheng District, Shaoxing City, Zhejiang Province

Patentee after: Changdian integrated circuit (Shaoxing) Co.,Ltd.

Address before: Singapore City

Patentee before: STATS ChipPAC Pte. Ltd.

TR01 Transfer of patent right