JP4113679B2 - 三次元実装パッケージの製造方法 - Google Patents
三次元実装パッケージの製造方法 Download PDFInfo
- Publication number
- JP4113679B2 JP4113679B2 JP2001037125A JP2001037125A JP4113679B2 JP 4113679 B2 JP4113679 B2 JP 4113679B2 JP 2001037125 A JP2001037125 A JP 2001037125A JP 2001037125 A JP2001037125 A JP 2001037125A JP 4113679 B2 JP4113679 B2 JP 4113679B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- pin
- positioning
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、三次元実装パッケージの製造方法に関するものである。
【0002】
【従来の技術】
近年、ICチップの高容量化・高密度化の進展に伴い、携帯電話や次世代携帯情報端末等のような携帯機器の小型化・高機能化が進んでいる。このため、携帯機器に用いられるICチップをよりいっそう高密度に実装可能なパッケージング構造が求められている。現状における高密度パッケージング構造としては、いわゆるCSP(チップサイズパッケージ)が知られている。しかし、CSPの場合、最低でもチップサイズと同程度の実装面積が必要になる。ゆえに、今後さらに実装密度を上げていくためには、従来の平面構造ではなく三次元的に半導体チップを実装することが必須となる。
【0003】
このような事情のもと、最近では三次元実装パッケージと呼ばれるパッケージング構造が提案されるに至っている。この種のパッケージは、薄型基材に薄型ICチップを搭載したもの(即ち単パッケージ)をプリプレグを介して複数枚積層するとともに、各基材の導体層間をスルーホールを介して電気的に接続した構造を有している。ここで、従来における三次元実装パッケージの製造方法の一例を簡単に説明する。
【0004】
まず、導体層や位置決め孔を有する薄型基材を作製するとともに、薄型基材におけるチップ搭載エリアに薄型ICチップをバンプ等を用いて接合する。次いで、所定箇所に位置決め用のピンが一体形成された金属製の第1治具と、ピンに対応する箇所にピン挿入孔が設けられた金属製の第2治具とからなる基材積層用治具を用意する。そして、位置決め孔に第1治具のピンを挿通させつつ、複数枚の薄型基材を積層したものを第1及び第2治具間に配置する。このとき、各薄型基材間にプリプレグを介在させておく。この状態で前記薄型基材を積層方向にプレスして一体化した後、基材積層用治具の解体作業を行って積層体を取り出す。そして、前記積層体にスルーホール等を形成した後、外形加工等を行うことにより、所望の三次元実装パッケージが完成するようになっている。
【0005】
【発明が解決しようとする課題】
しかしながら、上記構造の基材積層用治具を用いて加熱下でプレス工程を行うと、プリプレグ中の樹脂がピンの外周面と位置決め孔の内周面との間に流出して固化してしまう。このため、いわば積層体側と基材積層用治具側とがピン及び流出樹脂を介して強固に接合された状態となってしまい、プレス工程後に基材積層用治具を解体して積層体を取り外す作業が極めて困難になる。従って、治具を解体するためにはピンをハンマー等で叩く等の余分な作業が必要になり、パッケージ製造時の生産性が低下してしまう。しかも、叩打時の衝撃によって積層体にクラックが生じやすくなり、製品の歩留まりや信頼性が悪化してしまう。
【0006】
本発明は上記の課題に鑑みてなされたものであり、その目的は、生産性に優れるとともに、高信頼性の製品を高い歩留まりで得ることができる三次元実装パッケージの製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、位置決め孔が設けられかつ薄型半導体チップが搭載された薄型基材を複数枚積層したものを、前記位置決め孔に挿入される位置決め突起が突設された第1治具と、前記位置決め突起に対応する箇所に突起挿入孔が設けられた第2治具との間に配置し、この状態で前記薄型基材を積層方向にプレスして一体化した後、前記治具の解体作業を行って前記治具間より積層体を取り出す三次元実装パッケージの製造方法において、
前記プレス工程後に前記積層体における前記位置決め突起の形成部分を穿孔して、前記位置決め突起を前記から除去することにより、前記治具を解体することを特徴とする三次元実装パッケージの製造方法をその要旨とする。
【0009】
請求項2に記載の発明は、請求項1において、前記位置決め突起は、前記プレス工程後の穿孔によって、前記位置決め孔の内周面表層部とともに前記積層体から除去されるとした。
【0010】
請求項3に記載の発明は、請求項1において、前記位置決め突起及び前記位置決め孔の内周面表層部は、前記位置決め孔よりも大径の孔を穿孔しうるドリルを用いて前記位置決め突起の略中心部を穿孔することにより、同時に除去されるとした。
【0011】
請求項4に記載の発明は、請求項3において、前記第1及び第2治具のベース部は樹脂基材に金属箔を張り付けた金属張積層板からなるとともに、前記位置決め突起は樹脂からなる柱状のピンであって、前記ピンの基端部は前記第1治具に設けられたピン保持部に保持され、前記ピンの先端部は前記第2治具のピン挿入孔に遊挿されるとした。
【0012】
請求項5に記載の発明は、請求項4において、前記ピンは円柱状であって外面に凹凸部を有するとした。
請求項6に記載の発明は、請求項5において、前記凹凸部は前記ピンの端面に設けられた断面非円形状の凹部であるとした。
【0015】
以下、本発明の「作用」について説明する。
請求項1に記載の発明によると、位置決め突起を積層体から除去することにより、基材積層用治具側と積層体側とが接合している部位の強度を低下させることができる。このため、基材積層用治具を容易に解体することが可能となり、治具間から積層体を容易に取り出すことができる。また、本発明によると、解体時の叩打作業が不要になることから生産性が向上するとともに、製品の歩留まり悪化や信頼性悪化の原因となるクラックの発生を未然に防止することができる。
【0016】
請求項2に記載の発明によると、位置決め突起と位置決め孔との隙間が流出樹脂で埋まっているような場合であっても、その流出樹脂を位置決め突起とともに確実にから除去することができる。ゆえに、基材積層用治具側と積層体側との接合部位の強度を確実に低下させることができ、基材積層用治具の解体作業をいっそう簡単に行うことができる。
【0017】
請求項3に記載の発明によれば、位置決め突起、流出樹脂及び位置決め孔の内周面表層部を確実にかつ効率よく除去することができる。また、後工程において例えば位置決め孔として利用可能な好適形状を有するドリル孔を得ることができる。
【0018】
請求項4に記載の発明によると、治具を構成しているベース部及びピンがともに樹脂製であるため、一般的なドリル刃を用いて困難なくドリル加工を行うことができるとともに、容易にかつ確実にピン等を除去することができる。また、ピン挿入孔に対してピンが遊挿される構造であるため、ピン挿入孔とピンとの間にいくぶん隙間が生じる。このため、ピンの端部にできる隙間に流出樹脂が溜まりやすくなり、その分だけ他の部位に流出樹脂が溜まりにくくなる。よって、積層体の表裏面への流出樹脂の付着を未然に防止することができる。
【0019】
請求項5に記載の発明によると、円形状のピンはドリル加工による除去に元来適している。それに加え、ピンの外面に凹凸部があると、流出樹脂が凹凸部に埋まり込むことによるアンカー効果が得られるため、ピン径方向に沿った抵抗が増大する。このため、ドリル加工時にピンが孔内にて空回りしにくくなり、積層体からピンを確実に除去することができる。
【0020】
請求項6に記載の発明によると、上記のごとく流出樹脂の溜まりやすいピンの端面に凹部が形成されている。このため、プレス加工時には凹部内に流出樹脂が確実に埋まり込む。しかも、凹部の断面形状は非円形であるため、比較的大きなアンカー効果を期待することができ、ピン径方向に沿った抵抗をいっそう増大させることができる。従って、ピンの空回りをより確実に防止することができる。
【0021】
【発明の実施の形態】
以下、本発明を具体化した一実施形態の三次元実装パッケージ及びその製造方法を図1〜図8に基づき詳細に説明する。
【0022】
図1には、本実施形態の三次元実装パッケージ1が示されている。このパッケージ1は、薄型基材2に薄型ICチップ3を搭載したいわゆる単パッケージ4を、プリプレグ5を介して複数枚積層した構造を備えている。同パッケージ1の厚さは0.2mm以下と極めて肉薄になっている。各薄型基材2の導体層間は、パッケージ1の表裏を貫通するめっきスルーホール6を介して電気的に接続されている。同パッケージ1の表裏両面にはソルダーレジスト7が形成されている。パッケージ1の片側面においてソルダーレジスト7が形成されていない部分にある導体層上には、図示しない複数の外部接続端子が設けられている。なお、外部接続端子の形態としてはバンプやピン等が採用可能である。
【0023】
図2には、本実施形態の三次元実装パッケージ1を構成する薄型基材2、薄型ICチップ3、プリプレグ5等が示されている。
これらの薄型基材2は、片側面に導体層としての複数の導体パターン8を備える矩形状の片面板である。導体パターン8の外端部には、めっきスルーホール6の導通用のランド部9が形成されている。導体パターン8の内端部には、薄型ICチップ3を実装するためのパッド部10が形成されている。そして、薄型ICチップ3の下面側に形成された外部接続端子と前記パッド部10とが、それぞれバンプを介して接合されている。
【0024】
本実施形態では、薄型基材2として0.1mm〜0.15mm程度の厚さを有する樹脂フィルムが用いられている。樹脂フィルムの材料としては、例えばエポキシ、ポリイミド、ポリプロピレン等が挙げられる。なお、複数枚ある薄型基材2のうち、積層体15の最上層及び最下層に位置するものについては、薄型ICチップ3は搭載されていない。従って、薄型ICチップ3は内層に位置する4枚の薄型基材2に搭載されている。ここで薄型ICチップ3とは200μm厚以下のものを指している。具体的にいうと、本実施形態では50μm厚程度の薄型ICチップ3が用いられている。薄型ICチップ3は、いわゆるフェースダウン方式にて搭載されている。
【0025】
プリプレグ5の中央部には、薄型ICチップ3の大きさよりも一回り大きい矩形状のデバイスホール11が透設されている。本実施形態では、0.1mm〜0.15mm程度の厚さのプリプレグ5が主として用いられている。なお、プリプレグ5中には、ポリプロピレン等の樹脂がBステージの状態で含浸されている。
【0026】
薄型基材2及びプリプレグ5において4つあるコーナー部のうちの2つには、位置決め孔12が設けられている。これらの位置決め孔12は薄型基材2及びプリプレグ5における対角線上に位置している。本実施形態では、位置決め孔12の内径は4.95mmφに設定されている。
【0027】
次に、上記三次元実装パッケージ1の製造方法について述べる。
まず、位置決め孔12及び導体パターン8が形成された薄型基材2を6枚用意するとともに、そのうちの4枚のものの中央部に従来公知の手法に従って薄型ICチップ3を搭載する。そして、5枚のプリプレグ5を介在させながら前記6枚の薄型基材2を図2のように積層する。このとき、各位置決め孔12の位置同士を対応させておく。
【0028】
次に、図3に示す基材積層用治具21を用いて積層体15のプレス工程を行う。本実施形態の基材積層用治具21は、第1治具としての下治具22と、第2治具としての上治具23とからなる。下治具22を構成するベース部B1及び上治具23を構成するベース部B1は、ともに樹脂基材に金属箔を張り付けた金属張積層板24からなる。本実施形態においては、FR−4と呼ばれる3.2mm厚の銅張積層板が用いられている。プリント配線板の製造によく用いられるこの銅張積層板は、ガラスクロスにエポキシ樹脂を含浸させた基材の両面に銅箔を貼り付けたものである。
【0029】
下治具22における2箇所にはピン保持部26が設けられている。本実施形態では、具体的には下治具22の表裏を貫通する断面円形状の貫通孔が設けられている。なお、ピン保持部26の内径は4.95mmφに設定されている。これらのピン保持部26には、位置決め突起としてのピン25が保持されている。図4に示されるように、本実施形態のピン25は円柱状を呈している。ピン25の形成材料としては、後述するドリル加工によって容易に除去可能な硬度を有する材料、例えばPES等のような樹脂が用いられている。なお、プレス工程の時に加熱を行う場合、ピン形成材料として、ある程度耐熱性を有する樹脂を選択することがよい。ピン25の上端面25a及び下端面25bには、凹凸部としての凹部28が設けられている。本実施形態では、上端面25a及び下端面25bの中央部に、ピン全長の約1/10程度の深さを有する断面六角形状の凹部28が形成されている。また、本実施形態のピン25の直径は、前記位置決め孔12及び前記ピン保持部26と同じく4.95mmφに設定されている。よって、各ピン25の基端部は各位置決め孔12に圧入された状態で保持される。
【0030】
一方、上治具23において位置決めピン25に対応する箇所には、突起挿入孔としてのピン挿入孔27がそれぞれ設けられている。本実施形態では、具体的には上治具23の表裏を貫通する断面円形状の貫通孔が設けられている。なお、ピン挿入孔27の内径は、ピン25の直径よりも若干大きくなるように、5.05mmφに設定されている。従って、基材積層用治具21を組み立てた場合、ピン25の先端部が上治具23のピン挿入孔27に遊挿されるようになっている。従って、ピン25の先端部外周面とピン挿入孔27の内周面との間には、このときいくぶん隙間が生じる。
【0031】
図5に示されるように、プレス加工工程においては、まず積層体15を下治具21と上治具23との間に配置するようにして基材積層用治具21を組み立てる。このとき、各ピン25が各位置決め孔12に挿入されることにより、各薄型基材2と各プリプレグ5との位置決めが図られ、層間でのズレの発生が防止される。また、積層体15の上面から突出するピン25の先端部は、上治具23のピン挿入孔27に遊挿された状態となる。図5〜図8では、図面作成の便宜上、積層体15を簡略化して示す。
【0032】
次いで、積層体15がセットされた基材積層用治具21を、プレス装置の備える一対の押圧板17,18間に配置する。このとき、押圧板17,18と積層体15との間に離型紙を介在させておくことが好ましい。そして、プレス装置を駆動して積層体15の積層方向(即ち図5の上下方向)に加熱下で押圧力を与える。その結果、図6に示されるように、プリプレグ5からの流出樹脂16を介して薄型基材2とプリプレグ5とが一体化する。なお、プリプレグ5からの流出樹脂16は、ピン25の先端部外周面とピン挿入孔27の内周面との間にできる隙間に流れ込み、ピン25の上端面の凹部28を埋める。
【0033】
次いで、上記積層体15をプレス装置から取り外して穿孔手段にセットする。本実施形態では、回転可能なドリル刃31を有する機械的穿孔手段としてのドリルマシンを用いている。この場合、位置決め孔12よりも大径の孔を穿孔しうるドリル刃31が用いられることがよく、さらには位置決め孔12及びピン挿入孔27よりも大径の孔を穿孔しうるドリル刃31が用いられることがよい。このような事情のもと、本実施形態ではドリル刃31の直径を5.10mmφ〜5.20mmφ程度に設定している。
【0034】
そして、このようなドリル刃31を回転させて積層体15におけるピン25の形成部分(具体的にはピン25の中心部)を穿孔する。その結果、図7に示されるように、ピン25の大部分、位置決め孔12の内周面表層部12a及びピン挿入孔27の内周面表層部が、同時に削り取られる。勿論、位置決め孔12内にある流出樹脂16やピン挿入孔27内にある流出樹脂16も、このとき同時に削り取られる。上記穴あけ時には、ドリル刃31の先端を図7のように下治具22の途中で止めてもよいほか、下治具22の下面まで貫通させてもよい。なお、このドリル加工を経ることにより、位置決め孔12があった箇所にそれよりも大径のドリル孔32が新たに形成される。
【0035】
上記のような穴あけを行ってピン25を積層体15の大部分を除去した後、下治具22及び上治具23を分離して、その間に挟まれていた積層体15を取り出す(図8参照)。即ち、基材積層用治具21の解体作業を行って積層体15を内部から取り出す。
【0036】
次に、解体作業を経た積層体15においてランド部9に対応する箇所を別のドリル刃で穿孔することにより、スルーホール形成用孔の穴あけを行う。その際、上記ドリル孔32を位置決め孔として用いることも可能である。さらに、デスミア処理を行ってスルーホール形成用孔内のスミアを除去した後、従来公知の手法に従ってパネルめっきを行う。その結果、スルーホール形成用孔内に無電解銅めっきを析出させ、めっきスルーホール6を形成する。この後、積層体15の表裏両面にレジストを設けてエッチングを行うことにより、最外層に導体層をパターン形成する。次いで、前記導体層を保護するためのソルダーレジスト7を形成した後、ソルダーレジストの非形成部分から露出する外部接続用パッドに対して金めっき等を施す。そして、図8の破線L1における位置で積層体15を打ち抜くことにより外形加工を行い、位置決め孔12のある外周部分を除去する。そして、最後に検査を行い、本実施形態の三次元実装パッケージ1を完成させる。
【0037】
従って、本実施形態によれば以下のような効果を得ることができる。
(1)本実施形態の製造方法によれば、ピン25を積層体15から除去することにより、基材積層用治具21側と積層体15側とが接合している部位の強度を低下させることができる。このため、基材積層用治具21を容易に解体することが可能となり、積層体15を容易に取り出すことができる。また、解体時の叩打作業が不要になることから生産性が向上するとともに、製品の歩留まり悪化や信頼性悪化の原因となるクラックの発生を未然に防止することができる。
【0038】
(2)本実施形態では、プレス工程後のドリル加工によって、ピン25が、位置決め孔12の内周面表層部12a及びピン挿入孔27の内周面表層部とともに積層体15から除去される。従って、ピン25と位置決め孔12との隙間が流出樹脂16で埋まっているような場合であっても、その流出樹脂16をピン25とともに確実に積層体15から除去することができる。ゆえに、基材積層用治具21側と積層体15側との接合部位の強度を確実に低下させることができる。よって、基材積層用治具21の解体作業をいっそう簡単に行うことができる。
【0039】
また、ドリルマシンを用いたドリル加工であれば既存の設備を用いて実施することが十分可能であるため、設備コスト増を伴わないというメリットがある。
(3)本実施形態では、位置決め孔12及びピン挿入孔27よりも大径のドリル刃31を用いて積層体15のドリル加工を行っている。従って、ピン25、流出樹脂16及び位置決め孔12の内周面表層部12a等を確実にかつ効率よく除去することができる。また、上記ドリル加工を行った場合には、位置決め孔12の同一軸円上に新たに断面円形状のドリル孔32が形成される。ゆえに、後工程において位置決め孔として利用可能な好適形状を有する孔を得ることができる。
【0040】
(4)本実施形態にて使用される基材積層用治具21では、構成部材であるベース部B1及びピン25がともに樹脂製になっている。従って、一般的な硬度のドリル刃31を用いて、困難なくドリル加工を行うことができるとともに、容易にかつ確実にピン25等を除去することができる。
【0041】
また、ピン挿入孔27に対してピン25が遊挿される構造であるため、ピン挿入孔27とピン25との間にいくぶん隙間が生じる。このため、ピン25の先端部にできる隙間に流出樹脂16が溜まりやすくなり、その分だけ他の部位に流出樹脂16が溜まりにくくなる。よって、積層体15の表裏面への流出樹脂16の付着を未然に防止することができる。従って、付着した流出樹脂16を除去する修正作業を後に行う必要がなくなり、生産性の低下が防止される。
【0042】
(5)本実施形態にて使用される基材積層用治具21では、円形状のピン25を採用している。断面円形状のピン25は、同じく断面円形状のドリル刃31を用いたドリル加工による除去に元来適している。このため、当該ドリル加工によって確実にピン25を削り取ることができる。
【0043】
(6)上記基材積層用治具21では、流出樹脂16の溜まりやすい箇所であるピン25の両端部に凹部28が形成されている。よって、プレス加工時には凹部28内に流出樹脂16が確実に埋まり込む。しかも、凹部28の断面形状は六角形であるため、上記埋まり込みによって比較的大きなアンカー効果を期待することができる。従って、ピン径方向に沿った抵抗が確実に増大する。このため、ドリル加工時にピン25が孔内にて空回りしなくなり、ドリル刃31の回転力を確実にピン25に与えることができる。このため、積層体15からピン25を確実に除去することができる。
【0044】
(7)銅張積層板の良さとしては次のようなことである。即ち、銅箔を備えていることから全体としての熱伝導率が高く、このためプレス時に熱が全面にムラなく均一に伝わる。よって、積層体15に均一に熱を与えることができ、ひいては得られるパッケージ1の品質向上にもつながる。また、銅張積層板自体は比較的安価な材料であるため、パッケージ1の低価格化につながる。しかも、銅張積層板と、積層体15を構成する樹脂製薄型基材2やプリプレグ5とでは、それほど熱膨張係数に差異がない。このため、加熱プレスを経たとしても、銅張積層板と積層体15との界面に大きな応力が溜まらないという利点がある。
【0045】
なお、本発明の実施形態は以下のように変更してもよい。
・ ピン25の構造は上記実施形態に示されたもののみに限定されない。例えば、図9(a)に示される別例のピン25Aでは、両端面の縁部に面取部が設けられている。このような構成であると、ピン25をピン保持部26やピン挿入孔27に対して簡単に挿入することができる。図9(b)に示される別例のピン25Bでは、前記実施形態の凹部28(窪み)に代わるものとして溝36が形成されている。溝36はピン25Bの外周面においてピン軸線方向に沿ってまっすぐに延びている。図9(c)に示される別例のピン25Cでは、ピン25Cの両端面を貫通する六角形状の貫通孔37が設けられている。図9(d)に示される別例のピン25Dでは、ピン25D全体が断面非円形状(六角柱状)になっており、凹部は特に設けられていない。即ち、位置決め突起は必ずしも円柱状に限定されないほか、必ずしもピン形状を呈していなくてもよい。
【0046】
・ 下治具22を構成するベース部B1にピン保持部26を設けることなく、ベース部B1の上面にピン25を接着剤で固定するようにしてもよい。
・ 下治具22及びピン25は実施形態のように必ずしも別体でなくてもよい。例えば、図10に示される別例の基材積層用治具41では、下治具42を構成する樹脂製のベース部B1の上面に、同じく樹脂製のピン43が一体形成されている。
【0047】
・ プレス工程後に積層体15におけるピン形成部分を実施形態より小径のドリル刃31を用いて穿孔することにより、当該ピン25部分のみを積層体15から除去するようにしてもよい。即ち、位置決め孔12内に流出樹脂16を残した状態でピン25を除去することとしてもよい。この場合であっても、基材積層用治具21側と積層体15側との接合部位の強度を、ある程度は低下させることができる。
【0048】
・ ピン25等を除去する手段としては、実施形態にて例示したドリルマシンのほか、例えばパンチング装置等のような機械的穿孔手段を用いることが可能である。さらに、このような機械的穿孔手段に代えて、例えばレーザー穴あけ装置のような光学的穿孔手段を用いることも勿論可能である。また、エッチング等のような化学的手法によりピン25等を除去することも可能である。
【0049】
・ 本発明の基材積層用治具21,41は、薄型ICチップ3を搭載した薄型基材2の積層にのみに適用されるに止まらない。例えば、通常の厚さのICチップ3を搭載した薄型基材2の積層や、薄型ICチップ3を搭載した通常厚さの基材2の積層や、通常厚さのICチップ3を搭載した通常厚さの基材2の積層等に適用されることが可能である。さらには、本発明の基材積層用治具21,41を単なる基材2同士の積層に用いてもよい。
【0050】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1) 請求項1乃至6のいずれか1つにおいて、前記位置決め突起はプレス時の熱に耐え得る程度の耐熱性を有する樹脂からなること。従って、この技術的思想1に記載の発明によれば、位置決め精度を向上させることができる。
【0051】
(2) 請求項2、技術的思想1のいずれか1つにおいて、前記プレス工程後の穿孔は、前記位置決め孔よりも大径の孔を穿孔しうる機械的穿孔手段を用いて行われること。従って、この技術的思想2に記載の発明によれば、製造コスト高を防止することができる。
【0052】
(3) 請求項3、技術的思想1,2のいずれか1つにおいて、前記プレス工程後の穿孔によって前記積層体に新たに形成されたドリル孔は、後に行われるスルーホール形成用孔の穴あけ工程のときの位置決め孔として用いられること。従って、この技術的思想3に記載の発明によれば、別の箇所に余分な孔を設ける必要がなくなり、ファイン化にも貢献する。
【0053】
【発明の効果】
以上詳述したように、請求項1〜6に記載の発明によれば、生産性に優れるとともに、高信頼性の製品を高い歩留まりで得ることができる三次元実装パッケージの製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態の三次元実装パッケージの概略断面図。
【図2】同パッケージの材料となる薄型基材及びプリプレグの分解斜視図。
【図3】同パッケージの製造時に使用される基材積層用治具の分解斜視図。
【図4】同パッケージの製造手順を説明するための概略断面図。
【図5】同パッケージの製造手順を説明するための概略断面図。
【図6】同パッケージの製造手順を説明するための概略断面図。
【図7】同パッケージの製造手順を説明するための概略断面図。
【図8】同パッケージの製造手順を説明するための概略断面図。
【図9】(a)〜(d)は別例のピンの斜視図。
【図10】別例の基材積層用治具の概略断面図。
【符号の説明】
1…三次元実装パッケージ、2…薄型基材、3…薄型半導体チップ、12…位置決め孔、12a…位置決め孔の内周面表層部、21,41…基材積層用治具、22…第1治具としての下治具、23…第2治具としての上治具、24…金属張積層板、25,25A,25B,25C,25D,43…位置決め突起としてのピン、26…ピン保持部、27…突起挿入孔としてのピン挿入孔、28…凹凸部としての凹部、31…ドリル刃、32…ドリル孔、36…凹凸部としての溝、37…凹凸部としての貫通孔、B1…ベース部。
Claims (6)
- 位置決め孔が設けられかつ薄型半導体チップが搭載された薄型基材を複数枚積層したものを、前記位置決め孔に挿入される位置決め突起が突設された第1治具と、前記位置決め突起に対応する箇所に突起挿入孔が設けられた第2治具との間に配置し、この状態で前記薄型基材を積層方向にプレスして一体化した後、前記治具の解体作業を行って前記治具間より積層体を取り出す三次元実装パッケージの製造方法において、
前記プレス工程後に前記積層体における前記位置決め突起の形成部分を穿孔して、前記位置決め突起を前記積層体から除去することにより、前記治具を解体することを特徴とする三次元実装パッケージの製造方法。 - 前記位置決め突起は、前記プレス工程後の穿孔によって、前記位置決め孔の内周面表層部とともに前記積層体から除去されることを特徴とする請求項1に記載の三次元実装パッケージの製造方法。
- 前記位置決め突起及び前記位置決め孔の内周面表層部は、前記位置決め孔よりも大径の孔を穿孔しうるドリルを用いて前記位置決め突起の略中心部を穿孔することにより、同時に除去されることを特徴とする請求項2に記載の三次元実装パッケージの製造方法。
- 前記第1及び第2治具のベース部は樹脂基材に金属箔を張り付けた金属張積層板からなるとともに、前記位置決め突起は樹脂からなる柱状のピンであって、前記ピンの基端部は前記第1治具に設けられたピン保持部に保持され、前記ピンの先端部は前記第2治具のピン挿入孔に遊挿されることを特徴とする請求項3に記載の三次元実装パッケージの製造方法。
- 前記ピンは円柱状であって外面に凹凸部を有することを特徴とする請求項4に記載の三次元実装パッケージの製造方法。
- 前記凹凸部は前記ピンの端面に設けられた断面非円形状の凹部であることを特徴とする請求項5に記載の三次元実装パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001037125A JP4113679B2 (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001037125A JP4113679B2 (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246540A JP2002246540A (ja) | 2002-08-30 |
JP4113679B2 true JP4113679B2 (ja) | 2008-07-09 |
Family
ID=18900301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001037125A Expired - Fee Related JP4113679B2 (ja) | 2001-02-14 | 2001-02-14 | 三次元実装パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4113679B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4298608B2 (ja) * | 2003-08-22 | 2009-07-22 | 日本特殊陶業株式会社 | 光部品支持基板の製造方法、光部品付き光部品支持基板の製造方法 |
TWI293499B (en) | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
TWI287273B (en) | 2006-01-25 | 2007-09-21 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
JP4906903B2 (ja) * | 2009-10-20 | 2012-03-28 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
TWI392069B (zh) | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
US8426946B2 (en) | 2010-06-28 | 2013-04-23 | Headway Technologies, Inc. | Laminated semiconductor substrate, laminated chip package and method of manufacturing the same |
TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
JP7284275B2 (ja) * | 2019-08-19 | 2023-05-30 | 株式会社Fuji | 3次元積層造形による3次元積層電子デバイスの製造方法 |
-
2001
- 2001-02-14 JP JP2001037125A patent/JP4113679B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002246540A (ja) | 2002-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4113679B2 (ja) | 三次元実装パッケージの製造方法 | |
US7870663B2 (en) | Method for manufacturing multilayer wiring board | |
TWI475932B (zh) | 帶有補強材之配線基板 | |
JP4535002B2 (ja) | 半導体ic内蔵基板及びその製造方法 | |
US7222421B2 (en) | Circuit substrate manufacturing method | |
EP2094068A1 (en) | Printed wiring board and manufacturing method therefor | |
TW201225770A (en) | Printed circuit board and method for manufacturing the same | |
JP2004235323A (ja) | 配線基板の製造方法 | |
JP2000138313A (ja) | 半導体装置及びその製造方法 | |
KR19990006770A (ko) | 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법 | |
JP2004311849A (ja) | 配線基板およびその製造方法 | |
US20070143992A1 (en) | Method for manufacturing wiring board | |
JP2016201424A (ja) | プリント配線板およびその製造方法 | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
US6998539B2 (en) | Standoff/mask structure for electrical interconnect | |
JP4825784B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
JP2003017856A (ja) | 多層プリント配線板及びその製造方法 | |
JP2002246745A (ja) | 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材 | |
JP2007012761A (ja) | 半導体ic内蔵基板及びその製造方法 | |
KR20000058317A (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP4378949B2 (ja) | 多層配線板の製造方法 | |
JP2000133944A (ja) | 積層配線板およびバンプ付き配線板の製造方法 | |
JP2007115952A (ja) | インターポーザ基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |