JP2002246540A - 三次元実装パッケージの製造方法、基材積層用治具及びそれにおける位置決め突起構造 - Google Patents

三次元実装パッケージの製造方法、基材積層用治具及びそれにおける位置決め突起構造

Info

Publication number
JP2002246540A
JP2002246540A JP2001037125A JP2001037125A JP2002246540A JP 2002246540 A JP2002246540 A JP 2002246540A JP 2001037125 A JP2001037125 A JP 2001037125A JP 2001037125 A JP2001037125 A JP 2001037125A JP 2002246540 A JP2002246540 A JP 2002246540A
Authority
JP
Japan
Prior art keywords
jig
pin
positioning
base material
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001037125A
Other languages
English (en)
Other versions
JP4113679B2 (ja
Inventor
Terumasa Ninomaru
輝正 二の丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001037125A priority Critical patent/JP4113679B2/ja
Publication of JP2002246540A publication Critical patent/JP2002246540A/ja
Application granted granted Critical
Publication of JP4113679B2 publication Critical patent/JP4113679B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 生産性に優れるとともに、高信頼性の製品を
高い歩留まりで得ることができる三次元実装パッケージ
の製造方法を提供すること。 【解決手段】 位置決め孔12が設けられかつ薄型半導
体チップ3が搭載された薄型基材2を用意する。薄型基
材2を複数枚積層したものを、第1治具22と第2治具
23との間に配置する。第1治具22には、位置決め孔
12に挿入される位置決め突起25が突設されている。
第2治具23には、位置決め突起25に対応する箇所に
突起挿入孔27が設けられている。この状態で薄型基材
2を積層方向にプレスして一体化する。次に、積層体1
5における位置決め突起25の形成部分を穿孔して、位
置決め突起25を積層体15から除去する。このような
治具解体作業を行って治具22,23間より積層体15
を取り出し、三次元実装パッケージ1を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、三次元実装パッケ
ージの製造方法、基材積層用治具及びそれにおける位置
決め突起構造に関するものである。
【0002】
【従来の技術】近年、ICチップの高容量化・高密度化
の進展に伴い、携帯電話や次世代携帯情報端末等のよう
な携帯機器の小型化・高機能化が進んでいる。このた
め、携帯機器に用いられるICチップをよりいっそう高
密度に実装可能なパッケージング構造が求められてい
る。現状における高密度パッケージング構造としては、
いわゆるCSP(チップサイズパッケージ)が知られて
いる。しかし、CSPの場合、最低でもチップサイズと
同程度の実装面積が必要になる。ゆえに、今後さらに実
装密度を上げていくためには、従来の平面構造ではなく
三次元的に半導体チップを実装することが必須となる。
【0003】このような事情のもと、最近では三次元実
装パッケージと呼ばれるパッケージング構造が提案され
るに至っている。この種のパッケージは、薄型基材に薄
型ICチップを搭載したもの(即ち単パッケージ)をプ
リプレグを介して複数枚積層するとともに、各基材の導
体層間をスルーホールを介して電気的に接続した構造を
有している。ここで、従来における三次元実装パッケー
ジの製造方法の一例を簡単に説明する。
【0004】まず、導体層や位置決め孔を有する薄型基
材を作製するとともに、薄型基材におけるチップ搭載エ
リアに薄型ICチップをバンプ等を用いて接合する。次
いで、所定箇所に位置決め用のピンが一体形成された金
属製の第1治具と、ピンに対応する箇所にピン挿入孔が
設けられた金属製の第2治具とからなる基材積層用治具
を用意する。そして、位置決め孔に第1治具のピンを挿
通させつつ、複数枚の薄型基材を積層したものを第1及
び第2治具間に配置する。このとき、各薄型基材間にプ
リプレグを介在させておく。この状態で前記薄型基材を
積層方向にプレスして一体化した後、基材積層用治具の
解体作業を行って積層体を取り出す。そして、前記積層
体にスルーホール等を形成した後、外形加工等を行うこ
とにより、所望の三次元実装パッケージが完成するよう
になっている。
【0005】
【発明が解決しようとする課題】しかしながら、上記構
造の基材積層用治具を用いて加熱下でプレス工程を行う
と、プリプレグ中の樹脂がピンの外周面と位置決め孔の
内周面との間に流出して固化してしまう。このため、い
わば積層体側と基材積層用治具側とがピン及び流出樹脂
を介して強固に接合された状態となってしまい、プレス
工程後に基材積層用治具を解体して積層体を取り外す作
業が極めて困難になる。従って、治具を解体するために
はピンをハンマー等で叩く等の余分な作業が必要にな
り、パッケージ製造時の生産性が低下してしまう。しか
も、叩打時の衝撃によって積層体にクラックが生じやす
くなり、製品の歩留まりや信頼性が悪化してしまう。
【0006】本発明は上記の課題に鑑みてなされたもの
であり、その目的は、生産性に優れるとともに、高信頼
性の製品を高い歩留まりで得ることができる三次元実装
パッケージの製造方法を提供することにある。
【0007】また、本発明の別の目的は、上記三次元実
装パッケージの製造にあたって好適な基材積層用治具及
びそれにおける位置決め突起構造を提供することにあ
る。
【0008】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、位置決め孔が設けら
れかつ薄型半導体チップが搭載された薄型基材を複数枚
積層したものを、前記位置決め孔に挿入される位置決め
突起が突設された第1治具と、前記位置決め突起に対応
する箇所に突起挿入孔が設けられた第2治具との間に配
置し、この状態で前記薄型基材を積層方向にプレスして
一体化した後、前記治具の解体作業を行って前記治具間
より積層体を取り出す三次元実装パッケージの製造方法
において、前記プレス工程後に前記積層体における前記
位置決め突起の形成部分を穿孔して、前記位置決め突起
を前記から除去することにより、前記治具を解体するこ
とを特徴とする三次元実装パッケージの製造方法をその
要旨とする。
【0009】請求項2に記載の発明は、請求項1におい
て、前記位置決め突起は、前記プレス工程後の穿孔によ
って、前記位置決め孔の内周面表層部とともに前記積層
体から除去されるとした。
【0010】請求項3に記載の発明は、請求項1におい
て、前記位置決め突起及び前記位置決め孔の内周面表層
部は、前記位置決め孔よりも大径の孔を穿孔しうるドリ
ルを用いて前記位置決め突起の略中心部を穿孔すること
により、同時に除去されるとした。
【0011】請求項4に記載の発明は、請求項3におい
て、前記第1及び第2治具のベース部は樹脂基材に金属
箔を張り付けた金属張積層板からなるとともに、前記位
置決め突起は樹脂からなる柱状のピンであって、前記ピ
ンの基端部は前記第1治具に設けられたピン保持部に保
持され、前記ピンの先端部は前記第2治具のピン挿入孔
に遊挿されるとした。
【0012】請求項5に記載の発明は、請求項4におい
て、前記ピンは円柱状であって外面に凹凸部を有すると
した。請求項6に記載の発明は、請求項5において、前
記凹凸部は前記ピンの端面に設けられた断面非円形状の
凹部であるとした。
【0013】請求項7に記載の発明では、各基材に設け
られた位置決め孔に挿入される位置決め突起が突設され
た第1治具と、前記位置決め突起に対応する箇所に突起
挿入孔が設けられた第2治具とからなり、積層された前
記各基材を積層方向にプレスする際に用いられる基材積
層用治具であって、前記第1治具は、樹脂基材に金属箔
を張り付けた金属張積層板からなるベース部にピン保持
部を設け、そのピン保持部に樹脂からなる柱状のピンの
基端部を保持させたものであり、前記第2治具は、樹脂
基材に金属箔を張り付けた金属張積層板からなるベース
部に、前記ピンの先端部が遊挿可能なピン挿入孔を設け
たものであることを特徴とする基材積層用治具をその要
旨とする。
【0014】請求項8に記載の発明では、積層された複
数枚の基材を積層方向にプレスする際に用いられる基材
積層用治具における位置決め突起構造であって、前記位
置決め突起は、樹脂からなる円柱状のピンであり、かつ
前記ピンの端面には断面非円形状の凹部が設けられてい
ることを特徴とする位置決め突起構造をその要旨とす
る。
【0015】以下、本発明の「作用」について説明す
る。請求項1に記載の発明によると、位置決め突起を積
層体から除去することにより、基材積層用治具側と積層
体側とが接合している部位の強度を低下させることがで
きる。このため、基材積層用治具を容易に解体すること
が可能となり、治具間から積層体を容易に取り出すこと
ができる。また、本発明によると、解体時の叩打作業が
不要になることから生産性が向上するとともに、製品の
歩留まり悪化や信頼性悪化の原因となるクラックの発生
を未然に防止することができる。
【0016】請求項2に記載の発明によると、位置決め
突起と位置決め孔との隙間が流出樹脂で埋まっているよ
うな場合であっても、その流出樹脂を位置決め突起とと
もに確実にから除去することができる。ゆえに、基材積
層用治具側と積層体側との接合部位の強度を確実に低下
させることができ、基材積層用治具の解体作業をいっそ
う簡単に行うことができる。
【0017】請求項3に記載の発明によれば、位置決め
突起、流出樹脂及び位置決め孔の内周面表層部を確実に
かつ効率よく除去することができる。また、後工程にお
いて例えば位置決め孔として利用可能な好適形状を有す
るドリル孔を得ることができる。
【0018】請求項4,7に記載の発明によると、治具
を構成しているベース部及びピンがともに樹脂製である
ため、一般的なドリル刃を用いて困難なくドリル加工を
行うことができるとともに、容易にかつ確実にピン等を
除去することができる。また、ピン挿入孔に対してピン
が遊挿される構造であるため、ピン挿入孔とピンとの間
にいくぶん隙間が生じる。このため、ピンの端部にでき
る隙間に流出樹脂が溜まりやすくなり、その分だけ他の
部位に流出樹脂が溜まりにくくなる。よって、積層体の
表裏面への流出樹脂の付着を未然に防止することができ
る。
【0019】請求項5に記載の発明によると、円形状の
ピンはドリル加工による除去に元来適している。それに
加え、ピンの外面に凹凸部があると、流出樹脂が凹凸部
に埋まり込むことによるアンカー効果が得られるため、
ピン径方向に沿った抵抗が増大する。このため、ドリル
加工時にピンが孔内にて空回りしにくくなり、積層体か
らピンを確実に除去することができる。
【0020】請求項6,8に記載の発明によると、上記
のごとく流出樹脂の溜まりやすいピンの端面に凹部が形
成されている。このため、プレス加工時には凹部内に流
出樹脂が確実に埋まり込む。しかも、凹部の断面形状は
非円形であるため、比較的大きなアンカー効果を期待す
ることができ、ピン径方向に沿った抵抗をいっそう増大
させることができる。従って、ピンの空回りをより確実
に防止することができる。
【0021】
【発明の実施の形態】以下、本発明を具体化した一実施
形態の三次元実装パッケージ及びその製造方法を図1〜
図8に基づき詳細に説明する。
【0022】図1には、本実施形態の三次元実装パッケ
ージ1が示されている。このパッケージ1は、薄型基材
2に薄型ICチップ3を搭載したいわゆる単パッケージ
4を、プリプレグ5を介して複数枚積層した構造を備え
ている。同パッケージ1の厚さは0.2mm以下と極め
て肉薄になっている。各薄型基材2の導体層間は、パッ
ケージ1の表裏を貫通するめっきスルーホール6を介し
て電気的に接続されている。同パッケージ1の表裏両面
にはソルダーレジスト7が形成されている。パッケージ
1の片側面においてソルダーレジスト7が形成されてい
ない部分にある導体層上には、図示しない複数の外部接
続端子が設けられている。なお、外部接続端子の形態と
してはバンプやピン等が採用可能である。
【0023】図2には、本実施形態の三次元実装パッケ
ージ1を構成する薄型基材2、薄型ICチップ3、プリ
プレグ5等が示されている。これらの薄型基材2は、片
側面に導体層としての複数の導体パターン8を備える矩
形状の片面板である。導体パターン8の外端部には、め
っきスルーホール6の導通用のランド部9が形成されて
いる。導体パターン8の内端部には、薄型ICチップ3
を実装するためのパッド部10が形成されている。そし
て、薄型ICチップ3の下面側に形成された外部接続端
子と前記パッド部10とが、それぞれバンプを介して接
合されている。
【0024】本実施形態では、薄型基材2として0.1
mm〜0.15mm程度の厚さを有する樹脂フィルムが
用いられている。樹脂フィルムの材料としては、例えば
エポキシ、ポリイミド、ポリプロピレン等が挙げられ
る。なお、複数枚ある薄型基材2のうち、積層体15の
最上層及び最下層に位置するものについては、薄型IC
チップ3は搭載されていない。従って、薄型ICチップ
3は内層に位置する4枚の薄型基材2に搭載されてい
る。ここで薄型ICチップ3とは200μm厚以下のも
のを指している。具体的にいうと、本実施形態では50
μm厚程度の薄型ICチップ3が用いられている。薄型
ICチップ3は、いわゆるフェースダウン方式にて搭載
されている。
【0025】プリプレグ5の中央部には、薄型ICチッ
プ3の大きさよりも一回り大きい矩形状のデバイスホー
ル11が透設されている。本実施形態では、0.1mm
〜0.15mm程度の厚さのプリプレグ5が主として用
いられている。なお、プリプレグ5中には、ポリプロピ
レン等の樹脂がBステージの状態で含浸されている。
【0026】薄型基材2及びプリプレグ5において4つ
あるコーナー部のうちの2つには、位置決め孔12が設
けられている。これらの位置決め孔12は薄型基材2及
びプリプレグ5における対角線上に位置している。本実
施形態では、位置決め孔12の内径は4.95mmφに
設定されている。
【0027】次に、上記三次元実装パッケージ1の製造
方法について述べる。まず、位置決め孔12及び導体パ
ターン8が形成された薄型基材2を6枚用意するととも
に、そのうちの4枚のものの中央部に従来公知の手法に
従って薄型ICチップ3を搭載する。そして、5枚のプ
リプレグ5を介在させながら前記6枚の薄型基材2を図
2のように積層する。このとき、各位置決め孔12の位
置同士を対応させておく。
【0028】次に、図3に示す基材積層用治具21を用
いて積層体15のプレス工程を行う。本実施形態の基材
積層用治具21は、第1治具としての下治具22と、第
2治具としての上治具23とからなる。下治具22を構
成するベース部B1及び上治具23を構成するベース部
B1は、ともに樹脂基材に金属箔を張り付けた金属張積
層板24からなる。本実施形態においては、FR−4と
呼ばれる3.2mm厚の銅張積層板が用いられている。
プリント配線板の製造によく用いられるこの銅張積層板
は、ガラスクロスにエポキシ樹脂を含浸させた基材の両
面に銅箔を貼り付けたものである。
【0029】下治具22における2箇所にはピン保持部
26が設けられている。本実施形態では、具体的には下
治具22の表裏を貫通する断面円形状の貫通孔が設けら
れている。なお、ピン保持部26の内径は4.95mm
φに設定されている。これらのピン保持部26には、位
置決め突起としてのピン25が保持されている。図4に
示されるように、本実施形態のピン25は円柱状を呈し
ている。ピン25の形成材料としては、後述するドリル
加工によって容易に除去可能な硬度を有する材料、例え
ばPES等のような樹脂が用いられている。なお、プレ
ス工程の時に加熱を行う場合、ピン形成材料として、あ
る程度耐熱性を有する樹脂を選択することがよい。ピン
25の上端面25a及び下端面25bには、凹凸部とし
ての凹部28が設けられている。本実施形態では、上端
面25a及び下端面25bの中央部に、ピン全長の約1
/10程度の深さを有する断面六角形状の凹部28が形
成されている。また、本実施形態のピン25の直径は、
前記位置決め孔12及び前記ピン保持部26と同じく
4.95mmφに設定されている。よって、各ピン25
の基端部は各位置決め孔12に圧入された状態で保持さ
れる。
【0030】一方、上治具23において位置決めピン2
5に対応する箇所には、突起挿入孔としてのピン挿入孔
27がそれぞれ設けられている。本実施形態では、具体
的には上治具23の表裏を貫通する断面円形状の貫通孔
が設けられている。なお、ピン挿入孔27の内径は、ピ
ン25の直径よりも若干大きくなるように、5.05m
mφに設定されている。従って、基材積層用治具21を
組み立てた場合、ピン25の先端部が上治具23のピン
挿入孔27に遊挿されるようになっている。従って、ピ
ン25の先端部外周面とピン挿入孔27の内周面との間
には、このときいくぶん隙間が生じる。
【0031】図5に示されるように、プレス加工工程に
おいては、まず積層体15を下治具21と上治具23と
の間に配置するようにして基材積層用治具21を組み立
てる。このとき、各ピン25が各位置決め孔12に挿入
されることにより、各薄型基材2と各プリプレグ5との
位置決めが図られ、層間でのズレの発生が防止される。
また、積層体15の上面から突出するピン25の先端部
は、上治具23のピン挿入孔27に遊挿された状態とな
る。図5〜図8では、図面作成の便宜上、積層体15を
簡略化して示す。
【0032】次いで、積層体15がセットされた基材積
層用治具21を、プレス装置の備える一対の押圧板1
7,18間に配置する。このとき、押圧板17,18と
積層体15との間に離型紙を介在させておくことが好ま
しい。そして、プレス装置を駆動して積層体15の積層
方向(即ち図5の上下方向)に加熱下で押圧力を与え
る。その結果、図6に示されるように、プリプレグ5か
らの流出樹脂16を介して薄型基材2とプリプレグ5と
が一体化する。なお、プリプレグ5からの流出樹脂16
は、ピン25の先端部外周面とピン挿入孔27の内周面
との間にできる隙間に流れ込み、ピン25の上端面の凹
部28を埋める。
【0033】次いで、上記積層体15をプレス装置から
取り外して穿孔手段にセットする。本実施形態では、回
転可能なドリル刃31を有する機械的穿孔手段としての
ドリルマシンを用いている。この場合、位置決め孔12
よりも大径の孔を穿孔しうるドリル刃31が用いられる
ことがよく、さらには位置決め孔12及びピン挿入孔2
7よりも大径の孔を穿孔しうるドリル刃31が用いられ
ることがよい。このような事情のもと、本実施形態では
ドリル刃31の直径を5.10mmφ〜5.20mmφ
程度に設定している。
【0034】そして、このようなドリル刃31を回転さ
せて積層体15におけるピン25の形成部分(具体的に
はピン25の中心部)を穿孔する。その結果、図7に示
されるように、ピン25の大部分、位置決め孔12の内
周面表層部12a及びピン挿入孔27の内周面表層部
が、同時に削り取られる。勿論、位置決め孔12内にあ
る流出樹脂16やピン挿入孔27内にある流出樹脂16
も、このとき同時に削り取られる。上記穴あけ時には、
ドリル刃31の先端を図7のように下治具22の途中で
止めてもよいほか、下治具22の下面まで貫通させても
よい。なお、このドリル加工を経ることにより、位置決
め孔12があった箇所にそれよりも大径のドリル孔32
が新たに形成される。
【0035】上記のような穴あけを行ってピン25を積
層体15の大部分を除去した後、下治具22及び上治具
23を分離して、その間に挟まれていた積層体15を取
り出す(図8参照)。即ち、基材積層用治具21の解体
作業を行って積層体15を内部から取り出す。
【0036】次に、解体作業を経た積層体15において
ランド部9に対応する箇所を別のドリル刃で穿孔するこ
とにより、スルーホール形成用孔の穴あけを行う。その
際、上記ドリル孔32を位置決め孔として用いることも
可能である。さらに、デスミア処理を行ってスルーホー
ル形成用孔内のスミアを除去した後、従来公知の手法に
従ってパネルめっきを行う。その結果、スルーホール形
成用孔内に無電解銅めっきを析出させ、めっきスルーホ
ール6を形成する。この後、積層体15の表裏両面にレ
ジストを設けてエッチングを行うことにより、最外層に
導体層をパターン形成する。次いで、前記導体層を保護
するためのソルダーレジスト7を形成した後、ソルダー
レジストの非形成部分から露出する外部接続用パッドに
対して金めっき等を施す。そして、図8の破線L1にお
ける位置で積層体15を打ち抜くことにより外形加工を
行い、位置決め孔12のある外周部分を除去する。そし
て、最後に検査を行い、本実施形態の三次元実装パッケ
ージ1を完成させる。
【0037】従って、本実施形態によれば以下のような
効果を得ることができる。 (1)本実施形態の製造方法によれば、ピン25を積層
体15から除去することにより、基材積層用治具21側
と積層体15側とが接合している部位の強度を低下させ
ることができる。このため、基材積層用治具21を容易
に解体することが可能となり、積層体15を容易に取り
出すことができる。また、解体時の叩打作業が不要にな
ることから生産性が向上するとともに、製品の歩留まり
悪化や信頼性悪化の原因となるクラックの発生を未然に
防止することができる。
【0038】(2)本実施形態では、プレス工程後のド
リル加工によって、ピン25が、位置決め孔12の内周
面表層部12a及びピン挿入孔27の内周面表層部とと
もに積層体15から除去される。従って、ピン25と位
置決め孔12との隙間が流出樹脂16で埋まっているよ
うな場合であっても、その流出樹脂16をピン25とと
もに確実に積層体15から除去することができる。ゆえ
に、基材積層用治具21側と積層体15側との接合部位
の強度を確実に低下させることができる。よって、基材
積層用治具21の解体作業をいっそう簡単に行うことが
できる。
【0039】また、ドリルマシンを用いたドリル加工で
あれば既存の設備を用いて実施することが十分可能であ
るため、設備コスト増を伴わないというメリットがあ
る。 (3)本実施形態では、位置決め孔12及びピン挿入孔
27よりも大径のドリル刃31を用いて積層体15のド
リル加工を行っている。従って、ピン25、流出樹脂1
6及び位置決め孔12の内周面表層部12a等を確実に
かつ効率よく除去することができる。また、上記ドリル
加工を行った場合には、位置決め孔12の同一軸円上に
新たに断面円形状のドリル孔32が形成される。ゆえ
に、後工程において位置決め孔として利用可能な好適形
状を有する孔を得ることができる。
【0040】(4)本実施形態にて使用される基材積層
用治具21では、構成部材であるベース部B1及びピン
25がともに樹脂製になっている。従って、一般的な硬
度のドリル刃31を用いて、困難なくドリル加工を行う
ことができるとともに、容易にかつ確実にピン25等を
除去することができる。
【0041】また、ピン挿入孔27に対してピン25が
遊挿される構造であるため、ピン挿入孔27とピン25
との間にいくぶん隙間が生じる。このため、ピン25の
先端部にできる隙間に流出樹脂16が溜まりやすくな
り、その分だけ他の部位に流出樹脂16が溜まりにくく
なる。よって、積層体15の表裏面への流出樹脂16の
付着を未然に防止することができる。従って、付着した
流出樹脂16を除去する修正作業を後に行う必要がなく
なり、生産性の低下が防止される。
【0042】(5)本実施形態にて使用される基材積層
用治具21では、円形状のピン25を採用している。断
面円形状のピン25は、同じく断面円形状のドリル刃3
1を用いたドリル加工による除去に元来適している。こ
のため、当該ドリル加工によって確実にピン25を削り
取ることができる。
【0043】(6)上記基材積層用治具21では、流出
樹脂16の溜まりやすい箇所であるピン25の両端部に
凹部28が形成されている。よって、プレス加工時には
凹部28内に流出樹脂16が確実に埋まり込む。しか
も、凹部28の断面形状は六角形であるため、上記埋ま
り込みによって比較的大きなアンカー効果を期待するこ
とができる。従って、ピン径方向に沿った抵抗が確実に
増大する。このため、ドリル加工時にピン25が孔内に
て空回りしなくなり、ドリル刃31の回転力を確実にピ
ン25に与えることができる。このため、積層体15か
らピン25を確実に除去することができる。
【0044】(7)銅張積層板の良さとしては次のよう
なことである。即ち、銅箔を備えていることから全体と
しての熱伝導率が高く、このためプレス時に熱が全面に
ムラなく均一に伝わる。よって、積層体15に均一に熱
を与えることができ、ひいては得られるパッケージ1の
品質向上にもつながる。また、銅張積層板自体は比較的
安価な材料であるため、パッケージ1の低価格化につな
がる。しかも、銅張積層板と、積層体15を構成する樹
脂製薄型基材2やプリプレグ5とでは、それほど熱膨張
係数に差異がない。このため、加熱プレスを経たとして
も、銅張積層板と積層体15との界面に大きな応力が溜
まらないという利点がある。
【0045】なお、本発明の実施形態は以下のように変
更してもよい。 ・ ピン25の構造は上記実施形態に示されたもののみ
に限定されない。例えば、図9(a)に示される別例の
ピン25Aでは、両端面の縁部に面取部が設けられてい
る。このような構成であると、ピン25をピン保持部2
6やピン挿入孔27に対して簡単に挿入することができ
る。図9(b)に示される別例のピン25Bでは、前記
実施形態の凹部28(窪み)に代わるものとして溝36
が形成されている。溝36はピン25Bの外周面におい
てピン軸線方向に沿ってまっすぐに延びている。図9
(c)に示される別例のピン25Cでは、ピン25Cの
両端面を貫通する六角形状の貫通孔37が設けられてい
る。図9(d)に示される別例のピン25Dでは、ピン
25D全体が断面非円形状(六角柱状)になっており、
凹部は特に設けられていない。即ち、位置決め突起は必
ずしも円柱状に限定されないほか、必ずしもピン形状を
呈していなくてもよい。
【0046】・ 下治具22を構成するベース部B1に
ピン保持部26を設けることなく、ベース部B1の上面
にピン25を接着剤で固定するようにしてもよい。 ・ 下治具22及びピン25は実施形態のように必ずし
も別体でなくてもよい。例えば、図10に示される別例
の基材積層用治具41では、下治具42を構成する樹脂
製のベース部B1の上面に、同じく樹脂製のピン43が
一体形成されている。
【0047】・ プレス工程後に積層体15におけるピ
ン形成部分を実施形態より小径のドリル刃31を用いて
穿孔することにより、当該ピン25部分のみを積層体1
5から除去するようにしてもよい。即ち、位置決め孔1
2内に流出樹脂16を残した状態でピン25を除去する
こととしてもよい。この場合であっても、基材積層用治
具21側と積層体15側との接合部位の強度を、ある程
度は低下させることができる。
【0048】・ ピン25等を除去する手段としては、
実施形態にて例示したドリルマシンのほか、例えばパン
チング装置等のような機械的穿孔手段を用いることが可
能である。さらに、このような機械的穿孔手段に代え
て、例えばレーザー穴あけ装置のような光学的穿孔手段
を用いることも勿論可能である。また、エッチング等の
ような化学的手法によりピン25等を除去することも可
能である。
【0049】・ 本発明の基材積層用治具21,41
は、薄型ICチップ3を搭載した薄型基材2の積層にの
みに適用されるに止まらない。例えば、通常の厚さのI
Cチップ3を搭載した薄型基材2の積層や、薄型ICチ
ップ3を搭載した通常厚さの基材2の積層や、通常厚さ
のICチップ3を搭載した通常厚さの基材2の積層等に
適用されることが可能である。さらには、本発明の基材
積層用治具21,41を単なる基材2同士の積層に用い
てもよい。
【0050】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想を以下に列挙する。 (1) 請求項1乃至8のいずれか1つにおいて、前記
位置決め突起はプレス時の熱に耐え得る程度の耐熱性を
有する樹脂からなること。従って、この技術的思想1に
記載の発明によれば、位置決め精度を向上させることが
できる。
【0051】(2) 請求項2、技術的思想1のいずれ
か1つにおいて、前記プレス工程後の穿孔は、前記位置
決め孔よりも大径の孔を穿孔しうる機械的穿孔手段を用
いて行われること。従って、この技術的思想2に記載の
発明によれば、製造コスト高を防止することができる。
【0052】(3) 請求項3、技術的思想1,2のい
ずれか1つにおいて、前記プレス工程後の穿孔によって
前記積層体に新たに形成されたドリル孔は、後に行われ
るスルーホール形成用孔の穴あけ工程のときの位置決め
孔として用いられること。従って、この技術的思想3に
記載の発明によれば、別の箇所に余分な孔を設ける必要
がなくなり、ファイン化にも貢献する。
【0053】
【発明の効果】以上詳述したように、請求項1〜6に記
載の発明によれば、生産性に優れるとともに、高信頼性
の製品を高い歩留まりで得ることができる三次元実装パ
ッケージの製造方法を提供することができる。
【0054】請求項7に記載の発明によれば、上記三次
元実装パッケージの製造にあたって好適な基材積層用治
具を提供することができる。請求項8に記載の発明によ
れば、上記三次元実装パッケージの製造にあたって好適
な基材積層用治具の位置決め突起構造を提供することが
できる。
【図面の簡単な説明】
【図1】本発明を具体化した一実施形態の三次元実装パ
ッケージの概略断面図。
【図2】同パッケージの材料となる薄型基材及びプリプ
レグの分解斜視図。
【図3】同パッケージの製造時に使用される基材積層用
治具の分解斜視図。
【図4】同パッケージの製造手順を説明するための概略
断面図。
【図5】同パッケージの製造手順を説明するための概略
断面図。
【図6】同パッケージの製造手順を説明するための概略
断面図。
【図7】同パッケージの製造手順を説明するための概略
断面図。
【図8】同パッケージの製造手順を説明するための概略
断面図。
【図9】(a)〜(d)は別例のピンの斜視図。
【図10】別例の基材積層用治具の概略断面図。
【符号の説明】
1…三次元実装パッケージ、2…薄型基材、3…薄型半
導体チップ、12…位置決め孔、12a…位置決め孔の
内周面表層部、21,41…基材積層用治具、22…第
1治具としての下治具、23…第2治具としての上治
具、24…金属張積層板、25,25A,25B,25
C,25D,43…位置決め突起としてのピン、26…
ピン保持部、27…突起挿入孔としてのピン挿入孔、2
8…凹凸部としての凹部、31…ドリル刃、32…ドリ
ル孔、36…凹凸部としての溝、37…凹凸部としての
貫通孔、B1…ベース部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】位置決め孔が設けられかつ薄型半導体チッ
    プが搭載された薄型基材を複数枚積層したものを、前記
    位置決め孔に挿入される位置決め突起が突設された第1
    治具と、前記位置決め突起に対応する箇所に突起挿入孔
    が設けられた第2治具との間に配置し、この状態で前記
    薄型基材を積層方向にプレスして一体化した後、前記治
    具の解体作業を行って前記治具間より積層体を取り出す
    三次元実装パッケージの製造方法において、 前記プレス工程後に前記積層体における前記位置決め突
    起の形成部分を穿孔して、前記位置決め突起を前記積層
    体から除去することにより、前記治具を解体することを
    特徴とする三次元実装パッケージの製造方法。
  2. 【請求項2】前記位置決め突起は、前記プレス工程後の
    穿孔によって、前記位置決め孔の内周面表層部とともに
    前記積層体から除去されることを特徴とする請求項1に
    記載の三次元実装パッケージの製造方法。
  3. 【請求項3】前記位置決め突起及び前記位置決め孔の内
    周面表層部は、前記位置決め孔よりも大径の孔を穿孔し
    うるドリルを用いて前記位置決め突起の略中心部を穿孔
    することにより、同時に除去されることを特徴とする請
    求項2に記載の三次元実装パッケージの製造方法。
  4. 【請求項4】前記第1及び第2治具のベース部は樹脂基
    材に金属箔を張り付けた金属張積層板からなるととも
    に、前記位置決め突起は樹脂からなる柱状のピンであっ
    て、前記ピンの基端部は前記第1治具に設けられたピン
    保持部に保持され、前記ピンの先端部は前記第2治具の
    ピン挿入孔に遊挿されることを特徴とする請求項3に記
    載の三次元実装パッケージの製造方法。
  5. 【請求項5】前記ピンは円柱状であって外面に凹凸部を
    有することを特徴とする請求項4に記載の三次元実装パ
    ッケージの製造方法。
  6. 【請求項6】前記凹凸部は前記ピンの端面に設けられた
    断面非円形状の凹部であることを特徴とする請求項5に
    記載の三次元実装パッケージの製造方法。
  7. 【請求項7】各基材に設けられた位置決め孔に挿入され
    る位置決め突起が突設された第1治具と、前記位置決め
    突起に対応する箇所に突起挿入孔が設けられた第2治具
    とからなり、積層された前記各基材を積層方向にプレス
    する際に用いられる基材積層用治具であって、前記第1
    治具は、樹脂基材に金属箔を張り付けた金属張積層板か
    らなるベース部にピン保持部を設け、そのピン保持部に
    樹脂からなる柱状のピンの基端部を保持させたものであ
    り、前記第2治具は、樹脂基材に金属箔を張り付けた金
    属張積層板からなるベース部に、前記ピンの先端部が遊
    挿可能なピン挿入孔を設けたものであることを特徴とす
    る基材積層用治具。
  8. 【請求項8】積層された複数枚の基材を積層方向にプレ
    スする際に用いられる基材積層用治具における位置決め
    突起構造であって、前記位置決め突起は、樹脂からなる
    円柱状のピンであり、かつ前記ピンの端面には断面非円
    形状の凹部が設けられていることを特徴とする位置決め
    突起構造。
JP2001037125A 2001-02-14 2001-02-14 三次元実装パッケージの製造方法 Expired - Fee Related JP4113679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001037125A JP4113679B2 (ja) 2001-02-14 2001-02-14 三次元実装パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037125A JP4113679B2 (ja) 2001-02-14 2001-02-14 三次元実装パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2002246540A true JP2002246540A (ja) 2002-08-30
JP4113679B2 JP4113679B2 (ja) 2008-07-09

Family

ID=18900301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037125A Expired - Fee Related JP4113679B2 (ja) 2001-02-14 2001-02-14 三次元実装パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4113679B2 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099762A (ja) * 2003-08-22 2005-04-14 Ngk Spark Plug Co Ltd 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
US7446404B2 (en) 2006-01-25 2008-11-04 Advanced Semiconductor Engineering, Inc. Three-dimensional package and method of making the same
JP2010050475A (ja) * 2009-10-20 2010-03-04 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US7741152B2 (en) 2006-01-25 2010-06-22 Advanced Semiconductor Engineering, Inc. Three-dimensional package and method of making the same
JP2012009808A (ja) * 2010-06-28 2012-01-12 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
US8446000B2 (en) 2009-11-24 2013-05-21 Chi-Chih Shen Package structure and package process
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same
US8692362B2 (en) 2010-08-30 2014-04-08 Advanced Semiconductor Engineering, Inc. Semiconductor structure having conductive vias and method for manufacturing the same
US8786098B2 (en) 2010-10-11 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor element having conductive vias and semiconductor package having a semiconductor element with conductive vias and method for making the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8865520B2 (en) 2010-08-27 2014-10-21 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9024445B2 (en) 2010-11-19 2015-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive vias and semiconductor package having semiconductor device
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
JPWO2021033228A1 (ja) * 2019-08-19 2021-02-25

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099762A (ja) * 2003-08-22 2005-04-14 Ngk Spark Plug Co Ltd 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
US7446404B2 (en) 2006-01-25 2008-11-04 Advanced Semiconductor Engineering, Inc. Three-dimensional package and method of making the same
US7528053B2 (en) 2006-01-25 2009-05-05 Advanced Semiconductor Engineering, Inc. Three-dimensional package and method of making the same
US7741152B2 (en) 2006-01-25 2010-06-22 Advanced Semiconductor Engineering, Inc. Three-dimensional package and method of making the same
JP2010050475A (ja) * 2009-10-20 2010-03-04 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US8446000B2 (en) 2009-11-24 2013-05-21 Chi-Chih Shen Package structure and package process
US8426946B2 (en) 2010-06-28 2013-04-23 Headway Technologies, Inc. Laminated semiconductor substrate, laminated chip package and method of manufacturing the same
JP2012009808A (ja) * 2010-06-28 2012-01-12 Headway Technologies Inc 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
US8865520B2 (en) 2010-08-27 2014-10-21 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8692362B2 (en) 2010-08-30 2014-04-08 Advanced Semiconductor Engineering, Inc. Semiconductor structure having conductive vias and method for manufacturing the same
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8786098B2 (en) 2010-10-11 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor element having conductive vias and semiconductor package having a semiconductor element with conductive vias and method for making the same
US9024445B2 (en) 2010-11-19 2015-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive vias and semiconductor package having semiconductor device
US8643167B2 (en) 2011-01-06 2014-02-04 Advanced Semiconductor Engineering, Inc. Semiconductor package with through silicon vias and method for making the same
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US9960121B2 (en) 2012-12-20 2018-05-01 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process for same
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9728451B2 (en) 2013-01-23 2017-08-08 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
JPWO2021033228A1 (ja) * 2019-08-19 2021-02-25
JP7284275B2 (ja) 2019-08-19 2023-05-30 株式会社Fuji 3次元積層造形による3次元積層電子デバイスの製造方法

Also Published As

Publication number Publication date
JP4113679B2 (ja) 2008-07-09

Similar Documents

Publication Publication Date Title
JP4113679B2 (ja) 三次元実装パッケージの製造方法
US7870663B2 (en) Method for manufacturing multilayer wiring board
TWI475932B (zh) 帶有補強材之配線基板
EP2094068A1 (en) Printed wiring board and manufacturing method therefor
US20050155222A1 (en) Circuit substrate manufacturing method
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
TW201225770A (en) Printed circuit board and method for manufacturing the same
JP2000101245A (ja) 積層樹脂配線基板及びその製造方法
JP2004235323A (ja) 配線基板の製造方法
JP2010135474A (ja) 多層配線基板及びその製造方法
JP2006196925A (ja) 配線基板の製造方法
TW201407731A (zh) 於中介層及無芯基板之間具有雙重連接通道之半導體組體
US20070143992A1 (en) Method for manufacturing wiring board
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP5260215B2 (ja) 補強材付き配線基板の製造方法
KR20120037219A (ko) 반도체 패키지의 제조방법
JP2005268378A (ja) 部品内蔵基板の製造方法
KR101003640B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2003017856A (ja) 多層プリント配線板及びその製造方法
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP2005302991A (ja) 多層配線基板の製造方法
JP2007012761A (ja) 半導体ic内蔵基板及びその製造方法
KR20000058317A (ko) 다층 인쇄회로기판 및 그 제조방법
JP2007012762A (ja) 半導体ic内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080414

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees