JP2006196925A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2006196925A JP2006196925A JP2006102389A JP2006102389A JP2006196925A JP 2006196925 A JP2006196925 A JP 2006196925A JP 2006102389 A JP2006102389 A JP 2006102389A JP 2006102389 A JP2006102389 A JP 2006102389A JP 2006196925 A JP2006196925 A JP 2006196925A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- core substrate
- substrate
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】 コア基板10の基板面上に接着層40aを介して第1の金属層41を接着し、該第1の金属層41に第2の金属層42を真空吸着し、該第2の金属層42の表面上に、ビルドアップ法により絶縁層46を介して層間で配線パターン44が電気的に接続された積層体50を形成した後、前記第1の金属層41と第2の金属層42との間の真空を破ることにより、前記第1の金属層41から、前記第2の金属層42を前記積層体50とともに分離し、該積層体50に所要の処理を施して配線基板を形成することを特徴とする。
【選択図】 図3
Description
図8は、配線パターンを表裏面に積層して形成するコア部の製造工程を示す。図8(a)は、銅張り積層板からなるコア基板10を示す。このコア基板10は、ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着したものである。図8(b)は、コア基板10にドリル加工を施し、コア基板10を貫通する貫通孔12を形成した状態を示す。貫通孔12の内径は250μm程度である。図8(c)は、コア基板10の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき(銅めっき)を施した状態を示す。14がスルーホールめっきによって形成された銅めっき層である。
図8(f)は、コア基板10の両面に被着している銅めっき層18、14および銅箔11をエッチングしてコア基板10の両面に配線パターン20を形成し、コア部22を形成した状態を示す。なお、この場合、配線パターン20はサブトラクト法によって形成するから、配線パターン20の高密度配置が制約されるという問題がある。
図9(a)は、コア部22の両面にビルドアップ法によって配線パターン24を形成した状態を示す。26が絶縁層、28が層間で配線パターン24を電気的に接続するビアである。図9(b)は、配線パターン24が形成された基板の表面に感光性のソルダーレジスト30を塗布し、露光および現像して基板の表面の所要部位をソルダーレジスト30によって被覆した状態である。図9(c)は、配線パターン24の表面に、表面処理として無電解ニッケルめっきと無電解金めっきを施し、配線パターン24の露出面を保護めっき32によって被覆した状態である。図9(d)は、配線パターン24の電極にはんだバンプ34を形成してプリント配線板36を得た状態を示す。
すなわち、配線基板の製造方法において、コア基板の基板面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成し、前記コア基板の基板面から、前記積層体を分離し、該積層体に所要の処理を施して、絶縁層を介して配線パターンが層間で電気的に接続された配線基板を形成することを特徴とする。
なお、コア基板には樹脂基板、両面銅張り基板、金属板等の所要の強度を有する基板を使用することができる。
また、第1の金属層よりも大判に形成された第2の金属層を使用し、第1の金属層に第2の金属層を真空吸着するとともに、第2の金属層の外周縁部をコア基板の基板面に設けられた接着層を介してコア基板に接着し、該第2の金属層の表面上に、積層体を形成した後、前記第1の金属層の外周縁よりも内側位置で前記積層体とコア基板とを切断することにより、前記第1の金属層と第2の金属層との真空を破って前記第1の金属層から、第2の金属層を前記積層体とともに分離することを特徴とする。
なお、第1の金属層と第2の金属層とを真空吸着した際に、真空吸着領域の外周部を接着剤等によってエアシールすることにより、真空吸着領域の真空を保持することができる。また、第1の金属層と第2の金属層とを真空吸着するとともに、コア基板の基板面に設けられた接着層に第2の金属層の外周縁部を接着することによって、第1の金属層と第2の金属層との真空吸着領域の真空が保持される。
なお、実際の製造工程では、コア基板10には、多数個取りの大判の基板が用いられ、この大判の基板に対して、絶縁層を形成しあるいはめっきを施すといった所要の操作を施して配線基板を製造する。
接着フィルム40は第1の金属層41をコア基板10の表面に接着固定する作用をなすとともに、第2の金属層42の外周縁部を接着フィルム40によってコア基板10に接着する作用をなす。このため、接着フィルム40はコア基板10の両面を全面にわたって被覆するように設けるとともに、第1の金属層41の外周縁の位置が第2の金属層42の外周縁の位置よりも若干内側に位置するように、第1の金属層41と第2の金属層42の外形寸法を設定する。いいかえれば、第1の金属層41にくらべて第2の金属層42に大判の金属層を使用する。
本実施形態では、図のようにビア48をフィルドビアとし、鉛直方向に柱状にビア48が連なるように形成している。もちろん、配線パターン44は層ごとに任意のパターンに形成することができる。
図3(a)は、積層体の第2の金属層42が被着されている面と反対側の絶縁層46の表面に第2の金属層42と同じ厚さに第3の金属層43を形成した状態を示す。この第3の金属層43は配線パターン44、絶縁層46、ビア48からなる積層体をコア基板10から分離した際に、積層体が反らないようにするために設ける。
なお、本実施形態では、第2の金属層42と第3の金属層43とで挟まれた積層体部分で、配線パターン44と絶縁層46(5層からなる)が厚さ方向に対称となるように配置している。これもコア基板10から積層体を分離した際に、積層体に作用する応力が上下面でバランスするようにするためである。
また、コア基板10の両面にビルドアップ層を形成する工程では、従来の製造ラインがそのまま利用できるという利点もある。
図4(a)は、積層体50aの表裏面の絶縁層46の表面にビア48を介して隣接層の配線パターン44と電気的に接続した配線パターン44a、44bを形成した状態を示す。配線パターン44a、44bは、絶縁層46にレーザ光を照射してビア穴を形成し、デスミア処理をした後、無電解銅めっきを施し、ドライフィルムをラミネートして配線パターン44a、44bとなる部位を露出させたレジストパターンを形成し、無電解銅めっき層をめっき給電層とする電解銅めっきを施して配線パターン44a、44bとなる銅層を形成し、レジストパターンを除去した後、基板の外面に露出している無電解銅めっき層の部位を除去することによって形成することができる(セミアディティブ法)。
図4(d)は、配線パターン44aにはんだを印刷し、はんだバンプ56を形成した状態である。この図4(d)に示す配線基板は、はんだバンプ56を形成した面側に半導体チップを搭載するもので、はんだバンプ56が半導体チップの電極端子と同一配置に形成されている。
図5(a)は、図3(c)に示す積層体50に対しレーザ加工を施して基板の外表面にある絶縁層46にビア穴46a、46bを形成した状態を示す。なお、この実施形態においては、下面側の配線パターン44bについては、実装基板との接続を考慮してあらかじめ所要のパターンに形成されている。
図5(b)は、配線パターン44、44bの表面処理として、無電解ニッケルめっきおよび無電解金めっきを施して配線パターン44a、44bの表面を保護めっき54によって被覆した状態を示す。
図5(c)は、配線パターン44にはんだを印刷し、はんだバンプ56を形成して配線基板を得た状態を示す。
図6(c)は、コア基板10の両面にビルドアップ法によって配線パターン44を積層して形成した状態を示す。本実施形態では、第2の金属層42の表面に表面金属層42aを設けているから、表面金属層42aの表面にじかに銅層を形成して配線パターン44を形成することができる。なお、表面金属層42aおよびビルドアップ層の外表面に形成する配線パターン44は、積層体の反りを防止するため表面の略全域を被覆するように形成するのがよい。
図7は積層体50から配線基板を形成する製造工程を示す。図7(a)は、積層体50の第2の金属層42のみを選択的にエッチングして除去した状態を示す。第2の金属層42をエッチングして除去する操作は、表面金属層42aを侵さないエッチング液を使用することによって行えばよい。図7(b)は、次に、表面金属層42aのみを選択的にエッチングした状態を示す。このエッチング操作では、銅からなる配線パターン44、ビア48を侵さないエッチング液を使用すればよい。
図7(d)は、積層体50の表面をソルダーレジスト52によって被覆した状態、図7(e)は、保護めっき54により配線パターンの表面を被覆した状態、図7(f)は、積層体50の上面にはんだバンプ56を形成して配線基板を得た状態を示す。
本実施形態の配線基板の製造方法による場合も、コア基板にビルドアップ法によって配線パターンの積層体を形成して配線基板とするから、高密度に配線パターンを配置した高精度の配線基板を得ることができる。
10a 基材
11 銅箔
20 配線パターン
22 コア部
24 配線パターン
34 はんだバンプ
40 接着フィルム
40a 接着層
41 第1の金属層
42 第2の金属層
42a 表面金属層
43 第3の金属層
44、44a、44b 配線パターン
46 絶縁層
46a、46b ビア穴
48 ビア
50、50a、50b 積層体
52 ソルダーレジスト
54 保護めっき
56 はんだバンプ
Claims (4)
- コア基板の基板面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成し、
前記コア基板の基板面から、前記積層体を分離し、
該積層体に所要の処理を施して、絶縁層を介して配線パターンが層間で電気的に接続された配線基板を形成することを特徴とする配線基板の製造方法。 - コア基板の基板面上に、金属層を真空吸着し、
該金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、
前記金属層とコア基板との間の真空を破ることにより、前記コア基板から、金属層とともに積層体を分離し、
該積層体に所要の処理を施して配線基板形成することを特徴とする請求項1記載の配線基板の製造方法。 - コア基板の基板面上に接着層を介して第1の金属層を接着し、該第1の金属層に第2の金属層を真空吸着し、
該第2の金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、
前記第1の金属層と第2の金属層との間の真空を破ることにより、前記第1の金属層から、前記第2の金属層を前記積層体とともに分離し、
該積層体に所要の処理を施して配線基板を形成することを特徴とする請求項1記載の配線基板の製造方法。 - 第1の金属層よりも大判に形成された第2の金属層を使用し、第1の金属層に第2の金属層を真空吸着するとともに、第2の金属層の外周縁部をコア基板の基板面に設けられた接着層を介してコア基板に接着し、
該第2の金属層の表面上に、積層体を形成した後、
前記第1の金属層の外周縁よりも内側位置で前記積層体とコア基板とを切断することにより、前記第1の金属層と第2の金属層との真空を破って前記第1の金属層から、第2の金属層を前記積層体とともに分離することを特徴とする請求項3記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102389A JP4332162B2 (ja) | 2006-04-03 | 2006-04-03 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102389A JP4332162B2 (ja) | 2006-04-03 | 2006-04-03 | 配線基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003020436A Division JP3811680B2 (ja) | 2003-01-29 | 2003-01-29 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196925A true JP2006196925A (ja) | 2006-07-27 |
JP4332162B2 JP4332162B2 (ja) | 2009-09-16 |
Family
ID=36802685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102389A Expired - Fee Related JP4332162B2 (ja) | 2006-04-03 | 2006-04-03 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4332162B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034466A (ja) * | 2008-07-31 | 2010-02-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2011119501A (ja) * | 2009-12-04 | 2011-06-16 | Toppan Printing Co Ltd | 多層基板の製造方法 |
US8435376B2 (en) | 2009-12-30 | 2013-05-07 | Samsung Electro-Mechanics Co., Ltd. | Carrier for manufacturing substrate and method of manufacturing substrate using the same |
KR101314544B1 (ko) * | 2007-07-12 | 2013-10-04 | 프린코 코포레이션 | 다층기판 및 그 제조방법 |
US20140027156A1 (en) * | 2012-07-26 | 2014-01-30 | Samsung Electro-Mechanics Co., Ltd | Multilayer type coreless substrate and method of manufacturing the same |
JP2014183129A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法 |
JP2015144153A (ja) * | 2014-01-31 | 2015-08-06 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2018063414A1 (en) * | 2016-10-01 | 2018-04-05 | Intel Corporation | Module installation on printed circuit boards with embedded trace technology |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101067063B1 (ko) * | 2009-11-12 | 2011-09-22 | 삼성전기주식회사 | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 |
KR101044105B1 (ko) * | 2009-11-16 | 2011-06-28 | 삼성전기주식회사 | 휨 발생 방지를 위한 기판의 제조방법 |
KR101055571B1 (ko) * | 2009-11-30 | 2011-08-08 | 삼성전기주식회사 | 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법 |
KR101089986B1 (ko) | 2009-12-24 | 2011-12-05 | 삼성전기주식회사 | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 |
TWI693872B (zh) * | 2018-10-29 | 2020-05-11 | 欣興電子股份有限公司 | 電路板製造方法 |
-
2006
- 2006-04-03 JP JP2006102389A patent/JP4332162B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101314544B1 (ko) * | 2007-07-12 | 2013-10-04 | 프린코 코포레이션 | 다층기판 및 그 제조방법 |
JP2010034466A (ja) * | 2008-07-31 | 2010-02-12 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
JP2011119501A (ja) * | 2009-12-04 | 2011-06-16 | Toppan Printing Co Ltd | 多層基板の製造方法 |
US8435376B2 (en) | 2009-12-30 | 2013-05-07 | Samsung Electro-Mechanics Co., Ltd. | Carrier for manufacturing substrate and method of manufacturing substrate using the same |
US20140027156A1 (en) * | 2012-07-26 | 2014-01-30 | Samsung Electro-Mechanics Co., Ltd | Multilayer type coreless substrate and method of manufacturing the same |
JP2014183129A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法 |
JP2015144153A (ja) * | 2014-01-31 | 2015-08-06 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2018063414A1 (en) * | 2016-10-01 | 2018-04-05 | Intel Corporation | Module installation on printed circuit boards with embedded trace technology |
US11502010B2 (en) | 2016-10-01 | 2022-11-15 | Intel Corporation | Module installation on printed circuit boards with embedded trace technology |
Also Published As
Publication number | Publication date |
---|---|
JP4332162B2 (ja) | 2009-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811680B2 (ja) | 配線基板の製造方法 | |
JP4332162B2 (ja) | 配線基板の製造方法 | |
US10398038B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
US9253897B2 (en) | Wiring substrate and method for manufacturing the same | |
TWI617225B (zh) | 印刷電路板及其製造方法 | |
JP2007335698A (ja) | 配線基板の製造方法 | |
TW201349957A (zh) | 多層電路板及其製作方法 | |
JP2007335700A (ja) | 配線基板の製造方法 | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
JP2012169591A (ja) | 多層配線基板 | |
TW201401942A (zh) | 多層電路板及其製作方法 | |
JP4143609B2 (ja) | 配線基板の製造方法 | |
JP2016201424A (ja) | プリント配線板およびその製造方法 | |
JPWO2011030542A1 (ja) | 電子部品モジュールおよびその製造方法 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
JP2007173727A (ja) | 配線基板の製造方法 | |
JP2009231635A (ja) | 配線基板及びその製造方法、及び半導体装置及びその製造方法 | |
US20180054888A1 (en) | Printed wiring board and method for manufacturing the same | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
US20220087024A1 (en) | Component built-in wiring substrate | |
KR100366411B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
TW201417663A (zh) | 承載板的製作方法 | |
JP4610633B2 (ja) | 配線基板の製造方法 | |
JP2019079878A (ja) | プリント配線板と支持体との組立体およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4332162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |