JP2006196925A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2006196925A
JP2006196925A JP2006102389A JP2006102389A JP2006196925A JP 2006196925 A JP2006196925 A JP 2006196925A JP 2006102389 A JP2006102389 A JP 2006102389A JP 2006102389 A JP2006102389 A JP 2006102389A JP 2006196925 A JP2006196925 A JP 2006196925A
Authority
JP
Japan
Prior art keywords
metal layer
layer
core substrate
substrate
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006102389A
Other languages
English (en)
Other versions
JP4332162B2 (ja
Inventor
Takashi Shudo
貴志 首藤
Takefumi Kashiwa
武文 柏
Kenji Takano
憲治 高野
Kenji Iida
憲司 飯田
Kenichiro Abe
健一郎 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006102389A priority Critical patent/JP4332162B2/ja
Publication of JP2006196925A publication Critical patent/JP2006196925A/ja
Application granted granted Critical
Publication of JP4332162B2 publication Critical patent/JP4332162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 薄型で配線パターンが高密度に形成された配線基板を製造可能とする。
【解決手段】 コア基板10の基板面上に接着層40aを介して第1の金属層41を接着し、該第1の金属層41に第2の金属層42を真空吸着し、該第2の金属層42の表面上に、ビルドアップ法により絶縁層46を介して層間で配線パターン44が電気的に接続された積層体50を形成した後、前記第1の金属層41と第2の金属層42との間の真空を破ることにより、前記第1の金属層41から、前記第2の金属層42を前記積層体50とともに分離し、該積層体50に所要の処理を施して配線基板を形成することを特徴とする。
【選択図】 図3

Description

本発明は配線基板の製造方法に関し、より詳細には、薄型で高密度配線が可能な配線基板の製造方法に関する。
図8、9は、コア基板の両面にビルドアップ法によって配線パターンを積層して形成するプリント配線板の一般的な製造方法を示す。
図8は、配線パターンを表裏面に積層して形成するコア部の製造工程を示す。図8(a)は、銅張り積層板からなるコア基板10を示す。このコア基板10は、ガラスクロス入りのエポキシ樹脂からなる基材10aの両面に銅箔11を被着したものである。図8(b)は、コア基板10にドリル加工を施し、コア基板10を貫通する貫通孔12を形成した状態を示す。貫通孔12の内径は250μm程度である。図8(c)は、コア基板10の表裏面に形成される配線パターンの電気的導通をとるために、スルーホールめっき(銅めっき)を施した状態を示す。14がスルーホールめっきによって形成された銅めっき層である。
図8(d)は、コア基板10の表裏面に配線パターンを形成するため、貫通孔12を孔埋め用の樹脂16によって充填した状態を示す。図8(e)は、次に、蓋めっきとして銅めっきをコア基板10の表面に施した状態である。この蓋めっきにより、樹脂16が露出する端面を含むコア基板10の両面の全面が銅めっき層18によって被覆される。
図8(f)は、コア基板10の両面に被着している銅めっき層18、14および銅箔11をエッチングしてコア基板10の両面に配線パターン20を形成し、コア部22を形成した状態を示す。なお、この場合、配線パターン20はサブトラクト法によって形成するから、配線パターン20の高密度配置が制約されるという問題がある。
図9は、コア部22の両面に配線パターンを形成してプリント配線板を製造するまでの製造工程を示す。
図9(a)は、コア部22の両面にビルドアップ法によって配線パターン24を形成した状態を示す。26が絶縁層、28が層間で配線パターン24を電気的に接続するビアである。図9(b)は、配線パターン24が形成された基板の表面に感光性のソルダーレジスト30を塗布し、露光および現像して基板の表面の所要部位をソルダーレジスト30によって被覆した状態である。図9(c)は、配線パターン24の表面に、表面処理として無電解ニッケルめっきと無電解金めっきを施し、配線パターン24の露出面を保護めっき32によって被覆した状態である。図9(d)は、配線パターン24の電極にはんだバンプ34を形成してプリント配線板36を得た状態を示す。
特開平6−216524号公報
ところで、半導体装置の小型化、薄型化に対する要請から、半導体チップを搭載する配線基板に対して薄型化、配線パターンの高密度化が強く求められている。しかしながら、上述したドリル加工によって基板に貫通孔を形成する方法の場合は貫通孔の孔径が250μm程度となり、貫通孔の配置間隔を狭間隔に設計することができないことから、配線パターンを高密度に形成することが制約される。このため、コア基板を用いて形成する従来のプリント配線板では、コア基板の一方の面のビルドアップ層で、搭載する半導体チップの電極端子間隔(たとえば、200μm)から外部接続端子の配置間隔(たとえば、500μm)に広げるように配線パターンを引き回して設計する必要があり、プリント配線板の設計上の大きな制約となっている。
また、プリント配線板を薄型にするには、コア基板10を薄く形成する必要がある。しかし、薄いコア基板10を扱うには薄い基板を搬送等することができる特殊な製造ラインが必要になるという製造設備上の問題がある。また、薄型材は、配線基板の製造工程で、絶縁層を形成したり、めっき層を形成したりした際に生じる応力によって収縮やうねり等の変形をおこしやすく、基板の寸法コントロールが難しく、高密度に配線パターンを形成するプリント配線板の精度上で問題となる。
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、基板の変形等を抑えて所定の寸法精度を確保して好適に薄型化を図ることができるとともに、高密度に配線パターンを形成することができて、半導体装置の小型化、薄型化、高機能化に好適に対応することができる配線基板の製造方法を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、配線基板の製造方法において、コア基板の基板面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成し、前記コア基板の基板面から、前記積層体を分離し、該積層体に所要の処理を施して、絶縁層を介して配線パターンが層間で電気的に接続された配線基板を形成することを特徴とする。
なお、コア基板には樹脂基板、両面銅張り基板、金属板等の所要の強度を有する基板を使用することができる。
また、配線基板の製造方法において、コア基板の基板面上に、金属層を真空吸着し、該金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、前記金属層とコア基板との間の真空を破ることにより、前記コア基板から、金属層とともに積層体を分離し、該積層体に所要の処理を施して配線基板を形成することを特徴とする。コア基板の基板面上に金属層を真空吸着する方法としては、たとえば、コア基板の基板面上に金属層を真空吸着した際に、基板の外周に接着剤を塗布する等により真空吸着領域をエアシールする方法がある。後工程で、エアシール部を除去あるいはエアシール部の内側で基板を切断することによって真空吸着領域の真空を破ることができる。
また、コア基板の基板面上に接着層を介して第1の金属層を接着し、該第1の金属層に第2の金属層を真空吸着し、該第2の金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、前記第1の金属層と第2の金属層との間の真空を破ることにより、前記第1の金属層から、前記第2の金属層を前記積層体とともに分離し、該積層体に所要の処理を施して配線基板を形成することを特徴とする。
また、第1の金属層よりも大判に形成された第2の金属層を使用し、第1の金属層に第2の金属層を真空吸着するとともに、第2の金属層の外周縁部をコア基板の基板面に設けられた接着層を介してコア基板に接着し、該第2の金属層の表面上に、積層体を形成した後、前記第1の金属層の外周縁よりも内側位置で前記積層体とコア基板とを切断することにより、前記第1の金属層と第2の金属層との真空を破って前記第1の金属層から、第2の金属層を前記積層体とともに分離することを特徴とする。
なお、第1の金属層と第2の金属層とを真空吸着した際に、真空吸着領域の外周部を接着剤等によってエアシールすることにより、真空吸着領域の真空を保持することができる。また、第1の金属層と第2の金属層とを真空吸着するとともに、コア基板の基板面に設けられた接着層に第2の金属層の外周縁部を接着することによって、第1の金属層と第2の金属層との真空吸着領域の真空が保持される。
本発明に係る配線基板の製造方法によれば、コア基板を支持体としてビルドアップ法により積層体を形成することにより、積層体の収縮、反り等の変形を防止して正確に寸法をコントロールすることができ、高精度の配線基板を得ることができる。また、積層体はビルドアップ法によって配線パターンを形成したものであるから、積層体から形成される配線基板は、薄型で高密度に配線パターンが形成された基板として提供される。
以下、本発明の好適な実施の形態について、添付図面と共に詳細に説明する。図1は、本発明に係る配線基板の製造方法を示す説明図である。図1(a)は、本発明において特徴的な製造工程であり、基材10aの両面に銅箔11が被着されたコア基板10の両面に接着フィルム40を介して、第1の金属層41と第2の金属層42を積層して被覆する工程を示す。
コア基板10には、ワークを搬送するといった取り扱い操作が容易に可能な保形性を備え、ワークに絶縁層やめっき層を形成した際に生じる応力によって、ワークに収縮や反り等の変形が生じることを抑える強度を備えている材料を選択する。本実施形態では、基材10aとして0.3〜0.4mmの厚さのガラスクロス入りエポキシ樹脂基板を使用し、この樹脂基板の両面に厚さ9μmの銅箔11を被着したものをコア基板10としている。コア基板10は所要の強度を備えているものであれば、ガラスクロス入りエポキシ樹脂等の樹脂基板のみからなるものであっても良いし、樹脂基板以外に金属板のみから成るものであってもよい。
なお、実際の製造工程では、コア基板10には、多数個取りの大判の基板が用いられ、この大判の基板に対して、絶縁層を形成しあるいはめっきを施すといった所要の操作を施して配線基板を製造する。
本実施形態においては、接着フィルム40にはエポキシ等の熱硬化性樹脂からなるフィルムを使用し、第1の金属層41には厚さ18μmの銅箔、第2の金属層42には厚さ35μmの銅箔を使用している。
接着フィルム40は第1の金属層41をコア基板10の表面に接着固定する作用をなすとともに、第2の金属層42の外周縁部を接着フィルム40によってコア基板10に接着する作用をなす。このため、接着フィルム40はコア基板10の両面を全面にわたって被覆するように設けるとともに、第1の金属層41の外周縁の位置が第2の金属層42の外周縁の位置よりも若干内側に位置するように、第1の金属層41と第2の金属層42の外形寸法を設定する。いいかえれば、第1の金属層41にくらべて第2の金属層42に大判の金属層を使用する。
図1(b)は、コア基板10の両面で、接着フィルム40を介して第1の金属層41と第2の金属層42を真空熱プレスした状態を示す。真空熱プレスとは、図1(a)に示すワーク全体を真空吸引しながら、接着フィルム40を介して第1の金属層41と第2の金属層42を重ねて加熱および加圧する操作である。この真空熱プレスにより、第1の金属層41は接着層40aを介してコア基板10の銅箔11の表面に固着され、第2の金属層42はその外周縁部で接着層40aを介して銅箔11に固着される。
図2に、第1の金属層41と第2の金属層42が接着層40aを介してコア基板10に接着されている状態を拡大して示す。同図で太線によって描いたA線の部分が、第1の金属層41と第2の金属層42が接着層40aに接着している部位である。また、同図で破線Bによって示した部位は、第1の金属層41と第2の金属層42が真空吸着している部分を示す。第1の金属層41と第2の金属層42とが真空吸着しているとは、第1の金属層41と第2の金属層42の真空吸着部分の真空が破れた場合に、第1の金属層41と第2の金属層42が剥離するように互いに吸着していることを意味する。
図1(c)は、コア基板10の両面の外面に接着された第2の金属層42の表面に、ビルドアップ法により配線パターン44を積層して形成した状態を示す。46が絶縁層、48が層間で配線パターン44を電気的に接続するビアである。
本実施形態では、図のようにビア48をフィルドビアとし、鉛直方向に柱状にビア48が連なるように形成している。もちろん、配線パターン44は層ごとに任意のパターンに形成することができる。
図3は、上述した方法によってコア基板10の両面に形成した、配線パターン44を備えたビルドアップ層の部分(積層体)を、コア基板10から分離して、配線パターン44と絶縁層46とビア48とからなる積層体を得るまでの製造工程を示す。
図3(a)は、積層体の第2の金属層42が被着されている面と反対側の絶縁層46の表面に第2の金属層42と同じ厚さに第3の金属層43を形成した状態を示す。この第3の金属層43は配線パターン44、絶縁層46、ビア48からなる積層体をコア基板10から分離した際に、積層体が反らないようにするために設ける。
コア基板10から分離する積層体は300〜400μm程度の厚さを有し、それ自体、搬送等の操作が可能な保形性を備えている。しかしながら、積層体の両面での応力のアンバランスによって積層体が湾曲するように反ることが起こり得る。第3の金属層43は、コア基板10から積層体を分離した際に、積層体の両面での応力をバランスさせるために設けるのものである。本実施形態では第2の金属層42に銅箔を使用している。したがって、第3の金属層43は銅めっきによって第2の金属層42と同じ厚さに形成する。
なお、本実施形態では、第2の金属層42と第3の金属層43とで挟まれた積層体部分で、配線パターン44と絶縁層46(5層からなる)が厚さ方向に対称となるように配置している。これもコア基板10から積層体を分離した際に、積層体に作用する応力が上下面でバランスするようにするためである。
図3(b)は、ビルドアップ層が形成されたコア基板10の外周縁部を切断して、コア基板10から配線パターン44の積層体50を分離した状態を示す。ビルドアップ層およびコア基板10を切断する位置は、図2におけるC線の位置、すなわち第1の金属層41の外形線位置よりも僅かに内側に入った位置である。このC線の位置に位置合わせしてビルドアップ層およびコア基板10を切断すれば、図3(b)に示すように、第2の金属層42が第1の金属層41から分離し、簡単に積層体50をコア基板10から分離させることができる。
実際には、大判の基板の外周縁部に沿って回転刃を動かして基板を切断する。これによって、第2の金属層42と第3の金属層43が両面に被着した大判の積層体50がコア基板10から分離して得ることができる。第2の金属層42と同じ厚さに第3の金属層43を設けておくことによって積層体50は反らずに、平坦状の基板として得ることができる。第1の金属層41と第2の金属層42は単に真空吸着しているだけであるので、第1の金属層42の外周縁位置の近傍で第1の金属層41と第2の金属層42を切断することにより、これらの金属層の間の真空が破られ、簡単に第1の金属層41から第2の金属層42が分離する。
なお、配線パターン44を多層に形成する製造工程においては、絶縁層46を形成するために、基板表面に絶縁性フィルムを真空ラミネートするといった真空処理工程がある。このような真空処理工程の際であっても、第1の金属層41と第2の金属層42の真空吸着が確実に保持されるようにするため、第1の金属層41と第2の金属層42を真空吸着する際の真空度は、これらの後工程における真空処理工程での真空度にくらべてより高真空に設定しておく。
本実施形態の配線基板の製造方法は、図3(a)に示す工程までは、コア基板10の両面にビルドアップ法によって配線パターン44、絶縁層46、ビア48を形成する。したがって、ビルドアップ層を形成する工程においては、剛性を備えたコア基板10にビルドアップ層を形成することで、ワークの収縮や反りといった製造工程中に生じる寸法誤差をほぼ完全に抑えることが可能となる。このようにワークの寸法コントロールを確実に行うことができることは、高密度に配線パターン44等を形成するうえで非常に有効である。
また、コア基板10の両面にビルドアップ層を形成する工程では、従来の製造ラインがそのまま利用できるという利点もある。
図3(c)は、積層体50の両面の全面をエッチングして、絶縁層46の外表面に被着している第2の金属層42と第3の金属層43とを除去した状態を示す。第2の金属層42と第3の金属層43とは、同じエッチング液によって同時にエッチングして除去することができ、第2の金属層42と第3の金属層43とを除去した状態で反り等が生じることはない。図3(c)に示す積層体50aは、複数の絶縁層46が積層して形成され、ある程度の厚さを有しているから、通常ラインによって搬送等を行って所要の加工を施すことが可能である。
図4は図3(c)に示す積層体50aを使用して、基板の外表面がソルダーレジストによって被覆された配線基板を製造する製造工程を示す。
図4(a)は、積層体50aの表裏面の絶縁層46の表面にビア48を介して隣接層の配線パターン44と電気的に接続した配線パターン44a、44bを形成した状態を示す。配線パターン44a、44bは、絶縁層46にレーザ光を照射してビア穴を形成し、デスミア処理をした後、無電解銅めっきを施し、ドライフィルムをラミネートして配線パターン44a、44bとなる部位を露出させたレジストパターンを形成し、無電解銅めっき層をめっき給電層とする電解銅めっきを施して配線パターン44a、44bとなる銅層を形成し、レジストパターンを除去した後、基板の外面に露出している無電解銅めっき層の部位を除去することによって形成することができる(セミアディティブ法)。
図4(b)は、積層体50bの両面に感光性のソルダーレジスト52を塗布し、露光および現像してパターニングした状態を示す。図4(c)は、配線パターン44a、44bの表面処理として、無電解ニッケルめっきおよび無電解金めっきを施して配線パターン44a、44bの表面を保護めっき54によって被覆した状態を示す。
図4(d)は、配線パターン44aにはんだを印刷し、はんだバンプ56を形成した状態である。この図4(d)に示す配線基板は、はんだバンプ56を形成した面側に半導体チップを搭載するもので、はんだバンプ56が半導体チップの電極端子と同一配置に形成されている。
図5は、基板の外表面にソルダーレジストが被着されていない配線基板の製造方法を示す。
図5(a)は、図3(c)に示す積層体50に対しレーザ加工を施して基板の外表面にある絶縁層46にビア穴46a、46bを形成した状態を示す。なお、この実施形態においては、下面側の配線パターン44bについては、実装基板との接続を考慮してあらかじめ所要のパターンに形成されている。
図5(b)は、配線パターン44、44bの表面処理として、無電解ニッケルめっきおよび無電解金めっきを施して配線パターン44a、44bの表面を保護めっき54によって被覆した状態を示す。
図5(c)は、配線パターン44にはんだを印刷し、はんだバンプ56を形成して配線基板を得た状態を示す。
図4(d)、図5(c)に示す配線基板は、ともに、はんだバンプ56を形成した面側に半導体チップを搭載するものであり、半導体チップの電極配置と同一配置にはんだバンプ56が形成されている。ビルドアップ法によって配線パターンを形成する方法であれば、微細な配線パターンを形成することが容易であり、半導体チップの電極端子の配置に一致させて接続用の電極を形成することが容易に可能となる。また、図4(d)、図5(c)に示すように、本発明方法によって得られる配線基板は、ビルドアップ層のみから成るから、コア基板10にドリル加工によって貫通孔を形成するといった設計上の制約がなく、任意の配線層で適宜配線パターンを引き回して形成することが可能となる。
また、図4(d)に示す配線基板は絶縁層46が5層から成り、図5(c)に示す配線基板は絶縁層46が4層から成る。このように、本実施形態の配線基板の製造方法においては、コア基板10の両面にビルドアップ層を順次形成し、最終的にコア基板10からビルドアップ層を分離する方法によるから、コア基板10の両面に形成するビルドアップ層の層数は任意に選択することができる。従来の配線基板ではコア基板10の両面には同数ずつビルドアップ層を設けているから、ビルドアップ層(絶縁層)の層数は全体として偶数となるのに対して、本実施形態の製造方法によれば、配線基板の絶縁層の総数は偶数、奇数のどちらも選択可能となる。
また、本実施形態においてはコア基板10の両面に同数ずつ絶縁層46を形成したが、コア基板10の一方の面と他方の面に形成する絶縁層46の層数を異ならせることも可能である。また、コア基板10の一方の面と他方の面でのビルドアップ層に形成する配線パターンも適宜設計することができる。これによって、コア基板10の両面で異種製品に使用する配線基板を形成することも可能である。
図6、7は配線基板の製造方法についての他の実施形態を示す。本実施形態は、コア基板10の両面に形成する第2の金属層42の表面に表面金属層42aを設けて積層体を形成することを特徴とする。表面金属層42aは後工程で第2の金属層42をエッチングによって除去するエッチング液によっては侵されない金属、たとえば第2の金属層42に銅を用いた場合は、Cr、Ti、Ni等の金属によって形成する。
図6(a)は、コア基板10の両面に、接着フィルム40と第1の金属層41と表面金属層42aが被着された第2の金属層42とを配置した状態、図6(b)は、コア基板10の両面に接着フィルム40を介して第1の金属層41と第2の金属層42を真空熱プレスした状態を示す。
図6(c)は、コア基板10の両面にビルドアップ法によって配線パターン44を積層して形成した状態を示す。本実施形態では、第2の金属層42の表面に表面金属層42aを設けているから、表面金属層42aの表面にじかに銅層を形成して配線パターン44を形成することができる。なお、表面金属層42aおよびビルドアップ層の外表面に形成する配線パターン44は、積層体の反りを防止するため表面の略全域を被覆するように形成するのがよい。
図6(d)は、ビルドアップ層を形成した後、コア基板10の外周縁部を切断し、コア基板10から積層体50を分離した状態を示す。第1の金属層41と第2の金属層42との間の真空が破れることによって、第1の金属層41と第2の金属層42とが分離することは上述した実施形態と同様である。
図7は積層体50から配線基板を形成する製造工程を示す。図7(a)は、積層体50の第2の金属層42のみを選択的にエッチングして除去した状態を示す。第2の金属層42をエッチングして除去する操作は、表面金属層42aを侵さないエッチング液を使用することによって行えばよい。図7(b)は、次に、表面金属層42aのみを選択的にエッチングした状態を示す。このエッチング操作では、銅からなる配線パターン44、ビア48を侵さないエッチング液を使用すればよい。
図7(c)は、積層体50を上下反転した状態を示す。これは、配線基板の表面を被覆するソルダーレジストの表面の凹凸を改善するため、配線パターン44の厚さによる影響を受けない平坦面に形成されている下面側をバンプ形成面とするためである。
図7(d)は、積層体50の表面をソルダーレジスト52によって被覆した状態、図7(e)は、保護めっき54により配線パターンの表面を被覆した状態、図7(f)は、積層体50の上面にはんだバンプ56を形成して配線基板を得た状態を示す。
本実施形態の配線基板の製造方法による場合も、コア基板にビルドアップ法によって配線パターンの積層体を形成して配線基板とするから、高密度に配線パターンを配置した高精度の配線基板を得ることができる。
コア基板の両面に多層に配線パターンを形成する工程を示す説明図である。 接着層と第1の金属層および第2の金属層との接着部分を拡大して示す説明図である。 コア基板から積層体を分離する工程を示す説明図である。 外表面がソルダーレジストによって被覆された配線基板の製造工程を示す説明図である。 外表面がソルダーレジストによって被覆されない配線基板の製造工程を示す説明図である。 コア基板の両面に多層に配線パターンを形成する他の工程を示す説明図である。 外表面がソルダーレジストによって被覆された配線基板の製造工程を示す説明図である。 従来のプリント配線板の製造方法を示す説明図である。 従来のプリント配線板の製造方法を示す説明図である。
符号の説明
10 コア基板
10a 基材
11 銅箔
20 配線パターン
22 コア部
24 配線パターン
34 はんだバンプ
40 接着フィルム
40a 接着層
41 第1の金属層
42 第2の金属層
42a 表面金属層
43 第3の金属層
44、44a、44b 配線パターン
46 絶縁層
46a、46b ビア穴
48 ビア
50、50a、50b 積層体
52 ソルダーレジスト
54 保護めっき
56 はんだバンプ

Claims (4)

  1. コア基板の基板面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成し、
    前記コア基板の基板面から、前記積層体を分離し、
    該積層体に所要の処理を施して、絶縁層を介して配線パターンが層間で電気的に接続された配線基板を形成することを特徴とする配線基板の製造方法。
  2. コア基板の基板面上に、金属層を真空吸着し、
    該金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、
    前記金属層とコア基板との間の真空を破ることにより、前記コア基板から、金属層とともに積層体を分離し、
    該積層体に所要の処理を施して配線基板形成することを特徴とする請求項1記載の配線基板の製造方法。
  3. コア基板の基板面上に接着層を介して第1の金属層を接着し、該第1の金属層に第2の金属層を真空吸着し、
    該第2の金属層の表面上に、ビルドアップ法により絶縁層を介して層間で配線パターンが電気的に接続された積層体を形成した後、
    前記第1の金属層と第2の金属層との間の真空を破ることにより、前記第1の金属層から、前記第2の金属層を前記積層体とともに分離し、
    該積層体に所要の処理を施して配線基板を形成することを特徴とする請求項1記載の配線基板の製造方法。
  4. 第1の金属層よりも大判に形成された第2の金属層を使用し、第1の金属層に第2の金属層を真空吸着するとともに、第2の金属層の外周縁部をコア基板の基板面に設けられた接着層を介してコア基板に接着し、
    該第2の金属層の表面上に、積層体を形成した後、
    前記第1の金属層の外周縁よりも内側位置で前記積層体とコア基板とを切断することにより、前記第1の金属層と第2の金属層との真空を破って前記第1の金属層から、第2の金属層を前記積層体とともに分離することを特徴とする請求項3記載の配線基板の製造方法。
JP2006102389A 2006-04-03 2006-04-03 配線基板の製造方法 Expired - Fee Related JP4332162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006102389A JP4332162B2 (ja) 2006-04-03 2006-04-03 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102389A JP4332162B2 (ja) 2006-04-03 2006-04-03 配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003020436A Division JP3811680B2 (ja) 2003-01-29 2003-01-29 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006196925A true JP2006196925A (ja) 2006-07-27
JP4332162B2 JP4332162B2 (ja) 2009-09-16

Family

ID=36802685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102389A Expired - Fee Related JP4332162B2 (ja) 2006-04-03 2006-04-03 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4332162B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034466A (ja) * 2008-07-31 2010-02-12 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
US8435376B2 (en) 2009-12-30 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Carrier for manufacturing substrate and method of manufacturing substrate using the same
KR101314544B1 (ko) * 2007-07-12 2013-10-04 프린코 코포레이션 다층기판 및 그 제조방법
US20140027156A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd Multilayer type coreless substrate and method of manufacturing the same
JP2014183129A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法
JP2015144153A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
WO2018063414A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Module installation on printed circuit boards with embedded trace technology

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067063B1 (ko) * 2009-11-12 2011-09-22 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101044105B1 (ko) * 2009-11-16 2011-06-28 삼성전기주식회사 휨 발생 방지를 위한 기판의 제조방법
KR101055571B1 (ko) * 2009-11-30 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101089986B1 (ko) 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
TWI693872B (zh) * 2018-10-29 2020-05-11 欣興電子股份有限公司 電路板製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101314544B1 (ko) * 2007-07-12 2013-10-04 프린코 코포레이션 다층기판 및 그 제조방법
JP2010034466A (ja) * 2008-07-31 2010-02-12 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2011119501A (ja) * 2009-12-04 2011-06-16 Toppan Printing Co Ltd 多層基板の製造方法
US8435376B2 (en) 2009-12-30 2013-05-07 Samsung Electro-Mechanics Co., Ltd. Carrier for manufacturing substrate and method of manufacturing substrate using the same
US20140027156A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd Multilayer type coreless substrate and method of manufacturing the same
JP2014183129A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd コアレス配線基板の製造方法、配線基板製造用キャリア部材及びその製造方法
JP2015144153A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
WO2018063414A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Module installation on printed circuit boards with embedded trace technology
US11502010B2 (en) 2016-10-01 2022-11-15 Intel Corporation Module installation on printed circuit boards with embedded trace technology

Also Published As

Publication number Publication date
JP4332162B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
JP3811680B2 (ja) 配線基板の製造方法
JP4332162B2 (ja) 配線基板の製造方法
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
TWI617225B (zh) 印刷電路板及其製造方法
JP2007335698A (ja) 配線基板の製造方法
TW201349957A (zh) 多層電路板及其製作方法
JP2007335700A (ja) 配線基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2012169591A (ja) 多層配線基板
TW201401942A (zh) 多層電路板及其製作方法
JP4143609B2 (ja) 配線基板の製造方法
JP2016201424A (ja) プリント配線板およびその製造方法
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2007173727A (ja) 配線基板の製造方法
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
US20180054888A1 (en) Printed wiring board and method for manufacturing the same
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
US20220087024A1 (en) Component built-in wiring substrate
KR100366411B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TW201417663A (zh) 承載板的製作方法
JP4610633B2 (ja) 配線基板の製造方法
JP2019079878A (ja) プリント配線板と支持体との組立体およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090619

R150 Certificate of patent or registration of utility model

Ref document number: 4332162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees