KR19990006770A - 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법 - Google Patents

복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법 Download PDF

Info

Publication number
KR19990006770A
KR19990006770A KR1019980021194A KR19980021194A KR19990006770A KR 19990006770 A KR19990006770 A KR 19990006770A KR 1019980021194 A KR1019980021194 A KR 1019980021194A KR 19980021194 A KR19980021194 A KR 19980021194A KR 19990006770 A KR19990006770 A KR 19990006770A
Authority
KR
South Korea
Prior art keywords
substrate
layer
insulating layer
insulating
wiring board
Prior art date
Application number
KR1019980021194A
Other languages
English (en)
Inventor
치아키 다쿠보
요시즈미 사토
도미츠구 고지마
고 다케다
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR19990006770A publication Critical patent/KR19990006770A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Abstract

본 발명은, 집적도가 극히 높은 반도체소자의 탑재에 대응할 수 있고, 소형, 박형이고 또 신뢰성이 높은 배선기판을 제공한다.
리지드한 제1절연층(21)의 제1면에 배설된 배선층(11)의 비아랜드(11a)와 플렉시블한 제2절연층(22)의 제2면에 배설된 배선층(14)의 비아랜드(14a)를, 제1절연층(21)과 제2절연층(22)의 사이에 끼워진 제3절연층(23)과, 비아랜드(11a)와 비아랜드(14a)를 접속하도록 제3절연층(23)을 관통하여 배설된 도전성 필러에 의해 전기적 및 기계적으로 접속한다.

Description

복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법
본 발명은 인쇄배선기판 등의 배선기판에 관한 것으로, 특히 리지드(rigid) 배선기판과 플렉시블(flexible) 배선기판을 조합시킨 복합배선기판에 관한 것이다.
또, 본 발명은 절연성 수지필름(film)상에 배선층을 배설한 플렉시블 배선기판에 관한 것으로, 특히 리지드 배선기판과 적층되어 사용되는 플렉시블 배선기판에 관한 것이다.
또, 본 발명은 인쇄배선기판상에 반도체소자를 탑재한 반도체 패키지 등의 반도체장치에 관한 것으로, 특히 접속단자의 배설밀도가 높은 반도체소자를 탑재한 반도체장치에 관한 것이다.
더욱이, 본 발명은 인쇄배선기판의 제조방법에 관한 것으로, 특히 리지드 배선기판과 플렉시블 배선기판을 조합시킨 복합배선기판의 제조방법에 관한 것이다.
반도체소자의 집적도는 점점 높아지고 있는 바, 반도체소자와 외부회로를 접속하기 위한 반도체소자상에 배설되는 접속단자(pad)의 수는 증대하고, 또 배설밀도도 높아지고 있다. 예컨대, 실리콘 등으로 이루어진 반도체소자상의 최소 가공치수가 약 0.2㎛정도일 때, 10mm각 정도의 반도체소자에 약 1000개의 접속단자를 배설할 필요가 생기고 있다.
또, 이와 같은 반도체소자가 탑재되는 반도체 패키지 등의 반도체장치에 있어서는, 실장밀도의 향상 등을 위해 소형화, 박형화(薄型化)의 요구가 크다. 특히, 예컨대 노트형 PC(personal computer), PDA, 휴대전화 등의 휴대형 정보기기 등에 대응하기 위해서는 반도체 패키지의 소형화, 박형화가 큰 과제이다.
반도체소자를 패키지화하기 위해서는 반도체소자를 배선기판상에 탑재함과 더불어 반도체소자의 접속단자와 배선기판상의 접속단자를 접속할 필요가 있다. 그렇지만, 약 10mm각 정도의 반도체소자의 주위에 1000개 정도의 접속단자를 배설하는 경우, 그 배설 피치(pitch)는 약 40㎛정도로 대단히 미세한 것으로 된다. 이와 같은 미세한 피치로 배설된 접속단자를 배선기판에 배설된 접속단자와 접속하기 위해서는, 배선기판상의 배선형성이나 접속할 때의 위치맞춤에 매우 높은 정밀도가 요구되어, 종래의 와이어 본딩(wire bonding)기술이나 TAB(Tape Automated Bonding)기술로는 대응하는 것이 매우 곤란하다는 문제가 있다.
한편, 반도체소자에 배설된 접속단자와 배선기판에 배설된 접속단자를 땜납 등의 도전성 물질로 형성한 필러(piller)를 매개로 대향시켜 접속하는 방법도 있다. 예컨대, 약 100mm각의 반도체소자상에 32㎛ 피치로 32행×32열의 그리드(grid) 접속단자를 배설하면, 그 총수는 1024개로 된다.
반도체소자가 탑재되는 배선기판의 배선은, 반도체소자의 접속단자와 반도체 패키지의 외부접속단자를 접속하기 위해 신호배선 등의 배선폭과 배선간격(Line/Space)이 각각 약 50㎛/50㎛ 이하라는 대단히 미세한 룰(rule)로 배설되어 있다.
이와 같은 미세한 피치로 접속단자가 배설된 반도체소자를 탑재하기 위한 배선기판으로서 빌드업(build up)기판(900a)이 이용되어 왔다.
도 10은 빌드업기판의 구조의 예를 개략적으로 나타낸 단면도이다. 빌드업기판은 리지드한 인쇄배선기판(901)의 양면에 코팅된 얇은 수지층(902)과 이 수지층상에 배설된 금속 등으로 이루어진 도체배선(903)을 갖춘 배선기판이다.
이 빌드업기판중 인쇄배선기판(901)의 부분은 코어(core)층이라 불리우고, 코어층의 양면에 적층된 부분은 빌드업층이라 불리운다.
빌드업층을 구성하는 절연성 수지층에는 포토리소그래피(photolithography)기술 등으로 미세한 층간접속이 형성되어 있고, 복수의 배선층이 이 층간접속을 통하여 접속되어 있다. 여기에서는 포토비아(photo via; 904)에 의해 빌드업층의 층간접속을 형성하고 있다.
또, 코어층의 양측에 배설된 빌드업층의 배선층의 층간접속을 행하기 위해, 예컨대 스루홀(through hole; 905) 등이 형성된 것도 있다. 또, 배선기판의 평탄성을 확보하기 위해 스루홀에 수지 등을 충전한 빌드업기판도 알려져 있다.
현상황의 기술수준에서는, 빌드업층을 구성하는 배선층(903)의 배선폭의 최소치는 약 40㎛정도이다. 또, 절연성 수지층(902)의 표면은 그보다도 하층에 존재하는 배선패턴 등에 의해 요철(凹凸)을 갖고 있고, 이 요철에 기인하여 이보다도 미세한 배선을 형성하는 것은 매우 곤란하다는 문제가 있다.
빌드업층을 구성하는 절연성 수지층(902)에 형성되는 비아(via)의 직경은 약 80㎛정도가 달성되어 있다. 보다 미세한 비아를 형성하기 위해서는 절연성 수지층(902)을 얇게 하는 것을 생각할 수 있지만, 절연성 수지층(902)을 얇게 하면 상술한 요철의 영향이 보다 현저해져서 배선폭을 크게 하지 않으면 안된다는 모순된 문제가 생겨 버린다.
더욱이, 빌드업기판의 두께에도 제약이 있다.
빌드업기판은, 그 제조공정 및 완성후에 기판의 휘어짐이나 파손을 방지하기 위한 강도를 보지하기 위해, 일반적으로는 적어도 약 0.6mm정도의 두께를 필요로 한다.
빌드업층의 두께는 절연성 수지층(902)이 약 30~50㎛정도, 도체배선층(903)이 약 10~20㎛정도이고, 전술한 1000개 정도의 접속단자에 대응하기 위해서는 3층의 배선층이 필요하게 된다. 따라서, 빌드업기판의 두께는 약 0.84~1.02mm정도로 비교적 두꺼운 것으로 되어 버린다.
또, 빌드업기판의 한쪽의 표면에는 전술한 반도체소자가 탑재되고, 이면에는 예컨대 땜납볼(solder ball) 등이 2차원의 그리드모양으로 배치된 BGA(ball grid array) 패키지로 된다.
이와 같은 BGA 패키지의 두께를 얇게 하기 위해서는 전술한 코어층 또는 빌드업층을 얇게 할 필요가 있다. 그렇지만, 코어층을 얇게 하면 기판강도가 저하하기 때문에, 반도체 패키지의 신뢰성이 저하할 뿐만 아니라 빌드업층의 형성도 곤란하게 된다는 문제가 있다.
또, 빌드업층을 얇게 하면 전술한 바와 같이 배선의 미세에 대응하는 것이 곤란하게 된다는 문제가 있다. 따라서, 실제로는 빌드업기판의 두께를 0.8mm 이하로 하는 것은 현상황에서는 매우 곤란하다.
또, 반도체 패키지의 외형을 작게 하기 위해서는 반도체소자를 탑재하는 배선기판에 설치되는 스루홀의 지름의 축소화와 스루홀의 배설간격의 축소를 도모할 필요가 있다.
일반적으로, 코어층을 구성하는 절연성 수지층의 재료로서는 유리섬유를 짠 글래스 클로즈(glass cloth)에 절연성 수지를 묻힌 프리프레그(prepreg)가 사용된다. 이와 같은 프리프레그를 사용하여 구성한 배선기판에서는 완성시에 유리섬유와 경화한 절연성 수지층이 밀착하고 있다.
그런데, 배선기판에 드릴 등을 사용하여 스루홀을 형성하는 경우, 절연성 수지 뿐만 아니라 유리섬유도 절단되어 버린다. 그리고, 스루홀의 주변근방에서는 유리섬유와 절연성 수지가 박리(剝離)되어 버린다.
스루홀의 내측면에는 도통을 확보하기 위해 도금층이 형성된다. 이 도금층을 형성할 때에, 스루홀 주변의 유리섬유와 절연성 수지가 박리된 부분이 있으면 이 부분에 금속이온을 함유한 도금액이 침투해 버린다. 보다 고집적화한 반도체소자에 대응하기 위해 스루홀의 배설 피치를 작게 하면, 스루홀 근방에 생기는 글래스 클로즈와 절연성 수지와의 박리부분의 간격도 작아진다. 이 경우, 도금 등에 의해 박리부분에 침투한 도전성 물질에 의해 스루홀 간의 절연성을 보호할 수 없다는 문제가 있다.
따라서, 빌드업기판에서는 대단히 미세한 피치로 다수 배설된 접속단자를 갖춘 반도체소자를 탑재하는 것은 대단히 곤란하다. 또, 이와 같은 반도체소자를 반도체 패키지로 하기 위해서는 빌드업기판을 사용하는 것이 곤란하다.
한편, 폴리이미드(polyimide) 등으로 이루어진 절연성 필름의 표면에 배선층을 형성한 필름기판을 접착층을 매개로 복수 적층한 필름 라미네이트(film laminater)기판에 반도체소자를 탑재한 반도체 패키지도 알려져 있다.
도 11, 도 12는 필름 라미네이트기판의 구조의 예를 개략적으로 나타낸 단면도이다.
절연성 필름(902)의 구성재료로서는 내약품성이 높은 폴리이미드가, 배선층(903)의 구성재료로서는 동(銅)이 일반적으로 사용되고 있다.
이와 같은 필름 라미네이트기판(900b, 900c)에서는, 폴리이미드 등의 절연성 필름(902)의 표면은 빌드업기판(900a)과 같이 표면에 배선층((03)의 영향 등에 의한 요철이 거의 형성되지 않고 평탄하기 때문에, 보다 미세한 배선에 대응할 수 있다.
배선패턴을 보다 미세화하기 위해서는, 배선층(903)을 얇게 하면 좋다. 예컨대, 두께 약 15~18㎛정도의 동박을 사용하여 배선층(903)을 형성함으로써, 배선폭/배선간격은 25㎛/25㎛정도로 할 수 있다. 더 얇은 예컨대 10~15㎛정도의 동박을 사용하여 배선층을 형성함으로써, 배선폭/배선간격은 20㎛/20㎛정도로 할 수 있다.
절연성 필름(902)의 양면에 배설되어 있는 배선층(903)의 층간접속을 행하기 위해, 절연성 필름에는 미세한 비아홀(via hole; 904)이 형성되고 이 비아홀에 도전성 재료를 충전하는 방법이 있다. 일반적으로 두께 약 50㎛의 폴리이미드 필름을 절연층(902)로서 채용한 경우, 예컨대 레이저 조사나 포토케미컬(photo chemical) 등의 기술을 이용함으로써, 비아홀(904)의 지름을 약 50㎛정도로 형성할 수 있다. 비아홀(904)의 지름을 더 작게 하기 위해서는 절연성 필름(902)의 두께를 더 얇게 할 필요가 있다.
복수의 절연성 필름(902)상에 배설되어 있는 배선층(903)을 접속하는 방법으로서, 배선층(903)상에 도금에 의해 동 등으로 이루어진 돌기를 형성하고, 이 돌기상에 접속을 위한 접합금속층을 형성하며, 또 이 돌기를 절연성 필름을 매개로 다른 절연성 필름상에 배설한 배선층과 대향하여 압접하는 방법이 제안되어 있다.
그렇지만, 이와 같은 층간접속방법은 도금에 의한 돌기의 형성에 시간이 걸린다는 점, 또 돌기의 접합상대인 금속층(pad)의 형성에 시간이 걸린다는 점에서 생산성이 낮아지고 비용을 높여 버린다는 문제가 있다.
동 등의 돌기 대신에 Pb/Sn계의 땜납 등을 사용하여 접속하는 방법도 있지만, 이 경우에는 땜납을 용융시켜 배선층과 접속할 때에 용융된 땜납이 찌부러져 넓어져 버려, 미세한 접속에는 대응할 수 없다는 문제가 있다.
더욱이, 폴리이미드 등의 절연성 필름에 배선층을 형성하고, 이것을 복수층 적층한 배선기판의 표면에 반도체소자를 탑재하며, 이면에 BGA 등의 외부접속단자를 배설한 반도체 패키지를 마더보드(mother board)상에 실장하면, 반도체 패키지와 마더보드를 접속하는 도체볼에 응력이 걸려 충분한 접속신뢰성을 얻을 수 없다는 문제가 있다.
반도체 패키지가 실장되는 마더보드는 통상 절연성 수지층으로서 글래스 클로즈에 글래스 에폭시 등을 묻혀 이용한 인쇄배선기판이 사용되고 있다.
폴리이미드의 선팽창계수는 상온(25℃)근방에서는 약 8ppm정도이고, 한편 글래스 에폭시의 선팽창계수는 약 14~17ppm정도이다. 따라서, 상온에서 이들의 선팽창률은 약 17~2.1배 정도나 상위(相違)하기 때문에, 반도체 패키지와 마더보드를 접속하는 땜납볼에 큰 응력이 생기게 된다.
더욱이, 마더보드에 실장한 후, 실제의 사용시 등에 생기는 온도변화에 기인하여 땜납볼에 생기는 응력은 더 큰 것으로 된다. 이와 같은 불가(不可)가 누적되면, 땜납볼에 금이 가거나 깨짐이 발생하기도 하여 접속의 신뢰성을 크게 저하시킨다는 문제가 있다.
또, 반도체 패키지를 구성하는 반도체소자나 배선기판도 박형화되고 있는 바, 상술한 선팽창률의 차이 때문에, 이들에도 응력이 생겨 신뢰성을 저하시킨다는 문제가 있다.
이와 같이 빌드업기판에서는 빌드업층의 비아 지름을 축소하기 위해 절연층을 얇게 하면 배선의 미세가 곤란하게 된다. 또, 코어재의 스루홀도 드릴로 형성하기 때문에, 그 지름을 축소하거나 배설 피치를 축소할 수 없다. 더욱이, 반도체 패키지의 두께를 얇게 하고자 하면, 제조공정 특히 빌드업층의 형성공정에 있어서 필요한 강도를 확보할 수 없게 된다는 문제가 있다.
또, 폴리이미드 등으로 이루어진 절연성 필름상에 배선층을 형성한 필름기판을 복수층 더 적층한 배선기판에서는 생산성이 낮고 비용이 높아진다는 문제가 있다. 또, 절연성 필름의 구성재료와 이 배선기판을 실장하는 마더보드의 선팽창률의 차가 크기 때문에, 접속의 신뢰성이 낮다는 문제가 있다.
또, 동종(同種) 또는 이종(異種)의 배선기판을 적층하여 다층화를 도모하고자 하면, 이하와 같은 문제도 생긴다.
종래, 복수의 배선기판(편면판, 양면판, 다층판, 플렉시블기판 등)을 일체화하여 다층화하는 기술로서는, 일반적으로는 접착성을 갖춘 절연층(예컨대, 프리프레그, 접착제를 매개로 중합시킨 복수의 기판을 가압·가열하여 기계적으로 일체화하고, 구멍뚫기·도금의 소위 PTH(Plated Through hole; 도금 스루홀)의 수법에 의해 각 (다)층간의 전기적 접합을 형성하는 것을 들 수 있다.
또, 예컨대 다층화되는 복수의 배선기판이 PTH법 등에 의해 층간접합형성된 리지드한 배선기판의 경우에도 상술한 바와 마찬가지로 다층화되어, IVH 다층배선기판으로서 알려져 있다.
더욱이 PTH법 등에 의해 층간접속된 리지드한 배선기판과 플렉시블 배선기판을 중합시켜 다층화하는 경우도 상술한 바와 마찬가지로 다층화되어, 리지드 플렉시블기판으로서 알려져 있다.
이와 같이 복수의 배선기판을 적층하여 다층화를 행하고자 하면, 구멍뚫기공정·도금공정 이후의 회로형성의 부분에 있어서, 스루홀의 공정수가 많아 생산성이 낮다는 문제가 있다.
또, 도금공정은 필연적으로 폐액(廢液) 등을 만들어 버리기 때문에, 환경으로 악영향이 걱정된다는 문제가 있다. 환경의 악영향을 저감하려고 하면, 폐액처리에 필요한 설비, 시간 등에 의해 생산성이 저하하고 제품비용을 상승시켜 버린다는 문제가 있다.
더욱이 도금에 의해 층간접속을 도모하고자 하면, 외층도체두께도 도금에 의해 두껍게 되어 버리고, 요철이 커지거나 미세한 회로형성을 할 수 없다는 문제가 있다.
또, 리지드한 배선기판과 플렉시블한 배선기판 등 이종의 재료를 일체화하는 경우, 구멍뚫기, 도금(전처리) 등을 동일조건에서 행하면, PTH의 마군 상태가 이종의 재료 사이에서 다르게 되어 버리기 때문에, PTH에 의한 층간접속의 신뢰성을 확보할 수 없다는 문제도 있다.
또, 종래의 플렉시블기판의 다층화는 예컨대 편면(片面)에 동박 등의 도전층이 배선된 폴리이미드 필름 등의 플렉시블한 기판재료에 필름측으로부터 레이저 조사(照射), 포토에칭공정 등에 의해 구멍을 형성하고, 이 구멍에 도전성 페이스트(paste)를 매립하거나 도금을 행하는 등으로 하여 도전성 물질을 충전하고, 이것을 1단위로 하여 접착제 등에 의해 맞세워 다층화를 행하고 있다.
도 13은 종래의 플렉시블기판의 다층화의 방법을 설명하기 위한 도면이다.
먼저, 폴리이미드 필름 등의 플렉시블한 절연층(91a, 91b)에 동박 등을 붙인 기판재료를 준비한다. 그리고 동박은 포토에칭공정 등에 의해 비아랜드(via land; 92a)를 포함하는 소정의 배선패턴(92)으로 패터닝(paterning)한다.
한편, 절연층(91a, 91b)의 층간접속을 행하는 위치에는 예컨대 레이저광을 조사하거나 포토에칭공정 등에 의해 구멍을 형성한다. 형성한 구멍에는, 예컨대 땜납 페이스트 등의 도전성 페이스트(93)를 충전하여 둔다. 또한, 최종적으로 외층에 노출하는 부분은[예컨대, 절연층(91b)], 절연층의 양면에 배선패턴(92)을 배설하여 두도록 하면 좋다.
그리고 이들을 구성단위로 하여 접착제(94) 등에 의해 다층화를 행하고 있다.
도 14는 종래의 플렉시블기판의 다층화의 방법의 다른 예를 설명하기 위한 도면이다.
이 예에서는 스루홀의 내부에 동(96)을 도금에 의해 형성하고, 스루홀의 배선층(95)과 반대측에는 금(97)을 도금 등에 의해 형성하고 있다.
또, 스루홀의 다른쪽에는 동(95a)과 주석(95b)을 도금 등에 의해 적층한 랜드부(95)를 형성하고 있다.
그리고 이들을 1단위로 하여 적층하고, 층간접속부는 금(97)과 주석(95b)의 Au-Sn 공정(共晶)에 의해 접속을 확립하고 있다.
그런데, 이와 같은 방법에서는 층간접속을 위한 스루홀에 도전성 페이스트(93) 등의 도전성 물질을 매립하거나 도금 등에 의해 도전층을 형성하지 않으면 않되므로 생산성을 떨어뜨린다는 문제가 있다. 특히, 도 14에 예시한 수법에서는 스루홀의 양측에서 다른 도금을 행하지 않으면 않되므로 생산성을 저하시켜 버린다.
더욱이 적층하는 플렉시블기판을 접합하는 재료가 비아랜드(92a), 배선패턴(92) 등의 두께를 흡수할 수 없기 때문에, 더욱이 폴리이미드 필름 등의 절연층(91a, 91b)상에 배설한 비아랜드(92a)를 포함하는 배선패턴(92)의 요철에 기인하여 다층화한 배선기판 자체에도 요철이 생겨 버린다는 문제가 있다.
배선기판의 외층부에 내층부의 요철이 노출하는 등으로 하여 배선기판의 공명성이 저하하면, 예컨대 플립 칩 등에 의해 반도체소자를 탑재하는 경우에 접속의 신뢰성이 저하하여 버린다는 문제가 있다.
본 발명은 이와 같은 문제를 해결하기 위해 발명된 것이다. 즉, 본 발명은 집적도가 높은 반도체소자를 탑재할 수 있는 배선기판을 제공하는 것을 목적으로 한다.
또, 본 발명은 예컨대 리지드 배선기판과 플렉시블 배선기판을 조합시킨 복합적인 배선기판, 플렉시블기판끼리를 조합시킨 복합적인 배선기판의 신뢰성, 생산성을 향상시키는 것을 목적으로 한다.
또, 본 발명은 고밀도실장에 대응함과 더불어 외부회로와의 접속이 용이한 배선기판을 제공하는 것을 목적으로 한다. 또, 특히 휴대전화, 휴대형 VTR, 노트형 퍼스널 컴퓨터를 비롯한 각종 휴대형 정보기기 등의 실장밀도가 높은 전자기기로의 대응이 용이한 배선기판을 제공하는 것을 목적으로 한다.
또, 본 발명은 접속단자의 배설밀도가 높은 반도체소자를 탑재할 수 있고, 소형이고 또 박형의 반도체 패키지를 제공하는 것을 목적으로 한다. 또, 본 발명은 집적도가 높은 반도체소자를 탑재함과 더불어 마더보드와의 접속신뢰성이 높은 반도체 패키지를 제공하는 것을 목적으로 한다.
또, 본 발명은 다층화에 적당한 플렉시블 배선기판을 제공하는 것을 목적으로 하고, 특히 리지드 배선기판이나 다른 플렉시블기판과의 접합강도가 높은 플렉시블 배선기판을 제공하는 것을 목적으로 한다.
더욱이 본 발명은, 예컨대 리지드 배선기판과 플렉시블 배선기판을 조합시키거나 플렉시블기판끼리를 조합시킨 복합적인 복수의 배선기판을 중합시켜 다층화하는 인쇄배선기판의 제조방법에 관한 것이다.
도 1은 본 발명의 복합배선기판의 구조를 개략적으로 나타낸 단면도이고,
도 2는 본 발명의 복합배선기판의 구조의 다른 예를 개략적으로 나타낸 단면도,
도 3은 본 발명의 반도체 패키지의 구조의 예를 개략적으로 나타낸 도면,
도 4는 본 발명의 복합배선기판의 제조방법의 예를 설명하기 위한 도면,
도 5는 본 발명의 복합배선기판의 제조방법의 예를 설명하기 위한 도면(도 4의 연결),
도 6은 도전성 필러를 스크린인쇄에 의해 형성하는 모양을 설명하기 위한 도면,
도 7은 질이 개선된 제2절연층의 표면의 모양을 설명하기 위한 도면,
도 8은 본 발명의 플렉시블기판의 구조의 예를 개략적으로 나타낸 도면,
도 9는 본 발명의 반도체 패키지의 구조의 예를 개략적으로 나타낸 도면,
도 10은 빌드업기판의 구조의 예를 개략적으로 나타낸 단면도,
도 11은 필름 라미네이트기판의 구조의 예를 개략적으로 나타낸 단면도,
도 12는 필름 라미네이트기판의 구조의 예를 개략적으로 나타낸 단면도,
도 13은 종래의 다층 플렉시블기판의 제조방법을 설명하기 위한 도면,
도 14는 종래의 다층 플렉시블기판의 제조방법을 설명하기 위한 도면,
도 15는 본 발명의 복합배선기판의 구조의 예를 개략적으로 나타낸 도면,
도 16은 본 발명의 복합배선기판의 구조의 예를 개략적으로 나타낸 도면,
도 17는 본 발명의 반도체장치의 구성의 예를 개략적으로 나타낸 도면,
도 18은 본 발명의 복합배선기판의 제조방법의 예를 설명하기 위한 도면,
도 19는 본 발명의 복합배선기판의 구성의 예를 개략적으로 나타낸 도면,
도 20은 본 발명의 복합배선기판의 구성의 예를 개략적으로 나타낸 도면이다.
도면의 주요부분에 대한 부호의 설명
11, 12, 13, 14, 15, 16 --- 배선층,
11a, 12a, 13a, 14a, 15a, 16a --- 비아랜드,
21, 21a, 21b, 21c --- 제1절연층,
22 --- 제2절연층, 22a --- 질이 개선된 표면,
23 --- 제3절연층, 31, 32 --- 도전성 필러,
33 --- 비아, 33b --- 스루홀,
41 --- 반도체소자, 42 --- 접속패드,
43 --- 도전성 범프, 44 --- 땜납볼,
45 --- 땜납 레지스트, 46 --- 쿠션재,
47 --- 프레스판, 51 --- 피트,
52 --- 마스크, 53 --- 도전성 페이스트,
54 --- 스퀴지, 61 --- 플렉시블기판,
62 --- 절연성 필름, 62a --- 질이 개선된 표면,
63, 64 ---배선층, 65 --- 비아,
101 --- 리지드부, 102 --- 플렉시블부,
103 --- 인터페이스부.
상기와 같은 과제를 해결하기 위해 본 발명은 이하와 같은 구성을 구비하고 있다.
즉, 본 발명의 복합배선기판은 제1면과 제2면을 갖춘 제1기판과, 제1면과 제2면을 갖춘 제2기판과, 상기 제1기판의 상기 제1면과 상기 제2기판의 상기 제2면에 끼워진 절연성 수지층과, 상기 제1기판의 상기 제1면에 상기 절연성 수지층측으로 돌출하여 배설된 제1비아랜드를 갖춘 제1배선층과, 상기 제2기판의 상기 제2면에 상기 절연성 수지층측으로 돌출하여 배설된 제2비아랜드를 갖춘 제2배선층과, 상기 절연성 수지층을 관통하여 상기 제1비아랜드와 상기 제2비아랜드가 접속하도록 배설된 도전성 필러를 구비한 것을 특징으로 한다.
본 발명의 복합배선기판에서는 상기 제1기판으로서 리지드한 기판을 이용하고 상기 제2기판으로서 플렉시블한 기판을 이용하도록 하여도 좋다.
또, 상기 제1기판 및 상기 제2기판은 플렉시블기판을 이용하도록 하여도 좋다.
또, 상기 제1기판 및 상기 제2기판은 리지드기판을 이용하도록 하여도 좋다.
즉, 본 발명의 복합배선기판은 동종 또는 이종의 배선기판을 절연성 수지층과 도전성 필러에 의해 다층화한 복합적인 다층배선기판으로, 대향배치된 제1배선기판과 제2배선기판 사이의 전기적 및 기계적 인터페이스를 절연성 수지층 및 이 절연성 수지층을 관통하도록 배설된 도전성 필러에 의해 구성한 것이다.
요컨대, 제1배선기판과 제2배선기판 사이의 기계적 접속에 대해서는 절연성 수지층에 의해 주로 확립하고, 전기적 접속에 대해서는 도전성 필러에 의해 각각 확립하고 있다. 도전성 필러도 소성변형에 의해 비아랜드와 접합하고 있기 때문에 기계적 접합에 기여하고 있다.
그리고, 본 발명의 배선기판에 있어서는, 제1배선기판에 배설된 제1비아랜드도 제2배선기판에 배설된 제2비아랜드도 어느 쪽도 절연성 수지층측으로 凸형으로 돌출하여 배설되어 있다.
이와 같은 구성을 채용함으로써, 제1비아랜드 및 제2비아랜드와 도전성 필러와의 접속면이 어느 쪽도 절연성 수지층측으로 돌출하고 있는 바, 제1비아랜드 또는 제2비아랜드의 적어도 어느 한쪽이 절연성 수지층측으로 凸형으로 돌출하고 있지 않은 경우와 비교하여, 도전성 필러의 높이를 보다 저감할 수 있다. 따라서, 도전성 필러의 지름을 보다 가늘게 할 수 있고 또 같은 지름이라면 접속의 신뢰성을 보다 높은 것으로 할 수 있다.
특히, 도전성 필러의 지름을 가늘게 할 수 있기 때문에, 도전성 필러의 배설밀도를 보다 높일 수 있고, 보다 L/S가 미세한 고밀도실장에 적당한 배선기판을 실현할 수 있다.
또, 도전성 필러의 높이를 보다 낮게 할 수 있기 때문에, 예컨대 스크린인쇄를 반복하여 도전성 필러를 형성하는 경우 등의 인쇄회수를 저감할 수 있다. 따라서 도전성 필러를 층간접속에 이용한 배선기판제조의 생산성을 향상시킬 수 있다.
본 발명의 배선기판에서는, 절연성 수지층과 도전성 필러에 의해 접속되는 복수의 기판은 어떠한 것이어도 좋다. 예컨대 리지드한 기판(수지기판 및 세라믹기판 등)끼리를 조합시키도록 하여도 좋고, 플렉시블한 기판끼리 접속하도록 하여도 좋다. 더욱이 리지드한 기판과 플렉시블한 기판을 조합시켜 접속하도록 하여도 좋다.
예컨대, 플렉시블기판끼리를 절연성 수지층과 도전성 필러에 의해 접속하는 경우, 미세한 L/S에 대응할 수 있다는 플렉시블기판의 특징을 살린 채 용이하게 다층화를 도모할 수 있다. 따라서, 접속단자의 배설밀도가 높고, 고속동작이 필요한 반도체소자를 탑재하는 배선기판 등에도 적당하게 대응할 수 있다.
또, 본 발명의 배선기판에 의하면, 미경화(未硬化)의 프리프레그를 매개로 2개의 배선기판을 대향배치할 수 있기 때문에, 한쪽의 기판의 요철은 반경화상태의 수지층에 의해 흡수할 수 있다. 이 때문에, 평면성이 높은 배선기판을 실현할 수 있고 반도체소자를 탑재하는 경우에도 접속신뢰성을 향상시킬 수 있다.
또, 본 발명의 복합배선기판은, 제1면과 제2면을 갖추고 제1영역과 제2영역을 갖춘 플렉시블한 제1기판과, 상기 제1기판의 상기 제1면의 상기 제1영역에 배설된 플렉시블한 절연성 수지층과, 상기 제1기판의 상기 제1면에 상기 절연성 수지층측으로 돌출하여 배치된 제1비아랜드를 갖춘 제1배선층과, 상기 절연성 수지층을 매개로 상기 제1기판의 상기 제1영역과 대응하는 영역에 배설되고 상기 제1비아랜드와 대향배치된 제2비아랜드를 갖춘 제2배선층과, 상기 절연성 수지층을 관통하여 상기 제1비아랜드와 상기 제2비아랜드를 접속하도록 배설된 도전성 필러를 구비한 것을 특징으로 한다.
또, 본 발명의 배선기판은, 플렉시블기판의 일부영역과 열경화성 수지 등으로 이루어진 절연성 수지층을 매개로 배선층을 배설하고, 이 배선층과 플렉시블기판의 배선을 도전성 필러에 의해 층간접속한 것이다. 플렉시블기판중 리지드한 절연성 수지층을 배설하는 영역은 1군데로 한정하는 일없이 2군데 이상에 배설하도록 하여도 좋다.
이와 같은 구성을 채용함으로써, 배선기판의 일부의 영역에만 가동성(可動性)을 부여하거나, 일부의 영역에만 경도(硬度)를 부여할 수 있다.
그리고, 본 발명의 배선기판에서는 절연성 수지층을 매개로 한 층간접속을 도전성 필러에 의해 행하고 있기 때문에, 높은 배선밀도에도 대응할 수 있다. 이 때에도 전술한 바와 같이 도전성 필러의 높이가 절연성 수지층의 두께보다도 작아도록 비아랜드를 凸형으로 배설하도록 하면 좋다. 또, 본 발명의 복합배선기판은,플렉시블기판의 일부의 영역에 프리프레그 등의 절연성 수지층을 매개로 제2배선층이 배설되어 있기 때문에,외부회로나 마더보드 혹은 케이스(case)와의 접속이 용이하고 접속신뢰성도 향상된다.
또, 본 발명의 복합배선기판은,제1면과 제2면을 갖추고 상기 제1면에 배설되며 1비아랜드를 갖춘 제1배선층과, 상기 제2면에 배설된 제2배선층을 구비한 리지드한 제1기판과; 제1면과 제2면을 갖추고 상기 제1면에 배설된 제3배선층과, 상기 제2면에 배설되고 제2비아랜드를 갖춘 제4배선층을 구비한 플렉시블한 제2기판과; 상기 제1기판의 제1면과 상기 제2기판의 제2면에 끼워진 절연성 수지층과; 상기 제1기판의 제1비아랜드와 상기 제2기판의 제2비아랜드를 접속하도록 상기 절연성 수지층을 관통하여 배설된 도전성 필러를 구비한 것을 특징으로 한다.
또, 본 발명의 복합배선기판은, 제1면에 제1비아랜드를 갖춘 제1배선층을 구비한 리지드한 제1기판과, 제1면과 제2면을 갖추고 상기 제2면에 제2비아랜드를 갖춘 제4배선층을 구비한 플렉시블한 제2기판과, 리지드한 제1기판의 제1면과 플렉시블한 제2기판의 제2면과의 사이에 끼워진 제3절연층과, 리지드한 제1기판의 제1비아랜드와 플렉시블한 제2기판의 제2비아랜드를 접속하도록 상기 제3절연층을 관통하여 배설된 도전성 필러를 구비한 것을 특징으로 한다.
또, 상기 제3절연층은 리지드한 절연층을 이용하도록 하여도 좋다.
또, 리지드한 제1기판은 복수의 배선층과 복수의 절연층을 갖춘 다층의 리지드한 제1기판을 사용하도록 하여도 좋다.
또, 플렉시블한 제2기판을 복수의 배선층과 복수의 절연층이 적층된 다층 플렉시블기판을 사용하도록 하여도 좋다.
또, 리지드한 제1기판의 복수의 배선층은, 이들 배선층 사이를 절연하는 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속하도록 하여도 좋다.
본 발명의 복합배선기판은, 제1면과 제2면을 갖추고 상기 제1면에 제1비아랜드를 갖춘 제1배선층이 배설된 제1절연층과, 제1면과 제2면을 갖추고 상기 제2면에 제2비아랜드를 갖춘 제2배선층이 배설되며 상기 제1절연층 보다도 가요성이 큰 제2절연층과, 상기 제1절연층의 제1면과 상기 제2절연층의 제2면과의 사이에 끼워진 상기 제2절연층 보다도 가요성이 작은 제3절연층과, 상기 제3절연층을 관통하도록 배설되고 상기 제1비아랜드와 상기 제2비아랜드를 접속하는 도전성 필러를 구비한 것을 특징으로 한다.
상기 제2절연층과 상기 제3절연층의 접합강도는 상기 제1절연층과 상기 제3절연층의 접합강도 보다도 크게 형성하는 것이 바람직하다. 이를 위해서는 예컨대 제2절연층의 제3절연층과의 접합면을 개선하도록 하여도 좋다.
또, 상기 제2절연층의 제2면의 표면거칠기는 상기 제2절연층의 제1면의 표면거칠기 보다도 크게 형성하도록 하여도 좋다.
또, 상기 제1절연층의 선팽창률과 상기 제3절연층의 선팽창률의 차이가 상기 제2절연층의 선팽창률과 상기 제3절연층의 선팽창률의 차이 보다도 크게 하도록 하면, 열적 부하에 대한 신뢰성이 향상된다.
또, 상기 제2절연층은 상기 제3절연층 보다도 가요성이 큰 절연성 재료로 형성하도록 하여도 좋다.
또, 상기 제2절연층은, 그 비유전율이 상기 제1절연층의 비유전율 및 상기 제3절연층의 비유전율 보다도 작은 절연성 재료에 의해 형성하도록 하여도 좋다. 이에 따라, 제2절연층에 배설한 배선을 통해 전파되는 신호의 지연이나 파형의 무디어짐이 억제된다. 따라서, 보다 고속동작이 필요한 반도체소자 등의 탑재에 대응할 수 있다.
또, 상기 제1절연층은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 구성하도록 하여도 좋다.
또, 상기 제2절연층은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌(PTEE)계 수지로 이루어진 군의 적어도 1종으로 구성하도록 하여도 좋다. 제2절연층으로서 유전율이 낮은 재료를 이용함으로써, 배선을 통해 전파하는 신호의 지연이나 파형의 무디어짐이 억제된다.
또, 상기 제3절연층은 에폭시변성 폴리이미드로 구성하도록 하여도 좋다. 또한, 복수의 기판을 중합시켜 복합적인 배선기판을 구성하는 본 발명에 있어서는, 제1기판과 제2기판은 상기 제3절연층에 의해 접속하는 것이 적합하다.
본 발명의 반도체장치는, 제1면과 제2면을 갖추고 상기 제1면에 배설되며 제1비아랜드를 갖춘 제1배선층을 갖춘 리지드한 제1기판과, 제1면과 제2면을 갖추고 상기 제1면에는 반도체소자가 탑재되며 상기 제2면에는 제2비아랜드를 갖춘 제2배선층이 배설된 플렉시블한 제2기판과, 리지드한 제1기판의 제1면과 플렉시블한 제2기판의 제2면과의 사이에 끼워진 절연층과, 리지드한 제1기판의 제1비아랜드와 플렉시블한 제2기판의 제2비아랜드를 접속하도록 상기 절연층을 관통하여 배설된 도전성 필러를 구비한 것을 특징으로 한다.
또, 플렉시블한 제2기판의 제2면에 노출한 절연층은 습성(濕性)이 향상되도록 개선된 표면을 갖도록 하여도 좋다.
또, 상기 반도체소자는 플렉시블한 제2기판에 플립 칩접속에 의해 탑재하도록 하여도 좋다.
또, 리지드한 제1기판은 복수의 배선층과 복수의 절연층을 갖춘 다층의 리지드한 제1기판을 사용하도록 하여도 좋다.
또, 리지드한 제1기판의 복수의 배선층은 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속하도록 하여도 좋다.
또, 플렉시블한 제2기판은 복수의 배선층과 복수의 절연층이 적층된 다층 플렉시블기판을 사용하도록 하여도 좋다.
더욱이, 리지드한 제1기판의 제2면에는 리지드한 제1기판의 제1면에 배설된 제1비아랜드와 접속한 외부접속단자가 그리드 어레이모양으로 배설되고, 이 외부접속단자상에는 땜납볼이 배설되도록 하여도 좋다.
또, 본 발명의 반도체장치는 예컨대 반도체 패키지[CSP(Chip Size Package)나 MCM(Multi-chip Module) 등을 포함한다] 등에 적용하도록 하여도 좋다.
본 발명의 플렉시블기판은, 제1면과 제2면을 갖춘 필름모양의 절연성 수지층과, 상기 제1면에 배설된 제1배선층과, 상기 제2면에 배설된 제2배선층을 구비하고, 제1면에 노출한 상기 절연성 수지층의 표면의 자유에너지가 상기 제2면에 노출한 상기 절연성 수지층의 표면의 자유에너지 보다도 작은 것을 특징으로 한다.
즉, 본 발명의 플렉시블기판은, 제1면과 제2면을 갖춘 필름모양의 절연성 수지층과, 상기 제1면에 배설된 제1배선층과, 상기 제2면에 배설된 제2배선층을 구비하고, 제1면 또는 제2면에 노출한 상기 절연성 수지층의 표면에 질이 개선된 층을 구비한 것을 특징으로 하는 것이다.
상기 제2면의 수적(水滴)에 대한 접촉각도는 60°이상으로, 보다 적당하게는 120°이상으로 형성함으로써, 다른 절연층과의 접합강도가 향상된다.
본 발명의 복합배선기판의 제조방법은, 제1면에 제1비아랜드가 凸형으로 배설된 제1기판의 상기 제1비아랜드상에 도전성 필러를 배설하는 공정과, 상기 제1기판과 제2면에 凸형으로 배설된 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과, 상기 도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 상기 제1기판과 상기 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 한다.
또, 본 발명의 복합배선기판의 제조방법은, 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과, 리지드한 제1기판과 제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과, 상기 도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 리지드한 제1기판과 플렉시블한 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 한다.
또, 본 발명의 복합배선기판의 제조방법은, 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과, 리지드한 제1기판의 제1면에 상기 제1도전성 필러가 관통하여 머리부가 노출하도록 반경화상태의 절연성 수지층을 적층하는 공정과, 상기 절연성 수지층으로부터 노출한 상기 도전성 필러의 머리부를 눌러 찌부러Em리는 공정과, 리지드한 제1기판과 제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1도전성 필러의 머리부와 상기 제2비아랜드가 대향하도록 배치하는 공정과, 상기 제1도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 리지드한 제1기판과 플렉시블한 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 한다.
또, 본 발명의 복합배선기판의 제조방법은, 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과, 제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판의 상기 제2비아랜드상에 대략 원추형상을 갖는 제2도전성 필러를 형성하는 공정과, 리지드한 제1기판의 제1면과 플렉시블한 제2기판의 제2면을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과, 상기 제1도전성 필러와 상기 제2도전성 필러가 소성변형하여 접합하도록 리지드한 제1기판과 플렉시블한 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 한다.
또, 플렉시블한 제2기판을 리지드한 제1기판과 대향배치하기 전에, 플렉시블한 제2기판의 제2면을 리지드한 제1기판의 제1면과의 접합강도가 향상되도록 개선하는 공정을 더 갖추도록 하여도 좋다.
상기 개선하는 공정은, 플렉시블한 제2기판의 제2면을 알칼리세정함으로써 개선하도록 하여도 좋고, 또 플렉시블한 제2기판의 제2면을 플라즈마 애싱함으로써 개선하도록 하여도 좋다.
즉, 본 발명의 복합배선기판은, 리지드한 제1절연층의 면에 배설된 배선층과 플렉시블한 제2절연층의 면에 배설된 배선층을, 제3절연층 및 비아랜드를 층간접속하는 도전성 필러에 의해 전기적 및 기계적으로 접속한 것이다. 요컨대, 제3절연층 및 도전성 필러를 리지드부와 플렉시블부를 접속하기 위한 인터페이스수단으로서 기능(機能)시킨 것이다. 즉, L/S(Line/Space: 절연폭/배선간폭)의 룰(rule)이 엄격한 미세배선층에는 플렉시블한 제2기판과 마찬가지의 구성을 채용하고, 이 플렉시블한 제2기판을 탑재하는 부분에는 리지드한 제1기판과 마찬가지의 구성으로 하여, 이들의 인터페이스를 제3절연층과 도전성 필러에 의한 층간접속에 의해 구성하고 있다.
본 발명의 복합배선기판에서는, 제1절연층과 제2절연층을 직접 적층했을 때에 얻어지는 접합강도와 제2절연층과 제3절연층의 접합강도를 비교하면, 제2절연층과 제3절연층을 접합하여 얻어지는 접합강도가 커지도록, 그 재질을 선택함과 더불어 계면의 상태를 제어하여 적층하고 있다.
리지드한 제1절연층으로서는, 예컨대 폴리카보네이트수지, 폴리술폰(polysul fone)수지, 열가소성 폴리이미드수지, 4불화 폴리에틸렌수지, 6불화 폴리프로필렌수지, 폴리에테르에테르케톤수지 등의 열가소성 수지재료와, 예컨대 에폭시수지, 비스말레이미드형 폴리이미드수지, 비스말레이미드형 트리아진(triazin)수지, 폴리이미드수지, 페놀수지, 폴리에스테르수지, 멜라민수지, 폴리페닐렌에테르계 수지 등, 또 이들을 글래스 클로즈 등에 묻힌 프리프레그 등의 열경화성 수지재료의 폴리머를 들 수 있다.
더욱이, 예컨대 부타디엔고무, 부틸고무, 천연고무, 네오프렌고무, 실리콘고무 등의 생고무 시트류를 사용하도록 하여도 좋다.
이들 절연성 수지재료는, 합성수지 단독으로 사용해도 좋지만, 무기물, 유기물 등의 절연성 충전물을 함유하여도 좋고, 또 글래스 클로즈나 매트(mat), 유기합성섬유포나 매트, 종이 등의 보강재와 조합시켜 사용하는 것이 적합하다.
제3절연층은, 예컨대 폴리이미드계 수지 필름, 폴리에스테르계 수지 필름, 또는 폴리테트라플루오르에틸렌 등의 가요성을 갖는 절연성 수지재료의 폴리머를 이용할 수 있다.
리지드층과 플렉시블층을 접속하는 제3절연층으로서는, 제1절연층보다도 제2절연층에 대한 접합강도가 큰 절연성 수지재료를 사용하도록 하면 좋다. 예컨대, 에폭시변성 폴리이미드 등의 열경화성 수지를 사용하도록 하여도 좋다.
리지드층의 배선층과 플렉시블층을 접속하는 도전성 필러는, 예컨대 바인더(binder)에 도전성 미립자를 혼합, 분산시킨 도전성 페이스트를 스크린인쇄 등에 의해 형성하도록 하여도 좋다. 또, 용제·결합제·첨가물 등을 필요에 따라 첨가하도록 하여도 좋다.
바인더재로서는, 예컨대 우레아수지, 멜라민수지, 페놀수지, 페조르시놀수지, 에폭시수지, 폴리우레탄수지, 초산비닐수지, 폴리비닐알콜수지, 아크릴수지, 비닐우레탄수지, 실리콘수지, α-올레핀무수(無水)말레인산수지, 폴리아미드수지, 폴리이미수지 등의 열경화성 수지, 열가소성 수지 또는 이들의 혼합물을 사용할 수 있다.
도전성 미립자[훨러(filler)]로서는 Au, Ag, Cu, 땜납, Ni, 카본 등의 미립자, 초미립자 등을 상술한 바인더에 혼합 또는 분산시켜 사용할 수 있다. 이들 도체재료에 부가하여, 수지의 표면에 이들 도전성 물질을 형성한 것이어도 좋다. 또, 복수의 도전성 물질을 조합시켜 사용하도록 하여도 좋다.
용제로서는, 예컨대 디옥산, 벤젠, 핵산, 톨루엔, 솔벤트나프타, 공업용 가솔린, 초산셀로솔브, 에틸셀로솔브, 부틸셀로솔브아세테이트, 부틸카르비톨아세테이트, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈 등 필요에 따라 사용하도록 하면 좋다.
(실시형태)
이하, 본 발명의 실시형태에 관해서 상세히 설명한다.
실시형태1
도 1은 본 발명의 복합배선기판의 구조를 개략적으로 나타낸 단면도이다.
이 복합배선기판(10)은 배선층(11, 12, 13, 14)의 4층의 배선층을 갖춘 다층배선기판이다. 배선층(11)과 배선층(12)의 사이는 리지드한 제1절연층(21)으로 절연되고, 배선층(13)과 배선층(14)의 사이는 플렉시블한 제2절연층(22)으로 절연되고, 배선층(11)과 배선층(14)의 사이는 제2절연층보다 리지드한 제3절연층(23)으로 절연되어 있다.
배선층(11, 12, 13, 14)은 그 배선패턴의 일부로서 랜드부(1a, 12a, 13a, 14a)를 갖추고 있다.
배선층(11, 12, 13, 14)은 예컨대 동박(銅箔) 등의 도전성 금속박을 패터닝하여 구성되어 있다.
또, 제1절연층(21)은 BT 수지(BT resin)를 글래스 클로즈에 묻힌 프리프레그에 의해, 제2절연층(22)은 폴리이미드필름에 의해, 제3절연층은 에폭시변성 폴리이미드를 글래스 클로즈에 묻힌 프리프레그에 의해 각각 구성되어 있다. 즉, 제1절연층(21)과 제3절연층(23)은 리지드재료로 구성되고, 제2절연층(22)은 플렉시블재료로 구성되어 있다. 즉, 도 1에 예시한 본 발명의 복합배선기판(10)은 리지드 배선기판과 플렉시블 배선기판이 일체화한 복합배선기판이다.
리지드한 제1절연층(21)으로서는, 전술한 바와 같이 일반적인 리지드한 인쇄배선기판의 절연층으로서 사용되고 있는 절연성 재료를 사용할 수 있다. 예컨대, BT 수지[미츠비시 가스가가쿠(주)제] 등의 비스말레이미드형 폴리이미드수지, BN 300[(주)미츠이토와츠 제조) 등의 변성 폴리이미드수지, PPE, FR-4, 고TgFR-4, 각종 접착성 본딩시트, 열가소성 플라스틱필름 등을 필요에 따라 사용하도록 하면 좋다.
플렉시블한 제2절연층(22)으로서는, 예컨대 폴리이미드계 수지필름, 폴리에스테르계 수지필름, 폴리테트라플루오르에틸렌계 수지필름 등을 사용하도록 하면 좋다.
제3절연층(23)으로서 예컨대 폴리이미드계 필름재료, 폴리에스테르계 필름재료 또는 PTFE(폴리테트라플루오르에틸렌) 등을 채용할 수 있다. 이와 같은 절연성 수지필름을 사용함으로써, 그 위에 배설되는 배선층(13, 14)을 보다 미세한 L/S의 엄격한 패턴으로 형성할 수 있다. 또, 이들 재료는 유전율이 작기 때문에, 배선을 통해 전파되는 신호파형에 주는 영향을 작게 할 수 있고, 고속동작하는 반도체소자를 탑재할 수 있다.
제1절연층(21), 제2절연층(22), 제3절연층(23)의 구성재료는 서로 충분한 접속강도가 얻어지도록 조합시켜 사용하는 것이 적합하다.
그리고, 배선층(11)의 비아랜드(11a)와 배선층(12)의 비아랜드(12a)는 제1절연층(21)을 관통하도록 배설된 도전성 필러(31)에 의해 층간접속되어 있다. 마찬가지로 배선층(11)의 비아랜드(11a)와 배선층(14)의 비아랜드(14a)는 제3절연층(23)을 관통하도록 배설된 도전성 필러(32)에 의해 층간접속되어 있다.
또한, 배선층(13)의 비아랜드(13a)와 배선층(14)의 비아랜드(14a)는 플렉시블한 제2절연층(22)을 관통하도록 배설된 비아(33)에 의해 층간접속되어 있다. 여기에서는, 비아(33)는 레이저에 의해 형성된 비아에 도전성 페이스트를 충전하여 사용하고 있다.
리지드한 제1절연층(21)의 양면에 배설된 배선층(11, 12)의 L/S비는, 0.05/0.05mm이고, 비아랜드(11a, 12a)의 지름은 약 0.4mm이다. 한편, 플렉시블한 제2절연층(22)의 양면에 배설된 배선층(13, 14)의 L/S 비는 0.03/0.03mm이고, 비아랜드(13a, 14a)의 지름은 약 0.2mm 이다. 이와 같이 배선층(13, 14)은 배선층(11, 12)에 비해 보다 미세한 패턴으로 형성되고 있어, 예컨대 접속단자의 배설피치가 대단히 미세한 반도체소자를 탑재할 수 있다.
또, 본 발명의 복합배선기판에 있어서는, 배선층(11)의 비아랜드(11a)와 배선층(14)의 비아랜드(14a)를 제3절연층(23)을 관통하도록 배설된 도전성 필러(31)에 의해 층간접속하고 있다.
또한, 도 1에 예시한 복합배선기판에서는 예컨대 배선층(11)과 배선층(12) 사이의 층간접속에 대해서도 도전성 필러에 의해 행한 예를 나타내고 있지만, 이들 배선층간의 접속은 예컨대 스루홀접속 등 다른 수법에 의해 행하도록 하여도 좋다. 또, 제2절연층의 양면의 층간접속은 레이저 비아에 의해 형성하고 있지만, 적층비아(stacked via) 등 다른 수법에 의해 층간접속을 행하도록 하여도 좋다. 단 제3절연층(23)의 양면에 배치된 배선층(11)과 배선층(14)의 층간접속에 관해서는 도전성 필러(32)를 이용하여 형성한다.
이와 같이 본 발명의 복합배선기판은, 리지드한 제1절연층(21)의 양면에 배설된 배선층(11, 12)과 플렉시블한 제2절연층(22)의 양면에 배설된 배선층(13, 14)를 제3절연층(23) 및 제1비아랜드(11a)와 제2비아랜드(14a)를 층간접속하는 도전성 필러(32)에 의해 전기적 및 기계적으로 접속한 것이다. 즉, 제3절연층(23) 및 도전성 필러(32)는 리지드부와 플렉시블부를 접속하기 위한 인터페이스수단으로서 기능하고 있다. 즉, L/S(Line/Space: 배선폭/배선층폭)의 룰이 엄격한 미세배선층에는 플렉시블기판과 마찬가지의 구성을 채용하고, 이 플렉시블기판을 탑재하는 부분에는 리지드기판과 마찬가지의 구성으로 하여 이들의 인터페이스를 제3절연층과 도전성 필러(32)에 의해 층간접속함으로써 구성하고 있다.
본 발명의 복합배선기판에서는, 제1절연층(31)과 제2절연층(22)을 직접 적층했을 때에 얻어지는 접합강도와 제2절연층(22)과 제3절연층(23)의 접합강도를 비교하면, 제2절연층(22)과 제3절연층(23)을 접합하여 얻어지는 접합강도가 커지도록, 그 재질을 선택함과 더불어 계면의 상태를 제어하여 적층하고 있다.
절연층의 재질에 대해서는, 예컨대 도 1에 나타낸 본 발명의 복합배선기판에서는 리지드한 제1절연층(21)으로서 BT 수지 등의 비스말레이미드형 폴리이미드수지를 이용한 프리프레그를, 플렉시블한 제2절연층(22)으로서 폴리이미드필름을 사용하고 있다. 그리고, 이들의 접합부인 제3절연층(23)으로서는 에폭시변성 폴리이미드를 사용한 프리프레그에 의해 구성하고 있다.
리지드한 제1절연층(21)의 글래스 전이온도(Tg)는 약 170~180℃(DSC법에 의함)이고, 열팽창계수는 종방향은 약 13~15ppm/℃, 횡방향은 약 14~16ppm/℃, 두께 방향은 약 56ppm/℃(α1), 약 263ppm/℃(α2), 약 120ppm/℃(50~250℃)이다.
플렉시블한 제3절연층(23)의 열팽창계수는, 종방향, 횡방항 모두 약 20~22ppm/℃, 두께 방향은 약 25ppm/℃이다.
그리고, 제3절연층(23)의 글래스 전이온도(Tg)는 약 230~240℃(DMA법에 의함), 약 220~230℃(TMA법에 의해)이고, 열팽창계수는 종방향, 횡방향 모두 약 13~15ppm/℃, 두께 방향은 약 57ppm/℃(α1), 약 159ppm/℃(α2), 약 159ppm/℃(50~250℃)이다.
발명자들은 제3절연층(23)으로서 폴리이미드계의 BT 수지, BN 300[(주)미츠이토와츠제]을 이용한 프리프레그, PPE(폴리페닐렌에테르)를 이용한 프리프레그 등 각종 재료를 사용하여 도 1에 예시한 구성과 마찬가지의 복합배선기판을 시험제작하였다. 접합층인 제3절연층(23)으로서 BT 수지 등의 비스말레이미드형 폴리이미드 수지, PPE 수지를 이용한 경우에는 제1절연층(21)과 제3절연층의 접합강도에는 문제가 없었지만, 제2절연층(22)으로서 폴리이미드계 필름재료를 이용한 경우라도 폴리에스테르계 필름재료를 이용한 경우에도 충분한 접합강도를 얻을 수 없었다.
더욱이, 재질의 선택에 부가하여, 본 발명의 복합배선기판에서는 플렉시블한 제2절연층(22)과 이보다 리지드한 제2절연층(23)의 접합계면은 접합강도가 향상되도록 제어되고 있다.
제2절연층(22)의 제3절연층(23)과의 접합면[배선층(14)이 배설된 면]에 그 표면자유에너지가 그 반대측의 면[배선층(13)이 배설된 면] 보다도 커지도록 형성된 질이 개선된 층을 갖추고 있고, 표면의 습성이 크게 향상되도록 형성되어 있다(도 7 참조). 따라서, 제2절연층(22)의 제3절연층(23)과의 접합강도를 향상시킬 수 있다. 예컨대, 반도체소자를 탑재할 때의 땜납 리플로우(reflow)시 등, 큰 열부하가 걸리는 경우라도 제2절연층(22)과 제3절연층(23)의 밀착성이 손상되는 일은 없었다. 또, 예컨대 거의 서브미크론단위(submicron order) 이하의 미소한 요철형상을 갖도록, 제2절연층(22)의 제3절연층과 접합하는 표면을 거칠게 하도록 하여도 좋다.
이와 같은 질이 개선된 층은 예컨대 폴리이미드필름을 알칼리처리하거나, 플라즈마 애싱함으로써 형성할 수 있다.
또한, 절연층의 표면 뿐만 아니라 배선층의 표면에 대해서도, 예컨대 흑화환원(黑化還元)처리나 CZ 처리 등에 의해 그 거칠기를 크게 하는 것이 적당하다.
이와 같은 구성을 채용함으로써, 본 발명의 복합배선기판에서는 리지드층과 플렉시블층의 접합강도를 크게 향상시킬 수 있다. 또, 박리고갈이나 막부품 등의 불량이 극히 생기기 어려워 배선기판의 신뢰성을 향상시킬 수 있다.
실시형태2
도 1의 복합배선기판에서는, 리지드한 제1절연층(21)과, 그 양면에 배설된 배선층(11, 12)으로 이루어진 리지드층과, 플렉시블한 제2절연층(22)과, 이 양면에 배설된 배선층(13, 14)으로 이루어진 플렉시블층을 제3절연층과 도전성 필러(32)에 의해 접속한 구성을 예시하였지만, 본 발명은 이것에 한정되지 않고 제3절연층이 접속하는 리지드층, 플렉시블층으로서 다층의 배선층을 더 구비하도록 하여도 좋다.
도 2는 본 발명의 복합배선기판의 구조의 다른 예를 개략적으로 나타낸 단면도이다.
이 복합배선기판은, 4층의 배선층(11, 12, 15, 16)과 3층의 절연층(21a, 21b, 21c)을 갖춘 다층의 리지드부(101)와, 2층의 배선층(13, 14)을 갖춘 플렉시블부(102)를, 제3절연층(23)과 도전성 필러(32)를 갖춘 인터페이스부(103)에 의해 전기적 및 기계적으로 접속한 것이다.
전술한 바와 같이, 플렉시블부(102)와 인터페이스부(103)의 접합계면은 그 접합강도가 향상되도록 형성되어 있다. 즉, 제2절연층(22)과 제3절연층(23)의 접합계면 및 배선층(14)과 제3절연층의 접합계면에는 예컨대 미소한 요철형상이 형성되거나, 접촉각 120°이상의 높은 습성을 갖는 질이 개선된 층을 갖추고 있고, 이에 따라 플렉시블부(102)보다 리지드한 인터페이스부(103)를 강고히 접합할 수 있다.
또한, 여기에서는 리지드부(101)를 구성하는 배선층(11, 12, 15, 16)을 도전성 필러(31)에 의해 층간접속한 구성에 대해 설명하고 있지만, 예컨대 필요에 따라 스루홀접속 등 도전성 필러 이외의 층간접속을 채용하는 것도 가능하다. 단, 전술한 바와 같이, 도전성 필러를 채용함으로써 층간접속의 배설밀도를 향상시킬 수 있고, 또 생산성을 향상시킬 수 있기 때문에, 도전성 필러를 많이 사용하는 것이 적당하다.
또, 리지드층(101) 뿐만 아니라, 플렉시블층(102)도 다층의 배선층을 더 구비하도록 하여도 좋다.
실시형태3
도 3은 본 발명의 반도체 패키지의 구조의 예를 개략적으로 나타낸 도면이다.
이 반도체 패키지는, 도 1에 예시한 본 발명의 복합배선기판(10)에 반도체소자(41)를 플립 칩접속에 의해 탑재한 BGA 패키지이다.
이 반도체소자(41)는 베어 칩(bear chip)이고, 반도체소자에 짜넣은 집적회로와 접속하여 반도체소자상에 배설된 접속 패드(42)를 구비하고 있다. 여기에서는, 접속 패드(42)는 약 0.35mm 피치로 반도체소자(41)의 하면에 900개 풀 그리드(full grid)로 배설되어 있다.
복합배선기판의 플렉시블한 제2절연층(22)상에 배설된 배선층(13)은 반도체소자(41)의 접속 패드(42)와 대향하는 위치에 접속 패드(13b) 또는 비아랜드(13a)를 갖추고 있다.
그리고, 반도체소자(41)의 접속 패드(42)와의 사이에는 예컨대 Pb/Sn의 땜납 등으로 형성된 도전성 범프(43)에 의해 플립 칩접속하고 있다.
한편, 복합배선기판의 제2면의 배선층(12)상에는 땜납볼(44)이 그리드 어레이모양으로 배열하도록 설치되어 있고, 이 땜납볼(44)에 의해 이 반도체 패키지는 마더보드 등의 외부회로와 접속된다. 여기서, 참조부호 45는 땜납 레지스트(sold resist)이다.
이 반도체 패키지를 구성하는 배선기판은, 예컨대 도 1, 도 2에 예시한 바와 같은 본 발명의 복합배선기판이고, 리지드한 제1절연층(21)과, 플렉시블한 제2절연층(22)과, 이들을 접속하는 제2절연층(22)보다 리지드한 제3절연층(23)을 갖추고 있다. 반도체소자(41) 탑재면은 플렉시블한 제2절연층(23)과 그 위에 배설된 배선층(13)에 의해 구성되어 있고, 이 때문에 예컨대 L/S=50/50㎛ 이하와 같은 미세한 패턴으로 배설할 수 있다. 이 예에서는, 제2절연층(22)상에 배설된 배선층(13, 14)은 L/S=25/25㎛의 극히 미세한 룰로 배설되어 있다.
한편, 제1절연층에 배설된 배선층(12)은, 외부회로와 용이하게 접속할 수 있도록 이보다도 느슨하게 L/S=50/50㎛로 설치되어 있다.
그리고, 플렉시블층의 미세한 패턴을 갖춘 배선층과, 리지드층의 배선층의 접속은 제3절연층(23)을 관통하도록 비아랜드(11, 14)상에 설치된 도전성 필러(31)에 의해 확립되어 있다. 전술한 바와 같이 도전성 필러(31)에 의한 층간 접속에서는 스루홀 등에 의한 층간접속과 비교하여 제3절연층(23)의 글래스 클로즈 등의 손상이 매우 적다. 이 때문에, 층간접속의 배설밀도를 향상시켜, 보다 미세한 패턴을 갖춘 배선층과의 층간접속을 행할 수 있을 뿐만 아니라, 층간접속의 신뢰성을 향상시킬 수 있다.
또한, 제1절연층(21)의 제2면에는 약 1.0mm 피치로 900개의 땜납볼이 풀 그리드로 배설되어 있다.
이와 같이 본 발명의 복합배선기판에서는 도전성 필러(31)에 의해 예컨대 플렉시블층에 배설된 보다 미세한 패턴과의 층간 접속에 대응할 수 있다. 따라서, 본 발명의 반도체 패키지에서는 보다 집적도가 높고 접속 패드(42)의 배설밀도가 높은 반도체소자를 탑재할 수 있다.
더욱이, 본 발명의 반도체 패키지에서는, 반도체소자의 탑재면의 배선층을 보다 미세한 패턴으로 할 수 있을 뿐만 아니라, 제3절연층(23)으로서 예컨대 폴리이미드계 필름재료, 폴리에스테르계 필름재료 또는 PTFE(폴리테트라플루오르에틸렌)계 필름재료 등의 유전율이 낮은 재료를 채용함으로써, 배선용량을 저감하고 배선을 통해 전팡되는 신호의 전파속도나 파형에 주는 영향을 작게 할 수 있다. 따라서, 고속동작이 필요한 반도체소자 등에도 대응할 수 있다.
또, 본 발명의 반도체 패키지에서는, 보다 집적도가 높은 반도체소자의 탑재에 대응한 플렉시블층을 구비할 뿐만 아니라, 이 플렉시블층을 리지드층에 강고히 접속하고 있다. 이 때문에, 이 반도체 패키지를 마더보드상에 실장할 때 등에 걸리는 열적부하, 기계적 부하에 대한 신뢰성이 향상되고 있다.
필름 라미네이트기판 등에서는 폴리이미드 등의 절연층이 비교적 큰 열팽창계수를 가지기 때문에, 땜납리플로우나 실사용시 등의 열부하가 걸린 때에 땜납볼의 깨짐 등이 생기기 쉽다. 이에 대하여 본 발명의 반도체 패키지에서는 리플로우 등의 열부하가 걸려도 이와 같은 불량은 생기지 않았다.
또한, 도 3에 예시한 본 발명의 반도체 패키지에서는, 리지드층의 층간 접속을 절연층을 관통하도록 배설된 도전성 필러에 의해 행하고, 플렉시블층의 층간접속은 레이저 비아에 의해 행한 예를 설명하였지만, 이 이외에도 스루홀이나 포토비아 등의 층간 접속을 필요에 따라 사용하도록 하여도 좋다.
도 9는 플렉시블층의 층간접속에 스루홀접속(33b)을 이용하여 구성한 본 발명의 반도체 패키지의 다른 예를 개략적으로 나타낸 도면이다.
이 경우에서도, 리지드한 제1절연층(21)에 배설된 배선층(11)과 플렉시블한 제2절연층(22)에 배설된 배선층(14)의 층간 접속은 도전성 비아(32)에 의해 행하는 구성으로 되어 있다.
실시형태4
다음에 본 발명의 복합배선기판의 제조방법에 대하여 설명한다.
도 4, 도 5는 본 발명의 복합배선기판의 제조방법의 일례를 설명하기 위한 도면이다.
여기에서는 도 1에 예시한 본 발명의 복합배선기판을 예로 들어 설명한다.
먼저, 제1절연층의 양면에 도체박을 맞세운 리지드층의 기재로서 양면동장(兩面銅張)적층판을 준비한다. 여기에서는 제1절연층(21)인 두께 1.2mm의 글래스 클로즈에 비스말레이미드수지를 묻힌 제1절연층의 양면에 배선층(11, 12)에 패터닝되는 두께 35㎛의 전해동박을 맞세운 양면동장적층판을 준비하였다. 여기에서는 비스말레이미드형 폴리이미드수지로서 BT 수지(미츠비시가스가가쿠(주)제)를 이용했다. 이 이외에도 예컨대 PPE, FR-4, 고TgFR-4, 각종 접착성 본딩시트, 열가소성 플라스틱 필름 등 비스말레이미드형 폴리이미드수지 이외의 절연성 수지를 이용하도록 하여도 좋다. 이 양면동장적층판은 미리 정해진 위치에 후술하는 방법에 의해 도전성 필러(31)에 의해 층간접속부를 형성하여 두었다.
다음으로, 이 제1절연층(21)에 맞세워진 배선층(11, 12)으로 이루어진 동박을 예컨대 포토에칭공정 등에 의해 소정의 배선패턴으로 패터닝했다(도 4a).
여기에서는, 동박상에 스크린인쇄로 소정 패턴의 레지스트를 형성하고, 이 레지스트를 마스크로 하여 염화제2철용액을 에칭액으로 하여 동박을 선택적으로 에칭제거한 후, 레지스트를 제거하여 소정의 패턴을 갖춘 배선층(11, 12)으로 형성하였다. 이 때, 배선층(11, 12)의 회로 패턴의 일부로서 비아랜드(11a, 12a)도 형성하였다. 비아랜드(11a, 12a)는 직경 약 0.4mm의 대략 원형으로 형성하였다. 접속시의 응력완충을 위해 비아랜드의 중앙부에 구멍을 형성하도록 하여도 좋다.
다음에, 제1절연층(21)의 배선층(11)의 비아랜드(11a)상에 대략 원추형상을 갖는 도전성 필러(32)를 형성하였다(도 4b).
이 도전성 필러(31, 32)는 예컨대 비아랜드(11a)에 대응하는 위치에 피트(pit; 51)를 형성한 메탈마스크(metal mask; 52)를 배치하고, 도전성 수지(53)를 스크린인쇄함으로써 형성할 수 있다. 도 6a, 도6b는 도전성 필러(32)를 스퀴지(squeeze; 54)를 이용한 스크린인쇄에 의해 형성하는 상태를 설명하기 위한 도면이다.
메탈마스크(52)는 직경 약 0.2mm의 구멍(51)을 뚫어 설치한 두께 약 250㎛의 스테인레스강제의 것을 사용하였다. 도전성 수지(53)로서는, 이 예에서는 은분말을 휠러(filler)로 한 페놀수지계의 도전성 페이스트를 이용하였지만, 도체로 이루어진 휠러, 바인더수지도 필요에 따라 선택하여 사용하면 좋다. 인쇄한 도전성 페이스트를 건조처리한 후, 동일 마스크를 이용하여 동일 위치에 인쇄, 건조하는 처리를 3회 반복하였다. 더 가열하여, 비아랜드(11a)상에 대략 원추형상을 갖는 높이 약 150㎛의 도전성 필러(32)를 형성하였다.
도전성 필러(31, 32)의 형상은, 예컨대 사용한 마스크의 피트지름, 두께 또는 인쇄한 도전성 수지의 점성 등의 모든 물성, 또 인쇄회수 등을 조절함으로써 원하는 형상으로 형성할 수 있다.
도전성 필러(32)를 형성한 후, 제3절연층(23)을 제1절연층(21)의 배선층(11)을 형성한 측의 면에 도전성 범프(32)가 관통하여 머리부가 노출하도록 적층한다(도 4c).
이 예에서는, 제3절연층(23)으로서는 예컨대 두께 약 20㎛의 반경화상태(B 스테이지)의 에폭시변성 폴리이미드계 수지시트[MCL-I-671; 히다치 글래스(주)제]를 사용하였다. 이 관통공정은 반경화상태의 제3절연층(23)을 가열하면서 부드럽게 한 상태에서 행하는 것이 접합하다. 또, 프레스 시에, 도전성 범프(32)를 손상시키지 않도록 예컨대 박리성이 있는 쿠션(cushion)재를 물리고 제1절연층(21)과 제3절연층(23)의 적층체를 프레스하도록 하는 것이 알맞다.
더욱이, 제1절연층과 제3절연층의 적층체를 프레스판으로 끼워지고, 제3절연층(23)으로부터 노출한 도전성 범프(32)의 머리부(32a)가 눌러 찌부러지도록 소성변형시킨다(도 5d). 이 때, 제3절연층(23)이 경화되지 않고 반경화상태를 유지하눈 온도, 압력조건에서 프레스를 행할 필요가 있다. 이 프레스에 의해, 도전성 필러(31)의 머리부는 제3절연층(23)의 표면으로부터 머리부를 약간 노출하도록 소성변형되었다.
한편, 제2절연층(21)의 양면에 도체박을 맞세운 플렉시블층의 기재로서 양면동장 폴리이미드필름을 준비한다(도 5e).
여기에서는 제2절연층(22)인 두께 약 25~50㎛의 폴리이미드필름의 양면에 배선층(13, 14)에 패터닝된 두께 약 5~30㎛의 전해동박을 맞세운 양면동장 폴리이미드필름을 준비하였다. 또한, 이 양면동장 폴리이미드필름에는 레이저가공, 포토에칭공정 등에 의해 비아지름 약 20~30㎛ 정도의 층간 접속부(33)가 배설되어 있다. 배선층(13, 14)으로 이루어진 동박의 패터닝은 예컨대 포토에칭공정 등 전술한 것과 마찬가지의 방법으로 패터닝하도록 하면 좋다. 여기에서는, 예컨대 집적도가 높은 반도체소자의 탑재에 대응할 수 있도록, 배선층(13, 14)의 배선룰은 L/S=30/30㎛의 배선룰을 갖는 패턴을 형성하였다. 또, 비아랜드(13a, 14a)의 지름은 약 100㎛~200㎛로 형성하였다.
여기에서는 제2절연층(22)으로서 폴리이미드필름을 사용하였지만, 이 이외에도 예컨대 폴리에스테르계, PTFE계 등 다른 절연성 수지필름을 사용하도록 하여도 좋다.
그리고, 배선층(13, 14)을 형성한 제2절연층(22)의 제2면, 즉 배선층(14)을 형성한 측의 면을 알칼리로 처리함으로써 그 표면상(表面相)을 개선하여 습성을 향상시켰다. 여기에서는, NaOH의 약 10wt%용액으로 약 30초 정도 처리함으로써 제2절연층(22)의 한쪽 면의 습성을 향상시켰다.
이와 같은 구성을 채용함으로써, 본 발명의 플렉시블기판은 예컨대 BT 수지나 글래스 에폭시, 에폭시변성 폴리이미드 등을 글래스 클로즈 등의 기재에 묻힌 프리프레그와의 밀착성을 향상시킬 수 있다.
이 후, 제1절연층(21)과 제3절연층(23)의 적층체와 제2절연층(22)을 제2절연층(22)의 제2면에 배설한 비아랜드(14a)와 제1절연층(21)의 제1면에 배설한 비아랜드(11A)가 대향하도록 배치한다. 따라서, 비아랜드(14a)는 비아랜드(11a)상에 배설된 도전성 필러의 소성변형한 머리부와 대향하여 배치된다.
그리고, 이들 적층체를 배선층(12)과 배선층(13)의 외측으로부터 쿠션재(46)를 매개로 프레스판(47)에 의해 끼워 넣고 가열하면서 가압한다(도 5f). 가열과 가압에 의해, 제3절연층(23)은 경화하여 큐어(cure)되고, C 스테이지로 변화한다. 이 때, 비아랜드(11a)상에 배설된 대략 원추형상의 도전성 필러(31)는 대향한 제2비아랜드(14a)와 더 소성변형하면서 접속한다.
여기에서, 프레스할 때에 사용하는 덧댐판(46)으로서는, 예컨대 스테인레스판, 순동판 등의 치수변화나 변형이 적은 금속판이나 폴리이미드수지판(시트), 폴리테트라플로로에틸렌수지판(수지시트) 등 치수변화나 변형이 적은 내열성 수지판 등을 사용하는 것이 알맞다.
이상과 같은 공정에 의해, 각 배선층이 도전성 필러에 의한 다수의 비아접속을 갖는 4층의 다층배선기판이 형성되었다.
이 후, 땜납 레지스트가공, 콤포넌트 마킹(component marking)가공, 또는 금도금, 땜납코팅 등의 표면마군가공을 필요에 따라 행하도록 하여도 좋다.
이와 같이 제조한 본 발명의 복합배선기판의 배선회로의 접속저항은 플렉시블부에서 약 5mΩ이고, 리지드부에서 약 10mΩ이었다. 이 접속저항은 모든 도전성 필러를 동박으로 이루어진 배선을 매개로 직렬로 접속한 때의 저항에 상당하고, 동박의 패턴저항을 고려하면, 도전성 필러 1개당 접속저항치의 평균은 약 1mΩ이었다.
또, 도전성 필러의 인덕턴스(inductance)는 약 0.001nH이고, 일반적이 IVH의 인덕턴스는 약 0.03nH의 1/30로 극히 낮은 것이다. 또, 도전성 필러의 접속저항 및 동박의 패턴저항 모두 오차가 적은 것이었다. 더욱이, 스타브가 없게 됨으로써, 고주파영역에서의 신호지연, 손실을 대폭으로 저감할 수 있다.
또, 이 복합배선기판을 도전성 필러의 축방향과 평행한 평면에서 절단하여 층간접속부의 상태를 관찰한 바, 도전성 필러(31)와 비아랜드(11a) 및 비아랜드(14a)는 밀(密)하게 접속하고, 접합상태도 양호하였다.
또, 접합할 때에 비아랜드에 걸리는 응력은 주로 도전성 필러의 소성변형에 의해 완화된다. 따라서, 비아랜드를 포함한 배선회로가 파손되기 어렵고, 신뢰성이 높은 층간접속을 확립할 수 있다. 또, 스루홀에 의한 층간접속을 필요최소한으로 억제할 수 있기 때문에, 고밀도실장에 대응할 수 있다.
또, 본 발명의 다층배선기판의 제조방법에 의하면, 도전성 필러를 이용한 다층배선기판의 제조방법이 높은 생산성을 유지하면서, 특히 고밀도배선의 층간접속의 접속불량의 발생을 억제하고, 더욱이 생산성을 향상시킬 수 있다.
또한, 여기에서는 도전성 필러(32)를 비아랜드(11a)상에 형성하여 층간접속한 예를 나타내었지만, 도전성 필러(32)는 예컨대 비아랜드(12a)상에 형성하도록 하여도 좋다. 이 경우에는, 반경화상태의 제3절연층(23)은 먼저 제2절연층(22)의 도전성 필러(32)를 형성한 면에 적층하도록 하여도 좋다. 더욱이, 비아랜드(11a), 비아랜드(12a)의 양쪽에 배설하도록 하여도 좋다. 이 경우에는 도전성 필러(32)의 접합공정과 도전성 필러(32)에 의한 제3절연층의 관통공정을 동시에 행하도록 하여도 좋다.
실시형태5
여기에서, 제2절연층(22)의 제3절연층(23)과의 접합면의 개선방법에 대해서 설명한다.
실시형태4에서 설명한 본 발명의 복합배선기판에서는 배선층(13, 14)을 형성한 제2절연층(22)의 제2면 즉 배선층(14)을 형성한 측의 면을 알칼리로 처리함으로써 그 표면상(22a)의 개선하여 습성을 향상시켰다.
여기에서는 NaOH의 약 10wT%용액으로 약 30초 정도 처리함으로써 제2절연층(22)의 한쪽면의 습성을 향상시키고 있다.
도 7은 질이 개선된 제2절연층의 표면(22a)의 상태의 예를 설명하기 위한 도면이다. 도 7a는 질이 개선된 표면(22a)의 상태를 확대하여 모식적으로 나타낸 도면이고, 또 도 7b, 도 7c는 개선공정의 전후에서 제2절연층(22)의 표면(22a)에 대한 수적의 접촉각도를 모식적으로 나타낸 도면이다.
도 7a는 예컨대 블라스트가공 등에 의해 제2절연층(22)의 표면(22a)을 물리적으로 처리하고, 표면에 요철형상을 형성한 예이다. 이 경우에는 예컨대 SEM으로 관찰되는 정도의 수미크론~서브미크론 단위의 미소한 요철형상이 제2절연층(22)의 표면(22a)에 형성되어 있었다.
한편, 알칼리처리나 플라즈마 애싱에 의해 표면(22a)에 형성되는 요철은 실제로는 SEM상에서도 관찰되지 않는 정도의 매우 미세한 것이었다. 그렇지만, 이하에 설명하는 바와 같이 그 습성은 현저히 향상되고 있는 바, 그 표면의 자유에너지는 커지고 있었다. 또한, 알칼리 처리후의 제2절연층(22)의 표면(22a)에는 작은 Ca이온이 트랩(trap)되어 있는 것이 발견되었다.
도 7b, 도 7c로부터도 알 수 있는 바와 같이, 이 개선처리의 전후에서는 물에 대한 습성은 현저히 향상되고 있었다. 처리전의 수적의 접촉각(θ)은 60°보다도 작았지만(도 7b), 처리후에서는 접촉각(θ)은 약 120°보다 커지고 있었다(도 7c). 이것은 표면의 질이 개선되어 그 자유에너지가 증대한 것을 의미한다.
도 7b의 상태의 제2절연층(23)을 이용하고, 도 4, 도 5에서 설명한 방법과 마찬가지의 제조방법으로 본 발명의 복합배선기판을 제조한 바, 제2절연층(22)과 제3절연층(23)의 접합강도가 충분히 얻어지지 않고, 열부하를 주기적으로 인쇄하는 내열시험을 행한 바, 이 계면에 박리나 부풀어짐 등의 불량이 발견되었다. 도 7c의 상태의 제2절연층(23)에서는 이와 같은 불량은 발견되지 않았다.
이와 같은 구성을 채용함으로써, 본 발명의 프렉시블기판은 예컨대 BT 수지나 글래스 에폭시, 에폭시변성 폴리이미드 등을 글래스 클로즈 등의 기재에 묻힌 프리프레그와의 밀착성을 향상시킬 수 있다.
제2절연층(22)의 제3절연층(23)의 접합면의 개선은 습식 수법인 알칼리처리에 한정되지 않고, 플라즈마 애싱이나 코로나(corona)방전 등 건식 수법에 의해 행하도록 하여도 좋다.
발명자들은, 배기계와 1쌍의 평행평판전극을 배설한 챔버(chamber)내의 전극의 한쪽에 배선층(13, 14)을 배설한 제2절연층(22)을 제2면이 노출하도록 탑재하고, 챔버내를 감압하고 전극에 고주파를 인가하여 전극간에 플라즈마를 생성하였다.
플라즈마에 의해 제2절연층(22)의 표면의 습성이 크게 향상되고, 수적의 접촉각은 120°보다도 커졌다. 이 수법은 특히 제2절연층(23)으로서 PTFE(폴리테트라플루오르에틸렌)계의 절연성 수지필름재료를 이용한 경우에도 효과적이었다.
실시형태6
도 8은 본 발명의 플렉시블기판의 구조의 예를 개략적으로 나타낸 도면이다.
이 플렉시블기판(61)은 예컨대 폴리이미드계 수지필름, 폴리에스테르계 수지필름, PTFE(폴리테트라플루오르에틸렌)계 수지필름 등으로 이루어진 절연층(62)과, 이 절연층의 양면에 배설된 배선층(63, 64)을 갖추고 있다. 그리고, 이 절연층(62)의 적어도 한쪽면은 그 수적에 대한 접촉각도가 약 120°이상으로 되도록 질이 개선된 질이 개선층(62a)을 갖추고 있다(도 7 참조).
여기에서는 배선층(62)과 배선층(64)은 배선패턴의 일부로서 형성된 비아랜드(63a, 64b)와 레이저 비아에 도전성 페이스트를 충전한 비아(65)에 의해 층간접속하고 있지만, 스루홀접속을 이용하여 층간접속하도록 하여도 좋고, 또 포토비아를 이용하여 접속하도록 하여도 좋다.
이와 같은 개선층(62a)은 예컨대 상술한 바와 같은 알칼리처리나 플라즈마 애싱에 의해 형성할 수 있다. 여기에서는 NaOH의 약 10wt%용액에 의해 약 30초 정도 처리함으로써 절연층(62)의 한쪽면(62a)의 습성을 향상시키고 있다.
이와 같은 질이 개선된 층을 갖춘 본 발명의 플렉시블기판은, 예컨대 다른 플렉시블한 절연층이나 BT 수지나, 글래스 에폭시, 에폭시변성 폴리이미드 등을 이용한 리지드한 절연층과 적층할 때에 그 접합강도를 향상시킬 수 있다. 따라서, 플렉시블기판을 다층화하거나 또는 상술한 바와 같이 리지드기판으로 적층하여 복합배선기판을 제조할 때에 충분한 접합강도를 얻을 수 있다. 이 때문에, 열부하나 기계적인 부하 등에 내성이 높고 신뢰성이 높은 배선기판을 형성할 수 있다.
실시형태7
도 15는 본 발명의 복합배선기판의 구조의 예를 개략적으로 나타낸 도면이다.
이 복합배선기판(10)은 배선층(11, 12, 13, 14)의 4층의 배선층을 갖춘 다층배선기판이다. 배선층(11)과 배선층(12) 사이는 리지드한 제1절연층(21)으로 절연되고, 배선층(13)과 배선층(14) 사이는 플렉시블한 제2절연층으로 절연되며, 배선층(11)과 배선층(14) 사이는 제2절연층보다 리지드한 제3절연층(23)으로 절연되어 있다.
배선층(11, 12, 13, 14)은 그 배선패턴의 일부로서 랜드부(11a, 12a, 13a, 14a)를 갖추고 있다.
또, 제1절연층(21)은 BT 수지를 글래스 클로즈에 묻힌 프리프레그로, 제2절연층(22)은 폴리이미드필름으로, 제3절연층은 에폭시변성 폴리이미드를 글래스 클로즈에 묻힌 프리프레그로 각각 구성되어 있다. 즉, 제1절연층(21)과 제3절연층(23)은 리지드재료로 구성되고, 제2절연층(22)은 플렉시블한 재료로 구성되어 있다.
이와 같이 본 발명의 복합배선기판은, 리지드한 제1절연층(21)의 양면에 배설된 배선층(11, 12)과, 플렉시블한 제2절연층(22)의 양면에 배설된 배선층(13, 14)을, 제3절연층(23) 및 제1비아랜드(11a)와 제2비아랜드(14a)를 층간접속하는 도전성 필러(32)에 의해 전기적 및 기계적으로 접속한 것이다. 즉, 제3의 절연층(23) 및 도전성 필러(32)는 리지드부와 플렉시블부를 접속하기 위한 인터페이스수단으로서 기능하고 있다. 즉, 보다 L/S(Line/Space: 배선폭/배선간폭)의 룰이 엄격한 미세배선층에는 플렉시블기판과 마찬가지의 구성을 채용하고, 이 플렉시블기판을 탑재하는 부분에는 리지드기판과 마찬가지의 구성으로 하여 그들의 인터페이스를 제3절연층과 도전성 필러(32)에 의한 층간접속에 의해 구성하고 있다.
그리고 본 발명의 복합배선기판에서는, 리지드한 기판과 플렉시블한 기판 사이의 인터페이스를 제1절연층(21)으로부터 제3절연층(23)측으로 凸형으로 배설된 제2비아랜드(14a)와 이들을 접속하는 도전성 필러(32)에 의해 구성하고 있다. 제1비아랜드(11a), 제2비아랜드(14a)를 凸형으로 배설함으로써 도전성 필러(32)의 높이를 작게 할 수 있다.
따라서, 예컨대 외주선이 대략 단쌍곡면형상을 갖는 필러의 지름을 작게 할 수 있고, 배선밀도를 향상시킬 수 있다.
또, 이와 같은 도전성 필러는, 예컨대 비아랜드 상에 복수회의 스크린인쇄를 행하는 등에 의해 형성할 수 있지만, 지름에 대한 높이의 비가 큰 도전성 필러(32)를 형성하기 위해서는 인쇄회수를 많게 할 필요가 있다. 본 발명의 배선기판에서는 도전성 필러의 높이를 보다 낮게 할 수 있기 때문에, 도전성 필러(32)의 형성에 필요한 인쇄의 회수가 적어져 생산성을 크게 향상시킬 수 있다.
실시형태8
도 16은 본 발명의 복합배선기판의 구조의 예를 개략적으로 나타낸 도면이다.
이 예에서는 복수의 플렉시블한 배선기판을 절연성 수지층과 도전성 필러에 의해 다층화한 복합배선기판에 대하여 설명한다.
이 복합배선기판(100)은, 폴리이미드필름 등의 플렉시블한 절연재표를 절연층(101, 102)으로서 사용한 2매의 플렉시블기판을 예컨대 전술한 제3절연층에 의한 절연성 수지층(103)과 도전성 필러(107)에 의해 전기적, 기계적으로 접속한 것이다.
절연층(101)의 제1면에는 제1비아랜드(106a)를 포함하는 배선층(106)이 형성되고, 제2면에는 제2비아랜드(106b)를 포함하는 배선층(106w)이 배설되어 있다.
절연층(103)의 제1면에는 제1비아랜드(104a)를 포함하는 배선층(104)이 형성되고, 제2면에는 제2비아랜드(104b)를 포함하는 배선층(104w)이 배설되어 있다.
절연층(101)의 제1비아랜드(106a)와 제2비아랜드(106b)의 사이, 또 절연층(102)의 제1비아랜드(104a)와 제2비아랜드(104b)의 사이, 또는 레이저조사나 포토에칭공정에 의해 형성된 구멍에 도전성 페이스트의 인쇄나 도금당(鍍金糖)에 의해 도전성 물질(105)을 충전하여 층간접속을 확립하고 있다.
그리고 이들 2개의 플렉시블기판은 절연성 수지층(103)과 도전성 필러(107)에 의해 전기적, 기계적으로 접속되어 있지만, 본 발명의 복합배선기판에서는 절연층(101)의 제1면에 배설된 제1비아랜드(106a)와 절연층(103)측에 凸형으로 돌출하여 배설되어 있다.
이와 같은 구성을 채용함으로써, 제1비아랜드(106a) 및 제2비아랜드(104b)와 도전성 필러(107)와의 접속면이 어느 쪽도 절연성 수지층측으로 돌출하고 있는 바, 제1비아랜드(106a) 또는 제2비아랜드(104b)의 적어도 어느 한쪽이 절연성 수지층(103)측으로 凸형으로 돌출하고 있지 않은 경우와 비교하여 도전성 필러(107)의 높이를 보다 저감할 수 있다.
따라서, 도전성 필러(107)의 지름을 보다 작게 할 수 있고, 또 같은 지름이면 접속의 신뢰성을 보다 높일 수 있다.
특히 도전성 필러(107)의 지름을 작게 할 수 있기 때문에, 도전성 필러(107)의 배설밀도를 보다 높일 수 있고, L/S의 보다 미세한 고정밀도실장에 적합한 배선기판을 실현할 수 있다. 이와 같이 플렉시블기판 끼리를 절연성 수지층과 도전성 필러에 의해 접속하는 구성에서는, 미세한 L/S에 대응할 수 있다는 플렉시블기판의 특징을 활용한 채 용이하게 다층화를 도모할 수 있다. 또, 절연층(101, 102)으로서 폴리이미드나 테프론 등의 비유전율이 작은 절연성 재료를 사용할 수 있기 때문에, 접속단자의 배설밀도가 높고 고속동작이 필요한 반도체소자를 탑재한 배선기판 등에도 적합하게 대응할 수 있다.
또, 도전성 필러(107)의 높이를 보다 낮게 할 수 있기 때문에, 예컨대 스크린인쇄를 반복하여 도전성 필러(107)를 형성하는 경우 등의 인쇄회수를 저감할 수 있다. 따라서, 도전성 필러(107)를 층간접속에 사용한 배선기판제조의 생산성을 향상시킬 수 있다.
상술한 예에서는 리지드기판과 플렉시블기판을 다층화한 구성, 플렉시블기판과 플렉시블기판을 다층화한 구성을 예로 들어 설명하였지만, 본 발명의 배선기판에서는, 절연성 수지층과 도전성 필러에 의해 접속된 복수의 기판은 어느 것이어도 좋다. 예컨대 리지드한 기판(수지기판 및 세라믹기판 등) 끼리를 조합시키도록 하여도 좋다.
실시형태9
도 17은 본 발명의 반도체장치의 구성의 예를 개략적으로 나타낸 도면으로, 도 16에 예시한 본 발명의 복합배선기판(100)상에 반도체소자(110)를 도전성 범프(111)를 사용한 플립 칩접속으로 탑재한 반도체 패키지의 구성을 나타내고 있다.
절연층(102)의 제1면에 배설된 비아랜드(104a)와 반도체소자(110)의 탑재면에 배설된 접속단자(110a)를 땜납, 금 등으로 이루어진 도전성 범프(111a)로 접속하고 있다.
본 발명의 복합배선기판에서는 도전성 필러(107)의 지름을 작게 할 수 있기 때문에, 도전성 필러(107)의 배설밀도를 보다 높일 수 있고, 예컨대 집적도가 높은 반도체소자와 같은 L/S가 미세한 배선기판을 실현할 수 있다. 또, 절연층(101, 102)으로서 폴리이미드나 테프론 등의 비유전율이 작은 절연성 재료를 사용할 수 있기 때문에, 접속단자의 배설밀도가 높고, 고속동작이 필요한 반도체소자를 탑재한 배선기판 등에도 알맞게 대응할 수 있다.
실시형태10
도 18은 본 발명의 복합배선기판의 제조방법의 예를 설명하기 위한 도면이다.
여기에서는 PTH에 의해 층간 접속을 형성한 2매의 리지드한 배선기판을 절연성 수지층과 도전성 필러에 의해 다층화하는 예에 대해 설명한다.
먼저, 양면동장판 등의 배선기판(201, 202)에 종래와 마찬가지로 구멍뚫기, 도금법에 의해 PTH(201h, 202h)를 형성하고, 도체층을 패터닝하여 회로형성을 행한다(도 18a).
이 때, 스루홀(201h, 202h)의 내부에는 도전성 물질을 충전하도록 하여도 좋고, 절연성 수지를 충전하도록 하여도 좋다. 또 공극(空隙)인 채로 방치하여 두어도 좋다. 단, 도전성 필러(107)를 PTH(201h 또는 202h)상에 배설하는 경우에는 PTH를 메우는 것이 바람직하다.
여기에서는 배선기판(201, 202) 모두 양면동장판을 사용한 예를 설명하지만, 물론 이들 배선기판은 각각 다층(3층 이상)이어도 좋고, 플렉시블배선판이어도 좋다. 또, 배선기판(201, 202)의 회로패턴은 양면 패터닝 완료의 상태이어도 좋고, 장래 내층으로 되는 부분만이어도 물론 좋다.
이 후, 상술한 바와 같이 준비한 배선기판(201, 202)의 배선패턴의 표면처리를 행한다. 여기에서의 처리는 흑화환원처리, 멕사제 CZ 처리, 알칼리처리, 산 세(酸洗)처리 등을 생각할 수 있고, 이들을 조합시켜 실시하여도 물론 좋다.
다음에, 배선기판(201)의 소정의 배선패턴의 일부인 비아랜드(203)상에 대략 원추형상의 도전성 필러(107)를 스크린인쇄 등에 의해 형성한다.
그리고, 도전성 필러(107)를 배설한 면의 전면에 프리프레그(103)를 융착시키고, 도전성 필러를 프리프레그(103)에 관통시킨다.
여기에서 사용하는 프리프레그의 재질은 예컨대 FR-4, 고TgFR-4, BT 수지, PPE 또는 각종 접착성 본딩시트, 열과소성(熱過疎性; 플라스틱)필름 등을 생각할 수 있다. 특히 플렉시블기판과 통상의 수지기판의 쌍방에 대하여 충분한 접합강도를 얻기 위해서는, 에폭시변성 폴리이미드를 사용하는 것이 알맞다.
더욱이, 프리프레그(103)로부터 노출된 대략 원추형상을 갖는 도전성 필러(107)의 머리부를 도전성 필러(107)의 축방향으로 프레스하여 소성변형시킨다(도 18b).
그 후, 또 한쪽의 배선기판(202)을 위치맞춤을 하여 셋업(set up)하고, 가압·가열에 의해 적층하여 일체화한다. 이 때의 양배선기판의 양면에 회로형성되어 있는 경우는, 장래 외층으로 되는 회로를 보호할 목적으로 적층용의 프레스판과의 사이에 소위 쿠션재를 끼우는 것이 바람직하다.
이 가열, 가압에 의해, 도전성 필러(107)는 더 소성변형하여 비아랜드(204)와 전기적으로 접속한다. 또 반경화상태의 프리프레그(103)는 경화하여 리지드한 C 스테이지로 이루어진다.
또한, 외층으로 되는 회로가 형성되어 있지 않은 경우는, 그 후에 종래방법에 의해 회로를 패터닝하도록 하면 좋다.
더욱이, 필요에 따라 땜납 레지스트가공, 콤포넌트 마킹가공, 도체표면마군(금도금, 땜납코팅)를 실시함으로써 본 발명의 복합배선기판이 완성된다.
또한, 상술한 예에서는 2매의 배선기판을 조합시킨 예에 대해 설명하였지만, 절연성 수지층(103)과 도전성 필러(107)에 의해 더 다층화를 도모하도록 하여도 좋다.
상술한 바와 같은 다층화를 완료한 후의 단면구조로서는, 2매의 배선기판(201, 202) 사이의 절연층간의 두께[절연층(103)의 두께의 최대부분]가 약 50~80㎛, 비아랜드(203, 204)를 포함하는 도체층의 두께를 약 10㎛로 한 경우, 비아랜드(203)와 비아랜드(204)의 간극은 약 30~60㎛로 된다.
이 때의 도전성 필러(107)의 마군 높이도 약 30~60㎛로 되는 바, 종래에 비하여 낮아진다. 이 경우, 도전성 필러(107)의 지름을 약 100㎛~약 300㎛ 정도로 설정할 수 있고, 고밀도실장에 대응할 수 있다.
실시형태11
도 19, 도 20은 본 발명의 복합배선기판의 구성의 예를 개략적으로 나타낸 도면이다.
이 복합배선기판(300)은 플렉시블한 배선기판(301)의 일부의 영역(제1영역)에 리지드층(302)이 일체적으로 배설된 것이다.
플렉시블한 배선기판(301)과 리지드층(302)은 경화한 프리프레그 등의 절연성 수지층(302i)과 도전성 필러(107)를 매개로 전기적, 기계적으로 접속하고 있다.
즉, 플렉시블한 절연층(301i)의 제1면에 배설된 비아랜드(311a)와 리지드층(302)의 비아랜드(312a)는 도전성 필러(107)에 의해 층간접속되어 있다.
한편, 플렉시블한 배선기판(301)의 양면의 배선층(311w, 313w)의 상호의 층간접속은 상술한 것과 마찬가지로 레이저조사나 포토에칭공정에 의해 형성한 구멍(301h)에 도전성 물질을 충전하거나 도금하여 확립하고 있다.
또한, 이 예에서는 리지드한 절연성 수지층(302i)을 배설한 영역은 2군데로 하고 있지만, 1군데라도 좋고, 더욱이 3군데 이상에 배설하도록 하여도 좋다.
이와 같은 구성을 채용함으로써, 배선기판의 일부의 영역에만 가동성을 주거나, 일부의 영역에만 경도를 줄 수 있다. 그리고, 본 발명의 배선기판에서는 절연성 수지층(302i)을 매개로 한 층간접속을 도전성 필러(107)에 의해 행하고 있기 때문에, 높은 배선밀도에도 대응할 수 있다. 이 때에도 전술한 바와 같이, 도전성 필러(107)의 높이가 절연성 수지층의 두께보다도 작아지도록 비아랜드를 凸형으로 배설하도록 하면 좋다.
이와 같은 구성을 갖춘 본 발명의 복합배선기판은, 예컨대 휴대전화나 휴대형 VTR, 노트형 퍼스널 컴퓨터와 같은 각종 휴대형 정보기기를 비롯한 높은 실장밀도가 요구되는 전자기기의 배선기판으로서 특히 알맞게 사용할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 이종 또는 동종의 복수의 배선기판을 조합시켜 다층화한 복합배선기판에 있어서, 배선밀도를 높이고, 접속신뢰성을 향상시키며, 또한 생산성도 향상시킬 수 있다.
또, 본 발명의 복합배선기판에 의하면, 절연성 수지층과 도전성 필러에 의해 복수의 플렉시블한 배선기판을 높은 생산성으로 다층화할 수 있다.
또, 본 발명의 복합배선기판에 의하면, 리지드층과 보다 미세한 배선패턴을 형성할 수 있는 플렉시블층을 도전성 필러를 사용하여 층간접속함으로써 기계적 접속 및 전기적 접속의 신뢰성을 향상시킴과 더불어 그 생산성을 향상시킬 수 있다.
또, 리지드층과 플렉시블층의 전기적인 접속에 도전성 필러를 채용함으로써, 층간접속의 배설밀도를 향상시킬 수 있다. 이에 따라, 예컨대 집적도가 높은 반도체소자를 탑재하기 위한 미세한 배선패턴을 갖춘 플렉시블층과 리지드층을 높은 신뢰성으로 접속할 수 있다.
또, 리지드한 절연층과 플렉시블한 절연층의 접합강도를 향상시킬 수 있고, 복합배선기판의 열적 부하나 기계적 부하에 대한 신뢰성을 크게 향상시킬 수 있다.
또, 본 발명의 반도체장치에 의하면, 집적도가 높고 접속단자의 배설밀도가 높은 반도체소자를 탑재할 수 있고, 소형이고 또 박형의 반도체장치를 얻을 수 있다. 더욱이 또, 본 발명에 의하면, 집적도가 높은 반도체소자를 탑재함과 더불어 마더보드의 접속신뢰성이 높은 반도체장치를 제공할 수 있다.
또, 본 발명에 의하면, 다층화에 적합한 플렉시블 배선기판을 제공할 수 있고, 특히 리지드 배선기판이나, 다른 플렉시블기판과의 접합강도가 높은 플렉시블 배선기판을 제공할 수 있다.
또, 본 발명에 의하면, 특히 리지드 배선기판과 플렉시블 배선기판을 높은 신뢰성으로 전기적, 기계적으로 접속할 수 있다. 또, 플렉시블기판과 리지드기판의 접합강도를 향상할 수 있다.

Claims (65)

  1. 제1면과 제2면을 갖춘 제1기판과,
    제1면과 제2면을 갖춘 제2기판과,
    상기 제1기판의 상기 제1면과 상기 제2기판의 상기 제2면과의 사이에 끼워진 절연성 수지층과,
    상기 제1기판의 상기 제1면에 상기 절연성 수지층측으로 돌출하여 배설된 제1비아랜드를 갖춘 제1배선층과,
    상기 제2기판의 상기 제2면에 상기 절연성 수지층측으로 돌출하여 배설된 제2비아랜드를 갖춘 제2배선층과,
    상기 절연성 수지층을 관통하여 상기 제1비아랜드와 상기 제2비아랜드를 접속하도록 배설된 도전성 필러를 구비한 것을 특징으로 하는 복합배선기판.
  2. 제1항에 있어서, 상기 제1기판은 리지드한 기판이고, 상기 제2기판은 플렉시블기판인 것을 특징으로 하는 복합배선기판.
  3. 제1항에 있어서, 상기 제1기판 및 상기 제2기판은 플렉시블기판인 것을 특징으로 하는 복합배선기판.
  4. 제1항에 있어서, 상기 제1기판 및 상기 제2기판은 리지드기판인 것을 특징으로 하는 복합배선기판.
  5. 제1면과 제2면을 갖추고, 제1영역과 제2영역을 갖춘 플렉시블한 제1기판과,
    상기 제1기판의 상기 제1면의 상기 제1영역에 배설된 리지드한 절연성 수지층과,
    상기 제1기판의 상기 제1면에 상기 절연성 수지층측으로 돌출하여 배설된 제1비아랜드를 갖춘 제1배선층과,
    상기 절연성 수지층을 매개로 상기 제1기판의 상기 제1영역과 대응하는 영역에 배설되고, 상기 제1비아랜드와 대향배치된 제2비아랜드를 갖춘 제2배선층과,
    상기 절연성 수지층을 관통하여 상기 제1비아랜드와 상기 제2비아랜드를 접속하도록 배설된 도전성 필러를 구비한 것을 특징으로 하는 복합배선기판.
  6. 제1면과 제2면을 갖추고, 상기 제1면에 배설되고 제1비아랜드를 갖춘 제1배선층과, 상기 제2면에 배설된 제2배선층을 구비한 리지드한 제1기판과,
    제1면과 제2면을 갖추고, 상기 제1면에 배설된 제3배선층과 상기 제2면에 배설되고 제2비아랜드를 갖춘 제4배선층을 구비한 플렉시블한 제2기판과,
    상기 제1기판의 제1면과 상기 제2기판의 제2면과의 사이에 끼워진 절연성 수지층과,
    상기 제1기판의 제1비아랜드와 상기 제2기판의 제2비아랜드가 접속하도록 상기 절연성 수지층을 관통하여 배설된 도전성 필러를 구비한 것을 특징으로 하는 복합배선기판.
  7. 제6항에 있어서, 상기 제1배선층은 상기 제1기판의 상기 제1면으로부터 상기 절연성 수지층측으로 돌출하여 배설되고, 상기 제2배선층은 상기 제2기판의 상기 제2면으로부터 상기 절연성 수지층측으로 돌출하여 배설되어 있는 것을 특징으로 하는 복합배선기판.
  8. 제1항에 있어서, 상기 절연성 수지층은 리지드한 절연층인 것을 특징으로 하는 복합배선기판.
  9. 제5항에 있어서, 상기 절연성 수지층은 리지드한 절연층인 것을 특징으로 하는 복합배선기판.
  10. 제6항에 있어서, 상기 절연성 수지층은 리지드한 절연층인 것을 특징으로 하는 복합배선기판.
  11. 제1항에 있어서, 상기 제1기판은 복수의 배선층과, 복수의 절연층을 갖춘 다층 리지드기판인 것을 특징으로 하는 복합배선기판.
  12. 제5항에 있어서, 상기 제1기판은 복수의 배선층과 복수의 절연층을 갖춘 다층 리지드기판인 것을 특징으로 하는 복합배선기판.
  13. 제6항에 있어서, 상기 제1기판은 복수의 배선층과 복수의 절연층을 갖춘 다층 리지드기판인 것을 특징으로 하는 복합배선기판.
  14. 제1항에 있어서, 상기 제2기판은 복수의 배선층과 복수의 절연층이 적층된 다층 플렉시블기판인 것을 특징으로 하는 복합배선기판.
  15. 제5항에 있어서, 상기 제2기판은 복수의 배선층과 복수의 절연층이 적층된 다층 플렉시블기판인 것을 특징으로 하는 복합배선기판.
  16. 제6항에 있어서, 상기 제2기판은 배선층과 복수의 절연층이 적층된 다층 플렉시블기판인 것을 특징으로 하는 복합배선기판.
  17. 제1항에 있어서, 상기 제1기판의 복수의 배선층은, 이들 배선층 사이를 절연하는 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속되어 있는 것을 특징으로 하는 복합배선기판.
  18. 제5항에 있어서, 상기 제1기판의 복수의 배선층은, 이들 배선층 사이를 절연하는 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속되어 있는 것을 특징으로 하는 복합배선기판.
  19. 제6항에 있어서, 상기 제1기판의 복수의 배선층은, 이들 배선층 사이를 절연하는 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속되어 있는 것을 특징으로 하는 복합배선기판.
  20. 제1면과 제2면을 갖추고, 상기 제1면에 제1비아랜드를 갖춘 제1배선층이 배설된 제1절연층과,
    제1면과 제2면을 갖추고, 상기 제2면에 제2비아랜드를 갖춘 제2배선층이 배설되고 상기 제1절연층보다도 가요성이 큰 제2절연층과,
    상기 제1절연층의 제1면과 상기 제2절연층의 제2면과의 사이에 끼워진 상기 제2절연층보다도 가요성이 작은 제3절연층과,
    상기 제3절연층을 관통하도록 배설되고, 상기 제1의 비아랜드와 상기 제2의 비아랜드를 접속하는 도전성 필러를 구비한 것을 특징으로 하는 복합배선기판.
  21. 제20항에 있어서, 상기 제2절연층과 상기 제3절연층의 접합강도는 상기 제1절연층과 상기 제3절연층의 접합강도보다도 큰 것을 특징으로 하는 복합배선기판.
  22. 제20항에 있어서, 상기 제2절연층의 상기 제2면의 표면거칠기는 상기 제2절연층의 제1면의 표면거칠기보다도 큰 것을 특징으로 하는 복합배선기판.
  23. 제20항에 있어서, 상기 제1절연층의 선팽창률과 상기 제3절연층의 선팽창률의 차이는 상기 제2절연층의 선팽창률과 상기 제3절연층의 선팽창률의 차이보다도 큰 것을 특징으로 하는 복합배선기판.
  24. 제20항에 있어서, 상기 제2절연층은 상기 제3절연층보다도 가요성이 큰 것을 특징으로 하는 복합배선기판.
  25. 제20항에 있어서, 상기 제2절연층의 비유전율은 상기 제1절연층의 비유전율 및 상기 제3절연층의 비유전율보다도 작은 것을 특징으로 하는 복합배선기판.
  26. 제20항에 있어서, 상기 제1절연층은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 이루어진 것을 특징으로 하는 복합배선기판.
  27. 제20항에 있어서, 상기 제2절연층은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌계 수지로 이루어진 군의 적어도 1종으로 이루어진 것을 특징으로 하는 복합배선기판.
  28. 제20항에 있어서, 상기 제3절연층은 에폭시변성 폴리이미드로 이루어진 것을 특징으로 하는 복합배선기판.
  29. 제1면과 제2면을 갖추고, 상기 제1면에 배설된 제1비아랜드를 갖춘 제1배선층을 갖춘 리지드한 제1기판과,
    제1면과 제2면을 갖추고, 상기 제2면에 배설된 제2비아랜드를 갖춘 제2배선층을 갖춘 플렉시블한 제2기판과,
    상기 제2기판의 상기 제1면에 탑재된 반도체소자와,
    상기 제1기판의 상기 제1면과 상기 제2기판의 상기 제2면과의 사이에 끼워진 절연성 수지층과,
    상기 제1기판의 상기 제1비아랜드와 상기 제2기판의 상기 제2비아랜드를 접속하도록 상기 절연성 수지층을 관통하여 배설된 도전성 필러를 구비한 것을 특징으로 하는 반도체장치.
  30. 제29항에 있어서, 상기 제2기판의 상기 제2면에 노출된 절연층은 습성이 향상하도록 질이 개선된 표면을 갖춘 것을 특징으로 하는 반도체장치.
  31. 제29항에 있어서, 상기 반도체소자는 상기 제2기판에 플립 칩접속에 의해 탑재되어 있는 것을 특징으로 하는 반도체장치.
  32. 제29항에 있어서, 상기 제1기판은 복수의 배선층과 복수의 절연층을 갖춘 다층 리지드기판인 것을 특징으로 하는 반도체장치.
  33. 제32항에 있어서, 상기 제1기판의 복수의 배선층은, 상기 절연층을 관통하도록 배설된 도전성 필러에 의해 층간접속되어 있는 것을 특징으로 하는 반도체장치.
  34. 제29항에 있어서, 상기 플렉시블기판은 복수의 배선층과 복수의 절연층이 적층된 다층 플렉시블기판인 것을 특징으로 하는 반도체장치.
  35. 제29항에 있어서, 상시 제1기판의 상기 제2면에는 상기 제1기판의 상기 제1면에 배설된 상기 제1비아랜드와 접속된 외부접속단자가 그리드 어레이모양으로 배설되고, 이 외부접속단자상에는 땜납볼이 배설되어 있는 것을 특징으로 하는 반도체장치.
  36. 제1면과 제2면을 갖춘 필름모양의 절연성 수지층과, 상기 제1면에 배설된 제1배선층과, 상기 제2면에 배설된 제2배선층을 구비하고,
    상기 제1면에 노출한 상기 절연성 수지층의 표면의 자유에너지는, 상기 제2면에 노출한 상기 절연성 수지층의 표면의 자유에너지보다도 작은 것을 특징으로 하는 플렉시블기판.
  37. 제36항에 있어서, 상기 제2면의 수적에 대하여 접촉각도가 약 60°보다도 큰 것을 특징으로 하는 플렉시블기판.
  38. 제1면에 제1비아랜드가 凸형으로 배설된 제1기판의 상기 제1비아랜드상에 도전성 필러를 배설하는 공정과,
    상기 제1기판과, 제2면에 凸형으로 배설된 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과,
    상기 도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 상기 제1기판과 상기 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  39. 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과,
    상기 제1기판과, 제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과,
    상기 도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 상기 제1기판과 상기 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  40. 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과,
    상기 제1기판의 제1면에 상기 제1도전성 필러가 관통하여 머리부가 노출하도록 반경화상태의 절연성 수지층을 적층하는 공정과,
    상기 절연성 수지층으로부터 노출된 상기 도전성 필러의 머리부를 이 도전성 필러의 중심축방향으로 가압하여 소성변형시키는 공정과,
    상기 제1기판과, 제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판을, 상기 제1도전성 필러의 머리부와 상기 제2비아랜드가 대향하도록 배치하는 공정과,
    상기 제1도전성 필러의 머리부가 소성변형하여 상기 제2비아랜드와 접합하도록 상기 제1기판과 상기 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  41. 제1면에 제1비아랜드를 갖춘 리지드한 제1기판의 상기 제1비아랜드상에 대략 원추형상을 갖는 제1도전성 필러를 형성하는 공정과,
    제2면에 제2비아랜드를 갖춘 플렉시블한 제2기판의 상기 제2비아랜드상에 대략 원추형상을 갖는 제2도전성 필러를 형성하는 공정과,
    상기 제1기판의 제1면과 상기 제2기판의 제2면을, 상기 제1비아랜드와 상기 제2비아랜드가 반경화상태의 절연성 수지층을 매개로 대향하도록 배치하는 공정과,
    상기 제1도전성 필러와 상기 제2도전성 필러가 소성변형하여 접합하도록 상기 제1기판과 상기 제2기판을 프레스하는 공정을 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  42. 제38항에 있어서, 상기 제2기판을 상기 제1기판과 대향배치하기 전에, 상기 제2기판의 상기 제2면을 상기 제1기판의 상기 제1면과의 접합강도가 향상되도록 개선하는 공정을 더 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  43. 제39항에 있어서, 상기 제2기판을 상기 제1기판과 대향배치하기 전에, 상기 제2기판의 상기 제2면을 상기 제1기판의 상기 제1면과의 접합강도가 향상되도록 개선하는 공정을 더 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  44. 제40항에 있어서, 상기 제2기판을 상기 제1기판과 대향배치하기 전에, 상기 제2기판의 상기 제2면을 상기 제1기판의 상기 제1면과의 접합강도가 향상되도록 개선하는 공정을 더 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  45. 제41항에 있어서, 상기 제2기판을 상기 제1기판과 대향배치하기 전에, 상기 제2기판의 상기 제2면을 상기 제1기판의 상기 제1면과의 접합강도가 향상되도록 개선하는 공정을 더 갖춘 것을 특징으로 하는 복합배선기판의 제조방법.
  46. 제42항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 알칼리세정함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  47. 제43항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 알칼리세정함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  48. 제44항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 알칼리세정함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  49. 제45항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 알칼리세정함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  50. 제42항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 플라즈마 애싱함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  51. 제43항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 플라즈마 애싱함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  52. 제44항에 있어서, 상기 개선하는 공정은, 상기 제2기판의 상기 제2면을 플라즈마 애싱함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  53. 제45항에 있어서, 상기 개선하는 공정은 상기 제2기판의 상기 제2면을 플라즈마 애싱함으로써 개선하는 것을 특징으로 하는 복합배선기판의 제조방법.
  54. 제38항에 있어서, 상기 제1기판은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  55. 제39항에 있어서, 상기 제1기판은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  56. 제40항에 있어서, 상기 제1기판은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  57. 제41항에 있어서, 상기 제1기판은 폴리이미드계 수지, 비스말레이미드형 폴리이미드수지, 폴리페닐렌에테르계 수지 및 글래스에폭시계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  58. 제38항에 있어서, 상기 제2기판은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  59. 제39항에 있어서, 상기 제2기판은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  60. 제40항에 있어서, 상기 제2기판은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  61. 제41항에 있어서, 상기 제2기판은 폴리이미드계 수지, 폴리에스테르계 수지, 폴리테트라플루오르에틸렌계 수지로 이루어진 군의 적어도 1종으로 이루어진 절연층을 구비한 것을 특징으로 하는 복합배선기판의 제조방법.
  62. 제38항에 있어서, 상기 절연성 수지층은 에폭시변성 폴리이미드로 이루어진 것을 특징으로 하는 복합배선기판의 제조방법.
  63. 제39항에 있어서, 상기 절연성 수지층은 에폭시변성 폴리이미드로 이루어진 것을 특징으로 하는 복합배선기판의 제조방법.
  64. 제40항에 있어서, 상기 절연성 수지층은 에폭시변성 폴리이미드로 이루어진 것을 특징으로 하는 복합배선기판의 제조방법.
  65. 제41항에 있어서, 상기 절연성 수지층은 에폭시변성 폴리이미드로 이루어진 것을 특징으로 하는 복합배선기판의 제조방법.
KR1019980021194A 1997-06-03 1998-06-03 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법 KR19990006770A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14545297 1997-06-03
JP97-145452 1997-06-03
JP34562697A JP3961092B2 (ja) 1997-06-03 1997-12-15 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP97-345626 1997-12-15

Publications (1)

Publication Number Publication Date
KR19990006770A true KR19990006770A (ko) 1999-01-25

Family

ID=26476558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021194A KR19990006770A (ko) 1997-06-03 1998-06-03 복합배선기판, 플렉시블기판, 반도체장치 및 복합배선기판의 제조방법

Country Status (6)

Country Link
US (2) US6329610B1 (ko)
JP (1) JP3961092B2 (ko)
KR (1) KR19990006770A (ko)
MY (1) MY120988A (ko)
SG (1) SG77181A1 (ko)
TW (1) TW374974B (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475712B1 (ko) * 2000-06-14 2005-03-10 마쯔시다덴기산교 가부시키가이샤 프린트 배선기판과 그 제조방법
KR100516815B1 (ko) * 2000-02-08 2005-09-26 미쓰비시덴키 가부시키가이샤 반도체장치
KR100529405B1 (ko) * 2000-12-26 2005-11-17 가부시키가이샤 덴소 인쇄배선기판 및 그의 제조방법
KR100647096B1 (ko) * 1999-10-12 2006-11-17 후지쯔 가부시끼가이샤 반도체 장치 및 기판의 제조 방법
KR100744994B1 (ko) * 2006-01-25 2007-08-02 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
KR101015780B1 (ko) * 2008-12-19 2011-02-18 주식회사 심텍 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101107974B1 (ko) * 2003-04-07 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
US8592688B2 (en) 2002-08-09 2013-11-26 Ibiden Co., Ltd. Multilayer printed wiring board

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2001015920A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
US20020003049A1 (en) * 1999-12-29 2002-01-10 Sanjay Dabral Inline and "Y" input-output bus topology
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2001284813A (ja) 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
US6596948B1 (en) * 2000-04-28 2003-07-22 Hewlett-Packard Development Company, L.P. Processor and power supply circuit
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP4895320B2 (ja) * 2000-07-10 2012-03-14 日立化成工業株式会社 光導波路デバイスの製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
EP1213952A3 (en) * 2000-12-05 2004-06-30 Matsushita Electric Industrial Co., Ltd. Circuit substrate and manufacturing method thereof
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6867123B2 (en) * 2001-02-08 2005-03-15 Renesas Technology Corp. Semiconductor integrated circuit device and its manufacturing method
JP2001298274A (ja) * 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体
EP1791410B1 (en) * 2001-03-14 2009-05-13 Ibiden Co., Ltd. Multilayer printed circuit board
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2002299512A (ja) * 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
US6753612B2 (en) * 2001-04-05 2004-06-22 International Business Machines Corporation Economical high density chip carrier
CN1383197A (zh) * 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
JP2003124312A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp 半導体装置およびその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6734776B2 (en) * 2002-03-13 2004-05-11 Ford Global Technologies, Llc Flex circuit relay
US6812576B1 (en) * 2002-05-14 2004-11-02 Applied Micro Circuits Corporation Fanned out interconnect via structure for electronic package substrates
CN100370887C (zh) * 2002-05-23 2008-02-20 国际商业机器公司 多层电子设备载体中的改进层叠通路结构
JP4291615B2 (ja) * 2002-05-28 2009-07-08 株式会社巴川製紙所 光学素子ウエハ及びその製造方法、光学素子の製造方法
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP4022180B2 (ja) * 2002-07-11 2007-12-12 大日本印刷株式会社 多層配線基板の製造方法
WO2004016054A1 (ja) * 2002-08-07 2004-02-19 Denso Corporation 配線基板および配線基板の接続構造
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
US6603201B1 (en) * 2002-10-23 2003-08-05 Lsi Logic Corporation Electronic substrate
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
TW200507218A (en) * 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
KR100834591B1 (ko) 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
JP4389471B2 (ja) * 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
WO2004110114A1 (en) * 2003-06-02 2004-12-16 Showa Denko K.K. Flexible wiring board and flex-rigid wiring board
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
US7202155B2 (en) * 2003-08-15 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring and method for manufacturing semiconductor device
US7223924B2 (en) * 2003-09-23 2007-05-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Via placement for layer transitions in flexible circuits with high density ball grid arrays
US7402758B2 (en) * 2003-10-09 2008-07-22 Qualcomm Incorporated Telescoping blind via in three-layer core
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
JP4042785B2 (ja) 2004-02-13 2008-02-06 株式会社村田製作所 電子部品及びその製造方法
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2005322878A (ja) 2004-04-09 2005-11-17 Dainippon Printing Co Ltd 印刷配線基板の組付パネル、印刷配線基板の実装用単位シート、リジッド−フレキシブル基板及びこれらの製造方法
US20050265650A1 (en) * 2004-05-27 2005-12-01 Sunil Priyadarshi Small profile, pluggable optical transceiver subassembly
JP4536430B2 (ja) 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
CN1806474A (zh) * 2004-06-11 2006-07-19 揖斐电株式会社 刚挠性电路板及其制造方法
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
US7289336B2 (en) * 2004-10-28 2007-10-30 General Electric Company Electronic packaging and method of making the same
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
DE102005046280B4 (de) 2005-09-27 2007-11-08 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
JP4829585B2 (ja) * 2005-10-12 2011-12-07 日本電気株式会社 配線基板及び半導体装置
JP4923510B2 (ja) * 2005-10-19 2012-04-25 大日本印刷株式会社 リジッド−フレキシブル基板及びその製造方法
JP4892924B2 (ja) * 2005-10-21 2012-03-07 パナソニック株式会社 多層プリント配線基板及びその製造方法
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
JP4183199B2 (ja) 2005-12-28 2008-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ及びその製造方法
JP4934325B2 (ja) * 2006-02-17 2012-05-16 株式会社フジクラ プリント配線板の接続構造及びプリント配線板の接続方法
JP4868547B2 (ja) * 2006-06-08 2012-02-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 熱伝導モジュールとその製造方法、並びに、高熱伝導で柔軟なシートの製造方法
WO2008004289A1 (fr) * 2006-07-05 2008-01-10 Fujitsu Limited Plaque de circuit imprimé, unité de plaque de circuit imprimé et appareil électronique
JP4935217B2 (ja) * 2006-07-18 2012-05-23 富士通株式会社 多層配線基板
JP2008041995A (ja) * 2006-08-08 2008-02-21 Yazaki Corp プリント配線基板及びプリント配線基板の製造方法
US20080036097A1 (en) * 2006-08-10 2008-02-14 Teppei Ito Semiconductor package, method of production thereof and encapsulation resin
JP5078500B2 (ja) * 2006-08-30 2012-11-21 三洋電機株式会社 素子搭載用基板、半導体モジュールおよび携帯機器
JP2008071812A (ja) * 2006-09-12 2008-03-27 Fujikura Ltd 基板間接続構造
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP4926676B2 (ja) * 2006-12-04 2012-05-09 日本メクトロン株式会社 多層プリント配線板の製造方法
JP4277233B2 (ja) * 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
KR100837281B1 (ko) * 2007-05-23 2008-06-11 삼성전자주식회사 반도체 소자 패키지 및 그 제조 방법
DE102008007216A1 (de) * 2007-05-29 2008-12-11 Samsung Electro - Mechanics Co., Ltd., Suwon Gedruckte Leiterplatte und Herstellungsverfahren derselben
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
WO2009028110A1 (ja) * 2007-08-24 2009-03-05 Sumitomo Bakelite Co., Ltd. 多層配線基板および半導体装置
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
KR100866577B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
JP5289880B2 (ja) * 2007-10-12 2013-09-11 新光電気工業株式会社 配線基板
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP2009252942A (ja) * 2008-04-04 2009-10-29 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
KR100962369B1 (ko) * 2008-06-26 2010-06-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20100047540A1 (en) * 2008-08-21 2010-02-25 National University Corporation Chiba University Actuator using a multilayer composite material
KR101013555B1 (ko) * 2008-10-09 2011-02-14 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP4473935B1 (ja) * 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
US9136286B2 (en) * 2009-08-07 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Display panel and electronic book
CN102045939B (zh) * 2009-10-19 2014-04-30 巨擘科技股份有限公司 柔性多层基板的金属层结构及其制造方法
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
WO2011122723A1 (ko) * 2010-04-02 2011-10-06 주식회사 잉크테크 양면 인쇄회로기판의 제조방법
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8759691B2 (en) * 2010-07-09 2014-06-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
TW201247051A (en) * 2010-12-08 2012-11-16 Samsung Electro Mech Via structure, method for forming the via structure, and circuit board with the via structure and method for manufacturing the circuit board
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US10204879B2 (en) 2011-01-21 2019-02-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming wafer-level interconnect structures with advanced dielectric characteristics
US8492203B2 (en) * 2011-01-21 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers
JP5579108B2 (ja) 2011-03-16 2014-08-27 株式会社東芝 半導体装置
JP5825897B2 (ja) * 2011-07-20 2015-12-02 新日鉄住金マテリアルズ株式会社 絶縁膜被覆金属箔
JP2013046054A (ja) * 2011-08-23 2013-03-04 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板及び半導体パッケージ基板の製造方法
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
US9093164B2 (en) * 2011-11-17 2015-07-28 International Business Machines Corporation Redundant via structure for metal fuse applications
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
KR101382811B1 (ko) 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103517558B (zh) * 2012-06-20 2017-03-22 碁鼎科技秦皇岛有限公司 封装基板制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN103687339B (zh) * 2012-09-26 2017-03-01 碁鼎科技秦皇岛有限公司 电路板及其制作方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US9275925B2 (en) * 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US20150101846A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5733378B2 (ja) * 2013-12-03 2015-06-10 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
WO2015166588A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー 部品内蔵リジッドフレックス基板
TWI667865B (zh) * 2014-05-07 2019-08-01 易鼎股份有限公司 Flexible circuit board line lap structure
DE102014210895A1 (de) * 2014-06-06 2015-12-17 Continental Automotive Gmbh Mehrlagige Leiterplatte und Verfahren zu dessen Herstellung
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
KR101678162B1 (ko) * 2015-07-01 2016-11-21 서울대학교산학협력단 유연성 소자용 접속 구조물 및 이의 제조 방법
JP6674016B2 (ja) * 2016-03-24 2020-04-01 京セラ株式会社 印刷配線板およびその製造方法
DE102016219732A1 (de) 2016-10-11 2018-04-12 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
EP3322267A1 (en) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with adhesion promoting shape of wiring structure
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN107068845B (zh) * 2017-05-19 2024-03-19 深圳大道半导体有限公司 组合式半导体结构及灯具
US20190172775A1 (en) * 2017-12-04 2019-06-06 Canon Components, Inc. Flexible substrate and electronic device
EP3729568B1 (en) 2017-12-14 2024-04-03 Veris Industries, LLC Electrical fault detection for a modular busway
WO2019130496A1 (ja) * 2017-12-27 2019-07-04 日立化成株式会社 積層体及びその製造方法
KR102577769B1 (ko) * 2018-12-13 2023-09-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11360130B2 (en) 2019-06-20 2022-06-14 Schneider Electric USA, Inc. Distributed electrical energy meter
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
TWI807464B (zh) * 2020-11-06 2023-07-01 日商互應化學工業股份有限公司 印刷線路板及印刷線路板的製造方法
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8312892D0 (en) * 1983-05-11 1983-06-15 Raychem Ltd Electrical insulator
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5483100A (en) 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5466892A (en) * 1993-02-03 1995-11-14 Zycon Corporation Circuit boards including capacitive coupling for signal transmission and methods of use and manufacture
US5600103A (en) 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
JPH0964542A (ja) 1995-08-23 1997-03-07 Sony Corp 多層プリント配線板
KR100280298B1 (ko) * 1995-11-17 2001-02-01 니시무로 타이죠 다층배선기판, 다층배선기판의 프리패브 소재, 다층배선기판의 제조방법, 전자부품, 전자부품 패키지 및 도전성 필러의 형성방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647096B1 (ko) * 1999-10-12 2006-11-17 후지쯔 가부시끼가이샤 반도체 장치 및 기판의 제조 방법
KR100516815B1 (ko) * 2000-02-08 2005-09-26 미쓰비시덴키 가부시키가이샤 반도체장치
KR100475712B1 (ko) * 2000-06-14 2005-03-10 마쯔시다덴기산교 가부시키가이샤 프린트 배선기판과 그 제조방법
US7155820B2 (en) 2000-06-14 2007-01-02 Matsushita Electric Industrial Co., Ltd. Method for manufacturing printed circuit board
KR100529405B1 (ko) * 2000-12-26 2005-11-17 가부시키가이샤 덴소 인쇄배선기판 및 그의 제조방법
US9226397B2 (en) 2002-08-09 2015-12-29 Ibiden Co., Ltd. Multilayer printed wiring board having multilayer core substrate
US8592688B2 (en) 2002-08-09 2013-11-26 Ibiden Co., Ltd. Multilayer printed wiring board
KR101107974B1 (ko) * 2003-04-07 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
US8129625B2 (en) 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
KR100865060B1 (ko) * 2003-04-18 2008-10-23 이비덴 가부시키가이샤 플렉스 리지드 배선판
KR100744994B1 (ko) * 2006-01-25 2007-08-02 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법
KR101015780B1 (ko) * 2008-12-19 2011-02-18 주식회사 심텍 미세 패턴을 포함하는 인쇄회로기판 및 그 제조 방법
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
MY120988A (en) 2005-12-30
JP3961092B2 (ja) 2007-08-15
SG77181A1 (en) 2000-12-19
US6329610B1 (en) 2001-12-11
US20020046880A1 (en) 2002-04-25
JPH1154927A (ja) 1999-02-26
TW374974B (en) 1999-11-21

Similar Documents

Publication Publication Date Title
JP3961092B2 (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US7002080B2 (en) Multilayer wiring board
EP0805614B1 (en) Multilayered wiring board, prefabricated material for multilayered wiring board, process of manufacturing multilayered wiring board, electronic parts package, and method for forming conductive pillar
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
US8941016B2 (en) Laminated wiring board and manufacturing method for same
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
US20120030938A1 (en) Method of manufacturing printed circuit board
KR101505743B1 (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
KR101584831B1 (ko) 다층 배선기판
JP4694007B2 (ja) 三次元実装パッケージの製造方法
JP2005183466A (ja) 多層プリント配線板
JP2002246745A (ja) 三次元実装パッケージ及びその製造方法、三次元実装パッケージ製造用接着材
JP4378949B2 (ja) 多層配線板の製造方法
US20220248530A1 (en) Wiring substrate
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JPH06152138A (ja) 多層配線板
TW202147931A (zh) 電路基板、電路基板的製造方法及電子機器
JP2001094256A (ja) 多層プリント配線板及びその製造方法
JP2003324275A (ja) 配線基板の製造方法
JPH06164145A (ja) 多層配線板
JP2000133903A (ja) 電子部品パッケ―ジ及び、電子部品のパッケ―ジの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010929

Effective date: 20030813