JP4289146B2 - 三次元実装型半導体装置の製造方法 - Google Patents

三次元実装型半導体装置の製造方法 Download PDF

Info

Publication number
JP4289146B2
JP4289146B2 JP2003424713A JP2003424713A JP4289146B2 JP 4289146 B2 JP4289146 B2 JP 4289146B2 JP 2003424713 A JP2003424713 A JP 2003424713A JP 2003424713 A JP2003424713 A JP 2003424713A JP 4289146 B2 JP4289146 B2 JP 4289146B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
electrode pad
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003424713A
Other languages
English (en)
Other versions
JP2004311949A (ja
Inventor
員拓 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003424713A priority Critical patent/JP4289146B2/ja
Priority to US10/799,621 priority patent/US7141493B2/en
Priority to CNA2004100332075A priority patent/CN1534771A/zh
Publication of JP2004311949A publication Critical patent/JP2004311949A/ja
Application granted granted Critical
Publication of JP4289146B2 publication Critical patent/JP4289146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置、三次元実装型半導体装置の製造方法、半導体デバイス、電子機器に関し、特に三次元実装技術に好適な構成の半導体装置に関するものである。
現在、主として携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）等の携帯性を有する電子機器は、小型・軽量化のため、内部に設けられる半導体チップ等の各種の電子部品の小型化が図られており、更にその電子部品を実装するスペースも極めて制限されている。このため、例えば半導体チップにおいては、そのパッケージング方法が工夫され、現在ではＣＳＰ（Chip Scale Package）といわれる超小型のパッケージングが案出されている。
このＣＳＰ技術を用いて製造された半導体チップは、実装面積が半導体チップの面積と同程度で良いため、高密度実装を図ることができる。
しかしながら、上記の電子機器は、今後益々小型化及び多機能化が求められることが予想されており、半導体チップの実装密度を更に高める必要が出てきた。
かかる背景の下、例えば特許文献１に開示されているような三次元実装技術が案出されてきた。この三次元実装技術は、同様の機能を有する半導体チップ同士又は異なる機能を有する半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る技術である。
特開２００２−５０７３８号公報
ところで、上述の三次元実装技術においては、各半導体チップ間を配線接続する技術が極めて重要になる。なぜならば、複数の半導体チップからなる半導体装置が所期の機能を発揮するには設計通り配線がなされていることが必要条件であることはもちろんのこと、半導体チップ間の接続を強固にして半導体装置の信頼性を確保する必要があるからである。
三次元実装技術に用いられる半導体チップは、例えば半導体基板の表面と裏面とに形成された電極と、半導体基板の表面から裏面へ貫通する貫通孔とを有し、この貫通孔を介して上下の電極同士が電気的に接続された電極構造を有する。そして、このような電極構造を有する半導体チップを積層すると、ある半導体チップの裏面に形成された電極が、他の半導体チップの表面に形成された電極と接続され、これにより各半導体チップ間で配線接続される。
このような半導体装置において、電極の接続状態、すなわち電気的接続状態は当該半導体装置の信頼性を確保する上で重要な要素となり、例えば電気的接続不良が生じた場合には当該半導体装置において誤作動が生じてしまう惧れがある。
そこで、電極の剥がれ防止を目的として複数の電極層を絶縁層を介して積層した場合には、これら複数の電極層と絶縁層とに対して貫通孔を形成し、これに接続端子を挿通させる必要がある。しかしながら、そのエッチング工程は複雑で、各層毎にエッチング条件を変える必要が生じ得る。
本発明は、上記事情に鑑みてなされたものであり、良好な電気的接続状態を確保した信頼性の高い三次元実装型半導体装置を好適に製造するための構成を具備した半導体装置を提供することを目的とし、またその三次元実装型半導体装置の製造方法、及びその製造方法により得られた三次元実装型半導体装置を備えた半導体デバイス、ならびに該半導体デバイスを備えた電子機器を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置は、基板上に電極層が積層された構成を含む半導体装置であって、前記電極層は、複数の導電層がそれぞれ絶縁層を介して積層された構成を具備してなり、該電極層の最上層の導電層より下層側の導電層には孔が形成され、該孔内にはそれぞれ絶縁材料が充填されていることを特徴とする。
まず、本発明では、電極層を複数の導電層を積層して構成し、該電極層の機械的強度を向上させ、剥がれ等の不具合が生じ難いものとした。
そして、このような半導体装置を三次元実装させる場合には、基板及び電極層を積層方向に貫通する接続端子用貫通孔を形成するとともに、該接続端子用貫通孔内に導電部材（接続端子）を挿通し、各半導体装置の接続端子を上下に接続する必要がある。
一般的に、積層構造の電極層に対して、上述のように接続端子用の貫通孔を形成し、これに接続端子を挿通するには、各導電層と絶縁層を交互にエッチングする必要があり、その工程に非常に手間が掛かるものとなる。
そこで、本発明では、電極層の最上層の導電層より下層側の導電層に貫通孔を形成し、該貫通孔内にそれぞれ絶縁材料を充填した構成としたため、電極層に接続端子用の貫通孔を形成する際には、絶縁材料が充填された貫通孔内部をエッチングすることで、積層された各電極層自身をエッチングすることなく簡便に接続端子用貫通孔を形成することができるようになる。つまり、基板及び電極層を貫通する接続端子用貫通孔を形成するに際して、予め形成しておいた各導電層の貫通孔を穿孔予定部とし、この導電層貫通孔と同軸に、最上層導電層と絶縁層と絶縁材料からなる層（導電層貫通孔内）をエッチングするのみで良く、各電極層とその間の絶縁層を交互にエッチングする必要がなくなったのである。
以上のように、本発明の半導体装置によると、これら半導体装置を三次元実装化するに際し、その工程を簡略化することができ、ひいてはコスト削減に寄与することができるようになる。
なお、最上層導電層の下方、特に基板穿孔予定部にはいかなる電気配線（例えばＣＭＰ（化学的機械研磨）用のダミーパターンなど）も形成しないことが好ましい。この場合、該電気配線に考慮せずとも、電極層に対して貫通孔を形成することが可能となる。
具体的に上記半導体装置を用いる三次元実装型半導体装置の製造方法としては、例えば以下のようなものを採用することができる。すなわち、本発明の三次元実装型半導体装置の製造方法は、半導体基板と、前記半導体基板の上に設けられ、複数の導電層がそれぞれ絶縁層を介して積層され、前記複数の導電層が前記絶縁膜に設けられたコンタクトホールを介して電気的に接続されている電極であって、前記電極の最上層の導電層には孔が形成されず、前記電極の前記最上層の導電層より下層側の導電層には前記孔が形成され、前記孔の内側には絶縁材料が充填されている前記電極と、を有する半導体装置を用意する工程と、前記最上層の導電層に対して前記下層側の導電層の孔と同軸の孔部を形成するとともに、前記孔の内側の前記絶縁材料をエッチングすることで前記電極に第１の貫通孔を形成する工程と、前記半導体基板に対して前記第１の貫通孔と連通する第２の貫通孔を形成する工程と、前記第１の貫通孔の内側及び前記第２の貫通孔の内側に導電部材を充填する工程と、を含む半導体装置形成工程と、前記半導体装置を複数用い、前記半導体装置の各々を前記導電部材を介して積層する半導体装置積層工程と、を具備することを特徴とする。
このような製造方法により製造された三次元実装型半導体装置は、接続端子の役割を担う導電部材の挿通孔（貫通孔）を電極層に対して設けたため、基板上の電極層が形成されていない領域に貫通孔を形成する場合に比して、該基板の省スペース化が可能となり、当該半導体装置の高機能化ないし小型化を実現することが可能となり得る。また、電極層を複数の導電層にて積層されてなる構成としたために、該電極層の機械的強度が向上し、例えば上層の導電層が剥離する等の不具合も生じ難いものとなる。したがって、本発明の製造方法によれば、電気的接続不良に基づく誤作動が生じ難く、信頼性の高い三次元実装型半導体装置を提供することが可能となる。
そして、積層型の電極層に予め絶縁部材が充填された貫通孔を形成し、これをエッチングすることで接続端子用の貫通孔を形成するものとしているため、該接続端子用の貫通孔の形成に際して、各導電層及び絶縁層毎に交互にエッチング条件を変更する必要もなく、非常に効率の良く製造することが可能となる。
なお、本発明において前記導電部材は、前記貫通孔の孔軸方向への接続端子、すなわち基板上下方向（積層方向）への電気的接続を行う機能を有している。ここで、導電部材は、前記基板の電極が形成された面とは反対側の面において、その一部が前記貫通孔から外側に突出してなることが好ましく、この場合、突出した部分において外部との電気的接続を容易に行うことが可能となる。
次に、本発明の半導体デバイスは、以上のような半導体装置を具備してなることを特徴とし、この場合、一層小型化で信頼性の高い半導体デバイスを実現することが可能となる。また、本発明の電子機器は、この半導体デバイスを具備してなることを特徴とし、この場合も、一層小型化で信頼性の高い電子機器を実現することが可能となる。
なお、本発明において半導体装置に形成する接続端子用貫通孔の孔形状（軸断面形状、或いは開口形状）としては、円形の他、四角形等の多角形も採用することができる。また、一つの電極に対して複数の貫通孔を形成して各貫通孔内に導電部材を挿通し、三次元実装を実現することも可能で、この場合、上下接続における機械的安定性及び電気的安定性の向上を図ることができるようになる。
ここで、電極はアルミニウムを主体として構成されるのが一般的であるが、銅などを用いて形成しても良く、その形状は設計に応じて種々異なるが、例えば一辺が約１００μｍ程度の角形をなしていても良い。なお、貫通孔内に充填する導電部材についてもアルミニウムや銅を用いることができ、銅を充填させる場合にはＣｕダマシン法を採用することができる。すなわち、貫通孔に銅をＣＶＤ法、電界メッキ法等により充填させ、ＣＭＰにより表面の不要な部分を研磨除去する方法により、導電部材を形成することができる。このように銅を接続端子用の導電部材として用いた場合には、高速デバイスに適した低抵抗化が実現されることとなり非常に有利な半導体装置となり得る。
以下、図面を参照して本発明の実施形態について説明する。なお、本実施の形態においては、各図において各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図１は第１の実施の形態の半導体装置（三次元実装型半導体装置）について、その要部を示す部分断面模式図であって、半導体装置（三次元実装型半導体装置）１００は、シリコン基板１０上に熱酸化膜からなる絶縁膜１２及びＳｉＯ２からなる層間絶縁膜１４を介して電極パッド１６が積層された構成の半導体装置本体部１を三次元実装してなるものである。
各半導体装置本体部１は、シリコン基板１０上に厚さ約４０００Åの絶縁膜１２と、厚さ約１００００Åの層間絶縁膜１４と、厚さ約８０００Åの電極パッド１６とが積層されてなるとともに、これらシリコン基板１０、絶縁膜１２、層間絶縁膜１４、電極パッド１６を積層方向に貫通する貫通孔１１を具備してなり、その貫通孔１１内部には導電部材からなる接続端子２４が挿通されている。また、電極パッド１６上には、該電極パッド１６の貫通孔１１よりも拡径のパッシベーション膜１８が形成されている。さらに、電極パッド１６及びパッシベーション膜１８上には絶縁層２０が積層され、該絶縁層２０は、電極パッド１６上のパッシベーション膜１８が形成されていない領域に接続孔２８を具備するとともに、貫通孔１１に面する絶縁壁部１３を具備してなる。また、絶縁層２０は電極パッド１６上から貫通孔１１内面にまで延びて形成され、電極パッド１６と接続端子２４との間に位置して、これらを絶縁している。
さらに具体的には、絶縁層２０は、電極パッド１６の上層面及び貫通孔１１の内面を覆う形にて形成され、少なくとも電極パッド１６と接続端子２４を接続するための接続孔２８を、貫通孔１１と基板１０の面内において異なる位置に具備してなるものであり、これら接続孔２８と貫通孔１１との間に絶縁壁部１３が配設されているのである。このように絶縁壁部１３は貫通孔１１の内面に沿って、該電極パッド１６の表面から突出する環状凸部を少なくとも有してなり、自身も貫通孔１１に沿う孔部を具備してなるものである。
このような絶縁壁部１３を備える絶縁層２０の孔内側には下地膜２２を介して上記接続端子２４が挿通されている。貫通孔１１内部に形成された接続端子２４は、該貫通孔１１から絶縁層２０の絶縁壁部１３を跨ぐ形にて接続孔２８において電極パッド１６と接続されている。なお、本実施の形態においては、貫通孔１１内面の基板１０と絶縁膜１２との境界付近において段差が形成されており、これにならって接続端子２４の孔との接触面には段差が形成されている。また、貫通孔１１の開口形状（孔軸断面形状）は丸形であるが、その他にも四角形等の多角形状のものを採用することも可能である。
電極パッド１６は、Ａｌ、Ｃｕ又はポリシリコンのいずれかからなる導電層１６ｘ，１６ｙ，１６ｚが、絶縁層１５ａ，１５ｂを介して積層された構成を具備してなり、各導電層１６ｘ，１６ｙ，１６ｚの厚さは約３０００〜８０００Åとされている。そして、各導電層１６ｘ，１６ｙ，１６ｚは、上下方向に貫通するコンタクトホール１７を介して電気的に接続されている。
前述したように電極パッド１６の孔内面には絶縁壁部１３を具備した絶縁層２０が形成されており、一方、接続端子２４は、貫通孔１１から該絶縁壁部１３を跨いで接続孔２８を介して電極パッド１６と平面的に接続されている。すなわち、貫通孔１１内部に充填された接続端子２４は、電極パッド１６上の貫通孔１１に面する位置に選択的に形成された絶縁層２０の絶縁壁部１３上を覆うとともに、貫通孔１１の孔面とは異なる位置において、絶縁膜２０に形成された接続孔２８にも充填されて電極パッド１６と接続されている。
以上のような電極パッド１６と接続端子２４との接続に供する接続孔２８は、一つの電極パッド１６に対して多数形成することも可能で、この場合、電極パッド１６と接続端子２４との機械的接続強度が強固なものとなり、その接続安定性が向上することとなる。
また、接続端子２４上層には錫−銀からなるメッキ薄膜１９が形成され、該メッキ薄膜１９を介して異なる半導体装置本体部が積層接続される。なお、半導体装置本体部１においては、シリコン基板１０の貫通孔１１から接続端子２４が若干突出して形成され、その突出した部分が異なる半導体装置本体部の接続端子とメッキ薄膜を介して接続されることとなり、積層された各半導体装置本体部の層間にはアンダフィル２５が充填されている。
このような本実施の形態の半導体装置１００によると、貫通孔１１を電極パッド１６内部に設けたため、シリコン基板１０上の電極パッド１６が形成されていない領域に貫通孔を形成する場合に比して、省スペース化が可能となり、当該半導体装置の高機能化ないし小型化を実現することが可能となり得る。
以下、図１に示した半導体装置１００の製造方法について、その一例を説明する。図２〜図６は、半導体装置１００を製造する一連の工程の、本発明に関連した工程を断面図にて示す工程図である。なお、本実施形態においては、シリコンウェハ等の半導体基板に対して各種処理を行う場合を例に挙げて説明するが、多数の半導体チップが形成されている状態の半導体基板そのものに対して処理を行うのではなく、個々の半導体チップに対して以下に示す処理を行っても良い。なお、半導体チップの場合には、一般的には直方体（立方体を含む）であるが、その形状は限定されず、円柱状（球状を含む）であってもよい。
まず、処理対象の半導体基板の構成について説明する。図２（ａ）において、図示しないトランジスタ、メモリ素子、その他の電子素子からなる集積回路が形成されたシリコン等からなる基板（シリコン基板）１０の表面には、絶縁膜１２が形成されている。この絶縁膜１２は、例えば基板１０の基本的な材料であるＳｉ（シリコン）の酸化膜（ＳｉＯ２）で形成されている。
絶縁膜１２上には、例えば硼燐珪酸ガラス（以下、ＢＰＳＧという）からなる層間絶縁膜１４が形成されている。多層配線構造を有する半導体装置においては、例えば３層配線構造を有する場合、層間絶縁膜１４上に、次の層間絶縁膜１４ａ、更にその次の層間絶縁膜１４ｂが積層されることになる。つまりｎ層多層配線構造を有する場合には、ｎ層分の層間絶縁膜が積層されることとなる（図示せず）。それぞれの層間絶縁膜には、膜厚が５０００Å〜１００００Åのシリコン酸化膜や低誘電率膜が適用される。層間絶縁膜１４上には、図示しない箇所で基板１０に形成された集積回路と電気的に接続された電極としての電極パッド１６が形成されている。この電極パッド１６は、Ａｌ、Ｃｕ又はポリシリコンのいずれかからなる導電層１６ｘ，１６ｙ，１６ｚが、絶縁層１５ａ，１５ｂを介して積層された構成を具備してなり、各導電層１６ｘ，１６ｙ，１６ｚの厚さは約３０００〜８０００Åとされている。そして、導電層１６ｘ，１６ｙ，１６ｚのうち、最上層導電層１６ｘ以外の導電層１６ｙ，１６ｚには貫通孔６１が形成され、該貫通孔６１は上記絶縁層１５ａ，１５ｂと同一の絶縁部材から構成されている。なお、本実施の形態では、最上層導電層１６ｘの下方、特に基板穿孔予定部にはいかなる電気配線（例えばＣＭＰ（化学的機械研磨）用のダミーパターンなど）も形成しないことが好ましい。この場合、該電気配線に考慮せずとも、電極パッド１６に対して穿孔することが可能となる。
下層側の導電層１６ｚは、例えばＣＶＤ法、又はスパッタリングにより層間絶縁膜１４上の全面に形成し、レジスト等を用いて貫通孔６１を備えた所定の形状（例えば、円形形状）にパターニングすることにより形成される。そして、導電層１６ｚ上に絶縁膜１５ａを形成し、さらに導電層１６ｙを導電層１６ｚと同様に形成するとともに、該導電層１６ｙ上にも絶縁膜１５ｂを形成する。その後、最上層導電層１６ｘをスパッタリングにより全面形成し、所定の形状（例えば、円形状）にパターニングすることにより電極パッド１６が形成される。なお、電極パッド１６はＡｌを主体として構成することができるが、電気抵抗の低い銅を用いて形成することが好ましい。また、電極パッド１６は、上記の構成に限られず、必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更しても良い。
また、電極パッド１６は、基板１０に複数形成された半導体チップの面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んで形成される。また、この電極パッド１６は、各半導体チップの面の辺に沿って形成される場合と、中央部に並んで形成される場合がある。なお、電極パッド１６の下方には電子回路が形成されていない。
また、層間絶縁膜１４上には、電極パッド１６を覆うように保護層としてのパッシベーション膜１８が形成されている。このパッシベーション膜１８は、ＳｉＯ２（酸化珪素）、ＳｉＮ（窒化珪素）、ポリイミド樹脂等により形成することができる。
次に、以上の構成の半導体基板に対して行う各工程を順次説明する。まず、スピンコート法、ディッピング法、スプレーコート法等の方法によりレジスト（図示省略）を図２（ａ）に示したパッシベーション膜１８上の全面に塗布する。なお、このレジストは、電極パッド１６上を覆っているパッシベーション膜１８を開口するために用いるものであり、フォトレジスト、電子線レジスト、Ｘ線レジストの何れであってもよく、ポジ型又はネガ型の何れであってもよい。
パッシベーション膜１８上にレジストを塗布した後、プリベークを行い、所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行うことでレジストを所定形状にパターニングする。なお、レジストの形状は、電極パッド１６の開口形状（貫通孔６１の開口形状）に応じて設定される。このようなレジストのパターニング後、ポストベークを行い、図２（ｂ）に示すように、電極パッド１６を覆うパッシベーション膜１８の一部をエッチングして開口部Ｈ１を形成する。図２（ｂ）は、パッシベーション膜１８を開口して開口部Ｈ１を形成した状態を示す断面図であって、図２（ａ）とともに本発明の半導体装置に係る構成を具備したものである。
なお、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。また、エッチングとしてウェットエッチングを適用してもよい。パッシベーション膜１８に形成される開口部Ｈ１の断面形状は、電極パッド１６の導電層１６ｙ，１６ｚに形成された貫通孔６１の開口形状に応じて設定され、例えば開口部Ｈ１の径は、貫通孔６１の径より大きい径に設定される。
以上の工程が終了すると、開口部Ｈ１を形成したパッシベーション膜１８上のレジスト７１をマスクとして、ドライエッチングにより電極パッド１６、層間絶縁膜１４、及び絶縁膜１２を開口する。図２（ｃ）は、電極パッド１６、層間絶縁膜１４、及び絶縁膜１２を開口して開口部Ｈ２を形成した状態を示す断面図である。なお、ドライエッチングとしてはＲＩＥを用いることができる。
ここでは、電極パッド１６の貫通孔１６ｙ，１６ｚの開口径と略同一の開口径を具備したレジスト７１を用い、電極パッド１６と層間絶縁膜１４及び絶縁膜１２を同一工程にて開口するものとしているが、例えば電極パッド１６を開口した後に、別工程で層間絶縁膜１４及び絶縁膜１２を開口するものとしても良い。つまり、上記プロセスにおいては、同一のレジストマスクを用いてエッチングを繰り返したが、電極パッド１６のエッチング工程終了後、レジストをパターニングし直すものとすることができる。
以上のような工程により、図２（ｃ）に示すように基板１０の表面が露出される。この後、開口マスクとして使用してきたパッシベーション膜１８上に形成したレジストを、剥離液或いはアッシング等により剥離する。
なお、電極パッド１６を開口した後に、別工程で層間絶縁膜１４及び絶縁膜１２を開口するものとすれば、例えば図８に示したような半導体装置本体部３００を含む半導体装置３００を提供することができる。つまり、電極パッド１６に形成された貫通孔の孔径と、層間絶縁膜１４及び絶縁膜１２に形成された貫通孔の孔径が異なり、その結果、該電極パッド１６と層間絶縁膜１４との境界付近において、貫通孔１１の内面に段差が形成されることとなる。この場合、接続端子２４が貫通孔１１から抜ける等の不具合が生じ難くなり、接続状態の安定性を向上させることが可能となる。
次に、図３（ａ）に示すように、基板１０を穿孔するためのエッチング用ハードマスク２９を形成する。ハードマスク２９は、パッシベーション膜１８及び電極パッド１６の上層面、及び開口部Ｈ２の内面を覆う態様にて形成するものとし、例えばＳｉＯ２等の絶縁材料を用いてＣＶＤ法等により形成することができる。このようにハードマスク２９を全面形成したのち、図３（ａ）に示すように、開口部Ｈ２の底においてハードマスク２９の開口部Ｈ５を形成し、基板１０の表面を開口部Ｈ２に露出させる。ここでは開口部Ｈ５に対応した開口を有するレジストを用いたエッチングにより、ハードマスク２９の穿孔を行った。なお、エッチングにはドライエッチングを適用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。
そして、この開口部Ｈ５を備えるハードマスク２９を用いて、ドライエッチングにより、図３（ｂ）に示すように基板１０を穿孔する。なお、ここでは、ドライエッチングとしてＲＩＥのほかにＩＣＰ（Inductively Coupled Plasma）を用いることができる。図３（ｂ）は、基板１０を穿孔して、孔部Ｈ３を形成した状態を示す断面図である。なお、ハードマスク２９の開口部Ｈ５は、基板穿孔時のオーバーエッチ（サイドエッチ）を考慮して、開口径３０μｍ〜５０μｍ（例えば３０μｍ）としている。
ここでは、パッシベーション膜１８及び電極パッド１６上、ならびに開口部Ｈ１，Ｈ２内面に形成されたハードマスク２９をレジストマスクとして基板１０を穿孔しているため、図３（ｂ）に示すように、基板１０に形成される孔部Ｈ３の径は、電極パッド１６に形成された開口部Ｈ２の径よりも小さいものとなる。その結果、開口部Ｈ１，Ｈ２、及び孔部Ｈ３を連通してなる貫通孔に、基板１０の一部が突出してなる段差部が形成されることとなる。
なお、ハードマスク２９の膜厚については、基板１０に対して７０μｍ程度の深さの孔を形成する場合には、例えば正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ６）４：以下、ＴＥＯＳという）を原料として、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成したシリコン酸化膜、即ちＰＥ−ＴＥＯＳ法にて形成したシリコン酸化膜を２μｍ程度形成する必要がある。ハードマスク２９の形成方法としては、ＰＥ−ＴＥＯＳ法の他にも、オゾンとＴＥＯＳを用いて熱ＣＶＤ法によりシリコン酸化膜を形成する、即ちＯ３−ＴＥＯＳ法、或いはＳｉＨ４−Ｎ２Ｏ系、ＳｉＨ４−Ｏ２系のプラズマ励起ＣＶＤ法により形成することも可能である。また、基板穿孔工程により、ハードマスク２９も薄膜化され、該穿孔工程後には膜厚が１０００Å〜９０００Å程度に減少することとなる。つまり、本実施の形態では、ハードマスク２９の膜厚をオーバーエッチング量よりも大きな値となるように設定した。
ここで、通常用いられるフォトレジストマスクでは、ドライエッチングの耐性が乏しいため７０μｍ孔設に対して１０μｍ程度のレジストマスクが必要で、厚膜によりコストアップに繋がる上、プロセス的にもアスペクト比が大きくなり、非効率的である。しかしながら、上述のようなハードマスク２９によると、膜厚を薄くでき、コスト削減とともに効率的な製造プロセスを実現できる。
以上の工程が終了すると、孔部Ｈ３よりも孔内側に突出して残されたハードマスク２９の突出部２９ａをエッチングにより除去する。すなわち電極パッド１６、層間絶縁膜１４、絶縁膜１２の開口部内壁に残されたハードマスク２９について、孔部Ｈ３よりも突出した突出部２９ａを選択的に除去し、図４（ａ）に示すように電極パッド１６、層間絶縁膜１４、絶縁膜１２の開口部内壁に薄膜の絶縁膜２９が残存するようにエッチングする。図４（ａ）は、電極パッド１６の上方並びに開口部Ｈ２の内壁に絶縁膜２０を残存させた状態を示す断面図である。このようなエッチングを行うことで、孔部Ｈ３の開口径よりも大きい開口径を有する形にて、電極パッド１６、層間絶縁膜１４、絶縁膜１２の開口部内壁に薄層絶縁膜２９を形成する（残存させる）ことが可能である。なお、この場合の薄層絶縁膜２９の電極パッド１６内に相当する部分の開口径は、形成した基板貫通孔の開口径及び形成した電極孔の開口径に対応させる。例えば、薄層絶縁膜２９の電極パッド１６内に相当する部分の開口径は、基板貫通孔の開口径を３０μｍ、電極孔の開口径を６０μｍとしたとき、その間の値の４０μｍ〜５８μｍ（例えば５０μｍ）程度となる。
次に、突出部２９ａ除去用のレジストを除去した後、絶縁膜２９上及び孔部Ｈ３内に絶縁膜の被覆処理を行う。ここでは、ＰＥ−ＴＥＯＳ法にて、シリコン酸化膜を１〜３μｍ程度形成するものとしており、その結果、図４（ｂ）に示すように、基板１０、絶縁膜１２，１４、電極パッド１６に連通した貫通孔１１内部に絶縁膜２０を形成することができる。また、絶縁膜２０はプラズマＣＶＤ法により１〜３μｍ程度形成されたシリコン窒化膜であってもよい。また、前述のシリコン酸化膜とシリコン窒化膜を積層して１〜３μｍ形成することで、絶縁膜２０を形成してもよい。また、シリコン酸化膜とシリコン窒化膜とを積層して形成する場合には、シリコン酸化膜を形成した後に、シリコン窒化膜を形成することで、シリコン酸化膜をシリコン窒化膜よりも基板１０に近い位置に形成してもよい。
続いて、絶縁膜２０上にレジスト（図示省略）を塗布する。このレジストは、電極パッド１６の一部の上方を開口するために用いるものであり、このレジストを塗布した後、プリベークを行い、さらに所定のパターンが形成されたマスクを用いて露光処理及び現像処理を行い、電極パッド１６の上方以外の部分並びに孔部Ｈ３及びその周辺部のみにレジストが残された形状、例えば孔部Ｈ３（周辺部を含む）を中心とした円環形状にレジストをパターニングする。
レジストのパターニングが終了すると、ポストベークを行った後、エッチングにより電極パッド１６の一部を覆う絶縁膜２０を除去することで、図５（ａ）に示すように電極パッド１６の開口周辺に絶縁壁部１３を残存させた状態で、該電極パッド１６の一部に接続孔を開口する。図５（ａ）は、電極パッド１６を覆う絶縁膜２０の一部を除去した状態を示す断面図である。図５（ａ）に示すように、電極パッド１６の開口周辺部を除いた領域には接続孔２８が形成され、電極パッド１６の一部が露出した状態となる。なお、この接続孔２８によって、後の工程で形成される接続端子（電極部）と電極パッド１６とを接続することができる。
以上の工程が終了すると、絶縁膜２０の表面、電極パッド１６の露出部、並びに貫通孔１１の内面及び底部に、バリア層及びシード層を含む下地膜２２を形成する工程が行われる。図５（ｂ）は、下地膜２２を形成した状態を示す断面図である。図５（ｂ）に示すように、下地膜２２は、絶縁壁部１３と接続孔２８内部を十分にカバーして、電極パッド１６上と絶縁膜２０上に連続的に形成される。
下地膜２２の形成が終了すると、接続端子を形成するためのレジストを塗布し、次に、電気化学プレーティング （ＥＣＰ）法を用いて、貫通孔１１の内部及び接続孔２８の内部を含む形にて下地膜２２上にメッキ処理を施して、図６（ａ）に示すように貫通孔１１内部を銅で埋め込むとともに、絶縁壁部１３を跨いで接続孔２８内部にも銅を埋め込み、接続端子２４を形成する工程を行う。このようにして、貫通孔１１とは異なる領域の接続孔２８において、接続端子２４と電極パッド１６とが電気的に接続され、基板１０の表面側の外部電極となる接続端子２４が形成される。
この後、レジストを剥離し、バリア層及びシード層の不要部（図示省略）をエッチングにより除去することにより、図６（ｂ）に示すような状態が形成される。
以上の工程を経て製造された半導体装置本体部は、例えば接続端子２４が基板１０の裏面に露出するまで基板１０の裏面が研磨され、露出した接続端子２４と電気的に接続された電極が形成される。また、接続端子２４近傍まで基板１０を裏面から研磨した後、接続端子２４が露出するように基板１０の裏面にエッチングを行うことで、接続端子２４を基板１０の裏面から露出させてもよい。そして、基板１０の表面及び裏面に共に電極が形成された半導体装置本体部を積層し、又は、基板１０の表面及び裏面に共に電極が形成された半導体装置本体部を少なくとも１つ含んで積層して半導体装置本体部間を配線することにより高密度実装が可能な三次元実装型（スタックド型）の半導体装置が製造される。
なお、各半導体装置本体部を積層するには、上下に配置された半導体装置本体部の電極を、ハンダ等のロウ材によって電気的な導通を取りつつ、接合するようにしても良い。また、半導体装置本体部を接合するためだけの接着材を用いても良い。この接着剤は、液状又はゲル状の接着剤であってもよいし、シート状の接着シートであってもよい。接着剤は、エポキシ樹脂を主な材料とするものであってもよく、絶縁性のものであってもよい。
また、接着剤により半導体装置本体部同士を接合するだけではなく、電気的な導通を取る場合には、導電性物質を含んだ接着剤を用いても良い。この導電性物質は、例えば、ロウ材、ハンダ等の粒子で構成され、それらが接着材料中に分散している。こうすることで、被接続体同士の接合時に、その粒子が接合のロウとして働き、接合性をさらに著しく向上することができる。
接着剤は、導電粒子が分散された異方性導電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）であってもよい。異方性導電接着剤は、バインダに導電粒子（フィラー）が分散されたもので、分散剤が添加される場合もある。異方性導電接着剤のバインダとして、熱硬化性の接着剤が使用されることが多い。その場合には、配線パターンと電極との間に、導電粒子が介在して両者間の電気的な接続が図られる。
また、電極間の電気的な接続には、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダ等による金属接合を適用してもよい。例えば、電極にこれらの材料を設け、熱のみ、超音波振動のみ、又は超音波振動及び熱等を印加して両者を接合する。両者が接合されると、振動や熱によって電極に設けられた材料が拡散して金属接合が形成される。
以上のように積層されて形成される三次元実装型の半導体装置の最も下（又は最も上）に位置する半導体装置本体部の接続端子２４には、外部端子が接続される。この外部端子はハンダ又は金属等で形成することができるが、必ずしもこれらに制限される訳ではなく、導電性の部材で形成すればよい。また、ハンダボールは必ずしも必要ではなく、半導体装置本体部を基板上に実装して、半導体モジュールを構成してもよい。さらに、ハンダボールを形成せず、マザーボード実装時にマザーボード側に塗布されるハンダクリームを利用し、その溶融時の表面張力で電気的な接続をとってもよい。
以上説明したように、本実施形態による半導体装置の製造方法によれば、電極パッド１６に対し接続端子２４を挿通する貫通孔１１を形成するに際して、積層された導電層１６ｙ，１６ｚに予め絶縁部材が充填された貫通孔６１を形成し、これをエッチングすることで接続端子充填用の開口部Ｈ２を形成するものとしているため、該接続端子用の開口部の形成に際して、各導電層１６ｙ，１６ｚ及び絶縁層１５ａ，１５ｂ毎に交互にエッチング条件を変更する必要もなく、非常に効率の良く製造することが可能となる。また、本実施形態によれば、電極パッド１６に開口部Ｈ２を穿孔して接続端子２４を形成するものとしているため、電極パッド１６の形成位置とは異なる位置に接続端子２４を形成した場合に比べて、半導体装置の面積を有効に利用することができ、その結果として半導体装置の設計の自由度が向上する。つまり、接続端子２４を電極パッド１６の形成位置とは異なる位置に形成した場合には、接続端子２４の大きさが制限されることがあったが、本実施形態では接続端子２４の大きさを電極パッド１６と同程度の大きさにすることができるため、これにより他の半導体装置と接続される面積が大になり、その結果として半導体装置の信頼性・信頼性を向上させることができる。
なお、本実施形態では接続端子２４を構成する導電部材として銅を用いており、銅を充填させる際にＣｕダマシン法を採用することができる。すなわち、孔部Ｈ３に銅をＣＶＤ法や、電界メッキ法等により充填させ、ＣＭＰにより表面の不要物を研磨除去する方法により、接続端子２４を形成することができる。勿論、接続端子２４は銅以外のアルミニウム等を主体として構成することも可能である。
次に、本発明の半導体装置の第２の実施の形態について説明する。図７は第２の実施の形態の半導体装置について、その要部を示す部分断面模式図であって、第１の実施の形態の図１に相当する図である。第２の実施の形態の半導体装置２００は、シリコン基板１０上に絶縁膜１２及び層間絶縁膜１４を介して電極パッド１６が積層された構成の半導体装置本体部１を複数積層してなるものであって、第１の実施の形態と大きく異なる点は、シリコン基板１０、絶縁膜１２、層間絶縁膜１４及び電極パッド１６を貫通する貫通孔１１が面一に形成されている点である。したがって、図１と同じ構成のものについては、該図１と同じ符号を付し説明を省略する。
各半導体装置本体部２は、シリコン基板１０と電極パッド１６（複数の導電層１６ｘ，１６ｙ，１６ｚが積層されてなる）の積層方向に面一で貫通する貫通孔１１を具備してなり、該貫通孔１１内部には導電部材からなる接続端子２４が挿通されている。このような本実施の形態の半導体装置２００によると、貫通孔１１の内面が面一で段差の生じない状態で形成されているため、当該貫通孔１１内面へのメッキ処理等が容易となり、段差がある場合に比して均一な薄膜を形成することが可能となる。
本実施の形態においても、貫通孔１１を電極パッド１６内部に設けたため、シリコン基板１０上の電極パッド１６が形成されていない領域に貫通孔を形成する場合に比して、省スペース化が可能となり、当該半導体装置の高機能化ないし小型化を実現することが可能となり得る。
なお、図７に示した半導体装置２００の製造方法については、図２（ｂ）から図２（ｃ）に示したような、電極パッド１６及び絶縁膜１２，１４に対する開口工程と、基板１０に対する穿孔工程とを同一工程にて行うのが良い。これにより、各層の開口径が略同一となり、段差のない、若しくは段差の少ない貫通孔１１を形成することができる。なお、このような方法によっても若干の段差が生じた場合には、その段差の部分をエッチングにより除去するものとしても良い。
上記のような基板１０に対する穿孔工程を行った後は、図４（ｂ）に示すような絶縁膜２０、図５に示すような接続孔２８及び下地膜２２を形成し、接続端子２４を充填することで、貫通孔１１に段差のない半導体装置本体部２を得ることができる。
図９は、本発明の半導体デバイスの一実施形態たる回路基板の概略構成を示す斜視図である。図９に示すように、本実施の形態の半導体デバイス１０２は、上記半導体装置１００（２００，３００）が回路基板１０１上に搭載された構成を具備している。回路基板１０１には例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０１には例えば銅等からなる配線パターンが所望の回路となるように形成されており、それらの配線パターンと半導体装置１００の配線パターンとが機械的に接続され、又は、上述した異方性導電膜を用いて電気的な導通がとられている。
また、本実施形態の半導体装置を具備した半導体デバイスを有する電子機器として、図１０にはノート型パーソナルコンピュータ２０１が示されている。図９に示した半導体デバイスは各電子機器の筐体内部に配置される。
また、電子機器は、上記のノート型コンピュータ及び携帯電話に限られる訳ではなく、種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することが可能である。
第１の実施の形態の半導体装置について概略構成を示す断面模式図。 図１の半導体装置の一製造工程を示す断面模式図。 図２に続く、半導体装置の一製造工程を示す断面模式図。 図３に続く、半導体装置の一製造工程を示す断面模式図。 図４に続く、半導体装置の一製造工程を示す断面模式図。 図５に続く、半導体装置の一製造工程を示す断面模式図。 第２の実施の形態の半導体装置について概略構成を示す断面模式図。 半導体装置の一変形例について概略構成を示す断面模式図。 第３の実施の形態の半導体デバイスについて概略構成を示す斜視図。 電子機器の一実施の形態について概略構成を示す斜視図。
符号の説明
１，２…半導体装置本体部（半導体装置）、１０…シリコン基板（基板）、１１…貫通孔、１３…絶縁壁部（絶縁部材）、１６…電極パッド（電極層）、１６ｘ，１６ｙ，１６ｚ…導電層、１８…パッシベーション膜（絶縁膜）、２０…絶縁膜、２４…接続端子（導電部材）、１００，２００、３００…半導体装置（三次元実装型半導体装置）、１０２…半導体デバイス、２０１…電子機器。

Claims (1)

  1. 半導体基板と、前記半導体基板の上に設けられ、複数の導電層がそれぞれ絶縁層を介して積層され、前記複数の導電層が前記絶縁膜に設けられたコンタクトホールを介して電気的に接続されている電極であって、前記電極の最上層の導電層には孔が形成されず、前記電極の前記最上層の導電層より下層側の導電層には前記孔が形成され、前記孔の内側には絶縁材料が充填されている前記電極と、を有する半導体装置を用意する工程と、
    前記最上層の導電層に対して前記下層側の導電層の孔と同軸の孔部を形成するとともに、前記孔の内側の前記絶縁材料をエッチングすることで前記電極に第１の貫通孔を形成する工程と、前記半導体基板に対して前記第１の貫通孔と連通する第２の貫通孔を形成する工程と、前記第１の貫通孔の内側及び前記第２の貫通孔の内側に導電部材を充填する工程と、を含む半導体装置形成工程と、
    前記半導体装置を複数用い、前記半導体装置の各々を前記導電部材を介して積層する半導体装置積層工程と、
    を具備することを特徴とする三次元実装型半導体装置の製造方法。
JP2003424713A 2003-03-27 2003-12-22 三次元実装型半導体装置の製造方法 Expired - Fee Related JP4289146B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003424713A JP4289146B2 (ja) 2003-03-27 2003-12-22 三次元実装型半導体装置の製造方法
US10/799,621 US7141493B2 (en) 2003-03-27 2004-03-15 Semiconductor device, method of manufacturing three-dimensional stacking type semiconductor device, circuit board, and electronic instrument
CNA2004100332075A CN1534771A (zh) 2003-03-27 2004-03-26 半导体装置、三维安装型半导体装置的制法、电路板、电子仪器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003088825 2003-03-27
JP2003424713A JP4289146B2 (ja) 2003-03-27 2003-12-22 三次元実装型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004311949A JP2004311949A (ja) 2004-11-04
JP4289146B2 true JP4289146B2 (ja) 2009-07-01

Family

ID=33161471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003424713A Expired - Fee Related JP4289146B2 (ja) 2003-03-27 2003-12-22 三次元実装型半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7141493B2 (ja)
JP (1) JP4289146B2 (ja)
CN (1) CN1534771A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP2006303307A (ja) * 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
JP4601686B2 (ja) * 2008-06-17 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5242282B2 (ja) * 2008-07-31 2013-07-24 株式会社東芝 半導体装置とその製造方法
US7925949B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
JP2014013810A (ja) 2012-07-04 2014-01-23 Seiko Epson Corp 基板、基板の製造方法、半導体装置、及び電子機器
WO2015181997A1 (en) * 2014-05-30 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
US11336167B1 (en) 2016-04-05 2022-05-17 Vicor Corporation Delivering power to semiconductor loads
US10785871B1 (en) * 2018-12-12 2020-09-22 Vlt, Inc. Panel molded electronic assemblies with integral terminals
US10903734B1 (en) 2016-04-05 2021-01-26 Vicor Corporation Delivering power to semiconductor loads
US10158357B1 (en) 2016-04-05 2018-12-18 Vlt, Inc. Method and apparatus for delivering power to semiconductors
JP2018152412A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体装置及びその製造方法
JP6697411B2 (ja) * 2017-03-29 2020-05-20 キオクシア株式会社 半導体装置の製造方法
CN112164688B (zh) * 2017-07-21 2023-06-13 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10559520B2 (en) * 2017-09-29 2020-02-11 Qualcomm Incorporated Bulk layer transfer processing with backside silicidation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US119096A (en) * 1871-09-19 Improvement in hollow augers
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3951091B2 (ja) 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
CN100578816C (zh) * 2001-08-24 2010-01-06 肖特股份公司 用于形成触点的方法及封装的集成电路组件
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2004311948A (ja) 2003-03-27 2004-11-04 Seiko Epson Corp 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2004311949A (ja) 2004-11-04
CN1534771A (zh) 2004-10-06
US20040207089A1 (en) 2004-10-21
US7141493B2 (en) 2006-11-28

Similar Documents

Publication Publication Date Title
JP4289146B2 (ja) 三次元実装型半導体装置の製造方法
JP2004311948A (ja) 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP3891299B2 (ja) 半導体装置の製造方法、半導体装置、半導体デバイス、電子機器
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
JP4492196B2 (ja) 半導体装置の製造方法、回路基板、並びに電子機器
JP4967340B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP4155154B2 (ja) 半導体装置、回路基板、及び電子機器
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP4114660B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP4127095B2 (ja) 半導体装置の製造方法
JP4292748B2 (ja) 半導体装置の製造方法
JP4735614B2 (ja) 回路基板
JP2004335647A (ja) 半導体装置の製造方法
JP4304905B2 (ja) 半導体装置の製造方法
JP3945493B2 (ja) 半導体装置及びその製造方法
JP2006041218A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2004207319A (ja) 半導体装置の製造方法、半導体装置、回路基板及び電子機器
JP2004296894A (ja) 半導体装置の製造方法
JP2004296896A (ja) 半導体装置、半導体デバイス、電子機器、および半導体装置の製造方法
JP4033021B2 (ja) 半導体装置及びその製造方法
JP2004296895A (ja) 半導体装置、３次元実装型半導体装置の製造方法、半導体デバイス、電子機器
JP2005033105A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3909593B2 (ja) 半導体装置の製造方法
JP4175241B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060329

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Ref document number: 4289146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees