JP5242282B2 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP5242282B2
JP5242282B2 JP2008197206A JP2008197206A JP5242282B2 JP 5242282 B2 JP5242282 B2 JP 5242282B2 JP 2008197206 A JP2008197206 A JP 2008197206A JP 2008197206 A JP2008197206 A JP 2008197206A JP 5242282 B2 JP5242282 B2 JP 5242282B2
Authority
JP
Japan
Prior art keywords
opening
hole
insulating layer
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008197206A
Other languages
English (en)
Other versions
JP2010034432A (ja
Inventor
一真 谷田
美恵 松尾
正博 関口
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008197206A priority Critical patent/JP5242282B2/ja
Priority to US12/533,492 priority patent/US8237285B2/en
Publication of JP2010034432A publication Critical patent/JP2010034432A/ja
Application granted granted Critical
Publication of JP5242282B2 publication Critical patent/JP5242282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置とその製造方法に関する。
半導体集積回路技術を用いたＣＣＤやＣＭＯＳイメージセンサ等の半導体装置は、デジタルカメラやカメラ機能付き携帯電話に広く利用されている。このような半導体装置においては搭載部品の小型・軽量化に対応するために、センサチップ（半導体素子）をチップサイズパッケージ（ＣＳＰ）にすることが提案されている。センサチップ等の半導体素子をＣＳＰ化するにあたって、センサデバイス等を形成した半導体基板に表裏両面間を繋ぐ貫通電極を適用することが検討されている（特許文献１参照）。
このような半導体装置は、例えば以下のようにして作製される。まず、表面側絶縁膜と表面側配線層とが順に形成された半導体基板に、表面側絶縁膜を露出させる貫通孔を形成する。次に、貫通孔の内壁面および半導体基板の裏面に裏面側絶縁膜を形成する。表面側および裏面側絶縁膜をエッチングして貫通孔内に表面側配線層を露出させる。さらに、貫通孔を介して表面側配線層と接続するように、貫通孔の内部から半導体基板の裏面に亘る貫通配線層を形成する。この後、貫通配線層に外部接続端子を形成する。半導体装置は半導体ウェハに複数個形成され、最後に切断されて個片化される。
貫通孔の内壁面に形成される絶縁膜には、熱酸化膜並みのリーク特性を有することが望まれる。ただし、集積回路が既に形成された半導体基板に絶縁膜を形成する場合、熱酸化膜のような高温プロセスを適用することはできない。さらに、イメージセンサは表面に有機材料から構成されるマイクロレンズアレイやカラーフィルタが形成されているため、絶縁膜の形成時に許容可能な温度は２００℃程度となる。このため、貫通孔内の絶縁膜にはＣＶＤ法等の低温形成によるＳｉＯ２膜が使用されている。
しかしながら、低温形成によるＳｉＯ２膜では貫通孔の側壁と底部との間の角部の膜厚が薄くなりやすい。このため、半導体基板と貫通配線層との間で電流がリークし、センサデバイス等が動作不良を起こすおそれがある。これは半導体装置の製造歩留りや電気的な信頼性を低下させる要因となる。さらに、貫通孔底部の角部には応力が集中しやすく、薄い絶縁膜にクラックが生じて信頼性を低下させるおそれがある。角部における絶縁膜の膜厚を厚くするためには、側壁の絶縁膜自体を厚く形成することが考えられるが、全体の膜厚を厚くした絶縁膜は小径の貫通孔に適用することができない。
国際公開第２００５／０２２６３１号パンフレット
本発明の目的は、半導体基板の表裏両面間を貫通配線層で接続するにあたって、貫通孔底部の角部におけるリーク電流の発生や絶縁膜のクラック等を抑制することによって、信頼性や製造歩留りを向上させた半導体装置とその製造方法を提供することにある。
本発明の態様に係る半導体装置は、第１の面と、前記第１の面とは反対側の第２の面とを有する半導体基板と、前記半導体基板に設けられ、前記第１の面に開口された第１の開口と前記第２の面に開口された第２の開口とを有する貫通孔であって、前記第１の開口の開口径が前記第２の開口に近い側の内径より大きくなるように前記第１の面の近傍を拡張させる拡張部を備える貫通孔と、前記半導体基板の前記第１の面に設けられ、前記貫通孔に連通されていると共に、前記第１の開口の開口径より小径の開口を有する第１の絶縁層と、前記第１の絶縁層の前記開口を塞ぐように、前記第１の絶縁層上に設けられた第１の配線層と、前記貫通孔の前記拡張部を充填すると共に、前記貫通孔の前記第１の開口、前記貫通孔の内壁面、および前記半導体基板の前記第２の面を覆うように設けられ、前記第１の絶縁層の前記開口から連通して前記第１の配線層を露出させる開口を有する第２の絶縁層と、前記第１および第２の絶縁層の前記開口を介して前記第１の配線層と接続するように、前記貫通孔内から前記半導体基板の前記第２の面に亘って、前記第２の絶縁層を介して設けられた第２の配線層とを具備し、前記拡張部は前記第１の開口の開口端から前記第２の絶縁層の前記開口の開口端までの距離が３〜１０μｍの範囲で、かつ前記第１の開口から前記第２の開口に近い側の内径部分までの距離が１〜５μｍの範囲の形状を有することを特徴としている。
本発明の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の配線層を形成する工程と、前記第１の絶縁層を露出させるように、前記半導体基板の前記第１の面とは反対側の第２の面から前記第１の面に向けて、前記半導体基板に貫通孔を形成しつつ、前記貫通孔に前記第１の面に開口された第１の開口の開口径が前記第２の面に開口された第２の開口に近い側の内径より大きくなるように前記第１の面の近傍を拡張させる拡張部を設ける工程と、前記貫通孔の前記拡張部を充填しつつ、前記貫通孔の前記第１の開口、前記貫通孔の内壁面、および前記半導体基板の前記第２の面を覆う第２の絶縁層を形成する工程と、前記貫通孔の底部に存在する前記第１および第２の絶縁層に開口を形成し、前記貫通孔内に前記第１の配線層を露出させる工程と、前記貫通孔内から前記半導体基板の前記第２の面に亘って、前記第１および第２の絶縁層の前記開口を介して前記第１の配線層と接続する第２の配線層を、前記第２の絶縁層を介して形成する工程とを具備し、前記拡張部は前記第１の開口の開口端から前記第２の絶縁層の前記開口の開口端までの距離が３〜１０μｍの範囲で、かつ前記第１の開口から前記第２の開口に近い側の内径部分までの距離が１〜５μｍの範囲の形状を有することを特徴としている。
本発明の態様に係る半導体装置とその製造方法においては、貫通孔底面の角部に拡張部を設けると共に、この拡張部に貫通孔の内壁面を覆う第２の絶縁層を充填しているため、角部におけるリーク電流の発生や絶縁膜のクラック等を抑制することができる。従って、信頼性や製造歩留りに優れる半導体装置を提供することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による半導体装置を示している。図１に示す半導体装置１は半導体基板２を具備している。半導体基板２には例えばシリコン（Ｓｉ）基板が用いられる。半導体基板２は第１の面２ａとそれとは反対側の第２の面２ｂとを有している。第１の面（半導体基板２の表面）２ａはフォトダイオードやトランジスタを含む集積回路、配線、電極等の形成面となり、第２の面（半導体基板２の裏面）２ｂは外部接続端子の形成面となる。
半導体基板２は第１の面２ａと第２の面２ｂとを繋ぐ貫通孔３を有している。貫通孔３は第１の面２ａに開口された第１の開口３ａと第２の面２ｂに開口された第２の開口３ｂとを有している。貫通孔３の第１の面２ａの近傍部分には、第１の開口３ａの開口径Ｗ１が第２の開口２ｂに近い側の内径Ｗ２より大きくなるように、第１の面２ａの近傍を拡張させる拡張部４が設けられている。貫通孔３の第１の開口３ａは拡張部４の始端部となり、貫通孔３内の第２の開口２ｂに近い側の内径部分は拡張部４の終端部となる。
拡張部４は第１の開口（始端部）３ａから第２の開口２ｂに近い側の内径部分（終端部）までが曲面で連続するように形成されている。拡張部４はある曲率を持った単一もしくは複数の曲面や複数の平面、もしくはそれらの組合せで形成してもよい。貫通孔３は第１の面２ａの近傍部分の内径が他の部分に比べて拡大されており、この内径拡大部分に相当する拡張部４は終端部から始端部に向けて内径が例えば連続して増大するように設けられている。拡張部４の内径は断続的に増大させてもよい。
半導体基板２の第１の面２ａには第１の絶縁層５が形成されており、その上には第１の配線層６が形成されている。第１の配線層６は半導体基板２の第１の面２ａ側の能動素子領域に設けられた半導体回路の導電層である。半導体装置１をＣＭＯＳイメージセンサ等のセンサチップとして使用する場合、半導体基板２の第１の面２ａ側の能動素子領域にはフォトダイオード等の受光素子を有する受光部が設けられる。受光部は第１の面２ａに照射される光や電子等のエネルギー線を受光してフォトダイオードに収集するものである。このような受光部はセンサチップの撮像部を構成するものであり、電気信号のインプット・アウトプットや電力の供給等を行う第１の配線層６と電気的に接続される。
半導体基板２の第１の面２ａに設けられた第１の絶縁層５には、貫通孔３の第１の開口３ａの開口径Ｗ１より小径の開口径Ｗ３を有する開口５ａが設けられている。第１の絶縁層５の開口５ａは貫通孔３の第１の開口３ａに対応させてほぼ同軸的に形成されている。第１の配線層６は貫通孔３の第１の開口３ａおよび第１の絶縁層５の開口５ａを塞ぐように配置されている。すなわち、第１の配線層６は貫通孔３内に露出しており、このような第１の配線層６で貫通孔３の底面が構成されている。
貫通孔３の内壁面（側面）と第１の開口３ａは第２の絶縁層７で覆われており、さらに第２の絶縁層７は第１の絶縁層５の開口５ａから連通して第１の配線層６を露出させる開口７ａを有している。第２の絶縁層７の開口７ａは第１の絶縁層５の開口５ａと同軸的に設けられており、かつおおよそ同径の開口径（Ｗ３）を有している。貫通孔３の拡張部４には第２の絶縁層７が充填されている。さらに、第２の絶縁層７は貫通孔３内から連続して、半導体基板２の第２の面２ｂの少なくとも一部を覆うように設けられている。すなわち、第２の絶縁層７は拡張部４を充填しつつ、貫通孔３の内壁面と第１の開口３ａの一部と半導体基板２の第２の面２ｂの少なくとも一部を覆うように設けられている。
貫通孔３内には第２の配線層８となる導電材料が第２の絶縁層７を介して充填されている。貫通孔３の第１の開口３ａ側に存在する第２の絶縁層７には開口７ａが設けられており、それと対応して第１の絶縁層５には開口５ａが設けられているため、第２の配線層８は開口７ａ、開口５ａを介して第１の配線層６と電気的に接続されている。第２の配線層８は貫通孔３内から半導体基板２の第２の面２ｂに亘って設けられている。第２の配線層８は半導体基板２の第１の面２ａと第２の面２ｂとを接続する貫通配線層である。
貫通孔３の第１の開口３ａ側の角部において、半導体基板２と第２の配線層８との間には拡張部４に充填された第２の絶縁層７が介在されている。拡張部４は、第１の開口３ａの開口端から第２の絶縁層７の開口７ａの開口端までの距離Ｄ（＝（Ｗ１−Ｗ３）／２（面方向の長さ））と、第１の開口３ａから第２の開口３ｂに近い側の内径部分までの距離Ｔ（深さ）とで規定される形状を有している。このような形状を有する拡張部４に第２の絶縁層７が充填されている。第２の配線層８は拡張部４に充填された第２の絶縁層７を介して半導体基板２から離間している。
従って、貫通孔３の第１の開口３ａ側の角部における半導体基板２と第２の配線層８との間でのリーク電流の発生を再現性よく抑制することが可能となる。さらに、貫通孔３の第１の開口３ａ側の角部は応力が集中しやすいが、応力集中箇所となる角部には第２の絶縁層７が充填された拡張部４が存在するため、第２の絶縁層７のクラック等を抑制することができる。このような効果を得る上で、拡張部４に充填された第２の絶縁層７の面方向の長さＤは３〜１０μｍの範囲、また深さＴは１〜５μｍの範囲であることが好ましい。
図１１に従来の絶縁膜（低温形成によるＳｉＯ２膜等）の膜厚とリーク電流値との関係を示す。熱酸化膜（膜厚：１００ｎｍ）並みのリーク特性を得るためには、絶縁膜の膜厚を３〜１０μｍの範囲とすることが好ましいことが分かる。このため、第２の絶縁層７の面方向の長さＤは３〜１０μｍの範囲とすることが好ましい。半導体デバイスは一般的にＳｉ基板にエピタキシャル層が５μｍ程度形成され、さらにその表面から１μｍ程度の深さにウェルやソース、ドレイン、チャネル等から構成されるトランジスタデバイスが配置される。従って、表層から１μｍ、さらに５μｍの深さのリーク特性を高めることが好ましい。このため、第２の絶縁層７の深さＴは１〜５μｍの範囲とすることが好ましい。
拡張部４に充填された第２の絶縁層７の面方向の長さＤが３μｍ未満、また深さＴが１μｍ未満の場合、リーク電流やクラックの抑制効果を十分に得ることができないおそれがある。リーク電流やクラックの抑制効果に関しては、第２の絶縁層７の面方向の長さＤをより長くすることが好ましい。ただし、長さＤをあまり長くすると小径の貫通孔３への適用が困難になると共に、半導体基板２の第１の面２ａ側における能動素子領域の低下等を招くおそれがある。このため、長さＤは実用的には１０μｍ以下とすることが好ましい。深さＴも同様であり、実用的には５μｍ以下とすることが好ましい。
第２の配線層８上には外部接続端子９が設けられている。半導体基板２の第２の面２ｂは外部接続端子９を除いて保護層１０で覆われている。第２の面２ｂ上に存在する第２の絶縁層７および第２の配線層８は保護層１０で覆われている。保護層１０は少なくとも第２の配線層８を覆うように設ければよい。この実施形態では外部接続端子９を除いて、半導体基板２の第２の面２ｂ全体を保護層１０で覆っている。半導体装置１をセンサパッケージ等に適用する場合、半導体基板２上にはガラス基板等からなる光透過性保護部材が接着層を介して配置されるが、図１では説明の簡略化のために図示を省略している。
第１の実施形態の半導体装置１は、例えば以下のようにして作製される。まず、図２に示すように、半導体基板２の第１の面（表面）２ａにＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等を適用して第１の絶縁層５を形成する。第１の絶縁層５は、例えばシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ（フッ素ドープＳｉＯｘ）、ポーラスなＳｉＯＣ（カーボンドープＳｉＯｘ）等により構成される。半導体基板２は半導体ウェハとして供給される。
次いで、図３に示すように、第１の絶縁層５上にスパッタ法、ＣＶＤ法、蒸着法、めっき法等を適用して第１の配線層６を形成する。第１の配線層６には、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）が用いられる。これらは単層構造もしくは複数の材料層を積層した多層構造で導電層を構成する。また、絶縁層を介して導電層を積層した多層構造膜等を配線層６に適用してもよい。
次に、図４に示すように、半導体基板２の第２の面２ｂ側から第１の面２ａに向けて貫通孔３を形成して第１の絶縁層５を露出させる。貫通孔３は第１の絶縁層５に向けて断面形状がテーパー状とされた形状を有することが好ましい。貫通孔３は半導体基板２の第２の面２ｂ側に配置された所定パターンのマスクを用いて、半導体基板２をプラズマエッチング法等でエッチングすることにより形成される。貫通孔３を形成するにあたって、第１の絶縁層５に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。
エッチング用のガスとしては、例えば半導体基板２がＳｉ基板である場合にはＳＦ6とＯ2とＡｒの混合ガスが使用される。半導体基板２をプラズマエッチングするにあたって、第１の絶縁層５が露出されてから、さらにオーバーエッチングを行うことによって、チャージしたエッチャント成分が貫通孔３の第１の開口３ａの周縁部に集まり、横方向（半導体基板２面方向）へのエッチングが促進される。オーバーエッチングを適用することによって、第１の面２ａの近傍部分に拡張部４を形成する。
このようにして、第１の開口３ａ（拡張部４の始端部）の開口径Ｗ１が第２の開口２ｂに近い側の内径部分（拡張部４の終端部）の径Ｗ２より大きく、かつ第１の開口３ａから第２の開口２ｂに近い側の内径部分までが曲面で連続した拡張部４を備える貫通孔３を形成する。貫通孔３の第１の開口３ａの開口径（拡張部４の始端部の開口径）Ｗ１は、第１の配線層６の径Ｗ４より小さい（Ｗ１＜Ｗ４）ことが好ましい。
次に、図５に示すように、貫通孔３の内壁面、第１の絶縁層５で塞がれた貫通孔３の底面、および半導体基板２の第２の面２ｂを覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等を適用して第２の絶縁層７を形成する。第２の絶縁層７は貫通孔３の内壁面や底面等を覆うだけでなく、貫通孔３の拡張部４に充填されるように形成することが重要である。
第２の絶縁層７には、例えばシリコン酸化物（ＳｉＯｘ）やシリコン窒化物（ＳｉＮｘ）等の無機絶縁物、あるいはポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等の有機絶縁物で構成される。これらのうちでも、貫通孔３の拡張部４に対する充填性等を考慮すると、第２の絶縁層７はポリイミド樹脂、ＢＣＢ樹脂、パリレン樹脂、エポキシ樹脂等の有機絶縁物で構成することが好ましい。また、第２の絶縁層７の形成方法としては、スプレーコート法やスピンコート法等を適用することが好ましい。
次いで、図６に示すように、第１の絶縁層５を覆うように貫通孔３の底部に存在する第２の絶縁層７を、所定パターンのマスクを用いてエッチングして開口７ａを形成し、第１の絶縁層５を再び露出させる。続いて、露出された第１の絶縁層５をエッチングし、第２の絶縁層７の開口７ａとほぼ同径の開口５ａを形成する。これら開口５ａ、７ａを形成することによって、貫通孔３内に第１の配線層６を露出させる。第１および第２の絶縁層５、７の開口５ａ、７ａは、それらの径Ｗ３が貫通孔３の第１の開口３ａの開口径（拡張部４の始端部の開口径）Ｗ１より小さくなる（Ｗ３＜Ｗ１）ように形成する。
第１の絶縁層５をエッチングするにあたって、第１の配線層６に比べて第１の絶縁層５が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば第１の絶縁層５がＳｉＯ2膜で、第１の配線層６がＴｉＮやＡｌで構成されている場合には、Ｃ5Ｆ8とＯ2とＡｒの混合ガスを使用する。第２の絶縁層７と第１の絶縁層５のエッチングは同時に実施してもよいし、また別々に実施してもよい。
第２の絶縁層７が第１の絶縁層５と同様な材料で構成されている場合には、第２の絶縁層７と第１の絶縁層５とを連続的にエッチングして開口５ａ、７ａを形成する。第２の絶縁層７をポリイミド樹脂、ＢＣＢ樹脂、パリレン樹脂、エポキシ樹脂等で構成した場合、Ｏ２プラズマでアッシングして開口７ａを形成することができる。第２の絶縁層７を感光性材料で構成した場合には、露光および現像工程を適用して開口７ａを形成してもよい。
次に、図７に示すように、貫通孔３内から半導体基板２の第２の面２ｂに亘って第２の配線層８を形成する。第２の配線層８は第２の絶縁層７を介して貫通孔３内および半導体基板２の第２の面２ｂに形成される。貫通孔３の底部に存在する第１および第２の絶縁層５、７には、予め開口５ａ、７ａが設けられているため、第２の配線層８は開口５ａ、７ａを介して第１の配線層６と電気的に接続される。
第２の配線層８は所定パターンのマスクを用いて、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等を適用して形成される。半導体基板２の第２の面２ｂにおいて、第２の配線層８は第２の絶縁層７上に形成される。第２の配線層８には、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）が用いられる。これらは単層もしくは多層構造で導電層を構成する。
この後、図８に示すように、半導体基板２の第２の面２ｂを覆うように保護層１０を設け、さらに保護層１０に端子形成用の開口を形成した後、この開口に第２の配線層８と接続する外部接続端子９を形成する。外部接続端子９は例えば半田材で形成される。保護層１０はポリイミド樹脂やエポキシ樹脂、あるいはソルダーレジスト材等で形成される。これら一連の工程（ウェハ工程）が終了した後、半導体基板２をブレードで切断して個片化することによって、図１に示す半導体装置１が作製される。
第１の実施形態の半導体装置１において、第２の絶縁層７は貫通孔３の拡張部４を充填すると共に、貫通孔３の内壁面から半導体基板２の第２の面２ｂを覆うように設けられている。貫通孔３の第１の開口３ａの近傍部分には、拡張部４に充填された第２の絶縁層７が存在する。第２の配線層８は拡張部４に充填された第２の絶縁層７を介して半導体基板２と離間されている。このため、拡張部４における第２の絶縁層７のリーク耐性が向上し、半導体装置１の製造歩留りや信頼性を高めることが可能となる。
さらに、貫通孔３の第１の開口３ａ側の角部は応力が集中しやすいが、その部分には拡張部４に充填された第２の絶縁層７が存在する。従って、応力集中部分の第２の絶縁層７の厚さを厚くすることができる。そして、応力は厚い第２の絶縁層７（拡張部４に充填された第２の絶縁層７）で分散されるため、応力集中に起因する第２の絶縁層７のクラック等を抑制することができる。このように、第１の実施形態によれば電気的・機械的信頼性に優れ、かつ歩留りを向上させた半導体装置１を提供することが可能となる。
図９は第１の実施形態の半導体装置１の変形例を示している。図９に示す半導体装置１において、貫通孔３の拡張部４に充填された第２の絶縁層７は空孔１１を含んでいる。それ以外の構成は図１に示す半導体装置１と同様とされている。空孔１１は第２の絶縁層７の誘電率を低下させる。このような低誘電率の第２の絶縁層７を拡張部４に充填することによって、半導体装置１の電気的な特性を向上させることが可能となる。
次に、本発明の第２の実施形態による半導体装置について、図１０を参照して説明する。図１０は第２の実施形態による半導体装置２１を示している。図１０に示す半導体装置２１は、第２の絶縁層の構成が異なることを除いて、第１の実施形態の半導体装置１と同様な構成を有している。図１０の半導体装置２１において、図１の半導体装置１と同一部分には同一符号を付し、その説明を一部省略する。
図１０に示す半導体装置２１において、貫通孔３の内壁面および半導体基板２の第２の面２ｂには下地膜２２が薄く被覆されている。下地膜２２は拡張部４および貫通孔３の底部に相当する第１の絶縁層５に沿って形成されている。下地膜２２上には絶縁膜２３が形成されている。すなわち、第２の絶縁層７は下地膜２２と絶縁膜２３との二層構造膜を有している。二層構造の第２の絶縁層７には開口７ａが設けられており、この開口７ａと第１の絶縁層５の開口５ａを介して、第１の第１の配線層６が貫通孔３内に露出している。
下地膜２２はＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成される。下地膜２２は、シリコン酸化物（ＳｉＯｘ）やシリコン窒化物（ＳｉＮｘ）等の無機絶縁物、あるいはポリイミド樹脂、ＢＣＢ樹脂、パリレン樹脂、エポキシ樹脂等の有機絶縁物で構成される。これらのうちでも、半導体基板２との密着性を考慮して、シリコン酸化物やシリコン窒化物等を適用することが好ましい。下地膜２２は貫通孔３の内壁面等を薄く被覆するように形成すればよく、拡張部４を充填する必要はない。
絶縁膜２３はＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成される。絶縁膜２３は、例えばシリコン酸化物（ＳｉＯｘ）やシリコン窒化物（ＳｉＮｘ）等の無機絶縁物、あるいはポリイミド樹脂、ＢＣＢ樹脂、パリレン樹脂、エポキシ樹脂等の有機絶縁物で構成される。これらのうちでも、拡張部４への充填性を考慮して、ポリイミド樹脂、ＢＣＢ樹脂、パリレン樹脂、エポキシ樹脂等の有機絶縁物を適用することが好ましい。絶縁膜２３は下地膜２２上を覆うと共に、貫通孔３の拡張部４を充填するように形成される。
下地膜２２と絶縁膜２３とを有する第２の絶縁層７には、第１の実施形態と同様にして開口（絶縁膜２３の開口と下地膜２２の開口とが連通した開口）７ａが設けられる。さらに、第２の絶縁層７の開口７ａと同軸的に第１の絶縁層５に開口５ａが設けられる。貫通孔３内に充填される第２の配線層８は、第１および第２の絶縁層５、７の開口５ａ、７ａを介して、半導体基板２の第１の面２ａに設けられた第１の配線層６と接続される。
第２の絶縁層７に下地膜２２と絶縁膜２３との二層構造膜を適用することによって、半導体基板２との密着性と拡張部４への充填性を共に高めることができる。すなわち、下地膜２２を半導体基板２や絶縁膜２３との密着性に優れた絶縁材料で構成すると共に、絶縁膜２３を拡張部４への充填性に優れた絶縁材料で構成することによって、半導体基板２との密着性と拡張部４への充填性を共に高めることができる。これらによって、半導体装置１の機械的・電気的信頼性をさらに向上させることが可能となる。
なお、本発明は上記した実施形態に限定されるものではなく、半導体基板の表裏両面間を貫通配線層（貫通電極）で接続する各種の半導体装置に適用することができる。そのような半導体装置も本発明に含まれる。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態による半導体装置を示す断面図である。 半導体装置の製造工程における第１の絶縁層の形成段階を示す図である。 半導体装置の製造工程における第１の配線層の形成段階を示す図である。 半導体装置の製造工程における貫通孔の形成段階を示す図である。 半導体装置の製造工程における第２の絶縁層の形成段階を示す図である。 半導体装置の製造工程における第１および第２の絶縁層への開口の形成段階を示す図である。 半導体装置の製造工程における第２の配線層の形成段階を示す図である。 半導体装置の製造工程における外部接続端子および保護層の形成段階を示す図である。 図１に示す半導体装置の変形例を示す断面図である。 本発明の第２の実施形態による半導体装置を示す断面図である。 絶縁膜の厚さとリーク電流値との関係を示す図である。
符号の説明
１，２１…半導体装置、２…半導体基板、２ａ…第１の面、２ｂ…第１の面、３…貫通孔、４…拡張部、５…第１の絶縁層、５ａ…開口、６…第１の配線層、７…第２の絶縁層、７ａ…開口、８…第２の配線層、９…外部接続端子、１０…保護層、２２…下地膜、２３…絶縁膜。

Claims (4)

  1. 第１の面と、前記第１の面とは反対側の第２の面とを有する半導体基板と、
    前記半導体基板に設けられ、前記第１の面に開口された第１の開口と前記第２の面に開口された第２の開口とを有する貫通孔であって、前記第１の開口の開口径が前記第２の開口に近い側の内径より大きくなるように前記第１の面の近傍を拡張させる拡張部を備える貫通孔と、
    前記半導体基板の前記第１の面に設けられ、前記貫通孔に連通されていると共に、前記第１の開口の開口径より小径の開口を有する第１の絶縁層と、
    前記第１の絶縁層の前記開口を塞ぐように、前記第１の絶縁層上に設けられた第１の配線層と、
    前記貫通孔の前記拡張部を充填すると共に、前記貫通孔の前記第１の開口、前記貫通孔の内壁面、および前記半導体基板の前記第２の面を覆うように設けられ、前記第１の絶縁層の前記開口から連通して前記第１の配線層を露出させる開口を有する第２の絶縁層と、
    前記第１および第２の絶縁層の前記開口を介して前記第１の配線層と接続するように、前記貫通孔内から前記半導体基板の前記第２の面に亘って、前記第２の絶縁層を介して設けられた第２の配線層とを具備し、
    前記拡張部は、前記第１の開口の開口端から前記第２の絶縁層の前記開口の開口端までの距離が３〜１０μｍの範囲で、かつ前記第１の開口から前記第２の開口に近い側の内径部分までの距離が１〜５μｍの範囲の形状を有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記拡張部には有機絶縁物からなる前記第２の絶縁層が充填されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第２の絶縁層は下地膜と絶縁膜との二層構造膜を有し、前記拡張部には前記絶縁膜が充填されていることを特徴とする半導体装置。
  4. 半導体基板の第１の面に第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に第１の配線層を形成する工程と、
    前記第１の絶縁層を露出させるように、前記半導体基板の前記第１の面とは反対側の第２の面から前記第１の面に向けて、前記半導体基板に貫通孔を形成しつつ、前記貫通孔に前記第１の面に開口された第１の開口の開口径が前記第２の面に開口された第２の開口に近い側の内径より大きくなるように前記第１の面の近傍を拡張させる拡張部を設ける工程と、
    前記貫通孔の前記拡張部を充填しつつ、前記貫通孔の前記第１の開口、前記貫通孔の内壁面、および前記半導体基板の前記第２の面を覆う第２の絶縁層を形成する工程と、
    前記貫通孔の底部に存在する前記第１および第２の絶縁層に開口を形成し、前記貫通孔内に前記第１の配線層を露出させる工程と、
    前記貫通孔内から前記半導体基板の前記第２の面に亘って、前記第１および第２の絶縁層の前記開口を介して前記第１の配線層と接続する第２の配線層を、前記第２の絶縁層を介して形成する工程とを具備し、
    前記拡張部は、前記第１の開口の開口端から前記第２の絶縁層の前記開口の開口端までの距離が３〜１０μｍの範囲で、かつ前記第１の開口から前記第２の開口に近い側の内径部分までの距離が１〜５μｍの範囲の形状を有することを特徴とする半導体装置の製造方法。
JP2008197206A 2008-07-31 2008-07-31 半導体装置とその製造方法 Expired - Fee Related JP5242282B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008197206A JP5242282B2 (ja) 2008-07-31 2008-07-31 半導体装置とその製造方法
US12/533,492 US8237285B2 (en) 2008-07-31 2009-07-31 Semiconductor device, through hole having expansion portion and thin insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008197206A JP5242282B2 (ja) 2008-07-31 2008-07-31 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2010034432A JP2010034432A (ja) 2010-02-12
JP5242282B2 true JP5242282B2 (ja) 2013-07-24

Family

ID=41607494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008197206A Expired - Fee Related JP5242282B2 (ja) 2008-07-31 2008-07-31 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US8237285B2 (ja)
JP (1) JP5242282B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238742A (ja) * 2010-05-10 2011-11-24 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
KR101195461B1 (ko) 2010-09-01 2012-10-30 에스케이하이닉스 주식회사 반도체칩 및 이의 제조방법
KR20120031811A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9190325B2 (en) * 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8742477B1 (en) * 2010-12-06 2014-06-03 Xilinx, Inc. Elliptical through silicon vias for active interposers
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
RU2617571C2 (ru) * 2012-10-17 2017-04-25 Нестек С.А. Упаковки, пригодные для носки, для потребляемых продуктов и способы их использования

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
JP3457277B2 (ja) * 1999-12-15 2003-10-14 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP4703061B2 (ja) * 2001-08-30 2011-06-15 富士通株式会社 薄膜回路基板の製造方法およびビア形成基板の形成方法
JP4289146B2 (ja) * 2003-03-27 2009-07-01 セイコーエプソン株式会社 三次元実装型半導体装置の製造方法
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP2006165112A (ja) * 2004-12-03 2006-06-22 Sharp Corp 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置
JP4726221B2 (ja) * 2005-03-10 2011-07-20 三洋電機株式会社 半導体装置及びその製造方法
US7262134B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP2007305960A (ja) * 2006-04-14 2007-11-22 Sharp Corp 半導体装置およびその製造方法
US7855438B2 (en) * 2006-09-19 2010-12-21 Infineon Technologies Ag Deep via construction for a semiconductor device

Also Published As

Publication number Publication date
JP2010034432A (ja) 2010-02-12
US8237285B2 (en) 2012-08-07
US20100025860A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5242282B2 (ja) 半導体装置とその製造方法
US7880256B2 (en) Semiconductor device with passivation layer covering wiring layer
US8232202B2 (en) Image sensor package and fabrication method thereof
JP5259197B2 (ja) 半導体装置及びその製造方法
TWI298517B (en) Manufacturing method for electronic component, electronic component, and electronic equipment
US8390125B2 (en) Through-silicon via formed with a post passivation interconnect structure
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
CN102456647B (zh) 导电柱结构
US20100133640A1 (en) Packaging method and packaging structure
US20060286789A1 (en) Semiconductor device having through electrode and method of manufacturing the same
JP2011009645A (ja) 半導体装置及びその製造方法
JP2007528120A (ja) 集積回路装置をパッケージングする方法及び装置
US8338904B2 (en) Semiconductor device and method for manufacturing the same
JP2008305938A (ja) 半導体装置および半導体装置の製造方法
JP5245135B2 (ja) 貫通導電体を有する半導体装置およびその製造方法
JP2011096918A (ja) 半導体装置および半導体装置の製造方法
US20100096749A1 (en) Semiconductor package and manufacturing method thereof
JP2005235860A (ja) 半導体装置及びその製造方法
TW201306188A (zh) 晶片封裝體及其製造方法
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
JP2011071239A (ja) 半導体装置の製造方法
JP2008300718A (ja) 半導体装置および半導体装置の製造方法
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2007221080A (ja) 半導体装置およびその製造方法
KR20160108202A (ko) 반도체 집적 회로 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5242282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees